IT1255779B - Circuito di trasmissione di dati per una memoria ad accesso casuale dinamica - Google Patents
Circuito di trasmissione di dati per una memoria ad accesso casuale dinamicaInfo
- Publication number
- IT1255779B IT1255779B ITMI921989A ITMI921989A IT1255779B IT 1255779 B IT1255779 B IT 1255779B IT MI921989 A ITMI921989 A IT MI921989A IT MI921989 A ITMI921989 A IT MI921989A IT 1255779 B IT1255779 B IT 1255779B
- Authority
- IT
- Italy
- Prior art keywords
- channel
- pair
- input
- transistors
- output
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/409—Read-write [R-W] circuits
- G11C11/4096—Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches
Landscapes
- Engineering & Computer Science (AREA)
- Databases & Information Systems (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Dram (AREA)
- Semiconductor Memories (AREA)
- Static Random-Access Memory (AREA)
Abstract
E' descritto un circuito di trasmissione di dati adatto per un funzionamento di ingresso/uscita di dati ad alta velocità e una integrazione su larga scala per l'impiego in un dispositivo di memoria a semiconduttore. Il circuito di trasmissione di dati ha almeno una cella di memoria 51, una linea 52 di parole, una coppia di linee di bit 65, 66, un amplificatore sensore 55, e una coppia di transistor di isolamento 53, 54. Inoltre, il circuito include una coppia di linee di ingresso/uscita comuni 67, 68 per trasmettere dati d'ingresso o di uscita con una operazione logica complementare, un transistor di scarica 56 ricevente un segnale di controllo sulla sua porta e avente un canale collegato con un nodo di tensione di massa, per trasferire un potenziale elettrico applicato ad una estremità del canale nel livello di tensione di massa, e una coppia di transistor di trasmissione 59, 60 riceventi il segnale di controllo in corrispondenza delle loro rispettive porte e aventi ciascun canale collegato con le linee di ingresso/uscita comuni. Due coppie di transistor d'ingresso 61, 62 e 63, 64 sono collegate con le linee di bit, ciascuno dei loro canali essendo collegato tra le linee di bit 65, 66 e i transistor di trasmissione 59, 60, le loro porte essendo ciascuna collegata con le linee di ingresso/uscita. Una coppia di transistor di uscita 57, 58 hanno ciascuno un elettrodo di porta collegato alle linea di bit, e hanno un canale collegato tra il canale del transistor di scarica 56 ad il canale del transistor di trasmissione 59, 60. A elettrodi di controllo del transistor di scarica 56 e del primo e secondo transistor di trasmissione 59, 60 è applicato un segnale di linea di selezione di colonna (CSL).
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019910014098A KR940004517B1 (ko) | 1991-08-14 | 1991-08-14 | 공통 입출력선을 가지는 데이타 전송회로 |
KR1019910014099A KR940008294B1 (ko) | 1991-08-14 | 1991-08-14 | 공통 입출력선을 가지는 고속 데이타 전송회로 |
Publications (3)
Publication Number | Publication Date |
---|---|
ITMI921989A0 ITMI921989A0 (it) | 1992-08-13 |
ITMI921989A1 ITMI921989A1 (it) | 1994-02-13 |
IT1255779B true IT1255779B (it) | 1995-11-15 |
Family
ID=26628708
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
ITMI921989A IT1255779B (it) | 1991-08-14 | 1992-08-13 | Circuito di trasmissione di dati per una memoria ad accesso casuale dinamica |
Country Status (7)
Country | Link |
---|---|
US (1) | US5283760A (it) |
JP (1) | JP2661842B2 (it) |
DE (1) | DE4226844C2 (it) |
FR (1) | FR2680429B1 (it) |
GB (1) | GB2259384B (it) |
IT (1) | IT1255779B (it) |
TW (1) | TW245857B (it) |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR940007640B1 (ko) * | 1991-07-31 | 1994-08-22 | 삼성전자 주식회사 | 공통 입출력선을 가지는 데이타 전송회로 |
KR950009234B1 (ko) * | 1992-02-19 | 1995-08-18 | 삼성전자주식회사 | 반도체 메모리장치의 비트라인 분리클럭 발생장치 |
JP2663838B2 (ja) * | 1993-07-27 | 1997-10-15 | 日本電気株式会社 | 半導体集積回路装置 |
US6044481A (en) * | 1997-05-09 | 2000-03-28 | Artisan Components, Inc. | Programmable universal test interface for testing memories with different test methodologies |
US6072730A (en) * | 1997-10-25 | 2000-06-06 | Artisan Components, Inc. | Low power differential signal transition techniques for use in memory devices |
DE19828657C2 (de) * | 1998-06-26 | 2001-01-04 | Siemens Ag | Integrierter Speicher |
JP2000100172A (ja) * | 1998-07-22 | 2000-04-07 | Mitsubishi Electric Corp | 半導体記憶装置 |
US6448631B2 (en) | 1998-09-23 | 2002-09-10 | Artisan Components, Inc. | Cell architecture with local interconnect and method for making same |
JP2000243086A (ja) * | 1998-12-24 | 2000-09-08 | Mitsubishi Electric Corp | 半導体記憶装置 |
US6367059B1 (en) | 1999-03-23 | 2002-04-02 | Artisan Components, Inc. | Carry chain standard cell with charge sharing reduction architecture |
US6222777B1 (en) * | 1999-04-09 | 2001-04-24 | Sun Microsystems, Inc. | Output circuit for alternating multiple bit line per column memory architecture |
JP4667594B2 (ja) * | 2000-12-25 | 2011-04-13 | ルネサスエレクトロニクス株式会社 | 薄膜磁性体記憶装置 |
KR100546308B1 (ko) * | 2002-12-13 | 2006-01-26 | 삼성전자주식회사 | 데이터 독출 능력이 향상된 반도체 메모리 장치. |
KR100763247B1 (ko) * | 2006-05-25 | 2007-10-04 | 삼성전자주식회사 | 로컬 센스앰프를 갖는 반도체 메모리 장치 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60150296A (ja) * | 1984-01-13 | 1985-08-07 | Nec Corp | スタテイツクメモリ回路 |
JPS6258492A (ja) * | 1985-09-09 | 1987-03-14 | Toshiba Corp | 半導体記憶装置 |
KR890003488B1 (ko) * | 1986-06-30 | 1989-09-22 | 삼성전자 주식회사 | 데이터 전송회로 |
JPH02246516A (ja) * | 1989-03-20 | 1990-10-02 | Hitachi Ltd | 半導体装置 |
JPH02301097A (ja) * | 1989-05-15 | 1990-12-13 | Toshiba Corp | ダイナミック型ランダムアクセスメモリ |
JP3101297B2 (ja) * | 1990-03-30 | 2000-10-23 | 株式会社東芝 | 半導体メモリ装置 |
JP3101298B2 (ja) * | 1990-03-30 | 2000-10-23 | 株式会社東芝 | 半導体メモリ装置 |
-
1992
- 1992-07-27 US US07/918,615 patent/US5283760A/en not_active Expired - Lifetime
- 1992-08-11 FR FR9209908A patent/FR2680429B1/fr not_active Expired - Fee Related
- 1992-08-13 DE DE4226844A patent/DE4226844C2/de not_active Expired - Fee Related
- 1992-08-13 IT ITMI921989A patent/IT1255779B/it active IP Right Grant
- 1992-08-14 GB GB9217373A patent/GB2259384B/en not_active Expired - Fee Related
- 1992-08-14 JP JP4216913A patent/JP2661842B2/ja not_active Expired - Fee Related
- 1992-08-17 TW TW081106476A patent/TW245857B/zh not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
US5283760A (en) | 1994-02-01 |
FR2680429A1 (fr) | 1993-02-19 |
ITMI921989A1 (it) | 1994-02-13 |
TW245857B (it) | 1995-04-21 |
DE4226844C2 (de) | 1994-12-01 |
ITMI921989A0 (it) | 1992-08-13 |
GB9217373D0 (en) | 1992-09-30 |
JP2661842B2 (ja) | 1997-10-08 |
JPH05205475A (ja) | 1993-08-13 |
GB2259384B (en) | 1995-12-20 |
DE4226844A1 (de) | 1993-02-18 |
FR2680429B1 (fr) | 1994-03-25 |
GB2259384A (en) | 1993-03-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
IT1255779B (it) | Circuito di trasmissione di dati per una memoria ad accesso casuale dinamica | |
KR930001226A (ko) | 고속 센싱 동작을 수행하는 센스 앰프 | |
US3983543A (en) | Random access memory read/write buffer circuits incorporating complementary field effect transistors | |
US5029136A (en) | High-speed DRAM sense amp with high noise immunity | |
KR890010909A (ko) | 반도체 메모리 회로 | |
KR940007640B1 (ko) | 공통 입출력선을 가지는 데이타 전송회로 | |
KR900019019A (ko) | 고밀도 반도체 메모리장치의 전원 공급전압 변환회로 | |
KR880013169A (ko) | 반도체 메모리장치 | |
KR890008826A (ko) | 다이나믹 랜덤 액세스 메모리에 있어서의 센스앰프 구동장치 및 센스앰프 구동방법 | |
IT1252280B (it) | Memoria a semiconduttore del tipo ad amplificatore sensore comune | |
EP0821364B1 (en) | Sense circuit | |
EP0218238B1 (en) | Differential amplifier circuit | |
KR960042742A (ko) | 센스앰프회로 | |
KR870010548A (ko) | 센스 앰프 | |
IT1263771B (it) | Circuito di emissione dati di un dispositivo di memoria a semiconduttore | |
US4045785A (en) | Sense amplifier for static memory device | |
KR100476483B1 (ko) | 비휘발성레지스터,데이타기록방법및데이타판독방법 | |
TW333650B (en) | The semiconductor memory, device & signal magnifying method | |
KR940003836B1 (ko) | 데이타 감지회로 | |
KR950020734A (ko) | 반도체 기억장치 | |
KR900008523A (ko) | 반도체 메모리 소자 | |
JPH03228289A (ja) | ダイナミックランダムアクセスメモリ用分離回路 | |
US4584493A (en) | Self referenced sense amplifier | |
EP0219135B1 (en) | Memory device | |
JP3646344B2 (ja) | 半導体記憶装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
0001 | Granted | ||
TA | Fee payment date (situation as of event date), data collected since 19931001 |
Effective date: 19970826 |