KR940001149A - 반도체 기억장치 - Google Patents

반도체 기억장치 Download PDF

Info

Publication number
KR940001149A
KR940001149A KR1019930008686A KR930008686A KR940001149A KR 940001149 A KR940001149 A KR 940001149A KR 1019930008686 A KR1019930008686 A KR 1019930008686A KR 930008686 A KR930008686 A KR 930008686A KR 940001149 A KR940001149 A KR 940001149A
Authority
KR
South Korea
Prior art keywords
data bus
potential difference
aquilizing
sdb
sub
Prior art date
Application number
KR1019930008686A
Other languages
English (en)
Other versions
KR0165565B1 (ko
Inventor
유이찌 마쓰시따
Original Assignee
진구지 준
오끼덴끼고오교 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 진구지 준, 오끼덴끼고오교 가부시끼가이샤 filed Critical 진구지 준
Publication of KR940001149A publication Critical patent/KR940001149A/ko
Application granted granted Critical
Publication of KR0165565B1 publication Critical patent/KR0165565B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1048—Data bus control circuits, e.g. precharging, presetting, equalising

Landscapes

  • Dram (AREA)

Abstract

[목적] 데이터선 SDB1, SDB2로 된 서브데이터 버스 SDB의 "H"측 전위차를 발생하기 쉽게 하여 아퀼라이즈 동작의 효율을 좋게 하고, 아퀼라이즈 시간의 단축화를 도모한다.
[구성] 아퀼라이즈 신호 EQ및 제2의 클램프 신호 C2가 "H"가 되면 아퀼라이즈 회로(70)와 클램프 회로(80)가 온하고, SCB가 아퀼라이즈 되어 서브 앰프(90)의 동작점 레벨에 클램프된다. 다음에 EQ가 "L"이 되어 컬럼선 CL이 "H"가 되면 SDB와 비트선 쌍 BL1·BL2를 접속하는 NMOS(61),(62)가 온하고, 센스 앰프(50)에 의해 SDB의 한쪽이 "L"로 다른쪽이 "H"로 끌리어 이 SOB에 전위차가 생긴다. 동시에 C2가 "L"이 되어 풀다운용 NMOS(83),(84)가 오프하기 때문에 SDB의 "H"측 전위차가 발생하기 쉬워진다.

Description

반도체 기억장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명을 나타낸 DRAM의 개략 회로도.

Claims (1)

  1. 워드선과 상보적인 2개의 비트선으로 된 비트선 쌍과의 교차장소에 접속된 메모리 셀과, 상기 비트선 쌍의 전위차를 증폭하는 센스 앰프와, 선택 신호에 의해 상보적인 2개의 데이터선으로 된 서브 데이터 버스와 상기 비트선 쌍과의 사이를 접속/차단하는 트랜스퍼 게이트와, 상기 서브 데이터 버스를 일정 전위로 균등화하는 이퀼라이즈 회로와, 상기 서브 데이터 버스의 전위차를 증폭하여 메인 데이터 버스로 출력하는 서브 앰프를 갖춘 반도체 기억장치에 있어서, 상기 클램프 회로는 제1의 클램프 신호에 의해 상기 서브 데이터 버스를 제1의 전원 전위로 풀업하는 풀업용 트랜지스터와, 상기 이퀼라이즈 회로의 동작시만 제2의 클램프 신호에 의해 상기 서브 데이터 버스를 제2의 전원 전위로 풀다운 하는 풀다운용 트랜지스터로, 구성된 것을 특징으로 하는 반도체 기억장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019930008686A 1992-06-05 1993-05-20 데이터 판독회로 KR0165565B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP4145188A JPH05342872A (ja) 1992-06-05 1992-06-05 半導体記憶装置
JP92-145188 1992-06-05

Publications (2)

Publication Number Publication Date
KR940001149A true KR940001149A (ko) 1994-01-10
KR0165565B1 KR0165565B1 (ko) 1999-02-18

Family

ID=15379466

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930008686A KR0165565B1 (ko) 1992-06-05 1993-05-20 데이터 판독회로

Country Status (3)

Country Link
US (1) US5365488A (ko)
JP (1) JPH05342872A (ko)
KR (1) KR0165565B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5740956A (en) * 1995-09-04 1998-04-21 Anam Industrial Co., Ltd Bonding method for semiconductor chips

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07230691A (ja) * 1994-02-16 1995-08-29 Fujitsu Ltd 半導体記憶装置
JPH0935479A (ja) * 1995-07-14 1997-02-07 Oki Electric Ind Co Ltd 電流アンプ及びデータバス回路
US5844852A (en) * 1995-11-16 1998-12-01 Intel Corporation Memory arrays with integrated bit line voltage stabilization circuitry
US5680365A (en) * 1996-05-16 1997-10-21 Mitsubishi Semiconductor America, Inc. Shared dram I/O databus for high speed operation
TW526497B (en) * 1999-05-18 2003-04-01 Nanya Technology Corp Data sensing method of semiconductor memory device

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3978459A (en) * 1975-04-21 1976-08-31 Intel Corporation High density mos memory array
JPS61160124A (ja) * 1984-12-29 1986-07-19 Hitachi Ltd メモリ給電方式
JPS63166090A (ja) * 1986-12-26 1988-07-09 Toshiba Corp スタティック型メモリ
JPH07111830B2 (ja) * 1989-01-12 1995-11-29 松下電器産業株式会社 半導体記憶装置
JPH0438697A (ja) * 1990-05-31 1992-02-07 Oki Electric Ind Co Ltd 半導体記憶装置のデータバスクランプ回路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5740956A (en) * 1995-09-04 1998-04-21 Anam Industrial Co., Ltd Bonding method for semiconductor chips

Also Published As

Publication number Publication date
JPH05342872A (ja) 1993-12-24
KR0165565B1 (ko) 1999-02-18
US5365488A (en) 1994-11-15

Similar Documents

Publication Publication Date Title
KR100295126B1 (ko) 전력 손실을 감소시킬 수 있는 다이나믹 데이터 증폭 회로를 구비한 반도체 메모리 장치
KR890010909A (ko) 반도체 메모리 회로
KR920006975A (ko) 반도체 메모리 회로
KR930003149A (ko) 공통 입출력선을 가지는 데이타 전송회로
US5640355A (en) Semiconductor memory device
KR950009718A (ko) 고속 감지 증폭기
KR940022570A (ko) 반도체불휘발성 기억장치
KR870002589A (ko) 센스증폭기와 프로그래밍회로 각각에 독립으로 칼럼 트랜스퍼 게이트 트랜지스터 그롤을 갖게한 반도체 기억장치
KR940001149A (ko) 반도체 기억장치
KR920022306A (ko) 메모리장치의 입출력 라인프리차아지 방법
KR900008523A (ko) 반도체 메모리 소자
KR960019307A (ko) 반도체 메모리장치
KR970003244A (ko) 반도체 메모리 장치
KR950006856A (ko) 반도체 소자의 컬럼 디코더 인에이블 신호 발생회로
KR920018582A (ko) 데이타 감지회로
US6114881A (en) Current mirror type sense amplifier
KR950001773A (ko) 반도체 메모리 장치
KR980004981A (ko) 다뱅크구조에서 데이터 입출력라인 로딩 축소장치
KR940016265A (ko) 특정 컬럼 선택 드라이버 전압을 가진 디코드화된 소오스 센스 증폭기
KR950008450B1 (ko) 메모리 셀의 동작전압 검출회로
KR930011354B1 (ko) 데이타버스선 전압레벨 제어회로
KR100438672B1 (ko) 센스앰프의 센싱 속도 향상을 위한 반도체 장치
KR970017636A (ko) 저전압 반도체 메모리 장치
KR19980060858A (ko) 데이타 충돌시 데이타 손실 방지 방법 및 그 장치
KR970029814A (ko) 감지 증폭기가 분리된 반도체 메모리 장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20010912

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee