FR3076660A1 - Dispositif integre de cellule capacitive de remplissage et procede de fabrication correspondant - Google Patents

Dispositif integre de cellule capacitive de remplissage et procede de fabrication correspondant Download PDF

Info

Publication number
FR3076660A1
FR3076660A1 FR1850157A FR1850157A FR3076660A1 FR 3076660 A1 FR3076660 A1 FR 3076660A1 FR 1850157 A FR1850157 A FR 1850157A FR 1850157 A FR1850157 A FR 1850157A FR 3076660 A1 FR3076660 A1 FR 3076660A1
Authority
FR
France
Prior art keywords
region
trench
formation
covering
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR1850157A
Other languages
English (en)
Other versions
FR3076660B1 (fr
Inventor
Abderrezak Marzaki
Arnaud Regnier
Stephan Niel
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics Rousset SAS
Original Assignee
STMicroelectronics Rousset SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics Rousset SAS filed Critical STMicroelectronics Rousset SAS
Priority to FR1850157A priority Critical patent/FR3076660B1/fr
Priority to CN201920019488.0U priority patent/CN209344075U/zh
Priority to CN201910011777.0A priority patent/CN110021594B/zh
Priority to US16/242,529 priority patent/US10943862B2/en
Publication of FR3076660A1 publication Critical patent/FR3076660A1/fr
Application granted granted Critical
Publication of FR3076660B1 publication Critical patent/FR3076660B1/fr
Priority to US17/173,275 priority patent/US11621222B2/en
Priority to US18/116,672 priority patent/US11935828B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/0805—Capacitors only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823878—Complementary field-effect transistors, e.g. CMOS isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823892—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the wells or tubs, e.g. twin tubs, high energy well implants, buried implanted layers for lateral isolation [BILLI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66181—Conductor-insulator-semiconductor capacitors, e.g. trench capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/92—Capacitors with potential-jump barrier or surface barrier
    • H01L29/94—Metal-insulator-semiconductors, e.g. MOS
    • H01L29/945—Trench capacitors

Abstract

Le dispositif (300) de cellule capacitive de remplissage comporte une première région semiconductrice (NW) ; une région isolante (STI) délimitant une zone utile (ACT) de la première région semiconductrice (NW) ; au moins une tranchée (30) située dans ladite zone utile (ACT) et s'étendant jusque dans la région isolante (STI), la tranchée (30) possédant une portion centrale (31) électriquement conductrice enveloppée dans une enveloppe isolante (32) ; une région de couverture (35) recouvrant au moins une première partie de ladite tranchée (30), la première partie de ladite tranchée étant la partie située dans ladite zone utile (ACT), et comportant une couche diélectrique (37) au contact de ladite tranchée ; une couche de siliciure de métal (38) localisée au moins sur la portion centrale d'une deuxième partie de ladite tranchée (30), la deuxième partie de ladite tranchée étant une partie non recouverte par la région de couverture (35).

Description

D ispositif intégré de cellule capacitive de remplissage et procédé de fabrication correspondant
Des modes de réalisation et de mise en œuvre de l’invention concernent les circuits intégrés, en particulier des cellules capacitives de remplissage (ou « filler capacitor » selon le terme anglosaxon usuel) qui occupent des espaces vacants des circuits intégrés et peuvent par exemple être utilisés comme capacités de découplage.
Les cellules capacitives de remplissage sont habituellement utilisées notamment dans des parties logiques de circuits intégrés.
Comme représenté par la figure 1 qui est une vue de dessus d’une partie d’un circuit intégré, les parties logiques LG de circuit intégré comportent une alternance de caissons semiconducteurs de type n NW et de caissons semiconducteurs de type p PW, dans lesquels sont formées les portes logiques réalisées en technologie complémentaire (CMOS).
Pour des raisons d’architecture, la partie logique LG comporte des espaces vacants dans lesquels ne sont pas formées de portes logiques. Des cellules capacitives de remplissage FC sont alors formées dans ces espaces vacants, ce qui permet d’optimiser l’utilisation de la surface de la partie logique.
Les cellules capacitives de remplissage FC sont par exemple utilisées en complément de condensateurs de découplage DECAP situés en bordure de la partie logique LG, dont l’encombrement est généralement déjà important.
La figure 2 représente une vue en coupe d’une cellule capacitive de remplissage 200 comportant des tranchées 20 remplies d’un matériau conducteur 21 enveloppé par une enveloppe isolante 22. Les tranchées 20 sont situées dans une zone utile d’un caisson NW de la partie logique LG de circuit intégré.
La zone utile correspond à une région qui n’est pas recouverte par des tranchées d’isolation peu profondes STI, et est habituellement destinée à accueillir des éléments actifs de circuits intégrés tels que des transistors.
Le caisson NW forme une première électrode El de la cellule capacitive, destinée à être couplée à une tension d’alimentation, et le matériau conducteur 21 remplissant les tranchées 20 forme une deuxième électrode E2 de cette cellule capacitive, destinée à être couplée à une tension de référence.
Le substrat ou caisson PW est généralement connecté à la deuxième électrode E2, formant une diode en inverse avec le caisson NW, afin d’éviter les fuites de courant entre les deux électrodes El, E2 de la cellule capacitive 200.
Ce type d’architecture en tranchées 20 offre une meilleure capacité surfacique qu’une architecture classique dans laquelle la deuxième électrode recouvre la surface de la zone utile du caisson NW.
Cependant, une étape de siliciuration (c’est-à-dire une formation d’une couche de siliciure de métal), indispensable dans les procédés de fabrication, génère une pellicule de siliciure de métal 28 sur la surface des parties découvertes de la zone utile et du matériau conducteur 21 remplissant les tranchées 20.
Bien que d’épaisseur relativement importante (par exemple de 8 à 10 nm), l’enveloppe isolante 22 séparant le caisson NW et le matériau conducteur 21 remplissant les tranchées 20, est court-circuitée (29) par la pellicule de siliciure de métal 28, en raison d’effets de bords en surface.
Les courts-circuits 29 font chuter la capacité surfacique et provoquent des fuites de courant importantes entre les deux électrodes El, E2 de la cellule capacitive 200.
Il existe donc un besoin de remédier à ces inconvénients et de proposer un dispositif de cellule capacitive de remplissage compact et réduisant autant que possible les fuites de courant. A cet égard, il est proposé, selon un aspect, un circuit intégré comprenant au moins un domaine comportant au moins un dispositif de cellule capacitive de remplissage, le dispositif comportant : une première région semiconductrice ; une région isolante délimitant une zone utile de la première région semiconductrice ; au moins une tranchée située dans ladite zone utile et s’étendant jusque dans la région isolante, la tranchée possédant une portion centrale électriquement conductrice enveloppée dans une enveloppe isolante ; une région de couverture recouvrant au moins une première partie de ladite tranchée, la première partie de ladite tranchée étant la partie située dans ladite zone utile, la région de couverture comportant au moins une couche diélectrique au contact de ladite tranchée ; une couche de siliciure de métal localisée au moins sur la portion centrale d’une deuxième partie de ladite tranchée, la deuxième partie de ladite tranchée étant une partie non recouverte par la région de couverture ; une première prise de contact dans la première région semiconductrice formant une première électrode du dispositif ; une deuxième prise de contact sur la couche de siliciure de métal de la portion centrale de la deuxième partie de ladite tranchée.
Ainsi, la région de couverture recouvrant la portion centrale, au moins sur sa partie située dans la zone utile, le dispositif est protégé contre les courts-circuits entre une couche de siliciure de métal en surface de la zone utile et une couche de siliciure de métal en surface de la portion centrale.
Une partie de la portion centrale qui n’est pas recouverte par la région de couverture, c’est-à-dire une partie située dans la région isolante, peut cependant accueillir une couche de siliciure de métal destinée à connecter une deuxième prise de contact.
Selon un mode de réalisation, dans lequel le circuit intégré comporte un substrat et un caisson logé dans le substrat et formant ladite première région semiconductrice, le dispositif comporte en outre une prise de contact substrat électriquement reliée à la deuxième prise de contact.
Selon un mode de réalisation, la région de couverture comporte une couche électriquement conductrice surmontant ladite couche diélectrique et électriquement reliée à la deuxième prise de contact.
Une telle couche électriquement conductrice de la région de couverture permet notamment d’augmenter la valeur capacitive du dispositif de cellule capacitive. En effet, un élément capacitif parallèle comportant la première région semiconductrice, la couche diélectrique de la région de couverture et la couche électriquement conductrice de la région de couverture peut ainsi être formé sans coût supplémentaire.
Selon un mode de réalisation, ladite couche diélectrique de la région de couverture comporte une couche d’oxyde de grille de transistor.
Selon un mode de réalisation, ladite couche diélectrique de la région de couverture comporte un empilement de couches d’oxyde-nitrure-oxyde de silicium.
Selon un mode de réalisation, le dispositif comporte dans la zone utile plusieurs tranchées parallèles.
Selon un mode de réalisation, ladite région de couverture a une forme de plaque recouvrant toute la surface de la zone utile.
Selon un mode de réalisation, le dispositif comporte plusieurs régions de couverture en forme de bandes respectivement disposées en regard de chaque tranchée.
Par exemple, dans ce mode de réalisation, la couche de siliciure de métal peut également être localisée en surface de la zone utile, entre lesdites bandes.
Selon un mode de réalisation, ledit domaine comporte des portes logiques.
Selon un mode de réalisation, ledit domaine comporte une succession de caissons dans le substrat, et plusieurs dispositifs de cellules capacitives situés entre des portes logiques.
Il est également proposé un appareil électronique, tel qu’un téléphone portable ou un ordinateur de bord de véhicule, comportant un circuit intégré tel que défini ci-avant.
Selon un autre aspect, il est proposé un procédé de fabrication d’au moins un dispositif de cellule capacitive de remplissage, dans un domaine d’un circuit intégré, comportant : une formation d’une première région semiconductrice ; une formation d’une région isolante délimitant une zone utile de la première région semiconductrice ; une formation d’au moins une tranchée située dans ladite zone utile et s’étendant jusque dans la région isolante, comprenant une gravure d’au moins une tranchée, une formation d’une enveloppe isolante sur le fond et les flancs de ladite tranchée, la formation de la région de couverture comprenant une formation d’une portion centrale électriquement conductrice enveloppée dans ladite enveloppe isolante ; une formation d’une région de couverture recouvrant au moins une première partie de ladite tranchée, la première partie de ladite tranchée étant la partie située dans ladite zone utile, comprenant une formation d’une couche diélectrique au contact de ladite tranchée ; une formation d’une couche de siliciure de métal localisée au moins sur la portion centrale d’une deuxième partie de ladite tranchée, la deuxième partie de ladite tranchée étant une partie non recouverte par la région de couverture ; une formation d’une première prise de contact dans la première région semiconductrice formant une première électrode du dispositif ; une formation d’une deuxième prise de contact sur la couche de siliciure de métal de la portion centrale de la deuxième partie de ladite tranchée.
Ainsi, au moment de la formation de siliciure de métal, la région de couverture recouvrant la portion centrale, au moins sur sa partie située dans la zone utile, le dispositif est protégé contre les courts-circuits entre une couche de siliciure de métal en surface de la zone utile et une couche de siliciure de métal en surface de la portion centrale. En effet, la formation de pellicules de siliciure de métal touche généralement à toutes les parties découvertes des éléments en silicium.
Une partie de la portion centrale qui n’est pas recouverte par la région de couverture, c’est-à-dire une partie située dans la région isolante, peut cependant accueillir une couche de siliciure de métal destinée à connecter une deuxième prise de contact.
Selon un mode de mise en œuvre, la formation d’une première région semiconductrice comporte une formation d’un caisson dans un substrat, le procédé comportant en outre une formation d’une prise de contact substrat électriquement reliée à la deuxième prise de contact.
Selon un mode de mise en œuvre, la formation de la région de couverture comporte une formation d’une couche électriquement conductrice surmontant ladite couche diélectrique et électriquement reliée à la deuxième prise de contact.
Selon un mode de mise en œuvre, la formation de la couche diélectrique de la région de couverture comprend une formation d’une couche d’oxyde de grille de transistor.
Selon un mode de mise en œuvre, la formation de la couche diélectrique de la région de couverture comprend une formation d’un empilement de couches d’oxyde-nitrure-oxyde de silicium.
Selon un mode de mise en œuvre, ladite formation d’au moins une tranchée comprend une formation de plusieurs tranchées parallèles situées dans ladite zone utile et s’étendant jusque dans la région isolante.
Selon un mode de mise en œuvre, ladite formation d’au moins une région de couverture est configurée pour former une plaque recouvrant toute la surface de la zone utile.
Selon un mode de mise en œuvre, ladite formation d’au moins une région de couverture est configurée pour former des bandes disposées en regard de chaque tranchée. D’autres avantages et caractéristiques apparaîtront à l’examen de la description détaillée de modes de réalisation et de mise en œuvre, nullement limitatifs, et des dessins annexés sur lesquels : - les figures 1 et 2, précédemment décrites, représentent des exemples de cellule capacitive de remplissage habituelle ; - les figures 3A à 3C représentent un exemple de mode de réalisation de l’invention ; - les figures 4A à 4C représentent un exemple de mode de réalisation de l’invention ; - les figures 5A à 5C représentent un exemple de mode de réalisation de l’invention ; - la figure 6 représente un exemple de mode de réalisation de l’invention ; - les figures 7A à 7F représentent un exemple de mode de mise en œuvre de l’invention.
Les figures 3A, 3B et 3C représentent un exemple de mode de réalisation d’une cellule capacitive de remplissage 300.
La figure 3A est une vue en coupe, dans le plan AA de la figure 3B, de la cellule capacitive de remplissage 300, la figure 3B est une vue du dessus, dans le plan BB des figures 3A et 3C, de la cellule capacitive de remplissage 300, et la figure 3C est une vue en coupe, dans le plan CC de la figure 3B, de la cellule capacitive de remplissage 300.
Les figures 4A, 4B et 4C représentent un autre exemple de mode de réalisation d’une cellule capacitive de remplissage 400.
La figure 4A est une vue en coupe, dans le plan A’A’ de la figure 4B, de la cellule capacitive de remplissage 400, la figure 4B est une vue du dessus, dans le plan B’B’ des figures 4A et 4C, de la cellule capacitive de remplissage 400, et la figure 4C est une vue en coupe, dans le plan C’C’ de la figure 4B, de la cellule capacitive de remplissage 400.
Les figures 5A, 5B et 5C représentent un autre exemple de mode de réalisation d’une cellule capacitive de remplissage 500.
La figure 5A est une vue du dessus, dans le plan A”A” des figures 5B et 5C, de la cellule capacitive de remplissage 500, la figure 5B est une vue en coupe, dans le plan B”B” de la figure 5A, de la cellule capacitive de remplissage 500, et la figure 5C est une vue en coupe, dans le plan C”C” de la figure 5A, de la cellule capacitive de remplissage 500.
Par exemple, les cellules capacitives de remplissage 300, 400, 500 sont situées dans un espace vacant d’une partie logique d’un circuit intégré.
Une partie logique de circuit intégré peut comporter une alternance de caissons semiconducteurs d’un premier type de conductivité NW, par exemple du type n, et de caissons PW d’un deuxième type de conductivité opposé au premier type de conductivité, par exemple du type p. Les caissons PW du deuxième type de conductivité peuvent être le substrat, mais seront désignés par le terme « caisson », dans la suite.
Les caissons NW et PW peuvent avoir une disposition de bande parcourant en longueur la partie logique (dans une direction X), et être alternés un à un latéralement (dans une direction Y, perpendiculaire à la direction X). Cela permet de réaliser des cellules logiques en technologie complémentaires selon une taille standard.
La largeur d’une cellule logique de taille standard, par exemple égale à l,26pm, correspond à la largeur d’une paire d’un caisson NW et d’un caisson PW latéralement voisins.
Ainsi, les éléments fabriqués dans la partie logique, y compris les exemples de modes de réalisation de cellule capacitive de remplissage 300, 400, 500 détaillés ci-après, ont une empreinte de l,26pm dans la direction X, et par exemple une empreinte variant d’un pas de 0,18pm dans la direction Y. Lesdites empreintes définissent les dimensions de taille standard.
Les figures 3A, 3B, et 3C représentent une cellule capacitive de remplissage 300 ayant des dimensions de taille standard.
Dans le premier caisson semiconducteur NW, une zone utile ACT (assimilable à une région active de transistor) est délimitée par un encadrement de régions isolantes, telles qu’un oxyde de silicium local (LOCOS, acronyme usuel tiré du terme anglosaxon « LOCal Oxidation of Silicon ») ou préférablement telles que des tranchées d’isolation peu profondes STI.
En d’autres termes, la zone utile ACT correspond à une partie du caisson NW qui n’est pas recouverte par des tranchées d’isolation peu profondes STI.
La cellule capacitive 300 comporte au moins une tranchée 30, au nombre de trois dans cet exemple, logeant une portion centrale électriquement conductrice 31, enveloppée d’une enveloppe isolante 32.
Les tranchées 30 sont chacune situées au moins en partie dans la zone utile ACT, et s’étendent jusque dans la région isolante STI. Dans cet exemple, les tranchées 30 s’étendent d’un côté à l’autre dudit encadrement, dans les régions isolantes STI situées de part et d’autre de la zone utile ACT. Les tranchées 30 s’étendent longitudinalement dans le sens de la direction X.
Les tranchées 30 ont une structure assimilable à celle d’une grille enterrée d’un transistor vertical. Les tranchées 30 peuvent par exemple être avantageusement formées au cours d’étapes de fabrication commune avec la formation de transistor verticaux d’une autre partie du circuit intégré.
Par exemple, la portion centrale électriquement conductrice 31 est formée de silicium polycristallin et l’enveloppe isolante 32 est un oxyde de silicium ayant une épaisseur de 8 à 10 nm.
La cellule capacitive de remplissage comporte en outre une région de couverture 35.
La région de couverture 35 comporte une couche électriquement conductrice 36 reposant sur une couche diélectrique 37.
La couche électriquement conductrice 36 peut être formée de silicium polycristallin et la couche diélectrique 37 peut être un oxyde de silicium ayant une épaisseur de 1,5 à 2,5 nm. La couche diélectrique 37 peut également comporter un empilement de couches d’oxyde-nitrure-oxyde de silicium (ONO). Ln empilement du type ONO offre de meilleures performances en matière de réduction du courant de fuite.
La couche électriquement conductrice 36 de la région de couverture 35 permet notamment d’augmenter la valeur capacitive du dispositif de cellule capacitive 300. En effet, un élément capacitif parallèle comportant la première région semiconductrice NW, la couche diélectrique 37 et la couche électriquement conductrice 36 peut ainsi être formé optionnellement et sans coût supplémentaire.
La région de couverture 35 recouvre au moins une première partie ptl de la surface des tranchées 30, et forme ainsi un masque protégeant les portions centrales 31 d’une formation de siliciure de métal subséquente, évitant la formation de courts-circuits entre le caisson NW et la portion centrale 31.
Pour des raisons pratiques, le terme usuel de siliciuration sera utilisé dans la suite pour désigner une formation de siliciure de métal.
Dans cet exemple, la région de couverture 35 a une forme de plaque recouvrant toute la surface de la zone utile ACT.
La région de couverture 35 est au moins alignée avec la délimitation de la zone utile ACT, la région de couverture 35 pouvant s’étendre au-delà de la délimitation de la zone utile ACT.
Ainsi, la première partie ptl de la surface des tranchées 30 correspond à la partie située dans la zone utile ACT.
Les tranchées 30 comportent également une deuxième partie pt2 qui n’est pas recouverte par la région de couverture 35. L’union de la première partie ptl et la deuxième partie pt2, ne forment pas nécessairement la tranchée 30 respective dans son ensemble.
Des pellicules de siliciure de métal 38 formées en surface des zones semiconductrices découvertes sont représentées par des hachures croisées.
Par exemple de telles pellicules de siliciure de métal 38 peuvent avoir une épaisseur de l’ordre de 20 à 25 nm.
Ainsi, les portions centrales 31 comportent des zones de siliciure de métal 38 en surface, délimitées par la région de couverture 35, et ainsi situées à distance 39 du cadre de la zone utile ACT.
Les zones de siliciure de métal 38 servent de prise de contact etc pour les portions centrales conductrices 31 des tranchées 30 et pour la couche conductrice 36 de la région de couverture 35.
Des régions fortement dopées P+, situées en surface de la région semiconductrice du deuxième type de conductivité PW, servent de prises de contact etc pour ladite région semiconductrice PW.
Par exemple, une deuxième électrode E2 de la cellule capacitive de remplissage 300 comprend une piste électriquement conductrice, reliant électriquement lesdites prises de contact etc des portions centrales 31, de la couche conductrice 36 et de la région semiconductrice du deuxième type de conductivité PW.
Des régions fortement dopées N+, situées en surface de la région semiconductrice du premier type de conductivité NW, servent de prises de contact etc avec une piste électriquement conductrice incluse à une première électrode El de la cellule capacitive de remplissage 300. L’enveloppe isolante 32 enveloppant la portion centrale conductrice 31 des tranchées 30 et la couche diélectrique 37 de la région de couverture 35 forment ensemble la région diélectrique de la cellule capacitive 300.
Une telle réalisation peut présenter une valeur capacitive de 21fF par cellule standard (c’est-à-dire une cellule capacitive de 2,88pm par l,26pm), pour un courant de fuite de l’ordre de 3,5pA/nF.
Les figures 4A, 4B et 4C représentent un autre exemple de mode de réalisation d’une cellule capacitive de remplissage 400 ayant des dimensions de taille standard.
Dans cet exemple, une zone utile ACT (assimilable à une région active de transistor) est délimitée dans le caisson NW par un encadrement de régions isolantes, préférablement des tranchées d’isolation peu profondes STI.
La cellule capacitive 400 comporte au moins une tranchée 40, au nombre de trois dans cet exemple, logeant une portion centrale électriquement conductrice 41, enveloppée d’une enveloppe isolante 42.
Les tranchées 40 sont chacune située au moins en partie dans la zone utile ACT et s’étendent jusque dans la région isolante STI. Dans cet exemple, les tranchées s’étendent d’un côté à l’autre dudit encadrement, longitudinalement dans le sens de la direction X.
Par exemple, la portion centrale électriquement conductrice 41 est formée de silicium polycristallin et l’enveloppe isolante 42 est un oxyde de silicium ayant une épaisseur de 8 à 10 nm.
La cellule capacitive de remplissage comporte en outre une région de couverture 45.
La région de couverture 45 comporte une couche électriquement conductrice 46 reposant sur une couche diélectrique 47.
La couche électriquement conductrice 46 peut être formée de silicium polycristallin et la couche diélectrique 47 peut être un oxyde de silicium ayant une épaisseur de 1,5 à 2,5 nm. La couche diélectrique 47 peut également comporter un empilement de couches d’oxyde-nitrure-oxyde de silicium (ONO). Un empilement du type ONO offre de meilleures performances en matière de réduction du courant de fuite.
La couche électriquement 46 conductrice de la région de couverture 45 permet notamment d’augmenter la valeur capacitive du dispositif de cellule capacitive 400. En effet, un élément capacitif parallèle comportant la première région semiconductrice NW, la couche diélectrique 47 et la couche électriquement conductrice 46 peut ainsi être formé optionnellement et sans coût supplémentaire.
La région de couverture 45 recouvre au moins une première partie ptl de la surface des tranchées 40, et forme ainsi un masque protégeant les portions centrales 41 d’une siliciuration subséquente, évitant la formation de courts-circuits entre le caisson NW et la portion centrale 41.
Dans cet exemple, la région de couverture 45 a une forme de bandes respectivement disposées en regard de chaque tranchée 40.
La région de couverture 45 est au moins alignée, dans le sens de la longueur des bandes, avec la délimitation de la zone utile ACT, la région de couverture 45 pouvant s’étendre au-delà de la délimitation de la zone utile ACT.
De même, la région de couverture 45 est au moins alignée, dans le sens de la largeur des bandes, avec la délimitation des portions centrales 41 respectives des tranchées 40 (c’est-à-dire avec l’intérieur de l’enveloppe isolante 42), la région de couverture 45 pouvant s’étendre au-delà de la délimitation des portions centrales 41, par exemple alignées avec l’extérieur de l’enveloppe isolante 42.
Ainsi, la première partie ptl de la surface des tranchées 40 correspond à la partie située dans la zone utile ACT.
Les tranchées 40 comportent également une deuxième partie pt2 qui n’est pas recouverte par la région de couverture 45. L’union de la première partie ptl et la deuxième partie pt2, ne forment pas nécessairement la tranchée 40 respective dans son ensemble.
Des pellicules de siliciure de métal 48 formées en surface des zones semiconductrices découvertes sont représentées par des hachures croisées.
Ainsi, les portions centrales 41 des deuxièmes parties pt2 desdites tranchées 40 comportent des zones de siliciure de métal 48 en surface, délimitées par la région de couverture 45, et ainsi situées à distance 49 du cadre de la zone utile ACT.
Les zones de siliciure de métal 48 servent de prise de contact etc pour les portions centrales conductrices 41 des tranchées 40 et pour la couche conductrice 46 de la région de couverture 45.
Des régions fortement dopées P+, situées en surface de la région semiconductrice du deuxième type de conductivité PW, servent de prises de contact etc pour ladite région semiconductrice PW.
Par exemple, une deuxième électrode E2 de la cellule capacitive de remplissage 400 comprend une piste électriquement conductrice, reliant électriquement lesdites prises de contact etc des portions centrales 41, de la couche conductrice 46 et de la région semiconductrice du deuxième type de conductivité PW.
Des régions fortement dopées N+, situées en surface de la région semiconductrice du premier type de conductivité NW, servent de prises de contact etc avec une piste électriquement conductrice incluse à une première électrode El de la cellule capacitive de remplissage 400.
Une telle réalisation peut présenter une valeur capacitive de 15fF par cellule standard (c’est-à-dire une cellule capacitive de 2,88pm par l,26pm), pour un courant de fuite de l’ordre de 13nA/nF.
Les figures 5A, 5B et 5C représentent un autre exemple de mode de réalisation d’une cellule capacitive de remplissage 500 ayant des dimensions de taille standard.
Dans cet exemple, une zone utile ACT (assimilable à une région active de transistor) est délimitée dans le caisson NW par un encadrement de régions isolantes, préférablement des tranchées d’isolation peu profondes STI.
La cellule capacitive 500 comporte au moins une tranchée 50, au nombre de sept dans cet exemple, logeant une portion centrale électriquement conductrice 51, enveloppée d’une enveloppe isolante 52.
Les tranchées 50 sont chacune située au moins en partie dans la zone utile ACT, et s’étendent jusque dans la région isolante STI. Dans cet exemple, les tranchées s’étendent d’un côté à l’autre dudit encadrement, latéralement dans le sens de la direction Y.
Par exemple, la portion centrale électriquement conductrice 51 est formée de silicium polycristallin et l’enveloppe isolantes 52 est un oxyde de silicium ayant une épaisseur de 8 à 10 nm.
La cellule capacitive de remplissage comporte en outre une région de couverture 55.
La région de couverture 55 comporte une couche électriquement conductrice 56 reposant sur une couche diélectrique 57.
La couche électriquement conductrice 56 peut être formée de silicium polycristallin et la couche diélectrique 57 peut être un oxyde de silicium ayant une épaisseur de 1,5 à 2,5 nm. La couche diélectrique 57 peut également comporter un empilement de couches d’oxyde-nitrure-oxyde de silicium (ONO). Un empilement du type ONO offre de meilleures performances en matière de réduction du courant de fuite.
La couche électriquement 56 conductrice de la région de couverture 55 permet notamment d’augmenter la valeur capacitive du dispositif de cellule capacitive 500. En effet, un élément capacitif parallèle comportant la première région semiconductrice NW, la couche diélectrique 57 et la couche électriquement conductrice 56 peut ainsi être formé optionnellement et sans coût supplémentaire.
La région de couverture 55 recouvre au moins une première partie ptl la surface des tranchées 50, et forme ainsi un masque protégeant les portions centrales 51 d’une siliciuration subséquente, évitant la formation de courts-circuits entre le caisson NW et la portion centrale 5 1.
Dans cet exemple, la région de couverture 55 a une forme de plaque recouvrant toute la surface de la zone utile ACT.
La région de couverture 55 est au moins alignée avec la délimitation de la zone utile ACT, la région de couverture 55 pouvant s’étendre au-delà de la délimitation de la zone utile ACT.
Ainsi, la première partie ptl de la surface des tranchées 50 correspond à la partie située dans la zone utile ACT.
Les tranchées 50 comportent également une deuxième partie pt2 qui n’est pas recouverte par la région de couverture 55. L’union de la première partie ptl et la deuxième partie pt2, ne forment pas nécessairement la tranchée 50 respective dans son ensemble.
Des pellicules de siliciure de métal 58 formées en surface des zones semiconductrices découvertes sont représentées par des hachures croisées.
Ainsi, les portions centrales 51 des deuxièmes parties pt2 desdites tranchées 50 comportent des zones de siliciure de métal 58 en surface, délimitées par la région de couverture 55, et ainsi situées à distance 59 du cadre de la zone utile ACT.
Les zones de siliciure de métal 58 servent de prise de contact etc pour les portions centrales conductrices 51 des tranchées 50 et pour la couche conductrice 56 de la région de couverture 55.
Des régions fortement dopées P+, situées en surface de la région semiconductrice du deuxième type de conductivité PW, servent de prises de contact etc pour ladite région semiconductrice PW.
Par exemple, une deuxième électrode E2 de la cellule capacitive de remplissage 500 comprend une piste électriquement conductrice, reliant électriquement lesdites prises de contact etc des portions centrales 51, de la couche conductrice 56 et de la région semiconductrice du deuxième type de conductivité PW.
Des régions fortement dopées N+, situées en surface de la région semiconductrice du premier type de conductivité NW, servent de prises de contact etc avec une piste électriquement conductrice incluse à une première électrode El de la cellule capacitive de remplissage 500.
Une telle réalisation peut présenter une valeur capacitive de 15fF par cellule standard (c’est-à-dire une cellule capacitive de 2,88pm par l,26pm), pour un courant de fuite nul.
La figure 6 représente un appareil électronique APP, tel qu’un téléphone portable, un ordinateur de bord de véhicule ou tout autre appareil connu, comportant un circuit intégré CI muni d’un domaine LG comportant des portes logiques.
La partie logique LG du circuit intégré CI comporte une succession de caissons NW semiconducteurs d’un premier type de conductivité, par exemple du type n, et de caissons semiconducteurs PW d’un deuxième type de conductivité opposé au premier type de conductivité, par exemple du type p. Les caissons PW du deuxième type de conductivité peuvent être le substrat, mais seront désignés par le terme « caisson(s) » dans la suite.
Les caissons NW et PW sont disposés en bandes parcourant en longueur la partie logique (dans une direction X), et alternés un à un latéralement (dans une direction Y, perpendiculaire à la direction X). Cela permet de réaliser des cellules logiques en technologies complémentaires selon une taille standard.
La largeur d’une cellule logique de taille standard, par exemple égale à l,26pm, correspond à la largeur d’une paire d’un caisson NW et d’un caisson PW latéralement voisins.
La partie logique LG comporte par construction des espaces laissés vacants (c’est-à-dire ne comprenant pas de cellule logique), dans lesquels sont formées des cellules capacitives de remplissage FTC du type des cellules capacitives de remplissage 300, 400, 500 décrites précédemment en relation avec les figures 3 à 5.
Par exemple les cellules capacitives de remplissage FTC forment un condensateur de découplage, fonctionnant en combinaison avec un composant condensateur de découplage dédié DECAP.
Le circuit intégré CI comporte par ailleurs d’autres parties fonctionnelles BL1, BL2, BL3 telles que, dans un exemple de circuit intégré CI de mémoire, un plan-mémoire, un amplificateur de lecture et une interface de bus de données.
Les figures 7A à 7F représentent des résultats d’étapes d’exemples de mise en œuvre d’un procédé de fabrication de cellules capacitives de remplissage.
Ce procédé est adapté pour fabriquer les cellules capacitives de remplissage dans des espaces vacants d’un circuit logique LG, comprenant une première région semiconductrice NW d’un premier type de conductivité, par exemple le type n, formée dans un substrat semiconducteur PW d’un deuxième type de conductivité opposé au premier type de conductivité, par exemple le type p.
La figure 7A représente le résultat d’une étape de formation de tranchées d’isolation peu profondes STI délimitant notamment une zone utile ACT dans la première région semiconductrice NW. La zone utile ACT correspond à une partie de la première région semiconductrice NW qui n’est pas recouverte par des tranchées d’isolation peu profondes STI. La zone utile ACT est ainsi encadrée par des régions isolantes, dans cet exemple des tranchées d’isolation peu profondes STI.
La figure 7B représente le résultat d’une étape de formation d’au moins une tranchée 70 logeant une portion centrale électriquement conductrice 71 enveloppée d’une enveloppe isolante 72. Ladite au moins une tranchée 70 est formée, au moins en partie, dans la zone utile ACT.
La formation de ladite au moins une tranchée 70 comporte une gravure anisotrope, par exemple du type gravure par ions réactifs RIE (acronyme tiré du terme anglais usuel « Reactive Ion Etching »), une formation, telle qu’un dépôt ou une croissance, d’un oxyde sur les flancs des tranchées ainsi gravées, formant l’enveloppe isolante 72, et un dépôt du type damascène d’un matériau conducteur formant la portion centrale 71.
Les figures 7C et 7D représentent des exemples de résultats d’une étape de formation d’au moins une région de couverture 75 comportant une couche électriquement conductrice 76 reposant sur une couche diélectrique 77. Ladite au moins une région de couverture 75 recouvre totalement la surface d’une première partie (ptl) de ladite au moins une tranchée 70, située dans la zone utile ACT.
Par exemple, la formation de la couche diélectrique 77 de la région de couverture 75 comprend une formation d’une couche d’oxyde de grille de transistor de porte logique, ou bien une formation d’un empilement de couches d’oxyde-nitrure-oxyde de silicium (ONO). Ln empilement du type ONO offre de meilleures performances en matière de réduction du courant de fuite.
Dans l’exemple de la figure 7C, la formation de ladite au moins une région de couverture 75 est mise en œuvre de façon à former une plaque recouvrant toute la surface de la zone utile ACT.
Dans l’exemple de la figure 7D, la formation de ladite au moins une région de couverture 75 mise en œuvre de façon à former des bandes disposées en regard de chaque tranchée 70.
Les figures 7E et 7F représentent des exemples de résultats d’une étape de siliciuration mise en œuvre après la formation de ladite au moins une région de couverture 75, respectivement sur les structures décrites en relations avec les figures 7C et 7D.
La siliciuration 78 s’applique sur les surfaces des parties semiconductrices de la structure en cours de fabrication.
Ainsi le procédé comprend notamment une siliciuration 78 d’une deuxième partie (pt2) de ladite portion centrale 71, cette siliciuration 78 étant délimitée par ladite région de couverture 75.
Cette délimitation de la siliciuration à distance 79 de la zone utile ACT, à la manière d’un masque dur, permet d’éviter la formation de courts-circuits notamment entre les portions centrales conductrices 71 des tranchées 70 et la première région semiconductrice NW.
Par ailleurs l’invention n’est pas limitée à ces modes de réalisation mais en embrasse toutes les variantes, par exemple les valeurs numériques et les natures des matériaux ont étés données à titre d’exemples, en outre, les différents agencements des exemples de modes de réalisation décrits précédemment, en particulier les agencements des tranchées et des régions de couvertures, peuvent être combinés indépendamment d’un mode de réalisation à un autre sans sortir du cadre de l’invention.

Claims (20)

  1. REVENDICATIONS
    1. Circuit intégré comprenant au moins un domaine (LG) comportant au moins un dispositif (300, 400, 500) de cellule capacitive de remplissage, le dispositif comportant : une première région semiconductrice (NW) ; une région isolante (STI) délimitant une zone utile (ACT) de la première région semiconductrice (NW) ; au moins une tranchée (30, 40, 50) située dans ladite zone utile (ACT) et s’étendant jusque dans la région isolante (STI), la tranchée (30, 40, 50) possédant une portion centrale (31, 41, 51) électriquement conductrice enveloppée dans une enveloppe isolante (32, 42, 52) ; une région de couverture (35, 45, 55) recouvrant au moins une première partie (ptl) de ladite tranchée (30, 40, 50), la première partie (ptl) de ladite tranchée étant la partie située dans ladite zone utile (ACT), la région de couverture (35, 45, 55) comportant au moins une couche diélectrique (37, 47, 57) au contact de ladite tranchée ; une couche de siliciure de métal (38, 48, 58) localisée au moins sur la portion centrale d’une deuxième partie (pt2) de ladite tranchée (30, 40, 50), la deuxième partie (pt2) de ladite tranchée étant une partie non recouverte par la région de couverture (35, 45, 55) ; une première prise de contact (N+) dans la première région semiconductrice (NW) formant une première électrode (El) du dispositif ; une deuxième prise de contact (E2) sur la couche de siliciure de métal (38, 48, 58) de la portion centrale de la deuxième partie de ladite tranchée.
  2. 2. Circuit intégré selon la revendication 1, comportant un substrat (PW) et un caisson (NW) logé dans le substrat et formant ladite première région semiconductrice (NW), dans lequel le dispositif (300, 400, 500) comporte en outre une prise de contact substrat (P+) électriquement reliée à la deuxième prise de contact (E2).
  3. 3. Circuit intégré selon l’une des revendications 1 ou 2, dans lequel la région de couverture (35, 45, 55) comporte une couche électriquement conductrice (36, 46, 56) surmontant ladite couche diélectrique (37, 47, 57) et électriquement reliée à la deuxième prise de contact (E2).
  4. 4. Circuit intégré selon l’une des revendications précédentes, dans lequel ladite couche diélectrique (37, 47, 57) de la région de couverture (35, 45, 55) comporte une couche d’oxyde de grille de transistor.
  5. 5. Circuit intégré selon l’une des revendications précédentes, dans lequel ladite couche diélectrique (37, 47, 57) de la région de couverture (35, 45, 55) comporte un empilement de couches d’oxyde de silicium-nitrure-oxyde de silicium.
  6. 6. Circuit intégré selon l’une des revendications précédentes, dans lequel le dispositif (300, 400, 500) comporte dans la zone utile plusieurs tranchées parallèles (30, 40, 50).
  7. 7. Circuit intégré selon l’une des revendications précédentes, dans lequel ladite région de couverture (35, 55) a une forme de plaque recouvrant toute la surface de la zone utile (ACT).
  8. 8. Circuit intégré selon la revendication 6, dans lequel le dispositif comporte plusieurs régions de couverture (45) en forme de bandes respectivement disposées en regard de chaque tranchée (40).
  9. 9. Circuit intégré selon la revendication 8, dans lequel la couche de siliciure de métal (48) est également localisée en surface de la zone utile, entre lesdites bandes.
  10. 10. Circuit intégré selon l’une des revendications précédentes, dans lequel ledit domaine (LG) comporte des portes logiques.
  11. 11. Circuit intégré selon la revendication 10 prise en combinaison avec la revendication 2, dans lequel ledit domaine (LG) comporte une succession de caissons (NW) dans le substrat (PW), et plusieurs dispositifs (FTC) de cellules capacitives situés entre des portes logiques.
  12. 12. Appareil électronique, tel qu’un téléphone portable ou un ordinateur de bord de véhicule, (APP) comportant un circuit intégré (CI) selon l’une des revendications précédentes.
  13. 13. Procédé de fabrication d’au moins un dispositif de cellule capacitive de remplissage (700), dans un domaine (LG) d’un circuit intégré, comportant : une formation d’une première région semiconductrice (NW) ; une formation d’une région isolante (STI) délimitant une zone utile (ACT) de la première région semiconductrice (NW) ; une formation d’au moins une tranchée (70) située dans ladite zone utile (ACT) et s’étendant jusque dans la région isolante (STI), comprenant une gravure d’au moins une tranchée (70), une formation d’une enveloppe isolante (72) sur le fond et les flancs de ladite tranchée, et une formation d’une portion centrale (71) électriquement conductrice enveloppée dans ladite enveloppe isolante (72) ; une formation d’une région de couverture (75) recouvrant au moins une première partie (ptl) de ladite tranchée (70), la première partie (ptl) de ladite tranchée étant la partie située dans ladite zone utile (ACT), la formation d’une région de couverture (75) comprenant une formation d’au moins une couche diélectrique (77) au contact de ladite tranchée (70) ; une formation d’une couche de siliciure de métal (78) localisée au moins sur la portion centrale (71) d’une deuxième partie (pt2) de ladite tranchée (70), la deuxième partie (pt2) de ladite tranchée étant une partie non recouverte par la région de couverture (75) ; une formation d’une première prise de contact (N+) dans la première région semiconductrice (NW) formant une première électrode (El) du dispositif ; une formation d’une deuxième prise de contact (E2) sur la couche de siliciure de métal (78) de la portion centrale (71) de la deuxième partie de ladite tranchée (70).
  14. 14. Procédé selon la revendication 13, dans lequel la formation d’une première région semiconductrice (NW) comporte une formation d’un caisson (NW) dans un substrat (PW), le procédé comportant en outre une formation d’une prise de contact substrat (P+) électriquement reliée à la deuxième prise de contact (E2).
  15. 15. Procédé selon l’une des revendications 13 ou 14, dans lequel la formation de la région de couverture (75) comporte une formation d’une couche électriquement conductrice (76) surmontant ladite couche diélectrique (77) et électriquement reliée à la deuxième prise de contact (E2).
  16. 16. Procédé selon l’une des revendications 13 à 15, dans lequel la formation de la couche diélectrique (37, 47, 57) de la région de couverture (35, 45, 55) comprend une formation d’une couche d’oxyde de grille de transistor.
  17. 17. Procédé selon l’une des revendications 13 à 16, dans lequel la formation de la couche diélectrique (37, 47, 57) de la région de couverture (35, 45, 55) comprend une formation d’un empilement de couches d’oxyde-nitrure-oxyde de silicium.
  18. 18. Procédé selon l’une des revendications 13 à 17, dans lequel ladite formation d’au moins une tranchée (35, 55) comprend une formation de plusieurs tranchées parallèles (70) situées dans ladite zone utile (ACT) et s’étendant jusque dans la région isolante (STI).
  19. 19. Procédé selon la revendication 18, dans lequel ladite formation d’au moins une région de couverture (35, 55) est configurée pour former une plaque recouvrant toute la surface de la zone utile (ACT).
  20. 20. Procédé selon la revendication 18, dans lequel ladite formation d’au moins une région de couverture (45) est configurée pour former plusieurs bandes disposées en regard de chaque tranchée (40).
FR1850157A 2018-01-09 2018-01-09 Dispositif integre de cellule capacitive de remplissage et procede de fabrication correspondant Expired - Fee Related FR3076660B1 (fr)

Priority Applications (6)

Application Number Priority Date Filing Date Title
FR1850157A FR3076660B1 (fr) 2018-01-09 2018-01-09 Dispositif integre de cellule capacitive de remplissage et procede de fabrication correspondant
CN201920019488.0U CN209344075U (zh) 2018-01-09 2019-01-07 集成电路
CN201910011777.0A CN110021594B (zh) 2018-01-09 2019-01-07 集成填料电容器单元器件以及对应的制造方法
US16/242,529 US10943862B2 (en) 2018-01-09 2019-01-08 Integrated filler capacitor cell device and corresponding manufacturing method
US17/173,275 US11621222B2 (en) 2018-01-09 2021-02-11 Integrated filler capacitor cell device and corresponding manufacturing method
US18/116,672 US11935828B2 (en) 2018-01-09 2023-03-02 Integrated filler capacitor cell device and corresponding manufacturing method

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR1850157A FR3076660B1 (fr) 2018-01-09 2018-01-09 Dispositif integre de cellule capacitive de remplissage et procede de fabrication correspondant
FR1850157 2018-01-09

Publications (2)

Publication Number Publication Date
FR3076660A1 true FR3076660A1 (fr) 2019-07-12
FR3076660B1 FR3076660B1 (fr) 2020-02-07

Family

ID=62167456

Family Applications (1)

Application Number Title Priority Date Filing Date
FR1850157A Expired - Fee Related FR3076660B1 (fr) 2018-01-09 2018-01-09 Dispositif integre de cellule capacitive de remplissage et procede de fabrication correspondant

Country Status (3)

Country Link
US (1) US10943862B2 (fr)
CN (2) CN110021594B (fr)
FR (1) FR3076660B1 (fr)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3097341A1 (fr) * 2019-06-17 2020-12-18 Stmicroelectronics (Grenoble 2) Sas Structure capacitive
FR3127328B1 (fr) * 2021-09-17 2023-10-06 St Microelectronics Rousset Circuit intégré comportant des cellules pré-caractérisées et au moins une structure capacitive de remplissage.

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5805494A (en) * 1997-04-30 1998-09-08 International Business Machines Corporation Trench capacitor structures
US20120032260A1 (en) * 2006-12-01 2012-02-09 Infineon Technologies Austria Ag Electronic device with connecting structure

Family Cites Families (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1996002070A2 (fr) 1994-07-12 1996-01-25 National Semiconductor Corporation Procede de formation d'un circuit integre comprenant une tranchee d'isolation et une couche-barriere d'oxygene
KR100367404B1 (ko) * 1999-12-31 2003-01-10 주식회사 하이닉스반도체 다층 ＴａＯＮ박막을 갖는 커패시터 제조방법
JP2002134627A (ja) 2000-10-23 2002-05-10 Sharp Corp 半導体装置及びその製造方法
US6391707B1 (en) 2001-05-04 2002-05-21 Texas Instruments Incorporated Method of manufacturing a zero mask high density metal/insulator/metal capacitor
JP3795366B2 (ja) * 2001-10-03 2006-07-12 プロモス テクノロジーズ インコーポレイテッド 記憶素子及びその製造方法
JPWO2003069676A1 (ja) * 2002-02-14 2005-06-09 松下電器産業株式会社 半導体装置の製造方法
JP2004071837A (ja) * 2002-08-06 2004-03-04 Matsushita Electric Ind Co Ltd 半導体装置、半導体装置用パターンの生成方法、半導体装置の製造方法、および半導体装置用パターン生成装置
US7825488B2 (en) 2006-05-31 2010-11-02 Advanced Analogic Technologies, Inc. Isolation structures for integrated circuits and modular methods of forming the same
US7449744B1 (en) 2004-08-03 2008-11-11 Nanostar Corporation Non-volatile electrically alterable memory cell and use thereof in multi-function memory array
US7022565B1 (en) * 2004-11-26 2006-04-04 Grace Semiconductor Manufacturing Corporation Method of fabricating a trench capacitor of a mixed mode integrated circuit
US7193262B2 (en) * 2004-12-15 2007-03-20 International Business Machines Corporation Low-cost deep trench decoupling capacitor device and process of manufacture
US7312114B2 (en) * 2005-04-27 2007-12-25 Infineon Technologies Ag Manufacturing method for a trench capacitor having an isolation collar electrically connected with a substrate on a single side via a buried contact for use in a semiconductor memory cell
GB2442400B (en) * 2005-06-30 2010-09-29 Advanced Micro Devices Inc A semiconductor device including a vertical decoupling capacitor
TWI278069B (en) * 2005-08-23 2007-04-01 Nanya Technology Corp Method of fabricating a trench capacitor having increased capacitance
US7276751B2 (en) * 2005-09-09 2007-10-02 International Business Machines Corporation Trench metal-insulator-metal (MIM) capacitors integrated with middle-of-line metal contacts, and method of fabricating same
US7494890B2 (en) 2005-09-12 2009-02-24 United Microelectronics Corp. Trench capacitor and method for manufacturing the same
EP1949418A2 (fr) 2005-11-08 2008-07-30 Nxp B.V. Agencement integre de condensateurs pour des valeurs ultra elevees de capacite
FR2894708A1 (fr) 2005-12-08 2007-06-15 St Microelectronics Sa Memoire a cellule memoire a transistor mos a corps isole
US8501561B2 (en) * 2006-03-07 2013-08-06 Infineon Technologies Ag Method for producing a semiconductor component arrangement comprising a trench transistor
JP2008071861A (ja) * 2006-09-13 2008-03-27 Renesas Technology Corp 半導体記憶装置およびその製造方法
JP2009044004A (ja) 2007-08-09 2009-02-26 Nec Electronics Corp 半導体装置およびその製造方法
US7951666B2 (en) * 2007-10-16 2011-05-31 International Business Machines Corporation Deep trench capacitor and method
US9425192B2 (en) * 2008-12-11 2016-08-23 Altera Corporation Integrated circuit decoupling capacitors
US8021941B2 (en) 2009-07-21 2011-09-20 International Business Machines Corporation Bias-controlled deep trench substrate noise isolation integrated circuit device structures
US8193067B2 (en) 2009-12-03 2012-06-05 International Business Machines Corporation Integrated circuit and a method using integrated process steps to form deep trench isolation structures and deep trench capacitor structures for the integrated circuit
US8159015B2 (en) * 2010-01-13 2012-04-17 International Business Machines Corporation Method and structure for forming capacitors and memory devices on semiconductor-on-insulator (SOI) substrates
US8896087B2 (en) * 2010-06-02 2014-11-25 Infineon Technologies Ag Shallow trench isolation area having buried capacitor
US8525245B2 (en) 2011-04-21 2013-09-03 International Business Machines Corporation eDRAM having dynamic retention and performance tradeoff
US8816470B2 (en) 2011-04-21 2014-08-26 International Business Machines Corporation Independently voltage controlled volume of silicon on a silicon on insulator chip
US8318576B2 (en) * 2011-04-21 2012-11-27 Freescale Semiconductor, Inc. Decoupling capacitors recessed in shallow trench isolation
US8853810B2 (en) * 2011-08-25 2014-10-07 GlobalFoundries, Inc. Integrated circuits that include deep trench capacitors and methods for their fabrication
US8592883B2 (en) 2011-09-15 2013-11-26 Infineon Technologies Ag Semiconductor structure and method for making same
US9608130B2 (en) 2011-12-27 2017-03-28 Maxim Integrated Products, Inc. Semiconductor device having trench capacitor structure integrated therein
KR101924862B1 (ko) 2012-08-31 2018-12-05 에스케이하이닉스 주식회사 반도체 소자 및 제조 방법
TWI550885B (zh) * 2012-10-31 2016-09-21 天鈺科技股份有限公司 半導體電容及具有該半導體電容的半導體裝置
US9978829B2 (en) 2012-11-26 2018-05-22 Taiwan Semiconductor Manufacturing Co., Ltd. Low impedance high density deep trench capacitor
US9178080B2 (en) 2012-11-26 2015-11-03 Taiwan Semiconductor Manufacturing Co., Ltd. Deep trench structure for high density capacitor
US9343526B2 (en) * 2013-03-13 2016-05-17 Freescale Semiconductor, Inc. Deep trench isolation
US9520390B2 (en) * 2013-03-15 2016-12-13 Semiconductor Components Industries, Llc Electronic device including a capacitor structure and a process of forming the same
TWI521664B (zh) 2013-09-03 2016-02-11 瑞昱半導體股份有限公司 金屬溝渠去耦合電容結構與形成金屬溝渠去耦合電容結構的方法
US9159723B2 (en) 2013-09-16 2015-10-13 Taiwan Semiconductor Manufacturing Co., Ltd. Method for manufacturing semiconductor device and semiconductor device
FR3013148A1 (fr) 2013-11-13 2015-05-15 St Microelectronics Sa Procede de polarisation de transistors mos realises selon la technologie fdsoi
FR3017746B1 (fr) 2014-02-18 2016-05-27 Stmicroelectronics Rousset Cellule memoire verticale ayant un implant drain-source flottant non auto-aligne
EP2924730A1 (fr) * 2014-03-25 2015-09-30 Ipdia Structure de condensateur
FR3021457B1 (fr) 2014-05-21 2017-10-13 St Microelectronics Rousset Composant, par exemple transistor nmos, a region active a contraintes en compression relachees, et condensateur de decouplage associe
US9349793B2 (en) 2014-09-08 2016-05-24 International Business Machines Corporation Semiconductor structure with airgap
KR20160090582A (ko) 2015-01-22 2016-08-01 삼성전자주식회사 스마트 카드 및 상기 스마트 카드의 제조 방법
KR102320820B1 (ko) * 2015-02-24 2021-11-02 삼성전자주식회사 집적회로 소자 및 그 제조 방법
US9679909B2 (en) * 2015-06-25 2017-06-13 Taiwan Samiconductor Manufacturing Co., Ltd. Method for manufacturing a finger trench capacitor with a split-gate flash memory cell
US10084035B2 (en) 2015-12-30 2018-09-25 Teledyne Scientific & Imaging, Llc Vertical capacitor contact arrangement
US10049890B2 (en) 2016-09-09 2018-08-14 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and method of manufacturing the same
FR3063385B1 (fr) 2017-02-28 2019-04-26 Stmicroelectronics (Rousset) Sas Circuit integre avec detection d'amincissement par la face arriere et condensateurs de decouplage
CN109461738B (zh) 2017-09-06 2021-03-26 中国科学院微电子研究所 半导体存储设备及其制造方法及包括存储设备的电子设备

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5805494A (en) * 1997-04-30 1998-09-08 International Business Machines Corporation Trench capacitor structures
US20120032260A1 (en) * 2006-12-01 2012-02-09 Infineon Technologies Austria Ag Electronic device with connecting structure

Also Published As

Publication number Publication date
FR3076660B1 (fr) 2020-02-07
CN209344075U (zh) 2019-09-03
US10943862B2 (en) 2021-03-09
US20190214341A1 (en) 2019-07-11
CN110021594B (zh) 2024-03-22
CN110021594A (zh) 2019-07-16

Similar Documents

Publication Publication Date Title
FR3063385A1 (fr) Circuit integre avec detection d'amincissement par la face arriere et condensateurs de decouplage
FR2856519A1 (fr) Dispositif de traitement de donnees a une seule puce a memoire remanente integree, et procede de formation
EP1768189B1 (fr) Mémoire non volatile reprogrammable
FR2780553A1 (fr) Transistor sans effet de canal etroit et son procede de fabrication en utilisant un blindage conducteur noye dans l'isolation en tranchee
US6399974B1 (en) Semiconductor memory device using an insulator film for the capacitor of the memory cell and method for manufacturing the same
FR3070534A1 (fr) Procede de fabrication d'elements capacitifs dans des tranchees
US11621222B2 (en) Integrated filler capacitor cell device and corresponding manufacturing method
FR2981190A1 (fr) Circuit d'ecoulement de charges electriques pour une mesure temporelle
FR3076660A1 (fr) Dispositif integre de cellule capacitive de remplissage et procede de fabrication correspondant
EP2613343B1 (fr) Procédé de fabrication d'une cellule mémoire non volatile à double grille
FR3080948A1 (fr) Circuit integre comprenant un element capacitif, et procede de fabrication
FR2858717A1 (fr) Procede de fabrication d'une cellule auto-alignee du type silicium-oxyde-nitrure-oxyde-silicium et cette cellule
FR3080949A1 (fr) Dispositif de memoire non volatile du type a piegeage de charges et procede de fabrication
US20230292498A1 (en) Method of forming semiconductor memory device
EP0354858B1 (fr) Mémoire de type EPROM à haute densité d'intégration et possédant un facteur de couplage élevé
EP2613342B1 (fr) Procédé de fabrication d'une cellule mémoire non volatile à double grille
TW202032756A (zh) 記憶元件及其製造方法
FR3089343A1 (fr) Procede de realisation d’un transistor fet
FR3085530A1 (fr) Circuit integre comportant au moins une cellule memoire avec un dispositif anti-fusible.
FR2994020A1 (fr) Element d'ecoulement de charges electriques
FR3093590A1 (fr) Procédé de fabrication d’un élément capacitif, et circuit intégré correspondant.
EP3361498B1 (fr) Condensateur de découplage
FR2995139A1 (fr) Transistor mos
FR3057393A1 (fr) Circuit integre avec condensateur de decouplage dans une structure de type triple caisson
FR3093591A1 (fr) Procédé de fabrication d’un élément capacitif haute tension, et circuit intégré correspondant

Legal Events

Date Code Title Description
PLFP Fee payment

Year of fee payment: 2

PLSC Publication of the preliminary search report

Effective date: 20190712

PLFP Fee payment

Year of fee payment: 3

ST Notification of lapse

Effective date: 20210905