FR2870046A1 - Diode schottky a conduction laterale a plusieurs mesas - Google Patents
Diode schottky a conduction laterale a plusieurs mesas Download PDFInfo
- Publication number
- FR2870046A1 FR2870046A1 FR0501625A FR0501625A FR2870046A1 FR 2870046 A1 FR2870046 A1 FR 2870046A1 FR 0501625 A FR0501625 A FR 0501625A FR 0501625 A FR0501625 A FR 0501625A FR 2870046 A1 FR2870046 A1 FR 2870046A1
- Authority
- FR
- France
- Prior art keywords
- mesas
- schottky diode
- contact
- schottky
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 229920006395 saturated elastomer Polymers 0.000 title 1
- 239000004065 semiconductor Substances 0.000 claims description 93
- 229910052751 metal Inorganic materials 0.000 claims description 65
- 239000002184 metal Substances 0.000 claims description 65
- 239000000758 substrate Substances 0.000 claims description 32
- 238000000034 method Methods 0.000 claims description 10
- 239000004020 conductor Substances 0.000 claims description 6
- 238000005530 etching Methods 0.000 claims description 4
- 238000000059 patterning Methods 0.000 claims description 2
- 230000020169 heat generation Effects 0.000 abstract description 2
- 150000004767 nitrides Chemical class 0.000 description 18
- 239000000463 material Substances 0.000 description 17
- 239000010931 gold Substances 0.000 description 13
- 229910052710 silicon Inorganic materials 0.000 description 11
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 10
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 10
- 239000010703 silicon Substances 0.000 description 10
- 229910002601 GaN Inorganic materials 0.000 description 9
- 229910000679 solder Inorganic materials 0.000 description 9
- 239000002019 doping agent Substances 0.000 description 8
- 238000009826 distribution Methods 0.000 description 6
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 6
- 229910052737 gold Inorganic materials 0.000 description 6
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 4
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 229910052733 gallium Inorganic materials 0.000 description 3
- 229910052697 platinum Inorganic materials 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 238000003877 atomic layer epitaxy Methods 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 230000017525 heat dissipation Effects 0.000 description 2
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 238000001451 molecular beam epitaxy Methods 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 230000010287 polarization Effects 0.000 description 2
- 238000005546 reactive sputtering Methods 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- PIGFYZPCRLYGLF-UHFFFAOYSA-N Aluminum nitride Chemical compound [Al]#N PIGFYZPCRLYGLF-UHFFFAOYSA-N 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 238000000429 assembly Methods 0.000 description 1
- 230000000712 assembly Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 239000002178 crystalline material Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 150000002894 organic compounds Chemical class 0.000 description 1
- 125000002524 organometallic group Chemical group 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 230000021715 photosynthesis, light harvesting Effects 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 238000004513 sizing Methods 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 230000032258 transport Effects 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0692—Surface layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/818—Bonding techniques
- H01L2224/81801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/2003—Nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01012—Magnesium [Mg]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01023—Vanadium [V]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0103—Zinc [Zn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01032—Germanium [Ge]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01049—Indium [In]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01087—Francium [Fr]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1203—Rectifying Diode
- H01L2924/12032—Schottky diode
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
L'invention concerne une diode Schottky à conduction latérale qui comprend de multiples régions mesas formées sur un substrat (302) au moyen d'une couche (306) d'un semiconducteur fortement dopé et d'une couche (308) d'un semiconducteur plus faiblement dopé, et qui sont au moins séparées par des contacts ohmiques (316) afin de réduire la longueur du trajet du courant et de réduire la concentration du courant dans le contact de Schottky, réduisant ainsi la résistance à l'état passant du dispositif.Domaine d'application : redresseurs, notamment pour alimentation en énergie à découpage, etc.
Description
La présente invention concerne des dispositifs semiconducteurs,
et plus particulièrement des structures et assemblages de diodes Schottky.
Les diodes Schottky sont souhaitées pour des applications où des pertes d'énergie lors d'une commutation d'une polarisation directe à une polarisation inverse et dans l'autre sens peuvent avoir un impact important sur l'efficacité d'un système et où une conduction d'un courant intense est souhaitée sous polarisation directe et une conduction faible ou nulle est souhaitée sous polarisation inverse, par exemple lorsqu'on les utilise en tant que redresseur de sortie dans une alimentation en énergie à découpage. Les diodes Schottky ont des tensions de déblocage plus basses du fait de la hauteur plus basse de la barrière de la jonction de redressement métal-semiconducteur et ont des vitesses de commutation plus grandes car ce sont principalement des dispositifs à porteurs majoritaires.
Actuellement, la plupart des diodes Schottky sont des dispositifs à conduction verticale, à base de silicium. Dans de tels dispositifs, un contact métallique de Schottky est formé sur une surface d'un corps en silicium, un contact métallique ohmique est formé sur une surface opposée du corps en silicium, et lorsque le dispositif est polarisé dans le sens direct, un courant circule verticalement à travers le corps en silicium depuis le contact métallique de Schottky vers le contact métallique ohmique. Cependant, l'inconvénient des diodes Schottky à base de silicium est que le silicium présente une faible mobilité des porteurs et une bande interdite relativement étroite. En outre, pour des applications de tensions plus élevées, on doit utiliser une base épaisse, faiblement dopée, ce qui conduit à une résistance en série plus élevée, une plus grande chute de tension dans le sens direct et une dissipation de chaleur accrue, rendant ainsi les diodes Schottky à base de silicium impropres à de telles applications. De plus, à des températures plus élevées, le courant de fuite inverse augmente fortement et annihile les propriétés de redressement du dispositif.
Pour éviter les problèmes propres aux dispositifs à base de silicium, on souhaite des diodes Schottky formées de matières ayant une plus grande mobilité d'électrons, une plus large bande interdite et une tension de claquage plus élevée. De telles matières comprennent le diamant, le carbure de silicium, des semiconducteurs à base de nitrure et d'autres matières composites. Cependant, ces matières sont habituellement formées sur le dessus d'un substrat isolant et, par conséquent, des diodes Schottky formées en utilisant de telles matières ont besoin d'un trajet de conduction latéral plutôt que d'un trajet de conduction vertical. Cependant, des dispositifs ayant un trajet de conduction latéral sont sujets à des résistances élevées dans le sens passant lorsque le dispositif est en polarisation directe car le courant dans le sens passant doit parcourir un trajet de conduction relativement long déterminé par les dimensions horizontales du dispositif. Le courant doit également parcourir des couches relativement minces de matières ayant une faible aire en section transversale dans la direction transversale à la direction de circulation du courant. De plus, étant donné que le courant de sens direct circule latéralement depuis le contact métallique de Schottky vers le contact métallique ohmique, la circulation du courant s'éloignant du contact métallique de Schottky se répartit souvent de façon non uniforme de sorte que la densité du courant est concentrée le long du bord du contact. Le substrat électriquement isolant de la diode Schottky à conduction latérale est également, habituellement, plus mauvais conducteur de la chaleur et dissipe donc la chaleur moins efficacement que des dispositifs verticaux. La dissipation de chaleur plus mauvaise augmente la complexité de la mise sous boîtier du dispositif, car d'autres moyens d'élimination de la chaleur doivent être utilisés. De plus, la mise sous boîtier du dispositif est en outre compliquée par la présence à la fois du contact métallique de Schottky et du contact métallique ohmique sur le même côté du dispositif à conduction latérale, ce qui exige des interconnexions plus complexes que celles des dispositifs à conduction verticale dans lesquels les contacts se trouvent sur des côtés opposés.
Un objet de l'invention est de remédier à au moins l'un des inconvénients mentionnés ci-dessus.
Conformément à un aspect, l'invention concerne un dispositif semiconducteur à diode Schottky, caractérisé en ce qu'il comporte: une première couche de semiconducteur définissant une première surface de contact, plusieurs mesas faisant saillie de la première surface de contact et séparés les uns des autres par au moins une partie de la première surface de contact, les mesas formant au moins partiellement une seconde couche de semiconducteur et définissant chacun une seconde surface de contact, la première couche de semiconducteur étant du même type de conductivité que la seconde couche de semiconducteur et étant plus fortement dopée que celle-ci, un ou plusieurs premiers contacts métalliques disposés en contact sensiblement ohmique avec la première surface de contact, plusieurs seconds contacts métalliques qui sont disposés chacun en contact avec la seconde surface de contact d'au moins certains des mesas afin de former avec eux un contact de Schottky.
Grâce aux multiples mesas sur lesquels des contacts de Schottky sont formés et qui sont au moins séparés par des contacts ohmiques, la longueur du trajet du courant est réduite et la concentration de courant est réduite.
La résistance à l'état passant du dispositif est ainsi réduite. Conformément à cet aspect de l'invention, le dispositif peut également inclure au moins l'une des caractéristiques suivantes: chaque mesa est dimensionné de façon à minimiser la tension de fonctionnement dans le sens direct du dispositif semiconducteur à diode Schottky; au moins une partie du ou des premiers contacts métalliques s'étend entre au moins certains des mesas; chaque mesa comprend une partie de la première couche de semiconducteur; au moins certains des mesas sont en intersection avec au moins certains autres mesas et définissent une forme ayant un périmètre convoluté ; au moins certains des mesas sont en intersection avec au moins certains autres mesas et définissent une forme ayant une partie principale et plusieurs prolongements s'étendant depuis la partie principale, les prolongements étant interdigités avec des régions de la première surface de contact; la partie principale est allongée au moins dans une première direction et au moins certains des prolongements sont allongés dans une seconde direction transversale à la première direction; un ou plusieurs premiers et seconds conducteurs sont connectés électriquement à un ou plusieurs premiers et seconds contacts métalliques, respectivement; un ou plusieurs premiers et seconds conducteurs comprennent des protubérances d'interconnexion. 20 25
Conformément à un autre aspect, l'invention concerne un ensemble à puce à protubérances d'un dispositif semiconducteur à diode Schottky tel que mentionné ci-dessus et d'une structure de montage de base qui convient au montage du dispositif semiconducteur à diode Schottky.
Conformément à cet aspect de l'invention, l'ensemble à puce à protubérances comprend: un substrat de montage de base ayant une surface avant sur laquelle le dispositif semiconducteur à diode Schottky est monté, un ou plusieurs premiers contacts de montage de base à découvert à la surface avant de la surface de montage de base et connectés électriquement à un ou plusieurs premiers contacts métalliques, respectivement, un ou plusieurs seconds contacts de montage de base à découvert à la surface avant de la surface de montage de base et connectés électriquement à un ou plusieurs seconds contacts métalliques, respectivement.
Cet ensemble à puce à protubérances réduit la chute de tension dans le dispositif, améliore la dissipation d'énergie et diminue le dégagement de chaleur.
Conformément à un autre aspect, l'invention concerne un procédé de formation d'un dispositif semiconducteur à diode Schottky, caractérisé en ce qu'il comprend les étapes dans lesquelles: on utilise un corps de semiconducteur comprenant des première et seconde couches de semiconducteur, toutes deux du même type de conductivité, la première étant plus fortement dopée que la seconde, on façonne suivant un motif et on attaque une ou plusieurs régions du corps semiconducteur pour définir plusieurs mesas faisant saillie d'une première surface de contact, et séparés les uns des autres par au moins une partie de la première surface de contact, les mesas formant au moins partiellement la seconde couche de semiconducteur et définissant chacun une seconde surface de contact, on forme un ou plusieurs premiers contacts métalliques disposés en contact sensiblement ohmique avec la première surface de contact, on forme plusieurs seconds contacts métalliques qui sont 35 disposés chacun en contact avec la seconde surface de contact d'au moins certains des mesas afin de former avec eux un contact de Schottky.
Conformément à cet aspect de l'invention, le procédé comprend une étape de dimensionnement de chaque mesa afin de minimiser la tension de fonctionnement dans le sens direct du dispositif semiconducteur à diode Schottky.
Les aspects, particularités et avantages précédents de la présente invention seront davantage appréciés en étant considérés en référence à la description suivante des formes préférées de réalisation et aux dessins d'accompagnement.
La figure 1 est une vue schématique en coupe partielle à échelle agrandie montrant une diode Schottky connue à conduction latérale.
Les figures 2A et 2B sont des diagrammes illustrant la relation entre la distribution du potentiel latéral et la distribution de la densité du courant, respectivement, de la diode Schottky connue à conduction latérale, en fonction d'une distance croissante à partir du centre d'un contact métallique de Schottky.
La figure 3A est une vue en coupe transversale partielle à échelle agrandie d'une diode Schottky à conduction latérale selon une forme de réalisation de l'invention, et la figure 3B est une vue partielle de dessus à échelle agrandie de la diode Schottky représentée sur la figure 3A.
La figure 4 est une vue de dessus à échelle agrandie d'une structure de montage de base selon une autre forme de réalisation de l'invention.
La figure 5 est une vue en coupe transversale à échelle agrandie d'une structure de montage de base selon une autre forme de réalisation de l'invention ayant une diode Schottky à conduction latérale selon encore une autre forme de réalisation de l'invention montée sur elle en un agencement de puce à protubérances.
La figure 6A est une vue de dessus à échelle agrandie d'une diode Schottky à conduction latérale selon encore un autre aspect de l'invention, et la figure 6B est une vue en coupe transversale partielle du dispositif représenté sur la figure 6A.
La figure 1 montre une vue en coupe transversale d'une diode Schottky connue 100 à conduction latérale. La diode Schottky comprend un substrat électriquement isolant 102 qui est habituellement mauvais conducteur de la chaleur. Une couche tampon 104 peut être placée sur le dessus du substrat 102, et une couche 106 de semiconducteur fortement dopé est placée sur le dessus de la couche tampon 104 ou bien, lorsque la couche tampon n'est pas présente, directement sur le dessus du substrat 102. Une couche 108 de semiconducteur plus faiblement dopé est disposée sur le dessus d'une partie de la couche 106 de semiconducteur plus fortement dopé, et un contact métallique 110 de Schottky est placé sur le dessus de la couche 108 de semiconducteur plus faiblement dopée et forme une jonction métalsemiconducteur avec la couche plus faiblement dopée. Un contact métallique ohmique est disposé sur le dessus de la partie à découvert de la couche fortement dopée 106. Une couche métallique plus épaisse 112 de plot de liaison est disposée sur le dessus du contact métallique 110 de Schottky et une autre couche métallique 118 de plot de liaison est disposée sur le dessus du contact métallique ohmique 116. Une couche 114 de passivation peut être formée au moins entre la couche métallique ohmique et sa couche métallique de plot de liaison, et la couche métallique de Schottky et sa couche métallique de plot de liaison.
La diode Schottky connue 100 est configurée pour conduire latéralement du courant à travers les couches de semiconducteurs afin de faire passer le courant dans le sens direct. Le courant de sens direct se déplace verticalement depuis le contact métallique 110 de Schottky à travers la couche relativement mince 108 plus faiblement dopée, puis parcourt la dimension horizontale de la couche fortement dopée 106 jusqu'à la couche métallique ohmique 116. Ainsi, le courant direct doit parcourir un trajet relativement long de la dimension horizontale de la couche fortement dopée 106. La couche 106 est également une couche relativement mince ayant une faible aire en section transversale dans la direction transversale à la direction de circulation du courant. La longueur résultante du trajet peut être d'un millimètre ou plus alors que l'épaisseur de la couche est d'environ quelques micromètres. Il en résulte que la diode Schottky connue 100 présente une résistance relativement élevée à l'état passant.
La figure 2A illustre la distribution du potentiel latéral sous polarisation directe sur la largeur de la diode Schottky, tel que tracé à partir du centre du contact de Schottky 110 vers l'extérieur, dans chaque direction vers le bord du dispositif. Sous des tensions plus basses, comme le montre une courbe 202, la distribution de potentiel est constante à travers le dispositif. Cependant, sous l'application de tension de plus en plus élevée, la différence de potentiel entre le centre du dispositif et les bords du dispositif augmente du fait de l'accroissement du courant conduit latéralement dans la couche fortement dopée 106 et de l'accroissement associé de la résistance à l'état passant, comme le montrent les courbes 204 et 206.
De plus, la grande dimension latérale du contact 110 de Schottky aboutit à un courant distribué de façon non uniforme à travers le dispositif, en sorte que la densité du courant est regroupée le long du bord du contact de Schottky. La figure 2B illustre la distribution de la densité du courant du dispositif sur la largeur du contact de Schottky. Pour des tensions appliquées plus basses, le regroupement du courant n'est pas notable, comme le montre la courbe 212. Cependant, la densité du courant aux bords devient plus élevée qu'au centre du contact de Schottky lorsque la tension appliquée augmente, comme le montre la courbe 214. Sous des tensions suffisamment élevées, comme le montre la courbe 216, la concentration de la densité du courant aux bords du contact de Schottky devient si important que le regroupement du courant rend le dispositif inapproprié.
La figure 3A illustre une vue en coupe transversale d'une diode Schottky à conduction latérale selon une forme de réalisation de l'invention. La diode Schottky 300 comprend un substrat 302 sur lequel on fait croître d'autres couches. Idéalement, le substrat devrait avoir un espacement réticulaire, c'est-à-dire l'espacement entre des atomes adjacents dans son réseau cristallin, égal à celui des matières semiconductrices qu'on doit faire croître sur le dessus du substrat afin de réduire le nombre de défauts, tels que des dislocations dans le réseau cristallin, qui sont formés dans le semiconducteur. De plus, il est également très souhaitable que le substrat ait un coefficient de dilatation thermique au moins égal à celui de la matière semiconductrice afin que, lorsque le substrat et la matière semiconductrice sont refroidis après la croissance de la couche de semiconducteur, le substrat se contracte davantage que la couche de semiconducteur, comprimant ainsi la couche de semiconducteur et évitant la formation de fissures dans la couche.
Le substrat 302 est habituellement un substrat isolant ou non conducteur qui est utilisé pour former un dispositif à conduction latérale. Pour compenser la désadaptation de réseau et la désadaptation de coefficient de dilatation thermique entre les couches de semiconducteur et les substrats, une couche tampon 104 peut être prévue sur le dessus du substrat 302. Lorsque la matière semiconductrice qu'on doit ensuite faire croître est un semiconducteur à base de nitrure, tel que du nitrure de gallium (GaN) ou une matière à base de nitrure de gallium, par exemple, le substrat peut être une tranche de saphir cristallin, une tranche de carbure de silicium ou une tranche de silicium non dopé et la couche tampon peut être constituée d'une ou plusieurs couches de matières à base de nitrure pour établir une transition entre la structure en réseau du substrat et la structure en réseau de la couche de nitrure de gallium ou d'un autre semiconducteur à base de nitrure.
Telle qu'utilisée dans la présente description, l'expression "semiconducteur III-V" fait référence à une matière semiconductrice composée selon la formule stoechiométrique AlalNbGacNdAsePf où (a + b + c) est d'environ 1 et (d + e + f) est également d'environ 1. L'expression "semiconducteur au nitrure" ou "semiconducteur à base de nitrure" fait référence à un semiconducteur III-V dans lequel d est de 0,5 ou plus, le plus habituellement d'environ 0,8 ou plus. Les matières semiconductrices sont de préférence des semiconducteurs purement au nitrure, c'est-à-dire des semiconducteurs au nitrure dans lesquels d est d'environ 1,0. L'expression "semiconducteur à base de nitrure de gallium" telle qu'utilisée ici fait référence à un semiconducteur au nitrure comprenant du gallium, et le plus avantageusement comprenant du gallium en tant que métal principal présent, c'est-à-dire ayant c 0,5 et le plus avantageusement 0,8. Les semiconducteurs peuvent avoir une conductivité de type p ou de type n, laquelle peut être communiquée par des dopants classiques et peut également résulter du type de conductivité propre à la matière semiconductrice particulière. Par exemple, des semiconducteurs à base de nitrure de gallium ayant des défauts sont habituellement naturellement du type n même lorsqu'ils ne sont pas dopés. Des dopants donneurs d'électrons classiques tels que Si, Ge, S et O, peuvent être utilisés pour conférer une conductivité de type n à des semiconducteurs au nitrure, alors que des semiconducteurs au nitrure de type p peuvent comprendre des dopants accepteurs d'électrons classiques tels que Mg et Zn.
Une couche 306 de semiconducteur fortement dopé (première couche de semiconducteur), qui peut être un semiconducteur à base de nitrure tel que du nitrure de gallium ou un semiconducteur à base de nitrure de gallium, est ensuite formée sur le dessus de la couche tampon 304 ou bien, lorsque la couche tampon n'est pas présente, directement sur le dessus du substrat 302.
La couche 306 fortement dopée définit une première surface de contact comme on le verra ci-après. La couche fortement dopée 306 est habituellement formée en utilisant un processus de croissance épitaxiale. Un processus de pulvérisation réactive peut être utilisé lorsque, dans le cas où la couche 306 est un semiconducteur à base de nitrure, les constituants métalliques du semiconducteur, tels que le gallium, l'aluminium et/ou l'indium, sont délogés d'une cible métallique disposée à proximité étroite du substrat, tandis que la cible et le substrat sont tous deux dans une atmosphère gazeuse qui comprend de l'azote et un ou plusieurs dopants. En variante, un dépôt chimique en phase vapeur aux organométalliques (MOCVD) est utilisé, dans lequel, lorsque la couche 106 est un semiconducteur à base de nitrure, le substrat est exposé à une atmosphère contenant des composés organiques des métaux ainsi qu'à un gaz réactif contenant de l'azote, tel que de l'ammoniac, et à un gaz contenant un dopant tandis que le substrat est maintenu à une température élevée, habituellement d'environ 700 à 1100 C. Les composés gazeux se décomposent et forment un semiconducteur dopé sous la forme d'un film de matière cristalline sur la surface du substrat 302. Le substrat et le film obtenus par croissance sont ensuite refroidis. Selon une autre variante, d'autres procédés de croissance épitaxiale, telle qu'une épitaxie par faisceau moléculaire (MBE) ou une épitaxie en couche atomique, peuvent être utilisés. Lorsque la couche 306 fortement dopée résultante est un semiconducteur à base de nitrure, la couche est avantageusement de type n avec une concentration de dopant d'au moins 4E18 cm-3.
Une couche 308 de semiconducteur plus faiblement dopé (seconde couche de semiconducteur), qui peut également être un semiconducteur à base de nitrure tel que du nitrure de gallium ou un semiconducteur à base de nitrure de gallium, est formée sur le dessus d'au moins une partie supérieure de la couche fortement dopée 306. La couche plus faiblement dopée 308 définit une seconde surface de contact comme on le verra ciaprès. La couche plus faiblement dopée 308 est habituellement formée par croissance épitaxiale en utilisant des procédés tels que les procédés de pulvérisation réactive, MOCVD, MBE ou d'épitaxie en couche atomique décrits ci-dessus. Lorsque la couche plus faiblement dopée est un semiconducteur à base de nitrure, la couche est avantageusement du type n et présente avantageusement une concentration de dopant comprise entre 0, 75E16 et 1,4E16 cm-3. Un dopage par modulation peut être utilisé pour former une telle couche de semiconducteur à base de nitrure afin de parvenir à des niveaux de dopage si bas d'une manière pouvant être répétée et uniforme, tel que décrit dans la demande de brevet des E.U.A. N 10/780 526, déposée le 17 février 2004, dont la description est incorporée ici à titre de référence.
Habituellement, la couche plus faiblement dopée 308 est formée sur le dessus de toute la surface de la couche plus fortement dopée 306, la couche plus faiblement dopée 308 est ensuite façonnée suivant un motif, et une partie de la couche plus faiblement dopée est éliminée par attaque chimique afin de mettre à nu des régions de la couche plus fortement dopée 306 et de former des mesas dans des parties de la couche plus faiblement dopée 308. De préférence, une partie supérieure des régions mises à nu de la couche plus fortement dopée 306 est également soumise à une attaque chimique. Ces étapes de façonnage d'un motif et d'attaque peuvent être exécutée d'une manière connue.
Un contact métallique 310 de Schottky est formé sur le dessus des mesas de la couche plus faiblement dopée 308, d'une manière connue, et forme la jonction métal-semiconducteur avec la couche plus faiblement dopée. Lorsque la couche plus faiblement dopée 308 est un semiconducteur à base de GaN de type n, la couche métallique de Schottky est habituellement constituée d'une couche de platine (Pt) et d'une couche d'or (Au) (Pt/Au), d'une couche de palladium (Pd) et d'une couche d'or (Pd/Au), ou d'une couche de nickel (Ni) et d'une couche d'or (Ni/Au), bien que d'autres matières à travail d'extraction élevé puissent être utilisées pour obtenir la hauteur de barrière souhaitée.
Un autre contact métallique 316 est formé sur le dessus des parties à nu de la couche fortement dopée 306 et forme un contact ohmique avec la couche fortement dopée. Le contact métallique ohmique 316 est situé entre au moins certains des mesas. De préférence, le contact métallique ohmique entoure au moins partiellement, et plus avantageusement entoure complètement, certains ou la totalité des rnesas. Le contact métallique ohmique est habituellement constitué d'aluminium / titane / platine / or (Al / Ti / Pt / Au) ou de titane / aluminium / platine / or (Ti / Al / Pt / Au), bien que d'autres combinaisons de métaux puissent être utilisées.
Une couche métallique plus épaisse 312 de plot de liaison est formée sur le dessus du contact métallique de Schottky 310. Une autre couche métallique plus épaisse 318 de plot de liaison est formée sur le dessus du contact métallique ohmique 316. Le dessus de la couche 318 se trouve en dessous du bas de la couche plus faiblement dopée 308 afin d'éviter tout court-circuit entre la couche plus faiblement dopée 308 et la couche 318 de plot de liaison. La couche 318 de plot de liaison et la couche métallique ohmique 316 peuvent également être espacées des parois latérales des mesas. La couche métallique de plot de liaison est habituellement une couche épaisse d'aluminium (Al) ou d'or (Au).
La couche métallique de Schottky 310, la couche métallique 35 ohmique 316 et les couches métalliques 312, 318 de plots de liaison peuvent être formées en utilisant des procédés connus dans la technique.
La figure 3B illustre une vue de dessus de la diode Schottky 300. Le plot de liaison 312 et le contact sous-jacent de Schottky sont situés sur les dessus des mesas verticaux. La dimension de chaque mesa est optimisée afin d'obtenir une densité de courant à travers le mesa aussi constante que possible, minimisant ainsi la tension de fonctionnement dans le sens direct. Bien que des mesas circulaires soient représentés comme étant agencés suivant un motif régulier, d'autres formes géométriques et d'autres motifs d'agencement entrent également dans le cadre de l'invention. De plus, bien que les figures 3A et 3B montrent le plot de liaison 318 et le contact métallique ohmique 316 entourant complètement chacun des mesas, des configurations dans lesquelles le contact ohmique est seulement disposé entre certains ou la totalité des mesas ou n'entoure que partiellement chacun des mesas sont également incluses dans le cadre de l'invention.
Des connexions sur les contacts de Schottky et sur le contact ohmique, telles que des protubérances de soudure, sont également prévues. Les protubérances de soudure 320 ou autres interconnexions sont formées sur le dessus de chaque partie supérieure du plot métallique de liaison 312 des mesas. D'autres interconnexions, telles que des protubérances de soudure 322, peuvent être prévues au bord du plot métallique de liaison 318 qui est sur le dessus du contact ohmique ou en d'autres emplacements sur le dessus de la couche 318.
Le dispositif semiconducteur à diode Schottky à conduction latérale 300 procure les avantages de matières à plus grande mobilité des électrons et à plus grande largeur de bande interdite, mais qui sont moins sujettes à un accroissement de la résistance à l'état passant, à un manque d'uniformité de la distribution du courant et à une plus mauvaise conduction de la chaleur, et il ne nécessite pas une mise sous boîtier complexe.
La figure 4 illustre une structure de montage de base 400 selon une autre forme de réalisation de l'invention. La structure de montage de base convient au montage d'une diode Schottky, tel que l'agencement montré sur les figures 3A et 3B, dans un agencement à puce à protubérances. La structure de montage de base 400 comprend un contact 410 qui comporte une région de contact 420 à laquelle certains ou la totalité des plots métalliques de liaison 312 sur le dessus des contacts de Schottky sont connectés par des interconnexions, telles que les protubérances de soudure 320. Le contact 410 comprend aussi des régions terminales 404 pour établir des connexions extérieures sur le montage de base. D'autres contacts 412comprennent des régions de contact 422 auxquelles le plot de contact 318 sur le dessus du contact ohmique est connecté par l'intermédiaire d'autres interconnexions, telles que les protubérances de soudure:322. Des bornes 402 sont également prévues pour des connexions extérieures sur le montage de base.
L'ensemble à puce à protubérances formé de la diode Schottky 300 et de la partie de montage de base 400 réduit les résistances d'étalement des contacts de Schottky et ohmique, réduisant ainsi d'avantage la chute de tension dans le sens direct dans le dispositif.
Bien que les protubérances de soudure 322 ou d'autres interconnexions montrées sur la figure 3B se trouvent au bord de la région ohmique, l'invention comprend aussi d'autres agencements. Les protubérances de soudure ou autres interconnexions sur le contact ohmique peuvent être situées entre certains des mesas. En variante, des interconnexions sont placées entre certains des mesas ainsi qu'au bord du dispositif. La configuration des contacts 400 et 420 est alors agencée en conséquence.
D'une manière générale, la figure 5 montre un ensemble à puce à protubérances du dispositif semiconducteur à diode Schottky, tel que le dispositif 300 montré sur les figures 3A et 3B, monté sur la surface avant (surface supérieure) d'une structure de montage de base 500.
La figure 5 illustre une telle autre forme de réalisation de l'invention dans laquelle des protubérances de soudure 322 ou d'autres interconnexions sont placées entre certains des mesas ainsi qu'au bord du contact ohmique. De plus, les bornes extérieures sont situées sur le dessous de la partie de montage de base plutôt que sur le dessus.
Les contacts de Schottky sont connectés par l'intermédiaire des protubérances de soudure 320 ou d'autres interconnexions à des régions de contact 510 à la surface supérieure du substrat de montage de base 502. Les régions de contact 510 sont connectées à un contact commun 520 qui est connecté à une borne 540 placée sur le dessous du substrat de montage de base, par une ou plusieurs traversées conductrices 530. Les protubérances de soudure 322 ou autres interconnexions connectent le contact ohmique de la diode Schottky à d'autres régions de contact 512 qui sont connectées à un autre contact commun 522. L'autre contact commun 522 est connecté à une borne 542 sur le côté arrière du substrat par une ou plusieurs autres traversées conductrices 532. La présence des bornes sur le côté arrière de la partie de montage de base 500 procure une connexion extérieure qui est isolée de la diode Schottky.
De plus, pour empêcher l'amorçage d'arcs entre le contact de Schottky et le contact ohmique, une couche isolante de passivation (non représentée) peut être déposée sur le dessus de la diode Schottky avant le montage sur le substrat, laquelle isole électriquement le contact de Schottky et son interconnexion du contact ohmique et de son interconnexion. En variante, des parties de la surface supérieure de la structure de montage de base peuvent être surélevées afin d'isoler le contact de Schottky du contact ohmique.
Les agencements à puces à protubérances de l'invention ont pour avantage supplémentaire que, lorsqu'une matière de montage de base conductrice de la chaleur est utilisée, telle que du silicium, du nitrure d'aluminium (AIN) ou un métal électriquement isolé, la partie de montage de base transporte également de la chaleur depuis la diode Schottky, atténuant ainsi l'accumulation de chaleur au niveau du substrat thermiquement isolant de la diode Schottky.
La figure 6A illustre encore une autre forme de réalisation de l'invention montrant une diode Schottky 600 qui est optimisée pour réduire la longueur du trajet de conduction ainsi que pour réduire l'étalement du courant au bord du contact de Schottky. Plusieurs mesas 628 en forme de doigts sont entrecoupés par un mesa central 628 ou d'un mesa en pont 624 qui, lui-même, est entrecoupé par le mesa central 626. Un ou plusieurs contacts de Schottky sont formés sur le dessus des mesa 628,en forme de doigts, du mesa en pont 624 et du mesa central 626. Un ou plusieurs contacts ohmiques 632 sont formés entre certains ou la totalité des mesas 628 en forme de doigts et réduisent le trajet du courant entre le contact de Schottky et le contact ohmique.
Le mesa central 626 peut servir de région de plot de liaison sur une structure de montage de base extérieure, comme dans la configuration à puce à protubérances décrite ci-dessus.
La figure 6B illustre une vue en coupe transversale de la diode Schottky représentée sur la figure 6A, suivant la ligne B-B. Une couche fortement dopée 606 est formée sur le dessus d'un substrat isolant 602 et sur le dessus d'une région tampon facultative 604 de la manière décrite précédemment en référence à la figure 3A. De plus, une couche plus faiblement dopée 608 est formée comme décrit précédemment et est attaquée d'une manière connue pour former les mesas en forme de doigts entrecoupés 628, les mesas en ponts 624 et le mesa central 626 montrés sur la figure 6A. Un contact de Schottky 610 est formé sur le dessus de certains ou de la totalité des mesas de la couche plus faiblement dopée, et une couche métallique 612 de plot de liaison est formée sur le dessus du contact de Schottky 610. Un ou plusieurs contacts ohmiques 616 sont formés sur le dessus de la couche plus faiblement dopée 606, et un plot métallique 618 de liaison est formé sur le dessus du ou de plusieurs des contacts ohmiques 616. Le contact ohmique 616 et le plot métallique de liaison 618 sont disposés entre certains ou la totalité des mesas 628 en forme de doigts d'une manière interdigitée afin de réduire la longueur du trajet du courant. Le contact de Schottky 610, le contact ohmique 616 et le plot métallique 618 de liaison peuvent être constitués des matières décrites précédemment en référence à la figure 3A.
Les dimensions des mesas 628 en forme de doigts, telles que le périmètre, la longueur, la largeur et/ou le rapport de la longueur à la largeur, peuvent être avantageusement optimisées pour une concentration de dopant et une épaisseur données de la couche plus faiblement dopée 606 afin de réduire la longueur du trajet du courant ainsi que de réduire l'effet de regroupement du courant au bord du contact de Schottky, réduisant ainsi la résistance à l'état passant du dispositif. Le rapport de la longueur à la largeur est d'au moins environ 2:1, mais il est avantageusement d'environ 7:1 à environ 10:1 lors d'une optimisation telle que décrite ci- dessus. De plus, le périmètre des régions en forme de doigts peut être optimisé pour optimiser davantage la longueur du trajet du courant et l'étalement du courant. Le périmètre de la structure combinée est au moins le double de celui d'un rectangle imaginaire 640 dessiné autour de la structure, mais il est avantageusement d'environ 4 fois à 10 fois celui du périmètre imaginaire lorsqu'il est similairement optimisé. Il en résulte que la résistance à l'état passant du dispositif est réduite.
Bien que l'invention ait été décrite ici en référence à des formes de réalisation particulières, on doit comprendre que ces formes de réalisation sont simplement illustratives des principes et des applications de la présente invention. On doit donc comprendre que de nombreuses modifications peuvent être apportées aux formes de réalisation illustratives et que d'autres agencements peuvent être conçus sans s'écarter de l'esprit ni du cadre de la présente invention telle que définie par les revendications annexées.
Claims (13)
1. Dispositif semiconducteur à diode Schottky, caractérisé en ce qu'il comporte: une première couche (306) de semiconducteur définissant une première surface de contact, plusieurs mesas faisant saillie de la première surface de contact et séparés les uns des autres par au moins une partie de la première surface de contact, les mesas formant au moins partiellement une seconde couche (308) de semiconducteur et définissant chacun une seconde surface de contact, la première couche (306) de semiconducteur étant du même type de conductivité que la seconde couche (308) de semiconducteur et plus fortement dopée que celle-ci, un ou plusieurs premiers contacts métalliques (316) disposés en contact sensiblement ohmique avec la première surface de contact, plusieurs seconds contacts métalliques (310) qui sont disposés chacun en contact avec la seconde surface de contact d'au moins certains des mesas afin de former avec eux un contact de Schottky.
2. Dispositif semiconducteur à diode Schottky selon la revendication 1, caractérisé en ce que chaque mesa est dimensionné de façon à minimiser la tension de fonctionnement dans le sens direct du dispositif semiconducteur à diode Schottky.
3. Dispositif semiconducteur à diode Schottky selon la revendication 1 ou 2, caractérisé en ce qu'au moins une partie du ou des premiers contacts métalliques s'étend entre au moins certains des mesas.
4. Dispositif semiconducteur à diode Schottky selon l'une quelconque des revendications 1 à 3, caractérisé en ce que chaque mesa comprend une partie de la première couche de semiconducteur.
5. Dispositif semiconducteur à diode Schottky selon l'une quelconque des revendications 1 à 4, caractérisé en ce qu'au moins certains des mesas sont entrecoupés par au moins certains autres mesas et définissent une forme ayant un périmètre convoluté.
6. Dispositif semiconducteur à diode Schottky selon l'une quelconque des revendications 1 à 5, caractérisé en ce qu'au moins certains des mesas sont entrecoupés par au moins certains autres mesas et définissent une forme ayant une partie principale (626) et plusieurs prolongements (628) s'étendant depuis la partie principale, les prolongements étant interdigités avec des régions (632) de la première surface dle contact.
7. Dispositif semiconducteur à diode Schottky selon la revendication 6, caractérisé en ce que la partie principale est allongée dans au moins une première direction et au moins certains des prolongements sont allongés dans une seconde direction transversale à la première direction.
8. Dispositif semiconducteur à diode Schottky selon l'une quelconque des revendications 1 à 7, caractérisé en ce qu'un ou plusieurs premiers et seconds conducteurs sont connectés électriquement à un ou plusieurs premiers (316) et seconds (310) contacts métalliques, respectivement.
9. Dispositif semiconducteur à diode Schottky selon la revendication 8, caractérisé en ce qu'un ou plusieurs premiers et seconds conducteurs comprennent des protubérances d'interconnexion (320, 322).
10. Ensemble à puce à protubérances d'un dispositif semiconducteur (300) à diode Schottky selon l'une quelconque des revendications 1 à 9 et d'une structure de montage de base (400; 500) convenant au montage du dispositif semiconducteur à diode Schottky.
11. Ensemble à puce à protubérances selon la revendication 10, caractérisé en ce qu'il comprend: un substrat de montage de base (502) ayant une surface avant sur laquelle le dispositif semiconducteur à diode Schottky est monté, un ou plusieurs premiers contacts de montage de base à découvert à la surface avant de la surface de montage de base et connectés électriquement à un ou plusieurs premiers contacts métalliques (316), respectivement, un ou plusieurs seconds contacts de montage de base à découvert à la surface avant de la surface de montage de base et connectés électriquement à un ou plusieurs seconds contacts métalliques (310), respectivement.
12. Procédé de formation d'un dispositif semiconducteur à diode Schottky, caractérisé en ce qu'il comprend les étapes dans lesquelles: on utilise un corps de semiconducteur comprenant des première (306) et seconde (308) couches de semiconducteur, toutes deux du 35 même type de conductivité, la première couche étant plus fortement dopée que la seconde, on façonne suivant un motif et on attaque une ou plusieurs régions du corps de semiconducteur afin de définir plusieurs mesas faisant saillie d'une première surface de contact, et séparés les uns des autres par au moins une partie de la première surface de contact, les mesas formant au moins partiellement la seconde couche (308) de semiconducteur et définissant chacun une seconde surface de contact, on forme un ou plusieurs premiers contacts métalliques (316) disposés en contact sensiblement ohmique avec la première surface de contact, on forme plusieurs seconds contacts métalliques (310) qui 10 sont disposés chacun en contact avec la seconde surface de contact d'au moins certains des mesas afin de former avec eux un contact de Schottky.
13. Procédé selon la revendication 12, caractérisé en ce qu'il comprend une étape dans laquelle on dimensionne chaque mesa afin de minimiser la tension de fonctionnement dans le sens direct du dispositif 15 semiconducteur à diode Schottky.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/780,363 US7084475B2 (en) | 2004-02-17 | 2004-02-17 | Lateral conduction Schottky diode with plural mesas |
Publications (2)
Publication Number | Publication Date |
---|---|
FR2870046A1 true FR2870046A1 (fr) | 2005-11-11 |
FR2870046B1 FR2870046B1 (fr) | 2008-01-18 |
Family
ID=34701448
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
FR0501625A Expired - Fee Related FR2870046B1 (fr) | 2004-02-17 | 2005-02-17 | Diode schottky a conduction laterale a plusieurs mesas |
Country Status (8)
Country | Link |
---|---|
US (1) | US7084475B2 (fr) |
EP (1) | EP1564815B1 (fr) |
JP (1) | JP5150803B2 (fr) |
CN (1) | CN100517763C (fr) |
AT (1) | ATE392717T1 (fr) |
DE (1) | DE602005006025T2 (fr) |
FR (1) | FR2870046B1 (fr) |
TW (2) | TWI493597B (fr) |
Families Citing this family (45)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7417266B1 (en) | 2004-06-10 | 2008-08-26 | Qspeed Semiconductor Inc. | MOSFET having a JFET embedded as a body diode |
US7436039B2 (en) * | 2005-01-06 | 2008-10-14 | Velox Semiconductor Corporation | Gallium nitride semiconductor device |
US20060151868A1 (en) * | 2005-01-10 | 2006-07-13 | Zhu Tinggang | Package for gallium nitride semiconductor devices |
CN100385686C (zh) * | 2005-08-30 | 2008-04-30 | 浙江大学 | 一种多晶锗硅肖特基二极管及其制备方法 |
US8026568B2 (en) * | 2005-11-15 | 2011-09-27 | Velox Semiconductor Corporation | Second Schottky contact metal layer to improve GaN Schottky diode performance |
US7915643B2 (en) | 2007-09-17 | 2011-03-29 | Transphorm Inc. | Enhancement mode gallium nitride power devices |
US8519438B2 (en) | 2008-04-23 | 2013-08-27 | Transphorm Inc. | Enhancement mode III-N HEMTs |
US8289065B2 (en) | 2008-09-23 | 2012-10-16 | Transphorm Inc. | Inductive load power switching circuits |
US7898004B2 (en) | 2008-12-10 | 2011-03-01 | Transphorm Inc. | Semiconductor heterostructure diodes |
CN102292812B (zh) | 2009-02-03 | 2014-04-02 | 飞思卡尔半导体公司 | 半导体结构、包括半导体结构的集成电路及制造半导体结构的方法 |
US8013414B2 (en) * | 2009-02-18 | 2011-09-06 | Alpha & Omega Semiconductor, Inc. | Gallium nitride semiconductor device with improved forward conduction |
US8742459B2 (en) | 2009-05-14 | 2014-06-03 | Transphorm Inc. | High voltage III-nitride semiconductor devices |
TW201103150A (en) * | 2009-07-10 | 2011-01-16 | Tekcore Co Ltd | Group III-nitride semiconductor Schottky diode and its fabrication method |
US8390000B2 (en) | 2009-08-28 | 2013-03-05 | Transphorm Inc. | Semiconductor devices with field plates |
KR101051578B1 (ko) * | 2009-09-08 | 2011-07-22 | 삼성전기주식회사 | 반도체 소자 및 그 제조 방법 |
US8372738B2 (en) * | 2009-10-30 | 2013-02-12 | Alpha & Omega Semiconductor, Inc. | Method for manufacturing a gallium nitride based semiconductor device with improved termination scheme |
US8389977B2 (en) | 2009-12-10 | 2013-03-05 | Transphorm Inc. | Reverse side engineered III-nitride devices |
JP5665361B2 (ja) * | 2010-05-12 | 2015-02-04 | 三菱電機株式会社 | 炭化珪素半導体装置およびその製造方法 |
KR101193357B1 (ko) * | 2010-12-09 | 2012-10-19 | 삼성전기주식회사 | 질화물계 반도체 소자 및 그 제조 방법 |
US8742460B2 (en) | 2010-12-15 | 2014-06-03 | Transphorm Inc. | Transistors with isolation regions |
US8643062B2 (en) | 2011-02-02 | 2014-02-04 | Transphorm Inc. | III-N device structures and methods |
US8772842B2 (en) | 2011-03-04 | 2014-07-08 | Transphorm, Inc. | Semiconductor diodes with low reverse bias currents |
US8716141B2 (en) | 2011-03-04 | 2014-05-06 | Transphorm Inc. | Electrode configurations for semiconductor devices |
US8901604B2 (en) | 2011-09-06 | 2014-12-02 | Transphorm Inc. | Semiconductor devices with guard rings |
US9257547B2 (en) | 2011-09-13 | 2016-02-09 | Transphorm Inc. | III-N device structures having a non-insulating substrate |
US8598937B2 (en) | 2011-10-07 | 2013-12-03 | Transphorm Inc. | High power semiconductor electronic components with increased reliability |
US8633094B2 (en) | 2011-12-01 | 2014-01-21 | Power Integrations, Inc. | GaN high voltage HFET with passivation plus gate dielectric multilayer structure |
US8940620B2 (en) | 2011-12-15 | 2015-01-27 | Power Integrations, Inc. | Composite wafer for fabrication of semiconductor devices |
US9165766B2 (en) | 2012-02-03 | 2015-10-20 | Transphorm Inc. | Buffer layer structures suited for III-nitride devices with foreign substrates |
US8872235B2 (en) | 2012-02-23 | 2014-10-28 | Infineon Technologies Austria Ag | Integrated Schottky diode for HEMTs |
US9093366B2 (en) | 2012-04-09 | 2015-07-28 | Transphorm Inc. | N-polar III-nitride transistors |
US9184275B2 (en) | 2012-06-27 | 2015-11-10 | Transphorm Inc. | Semiconductor devices with integrated hole collectors |
JP5995234B2 (ja) * | 2012-08-14 | 2016-09-21 | 株式会社レーザーシステム | ダイオード、電力伝送システムおよび電源線用無線接続コネクタ |
CN105164811B (zh) | 2013-02-15 | 2018-08-31 | 创世舫电子有限公司 | 半导体器件的电极及其形成方法 |
US8928037B2 (en) | 2013-02-28 | 2015-01-06 | Power Integrations, Inc. | Heterostructure power transistor with AlSiN passivation layer |
US9087718B2 (en) | 2013-03-13 | 2015-07-21 | Transphorm Inc. | Enhancement-mode III-nitride devices |
US9245992B2 (en) | 2013-03-15 | 2016-01-26 | Transphorm Inc. | Carbon doping semiconductor devices |
US9443938B2 (en) | 2013-07-19 | 2016-09-13 | Transphorm Inc. | III-nitride transistor including a p-type depleting layer |
KR20150014641A (ko) * | 2013-07-30 | 2015-02-09 | 서울반도체 주식회사 | 질화갈륨계 다이오드 및 그 제조 방법 |
CN103400864B (zh) * | 2013-07-31 | 2016-12-28 | 中国电子科技集团公司第十三研究所 | 基于极化掺杂的GaN横向肖特基二极管 |
US9318593B2 (en) | 2014-07-21 | 2016-04-19 | Transphorm Inc. | Forming enhancement mode III-nitride devices |
US9536966B2 (en) | 2014-12-16 | 2017-01-03 | Transphorm Inc. | Gate structures for III-N devices |
US9536967B2 (en) | 2014-12-16 | 2017-01-03 | Transphorm Inc. | Recessed ohmic contacts in a III-N device |
US11322599B2 (en) | 2016-01-15 | 2022-05-03 | Transphorm Technology, Inc. | Enhancement mode III-nitride devices having an Al1-xSixO gate insulator |
US10224401B2 (en) | 2016-05-31 | 2019-03-05 | Transphorm Inc. | III-nitride devices including a graded depleting layer |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1193766A1 (fr) * | 1999-04-30 | 2002-04-03 | Rohm Co., Ltd. | Dispositif a semi-conducteur dote de transistors bipolaires |
US20030062525A1 (en) * | 2001-07-23 | 2003-04-03 | Cree Lighting Company | Gallium nitride based diodes with low forward voltage and low reverse current operation |
US20030175672A1 (en) * | 2002-03-18 | 2003-09-18 | Kyoung-Ho Kim | Voice book device |
Family Cites Families (31)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
NL167277C (nl) * | 1970-08-29 | 1981-11-16 | Philips Nv | Halfgeleiderinrichting met een plaatvorming half- geleiderlichaam met over althans een deel van de dikte van het halfgeleiderlichaam afgeschuinde randen, dat is voorzien van een metalen elektrode die een gelijkrichtende overgang vormt met het halfgeleider- lichaam en werkwijze ter vervaardiging van de halfgeleiderinrichting. |
US4250520A (en) * | 1979-03-14 | 1981-02-10 | Rca Corporation | Flip chip mounted diode |
GB2137412B (en) * | 1983-03-15 | 1987-03-04 | Standard Telephones Cables Ltd | Semiconductor device |
JPS6022357A (ja) * | 1983-07-18 | 1985-02-04 | Sumitomo Electric Ind Ltd | レベルシフト用シヨツトキダイオ−ド |
JPH0332062A (ja) * | 1989-06-29 | 1991-02-12 | Sharp Corp | 電極構造およびその電極構造を用いた半導体素子 |
DE69230260T2 (de) * | 1992-08-07 | 2000-07-13 | Asahi Chemical Ind | Halbleiteranordnung auf nitridbasis und verfahren zu ihrer herstellung |
EP1450415A3 (fr) * | 1993-04-28 | 2005-05-04 | Nichia Corporation | Dispositif semi-conducteur composé III-V comprenant des composés à base de nitrure de gallium |
JPH08186083A (ja) * | 1994-12-28 | 1996-07-16 | Hitachi Ltd | 金属膜の形成方法 |
US6608327B1 (en) * | 1998-02-27 | 2003-08-19 | North Carolina State University | Gallium nitride semiconductor structure including laterally offset patterned layers |
US6331450B1 (en) * | 1998-12-22 | 2001-12-18 | Toyoda Gosei Co., Ltd. | Method of manufacturing semiconductor device using group III nitride compound |
JP4412827B2 (ja) * | 1999-08-20 | 2010-02-10 | シャープ株式会社 | 窒化物半導体厚膜基板 |
US6184570B1 (en) * | 1999-10-28 | 2001-02-06 | Ericsson Inc. | Integrated circuit dies including thermal stress reducing grooves and microelectronic packages utilizing the same |
US6380108B1 (en) * | 1999-12-21 | 2002-04-30 | North Carolina State University | Pendeoepitaxial methods of fabricating gallium nitride semiconductor layers on weak posts, and gallium nitride semiconductor structures fabricated thereby |
US6573537B1 (en) * | 1999-12-22 | 2003-06-03 | Lumileds Lighting, U.S., Llc | Highly reflective ohmic contacts to III-nitride flip-chip LEDs |
US6586781B2 (en) * | 2000-02-04 | 2003-07-01 | Cree Lighting Company | Group III nitride based FETs and HEMTs with reduced trapping and method for producing the same |
KR100348269B1 (ko) | 2000-03-22 | 2002-08-09 | 엘지전자 주식회사 | 루데니움 산화물을 이용한 쇼트키 콘택 방법 |
US6686616B1 (en) * | 2000-05-10 | 2004-02-03 | Cree, Inc. | Silicon carbide metal-semiconductor field effect transistors |
US6344665B1 (en) * | 2000-06-23 | 2002-02-05 | Arima Optoelectronics Corp. | Electrode structure of compound semiconductor device |
JP2003069048A (ja) * | 2001-08-30 | 2003-03-07 | Sanyo Electric Co Ltd | ショットキーバリアダイオードおよびその製造方法 |
US6682968B2 (en) * | 2000-07-27 | 2004-01-27 | Sanyo Electric Co., Ltd. | Manufacturing method of Schottky barrier diode |
JP2003101036A (ja) * | 2001-09-25 | 2003-04-04 | Sanyo Electric Co Ltd | ショットキーバリアダイオードおよびその製造方法 |
JP2002305309A (ja) * | 2001-02-01 | 2002-10-18 | Hitachi Ltd | 半導体装置およびその製造方法 |
US6437374B1 (en) * | 2001-05-07 | 2002-08-20 | Xerox Corporation | Semiconductor device and method of forming a semiconductor device |
TW492202B (en) * | 2001-06-05 | 2002-06-21 | South Epitaxy Corp | Structure of III-V light emitting diode (LED) arranged in flip chip configuration having structure for preventing electrostatic discharge |
JP2003023175A (ja) * | 2001-07-10 | 2003-01-24 | Pawdec:Kk | Msm型半導体受光素子 |
US6524900B2 (en) * | 2001-07-25 | 2003-02-25 | Abb Research, Ltd | Method concerning a junction barrier Schottky diode, such a diode and use thereof |
US20030034293A1 (en) * | 2001-08-16 | 2003-02-20 | Pti Advanced Filtration, Inc. | Method of treating filtration media to prevent lateral flow, blistering and de-lamination |
JP4064085B2 (ja) * | 2001-10-18 | 2008-03-19 | 三菱電機株式会社 | 半導体装置及びその製造方法 |
US6624444B1 (en) * | 2002-03-28 | 2003-09-23 | Intel Corporation | Electrical-optical package with capacitor DC shunts and associated methods |
JP2005530334A (ja) * | 2002-04-30 | 2005-10-06 | クリー・インコーポレーテッド | 高電圧スイッチング素子およびそれを形成するためのプロセス |
US7323402B2 (en) * | 2002-07-11 | 2008-01-29 | International Rectifier Corporation | Trench Schottky barrier diode with differential oxide thickness |
-
2004
- 2004-02-17 US US10/780,363 patent/US7084475B2/en not_active Expired - Lifetime
-
2005
- 2005-02-16 JP JP2005039132A patent/JP5150803B2/ja not_active Expired - Fee Related
- 2005-02-16 TW TW101100217A patent/TWI493597B/zh not_active IP Right Cessation
- 2005-02-16 TW TW094104495A patent/TWI411008B/zh not_active IP Right Cessation
- 2005-02-17 FR FR0501625A patent/FR2870046B1/fr not_active Expired - Fee Related
- 2005-02-17 EP EP05290361A patent/EP1564815B1/fr not_active Not-in-force
- 2005-02-17 CN CNB2005100075992A patent/CN100517763C/zh not_active Expired - Fee Related
- 2005-02-17 AT AT05290361T patent/ATE392717T1/de not_active IP Right Cessation
- 2005-02-17 DE DE602005006025T patent/DE602005006025T2/de active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1193766A1 (fr) * | 1999-04-30 | 2002-04-03 | Rohm Co., Ltd. | Dispositif a semi-conducteur dote de transistors bipolaires |
US20030062525A1 (en) * | 2001-07-23 | 2003-04-03 | Cree Lighting Company | Gallium nitride based diodes with low forward voltage and low reverse current operation |
US20030175672A1 (en) * | 2002-03-18 | 2003-09-18 | Kyoung-Ho Kim | Voice book device |
Also Published As
Publication number | Publication date |
---|---|
EP1564815B1 (fr) | 2008-04-16 |
TW201230143A (en) | 2012-07-16 |
FR2870046B1 (fr) | 2008-01-18 |
DE602005006025T2 (de) | 2009-05-07 |
EP1564815A1 (fr) | 2005-08-17 |
CN1658402A (zh) | 2005-08-24 |
JP5150803B2 (ja) | 2013-02-27 |
TWI493597B (zh) | 2015-07-21 |
TWI411008B (zh) | 2013-10-01 |
CN100517763C (zh) | 2009-07-22 |
ATE392717T1 (de) | 2008-05-15 |
TW200601396A (en) | 2006-01-01 |
US7084475B2 (en) | 2006-08-01 |
DE602005006025D1 (de) | 2008-05-29 |
JP2005236288A (ja) | 2005-09-02 |
US20050179104A1 (en) | 2005-08-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
FR2870046A1 (fr) | Diode schottky a conduction laterale a plusieurs mesas | |
JP5150802B2 (ja) | 窒化物基半導体デバイスのための低ドープ層 | |
KR100815225B1 (ko) | 수직구조 발광다이오드 소자 및 그 제조방법 | |
TWI514591B (zh) | 垂直氮化鎵肖特基二極體 | |
TWI514592B (zh) | 用於氮化鎵肖特基二極體之端接結構 | |
US8823013B2 (en) | Second Schottky contact metal layer to improve GaN schottky diode performance | |
USRE42636E1 (en) | Window for gallium nitride light emitting diode | |
US8581359B2 (en) | Schottky barrier diode | |
US20110260196A1 (en) | Led element and method for manufacturing led element | |
CN102822998A (zh) | 半导体器件及其制造方法 | |
JP6643387B2 (ja) | メタライゼーション構造を備える半導体デバイスおよびその製造方法 | |
TW200840101A (en) | Semiconductor chip and method of manufacturing semiconductor chip | |
CN107706277B (zh) | 一种透明导电层的制作方法及其发光二极管 | |
TWI311826B (fr) | ||
CN100470866C (zh) | 一种半导体固态光源器件 | |
FR2607324A1 (fr) | Transistor a grille isolee avec diode verticale integree et procede de fabrication | |
WO2005008757A1 (fr) | Electrode ohmique de type n destinee a un semiconducteur de nitrure du groupe iii de type n, dispositif a semiconducteurs electroluminescent comportant cette electrode, et procede de fabrication d'une electrode ohmique de type n | |
KR100918830B1 (ko) | 수직구조 질화갈륨계 발광다이오드 소자 및 그 제조방법 | |
CA2412416E (fr) | Fenetre amelioree pour diode photoemissive (led) gan | |
CN111261762A (zh) | 一种具有电流阻挡层的氮化镓基垂直结构发光二极管及其制作方法 | |
FR2648276A1 (fr) | Composant a effet gunn comportant un dispositif d'injection d'electrons |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TP | Transmission of property | ||
TP | Transmission of property |
Owner name: POWER INTEGRATIONS, INC., US Effective date: 20111027 |
|
PLFP | Fee payment |
Year of fee payment: 11 |
|
ST | Notification of lapse |
Effective date: 20161028 |