DE602005006025T2 - Laterale Schottkydiode mit mehreren Mesa - Google Patents

Laterale Schottkydiode mit mehreren Mesa Download PDF

Info

Publication number
DE602005006025T2
DE602005006025T2 DE602005006025T DE602005006025T DE602005006025T2 DE 602005006025 T2 DE602005006025 T2 DE 602005006025T2 DE 602005006025 T DE602005006025 T DE 602005006025T DE 602005006025 T DE602005006025 T DE 602005006025T DE 602005006025 T2 DE602005006025 T2 DE 602005006025T2
Authority
DE
Germany
Prior art keywords
mesas
schottky diode
contact
schottky
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE602005006025T
Other languages
English (en)
Other versions
DE602005006025D1 (de
Inventor
Bryan S. Bound Brook Shelton
Linlin Hillsborough Liu
Alex D. Princeton Junction Ceruzzi
Michael Somerset Murphy
Milan North Brunswick Pophristic
Boris Flanders Peres
Richard A. Belle Mead Stall
Xiang Edison Gao
Ivan Maplewood Eliashevich
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Velox Semiconductor Corp
Original Assignee
Velox Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Velox Semiconductor Corp filed Critical Velox Semiconductor Corp
Publication of DE602005006025D1 publication Critical patent/DE602005006025D1/de
Application granted granted Critical
Publication of DE602005006025T2 publication Critical patent/DE602005006025T2/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode

Description

  • Die vorliegende Erfindung betrifft Halbleitervorrichtungen und insbesondere Schottkydiodenstrukturen und -anordnungen.
  • Schottkydioden sind für Anwendungen gewünscht, bei denen Energieverluste während eines Umschaltens von Vorspannung in Durchlassrichtung auf Sperr-Vorspannung und zurück den Wirkungsgrad eines Systems stark beeinträchtigen kann und bei denen eine hohe Stromleitung unter Vorspannung in Durchlassrichtung und wenig oder keine Leitung unter Sperr-Vorspannung erwünscht ist, wie beispielsweise bei Verwendung als ein Ausgabegleichrichter in einer Umschalt-Stromzufuhr. Die Schottkydioden weisen aufgrund der niedrigeren Sperrhöhe des gleichrichtenden Metall/Halbleiter-Übergangs niedrigere Einschaltspannungen auf und weisen schnellere Umschaltgeschwindigkeiten auf, da sie hauptsächlich Majoritätsladungsträgervorrichtungen sind.
  • Aktuell sind die meisten Schottkydioden siliziumbasierte, vertikale Leitungsvorrichtungen. In solchen Vorrichtungen ist ein metallischer Schottkykontakt an einer Oberfläche eines Siliziumkörpers ausgebildet, ein ohmscher metallischer Kontakt ist an einer gegenüberliegenden Oberfläche des Siliziumkörpers ausgebildet, und wenn die Vorrichtung in Durchlassrichtung vorgespannt ist, fließt Strom vertikal durch den Siliziumkörper vom metallischen Schottkykontakt zum ohmschen metallischen Kontakt. Siliziumbasierte Schottkydioden weisen jedoch den Nachteil auf, dass Silizium eine niedrige Ladungsträgermobilität und eine relativ schmale Bandlücke aufweist. Ferner muss für Anwendungen mit höherer Spannung eine dicke, niedrig dotierte Basis verwendet werden, welche zu einem höheren Serienwiderstand, einem größeren Durchlassspannungsabfall und einer erhöhten Wärmeableitung führt, was siliziumbasierte Schottkydioden für solche Anwendungen ungeeignet macht. Außerdem steigt bei höheren Temperaturen der Sperr-Leckstrom drastisch an und macht die Gleichrichtungseigenschaften der Vorrichtung zunichte.
  • Um die in siliziumbasierten Vorrichtungen inhärenten Probleme zu vermeiden, sind Schottkydioden erwünscht, die aus Materialien mit einer höheren Elektronenmobilität, einer breiteren Bandlücke und einer höheren Durchschlagsspannung bestehen. Solche Materialien umfassen Diamant, Siliziumkarbid, nitridbasierte Halbleiter und andere Kompositmaterialien. Diese Materialien sind jedoch typischerweise auf einem isolierenden Substrat ausgebildet, und daher benötigen Schottkydioden, die unter Verwendung solcher Materialien ausgebildet werden, einen lateralen Leitungspfad anstatt eines vertikalen Leitungspfads. Vorrichtungen mit einem lateralen Leitungspfad sind jedoch anfällig für hohe Anschalt-Widerstände, wenn die Vorrichtung in Durchlassrichtung vorgespannt wird, da der Durchlassstrom über einen relativ langen Leitungspfad laufen muss, der durch die horizontalen Abmessungen der Vorrichtung festgelegt wird. Der Strom muss auch entlang relativ dünner Schichten von Materialien mit einer kleinen Durchschnittsfläche in der Richtung quer zur Richtung des Stromflusses laufen. Außerdem wird, da der Durchlassstrom lateral vom metallischen Schottkykontakt zum ohmschen metallischen Kontakt fließt, ein Stromfluss weg vom metallischen Schottkykontakt oft uneinheitlich verteilt, so dass sich die Stromdichte entlang des Rands des Kontakts erhöht. Das elektrisch isolierende Substrat der lateral leitenden Schottkydiode ist typischerweise auch ein schlechterer Wärmeleiter und leitet somit Wärme weniger effizient ab als vertikale Vorrichtungen. Die schlechtere Wärmeableitung erhöht die Komplexität des Vorrichtungsgehäuses, da alternative Wege einer Wärmeentfernung verwendet werden müssen. Zusätzlich wird das Vorrichtungsgehäuse durch das Vorhandensein sowohl des metallischen Schottkykontakts als auch des ohmschen metallischen Kontakts an derselben Seite der lateral leitenden Vorrichtung weiter verkompliziert, welche komplexere Verbindungen benötigt als diejenigen der vertikal leitenden Vorrichtungen, bei denen die Kontakte auf gegenüberliegenden Seiten liegen.
  • Das Dokument US 2003/0062525 A1 offenbart eine laterale Schottkydiode nach dem Stand der Technik.
  • Es ist eine Aufgabe der vorliegenden Erfindung, zumindest einen der oben genannten Nachteile zu überwinden.
  • Gemäß einem Gesichtspunkt betrifft die Erfindung eine Schottkydioden-Halbleitervorrichtung, die dadurch gekennzeichnet ist, dass sie aufweist:
    • – eine erste Halbleiterschicht, die eine erste Kontaktoberfläche definiert,
    • – eine Vielzahl von Mesas, die von der ersten Kontaktoberfläche abstehen und mittels zumindest eines Teils der ersten Kontaktoberfläche voneinander getrennt sind, wobei die Mesas zumindest teilweise eine zweite Halbleiterschicht bilden und jede eine zweite Kontaktoberfläche definiert, wobei die erste Halbleiterschicht vom gleichen Leitungstyp wie die zweite Halbleiterschicht und höher dotiert als die letztere ist,
    • – ein oder mehrere erste metallische Kontakte, die im Wesentlichen in ohmschem Kontakt mit der ersten Kontaktoberfläche angeordnet sind,
    • – eine Vielzahl von zweiten metallischen Kontakten, die jeweils in Kontakt mit der zweiten Kontaktoberfläche zumindest einiger der Mesas so angeordnet sind, dass sie einen Schottkykontakt damit bilden.
  • Dank der mehreren Messbereiche, auf welchen die Schottkykontakte ausgebildet sind und welche zumindest durch ohmsche Kontakte getrennt sind, wird die Strompfadlänge verringert und eine Strominhomogenität im Schottkykontakt verringert.
  • Der Durchlasswiderstand der Vorrichtung wird somit verringert.
  • Gemäß diesem Gesichtspunkt der Erfindung mag die Vorrichtung auch zumindest eines der folgenden Merkmale umfassen:
    • – jede Mesa ist so bemessen, dass sie die Durchlassbetriebsspannung der Schottkydioden-Halbleitervorrichtung minimiert;
    • – zumindest ein Teil des einen oder der mehreren ersten metallischen Kontakte erstreckt sich zwischen zumindest einigen der Mesas;
    • – jede Mesa umfasst einen Teil der ersten Halbleiterschicht;
    • – zumindest einige der Mesas schneiden sich mit zumindest einigen anderen Mesas und definieren eine Form, die einen ineinander verschachtelten Umriss aufweist;
    • – zumindest einige der Mesas schneiden sich mit zumindest einigen anderen Mesas und definieren eine Form, die einen Hauptteil und eine Vielzahl von Erweiterungen aufweist, die sich vom Hauptteil weg erstrecken, wobei die Erweiterungen mit Bereichen der ersten Kontaktoberfläche ineinandergreifen;
    • – der Hauptteil ist in zumindest einer ersten Richtung verlängert, und zumindest einige der Erweiterungen sind in eine zweite Richtung quer zur ersten Richtung verlängert;
    • – ein oder mehrere erste und zweite Leiter sind mit einem oder mehreren ersten bzw. zweiten metallischen Kontakten elektrisch verbunden;
    • – ein oder mehrere erste und zweite Leiter umfassen Verbindungshöcker bzw. -bumps.
  • Gemäß einem weiteren Gesichtspunkt betrifft die Erfindung eine Flip-Chip-Anordnung einer Schottkydioden-Halbleitervorrichtung wie oben erwähnt und eine Submount-Struktur, die zum Anbringen der Schottkydioden-Halbleitervorrichtung geeignet ist.
  • Gemäß diesem Gesichtspunkt der Erfindung umfasst die Flip-Chip-Anordnung:
    • – ein Submount-Substrat mit einer vorderen Oberfläche, an welcher die Schottkydioden-Halbleitervorrichtung angebracht ist,
    • – einen oder mehrere erste Submount-Kontakte, die an der vorderen Oberfläche der Submount-Oberfläche freiliegen und mit jeweils einem bzw. mehreren ersten metallischen Kontakten elektrisch verbunden sind,
    • – einen oder mehrere zweite Submount-Kontakte, die an der vorderen Oberfläche der Submount-Oberfläche freiliegen und mit jeweils einem bzw. mehreren zweiten metallischen Kontakten elektrisch verbunden sind.
  • Diese Flip-Chip-Anordnung verringert den Durchlassspannungsabfall in der Vorrichtung, verbessert die Leistungsableitung und verringert eine Wärmeerzeugung.
  • Gemäß einem weiteren Gesichtspunkt betrifft die Erfindung ein Verfahren zum Bilden einer Schottkydioden-Halbleitervorrichtung, dadurch gekennzeichnet, dass es die folgenden Schritte aufweist:
    • – Bereitstellen eines Halbleiterkörpers umfassend eine erste und eine zweite Halbleiterschicht, beide vom gleichen Leitungstyp, wobei die erste höher dotiert ist als die zweite,
    • – Bemustern und Ätzen eines oder mehrerer Bereiche des Halbleiterkörpers, um eine Vielzahl von Mesas zu definieren, die von der ersten Kontaktoberfläche abstehen und mittels zumindest eines Teils der ersten Kontaktoberfläche voneinander getrennt sind, wobei die Mesas zumindest teilweise die zweite Halbleiterschicht bilden und jede eine zweite Kontaktoberfläche definiert,
    • – Bilden eines oder mehrerer erster metallischer Kontakte, die im Wesentlichen in ohmschem Kontakt mit der ersten Kontaktoberfläche angeordnet sind,
    • – Bilden einer Vielzahl zweiter metallischer Kontakte, die jeweils in Kontakt mit der zweiten Kontaktoberfläche zumindest einiger der Mesas so angeordnet sind, dass sie einen Schottkykontakt damit bilden.
  • Gemäß diesem Gesichtspunkt der Erfindung weist das Verfahren einen Schritt eines Bemessens jeder Mesa so auf, dass sie die Durchlassbetriebsspannung der Schottkydioden-Halbleitervorrichtung minimiert.
  • Die vorangegangenen Gesichtspunkte, Merkmale und Vorteile der vorliegenden Erfindung werden bei Betrachtung unter Bezug auf die nachfolgende Beschreibung der bevorzugten Ausführungsformen und der beiliegenden Zeichnungen besser ersichtlich.
  • 1 ist eine bruchstückhafte diagrammatische Schnittansicht in vergrößertem Maßstab, die eine bekannte lateral leitende Schottkydiode zeigt.
  • 2A und 2B sind Diagramme, welche die Beziehung zwischen der lateralen Po tenzialverteilung bzw. der Stromdichtenverteilung der bekannten lateral leitenden Schottkydiode als eine Funktion eines steigenden Abstands von der Mitte eines metallischen Schottkykontakts zeigen.
  • 3A ist eine bruchstückhafte Querschnittsansicht in vergrößertem Maßstab einer lateral leitenden Schottkydiode gemäß einer Ausführungsform der Erfindung, und 3B ist eine bruchstückhafte Draufsicht in vergrößertem Maßstab auf die in 3A gezeigte Schottkydiode.
  • 4 ist eine Draufsicht in vergrößertem Maßstab auf eine Submount-Struktur gemäß einer weiteren Ausführungsform der vorliegenden Erfindung.
  • 5 ist eine Querschnittsansicht in vergrößertem Maßstab einer Submount-Struktur gemäß einer weiteren Ausführungsform der Erfindung mit einer lateral leitenden Schottkydiode gemäß noch einer weiteren Ausführungsform der Erfindung, die daran in einer Flip-Chip-Anordnung angebracht ist.
  • 6A ist eine Draufsicht in vergrößertem Maßstab auf eine lateral leitende Schottkydiode gemäß noch einem weiteren Gesichtspunkt der Erfindung, und 6B ist eine bruchstückhafte Querschnittsansicht der in 6A gezeigten Vorrichtung.
  • 1 zeigt eine Querschnittsansicht einer bekannten lateral leitenden Schottkydiode 100. Die Schottkydiode umfasst ein elektrisch isolierendes Substrat 102, das typischerweise ein schlechter Wärmeleiter ist. Eine Pufferschicht 104 mag auf dem Substrat 102 vorgesehen sein, und eine hoch dotierte Halbleiterschicht 106 befindet sich auf der Pufferschicht 104 oder, wenn die Pufferschicht nicht vorhanden ist, direkt auf dem Substrat 102. Eine niedriger dotierte Halbleiterschicht 108 ist auf einem Teil der höher dotierten Halbleiterschicht 106 angeordnet, und ein Schottkymetallkontakt 110 befindet sich auf der niedriger dotierten Halbleiterschicht 108 und bildet einen Metall/Halbleiter-Übergang mit der niedriger dotierten Schicht. Ein ohmscher Metallkontakt ist auf dem freiliegenden Teil der hoch dotierten Schicht 106 angeordnet. Eine dickere Bondpad- bzw. Kontaktflächen-Metallschicht 112 ist auf dem Schottkymetallkontakt 110 angeordnet, und eine weitere Bondpad-Metallschicht 118 ist auf dem ohmschen Metallkontakt 116 angeordnet. Eine Passivierungsschicht 114 mag zumindest zwischen der ohmschen Metallschicht und ihrer Bondpad-Metallschicht und der Schottkymetallschicht und ihrer Bondpad-Metallschicht ausgebildet sein.
  • Die bekannte Schottkydiode 100 ist dazu eingerichtet, Strom lateral durch die Halb leiterschichten zu leiten, um den Vorwärts- bzw. Durchlassstrom zu tragen. Der Durchlassstrom läuft vertikal vom Schottkymetallkontakt 110 durch die relativ dünne, niedriger dotierte Schicht 108 und läuft dann entlang der horizontalen Abmessung der hoch dotierten Schicht 106 zur ohmschen Metallschicht 116. Somit muss der Durchlassstrom über einen relativ langen Pfad der horizontalen Abmessung der hoch dotierten Schicht 106 laufen. Die Schicht 106 ist auch eine relativ dünne Schicht mit kleiner Querschnittsfläche in der Richtung quer zur Richtung des Stromflusses. Die sich daraus ergebende Pfadlänge mag einen Millimeter oder mehr betragen, wobei die Dicke der Schicht ungefähr einige Mikrometer beträgt. Als ein Ergebnis weist die bekannte Schottkydiode 100 einen relativ hohen Anschalt-Widerstand auf.
  • 2A zeigt die laterale Potenzialverteilung von Vorspannung in Durchlassrichtung über die Breite der Schottkydiode hinweg, wie von der Mitte des Schottkykontakts 110 nach Außen in jede Richtung zum Rand der Vorrichtung hin aufgetragen. Bei niedrigeren Spannungen ist die Potenzialverteilung über die Vorrichtung hinweg konstant, wie die Kurve 202 zeigt. Bei zunehmend höheren angelegten Spannungen steigt jedoch die Differenz im Potenzial zwischen der Mitte der Vorrichtung und den Rändern der Vorrichtung aufgrund des erhöhten lateral geleiteten Stroms in der hoch dotierten Schicht 106 und des damit verbundenen Anstiegs im Anschalt-Widerstand an, wie die Kurven 204 und 206 zeigen.
  • Zusätzlich führt die breite laterale Abmessung des Schottkykontakts 110 zu einem über die Vorrichtung hinweg nicht einheitlich verteilten Strom, so dass sich die Stromdichte entlang des Rands des Schottkykontakts konzentriert. 2B zeigt die Vorrichtungsstromdichtenverteilung über die Breite des Schottkykontakts hinweg. Für niedriger angelegte Spannungen ist die Stromkonzentration nicht bemerkbar, wie Kurve 212 zeigt. Jedoch wir die Stromdichte an den Rändern höher als in der Mitte des Schottkykontakts, wenn die angelegte Spannung steigt, wie Kurve 214 zeigt. Für ausreichend hohe Spannungen, wie Kurve 216 zeigt, wird der Anstieg der Stromdichte an den Rändern des Schottkykontakts so deutlich, dass die Stromkonzentration die Vorrichtung ungeeignet macht.
  • 3A zeigt eine Querschnittsansicht einer lateral leitenden Schottkydiode gemäß einer Ausführungsform der Erfindung. Die Schottkydiode 300 umfasst ein Substrat 302, auf welchem weitere Schichten aufwachsen gelassen werden. Idealerweise sollte das Substrat einen Gitterabstand aufweisen, nämlich den Abstand zwischen benachbarten Atomen in seinem Kristallgitter, der gleich demjenigen der Halbleitermaterialien ist, die auf dem Substrat aufwachsen zu lassen sind, um die Anzahl von Fehlern, wie beispielsweise Versetzungen im Kristallgitter, die im Halbleiter entstehen, zu verringern. Zusätzlich ist es auch stark erwünscht, dass das Substrat einen Wärmeausdehnungskoeffizienten aufweist, der zumindest gleich demjenigen des Halbleitermaterials ist, so dass sich das Substrat, wenn das Substrat und das Halbleitermaterial nach dem Aufwachsenlassen der Halbleiterschicht gekühlt werden, mehr zusammenziehen wird als die Halbleiterschicht, wodurch die Halbleiterschicht komprimiert wird und die Bildung von Rissen in der Schicht vermieden wird.
  • Das Substrat 302 ist typischerweise ein isolierendes oder nichtleitendes Substrat, das verwendet wird, um eine lateral leitende Vorrichtung zu bilden. Um die Gitterfehlanpassung und die Wärmeausdehnungskoeffizientenfehlanpassung zwischen den Halbleiterschichten und den Substraten auszugleichen, mag eine Pufferschicht 104 auf dem Substrat 302 vorgesehen sein. Wenn das Halbleitermaterial, das in Folge aufwachsen zu lassen ist, ein nitridbasierter Halbleiter ist, wie beispielsweise Galliumnitrid (GaN) oder ein galliumnitridbasiertes Material, mag das Substrat beispielsweise ein kristalliner Saphirwafer, ein Siliziumkarbidwafer oder ein undotierter Siliziumwafer sein, und die Pufferschicht mag aus einer oder mehreren Schichten aus nitridbasierten Materialien bestehen, um einen Übergang zwischen der Gitterstruktur des Substrats und der Gitterstruktur des Galliumnitrids oder anderen nitridbasierten Halbleiterschichten bereitzustellen.
  • Wie in der vorliegenden Offenbarung verwendet, bezieht sich der Ausdruck "III-V-Halbleiter" auf ein Verbindungshalbleitermaterial gemäß der stöchiometrischen Formel AlaInbGacNdAsePf, wobei (a + b + c) ungefähr 1 ergibt und (d + e + f) ebenfalls ungefähr 1 ergibt. Der Ausdruck "Nitridhalbleiter" oder "nitridbasierter Halbleiter" bezieht sich auf einen III-V-Halbleiter, bei welchem d 0,5 oder mehr, aber am typischsten ungefähr 0,8 oder mehr beträgt. Vorzugsweise sind die Halbleitermaterialien reine Nitridhalbleiter, d. h., Nitridhalbleiter, bei welchen d ungefähr 1,0 beträgt. Der Ausdruck "galliumnitridbasierter Halbleiter", wie hierin verwendet, bezieht sich auf einen Nitridhalbleiter, der Gallium, und am bevorzugtesten Gallium als das hauptsächlich vorhandene Metall, beinhaltet, d. h., bei dem c ≥ 0,5 und am bevorzugtesten ≥ 0,8 beträgt. Die Halbleiter mögen eine Leitfähigkeit vom p-Typ oder vom n-Typ aufweisen, was durch herkömmliche Dotiermittel erreicht werden mag und auch auf den inhärenten Leitungstyp des jeweiligen Halbleitermaterials zurückzuführen sein mag. Beispielsweise sind galliumnitridbasierte Halbleiter, die Fehler aufweisen, typischerweise inhärent vom n-Typ, selbst wenn sie undotiert sind. Herkömmliche Elektronendonator-Dotiermittel, wie beispielsweise Si, Ge, S und O, können dazu verwendet werden, eine Leitfähigkeit vom n-Typ bei Nitridhalbleitern herbeizuführen, wohingegen Nitridhalbleiter vom p-Typ herkömmliche Elektronenakzeptor-Dotier mittel wie Mg und Zn enthalten mögen.
  • Eine hoch dotierte Halbleiterschicht 306 (erste Halbleiterschicht), welche ein nitridbasierter Halbleiter, wie Galliumnitrid, oder ein galliumnitridbasierter Halbleiter sein mag, wird dann auf der Pufferschicht 304 oder, wenn die Pufferschicht nicht vorhanden ist, direkt auf dem Substrat 302 gebildet. Die hoch dotierte Schicht 306 definiert eine erste Kontaktoberfläche, wie nachfolgend zu sehen sein wird. Die hoch dotierte Schicht 306 wird typischerweise unter Verwendung eines epitaktischen Wachstumsprozesses ausgebildet. Ein reaktiver Sputterprozess mag dort verwendet werden, wo die metallischen Bestandteile des Halbleiters, wie Gallium, Aluminium und/oder Indium, wenn die Schicht 306 ein nitridbasierter Halbleiter ist, von einem metallischen Ziel entfernt werden, das sich in großer Nähe zum Substrat befindet, während sich sowohl das Ziel als auch das Substrat in einer gasförmigen Atmosphäre befinden, die Stickstoff und ein oder mehrere Dotiermittel umfasst. Alternativ wird eine metallorganische chemische Gasphasenabscheidung ("metal organic chemical vapor deposition"; MOCVD) verwendet, bei der, wenn die Schicht 106 ein nitridbasierter Halbleiter ist, das Substrat einer Atmosphäre ausgesetzt wird, die organische Bestandteile der Metalle sowie ein reaktives stickstoffhaltiges Gas, wie beispielsweise Ammoniak, und ein dotiermittelhaltiges Gas enthält, während das Substrat bei einer erhöhten Temperatur, typischerweise 700–1100°C gehalten wird. Die gasförmigen Bestandteile zerfallen und bilden einen dotierten Halbleiter in Form einer Dünnschicht eines kristallinen Materials auf der Oberfläche des Substrats 302. Das Substrat und die aufwachsen gelassene Dünnschicht werden dann gekühlt. Als eine weitere Alternative mögen andere epitaktische Wachstumsverfahren, wie beispielsweise Molekularstrahlepitaxie ("molecular beam epitaxy"; MBE) oder Atomlagenepitaxie, verwendet werden. Wenn die sich daraus ergebende hoch dotierte Schicht 306 ein nitridbasierter Halbleiter ist, ist die Schicht vorzugsweise vom n-Typ mit einer Dotierkonzentration von mindestens 4·1018 cm–3.
  • Eine niedriger dotierte Halbleiterschicht 308 (zweite Halbleiterschicht), welche ebenfalls ein nitridbasierter Halbleiter, wie Galliumnitrid, oder ein galliumnitridbasierter Halbleiter sein mag, wird auf zumindest einem oberen Teil der hoch dotierten Schicht 306 oder gebildet. Die niedriger dotierte Schicht 308 definiert eine zweite Kontaktoberfläche, wie nachfolgend zu sehen sein wird. Die niedriger dotierte Schicht 308 wird typischerweise unter Verwendung solcher Verfahren wie dem oben beschriebenen reaktivem Sputtern, den MOCVD-, MBE- oder Atomlagenepitaxieverfahren epitaktisch aufwachsen gelassen. Wenn die niedriger dotierte Schicht ein nitridbasierter Halbleiter ist, ist die Schicht vorzugsweise vor n-Typ und weist vorzugsweise eine Dotierkonzentration von zwischen 0,75·1016 and 1,4·1016 cm–3 auf. Eine Modulationsdotierung mag dazu verwendet werden, solch eine nitrid-basierte Halbleiterschicht zu bilden, um solch niedrige Dotierniveaus auf eine wiederholbare und einheitliche Weise zu erlangen, wie in der US-Patentanmeldung 10/780,526, angemeldet am 17. Februar 2004, beschrieben, deren Offenbarung hierin durch Bezugnahme vollinhaltlich eingeschlossen ist.
  • Typischerweise wird die untere dotierte Schicht 308 auf der gesamten Oberfläche der höher dotierten Schicht 306 ausgebildet, die niedriger dotierte Schicht 308 wird dann bemustert, und ein Teil der niedriger dotierten Schicht wird weggeätzt, um Bereiche der höher dotierten Schicht 306 freizulegen und Mesas aus Teilen der niedriger dotierten Schicht 308 zu bilden. Vorzugsweise wird auch ein oberer Teil der freigelegten Bereiche der höher dotierten Schicht 306 geätzt. Solche Bemusterungs- und Ätzungsschritte mögen auf eine bekannte Weise ausgeführt werden.
  • Ein Schottkymetallkontakt 310 wird auf den Mesas der niedriger dotierten Schicht 308 auf eine bekannte Weise gebildet und bildet den Metall/Halbleiterübergang mit der niedriger dotierten Schicht. Wenn die niedriger dotierte Schicht 308 ein GaN-basierter Halbleiter vor n-Typ ist, besteht die Schottkymetallschicht typischerweise aus einer Platin-(Pt-)Schicht und einer Gold-(Au-)Schicht (Pt/Au), einer Palladium-(Pd-)Schicht und einer Gold-(Au-)Schicht (Pd/Au) oder einer Nickel-(Ni-)Schicht und einer Gold-(Au-)Schicht (Ni/Au), obwohl auch andere Materialien mit hoher Austrittsarbeit verwendet werden mögen, um die gewünschte Sperrhöhe zu erreichen.
  • Ein weiterer Metallkontakt 316 wird auf den freiliegenden Teilen der hoch dotierten Schicht 306 ausgebildet und bildet einen ohmschen Kontakt mit der hoch dotierten Schicht. Der ohmsche Metallkontakt 316 befindet sich zwischen zumindest einigen der Mesas. Vorzugsweise umgibt der ohmsche Metallkontakt einige oder alle der Mesas zumindest teilweise und vorzugsweise vollständig. Der ohmsche Metallkontakt besteht typischerweise aus Aluminium/Titan/Platin/Gold (Al/Ti/Pt/Au) oder Titan/Aluminium/Platin/Gold (Ti/AI/Pt/Au), obwohl auch andere Kombinationen von Metallen verwendet werden mögen.
  • Eine dickere Bondpad-Metallschicht 312 wird auf dem Schottkymetallkontakt 310 ausgebildet. Eine weitere dickere Bondpad-Metallschicht 318 wird auf dem ohmschen Metallkontakt 316 ausgebildet. Die Oberseite der Schicht 318 befindet sich unterhalb der Unterseite der niedriger dotierten Schicht 308, um ein Kurzschließen zwischen der niedriger dotierten Schicht 308 und der Bondpad-Schicht 318 zu verhindern. Die Bondpad-Schicht 318 und der ohmsche Metallkontakt 316 mögen auch von den Seitenwänden der Mesas beabstandet sein. Die Bondpad-Metallschicht ist typischerweise eine dicke Schicht aus Aluminium (Al) oder Gold (Au).
  • Die Schottkymetallschicht 310, die ohmsche Metallschicht 316 und die Bondpad-Metallschichten 312, 318 mögen unter Verwendung von aus dem Stand der Technik bekannten Verfahren gebildet werden.
  • 3B zeigt eine Draufsicht auf die Schottkydiode 300. Das Bondpad 312 und der darunter liegende Schottkykontakt befinden sich an den Oberseiten der vertikalen Mesas. Die Größe jeder Mesa ist darauf optimiert, einen so konstante Stromdichte wie möglich über die Mesa hinweg aufrechtzuerhalten, wodurch die Betriebsdurchlassspannung minimiert wird. Obwohl kreisförmige Mesas als in einem regelmäßigen Muster angeordnet gezeigt sind, liegen auch andere geometrische Formen und andere Musteranordnungen im Umfang der Erfindung. Obwohl die 3A und 3B das Bondpad 318 und den ohmschen Metallkontakt 316 als jede der Mesas vollständig umgebend zeigen, umfasst der Umfang der auch zusätzlich Ausgestaltungen, bei denen der ohmsche Kontakt nur zwischen einigen oder allen der Mesas angeordnet ist oder jede der Mesas nur teilweise umgibt.
  • Verbindungen zu den Schottkykontakten und dem ohmschen Kontakt, wie beispielsweise Löthöcker bzw. -bumps, sind ebenfalls vorgesehen. Die Löthöcker 320 oder andere Verbindungen werden auf jedem der oberen Teile des Bondpad-Metalls 312 der Mesas ausgebildet. Zusätzliche Verbindungen, wie beispielsweise Löthöcker 322, mögen am Rand des Bondpad-Metalls 318 bereitgestellt sein, das sich auf dem ohmschen Kontakt oder an anderen Stellen auf der Schicht 318 befindet.
  • Die lateral leitende Schottkydioden-Halbleitervorrichtung 300 stellt die Vorteile von Materialien mit höherer Elektronenmobilität und breiterer Bandlücke bereit, welche aber weniger anfällig für einen höheren Anschalt-Widerstand, eine nicht einheitliche Stromverteilung und eine schlechtere Wärmeleitung sind und die kein komplexes Gehäuse benötigen.
  • 4 zeigt eine Submount-Struktur 400 gemäß einer weiteren Ausführungsform der Erfindung. Die Submount-Struktur ist zum Anbringen einer Schottkydiode, wie beispielsweise gemäß der in den 3A und 3B gezeigten Anordnung, in einer Flip-Chip-Anordnung geeignet. Die Submount-Struktur 400 umfasst einen Kontakt 410, welcher einen Kontaktbereich 420 umfasst, mit welchem ein Teil oder das ganze Bondpad-Metall 312 auf den Schottkykontakten über Verbindungen, wie beispielsweise die Löthöcker 320, verbunden ist. Der Kontakt 410 umfasst auch Anschlussbereiche 404, um Verbindungen außerhalb des Submounts bereitzustellen. Ferner umfassen Kontakte 412 Kontaktbereiche 422, mit welchen das Bondpad 318 auf dem ohmschen Kontakt über weitere Verbindungen, wie beispielsweise die Löthöcker 322, verbunden ist. Anschlüsse 402 sind ebenfalls für Verbindungen außerhalb des Submounts bereitgestellt.
  • Die Flip-Chip-Anordnung der Schottkydiode 300 und des Submounts 400 verringert die Ausbreitungs- bzw. Spreizungswiderstände der Schottky- und ohmschen Kontakte, wodurch der Durchlassspannungsabfall in der Vorrichtung weiter verringert wird.
  • Obwohl sich die Löthöcker 322 oder andere in 3B gezeigte Verbindungen am Rand des ohmschen Bereichs befinden, umfasst die Erfindung auch andere Anordnungen. Die Löthöcker oder andere Verbindungen zum ohmschen Kontakt mögen sich zwischen einigen der Mesas befinden. Alternativ befinden sich Verbindungen zwischen einigen der Mesas sowie am Rand der Vorrichtung. Die Konfiguration der Kontakte 400 und 420 wird dann dementsprechend ausgestaltet.
  • Auf eine allgemeine Weise stellt 5 eine Flip-Chip-Anordnung der Schottkydioden-Halbleitervorrichtung dar, wie beispielsweise der in den 3A und 3B gezeigten Vorrichtung 300, die an der vorderen Oberfläche (Oberseite) einer Submount-Struktur 500 angebracht ist.
  • 5 zeigt solch eine alternative Ausführungsform der Erfindung, bei welcher sich Löthöcker 322 oder andere Verbindungen zwischen einigen der Mesas sowie am Rand des ohmschen Kontakts befinden. Zusätzlich befinden sich die externen Anschlüsse eher an der Unterseite als an der Oberseite des Submounts.
  • Die Schottkykontakte sind über die Löthöcker 320 oder andere Verbindungen mit Kontaktbereichen 510 an der Oberseite des Submount-Substrats 502 verbunden. Die Kontaktbereiche 510 sind mit einem gemeinsamen Kontakt 520 verbunden, welcher mit einem Anschluss 540 verbunden ist, der sich an der Unterseite des Submount-Substrats befindet, und zwar durch eine oder mehrere Durchkontaktierungen 530. Die Löthöcker 322 oder andere Verbindungen verbinden den ohmschen Kontakt der Schottkydiode mit weiteren Kontaktbereichen 512, welche mit einem weiteren ge meinsamen Kontakt 522 verbunden sind. Der weitere gemeinsame Kontakt 522 ist mit einem Anschluss 542 auf der Rückseite des Substrats durch eine oder mehrere weitere Durchkontaktierungen 532 verbunden. Die Bereitstellung der Anschlüsse auf der Rückseite des Submounts 500 stellt eine externe Verbindung bereit, die von der Schottkydiode isoliert ist.
  • Um eine Lichtbogen- bzw. Durchschlagsbildung zwischen dem Schottkykontakt und dem ohmschen Kontakt zu verhindern, mag vor dem Anbringen am Substrat zusätzlich eine Passivierungsschicht (nicht gezeigt) auf der Schottkydiode abgeschieden werden, welche den Schottkykontakt und seine Verbindung von dem ohmschen Kontakt und seiner Verbindung isoliert. Alternativ mögen Teile der Oberseite des Submounts angehoben werden, um den Schottkykontakt von dem ohmschen Kontakt zu isolieren.
  • Die Flip-Chip-Anordnungen der Erfindung weisen den zusätzlichen Vorteil auf, dass bei Verwendung eines wärmeleitenden Submount-Materials, wie beispielsweise Silizium, Aluminiumnitrid (AlN) oder eines elektrisch isolierenden Metalls, der Submount auch Wärme von der Schottkydiode weg transportiert, was einen Wärmeaufbau am wärmeisolierenden Substrat der Schottkydiode verringert.
  • 6A zeigt noch eine weitere Ausführungsform der Erfindung, die eine Schottkydiode 600 zeigt, die darauf optimiert ist, die Länge des Leitungspfads zu verringern sowie die Stromausbreitung am Rand des Schottkykontakts zu verringern. Eine Vielzahl von fingerförmigen Mesas 628 schneidet sich entweder mit einer Mittelmesa 626 oder mit einer Brückenmesa 624, welche sich wiederum mit der Mittelmesa 626 schneidet. Ein oder mehrere Schottkykontakte werden auf den fingerförmigen Mesas 628, den Brückenmesas 624 und der Mittelmesa 626 ausgebildet. Ein oder mehrere ohmsche Kontakte 632 werden zwischen einigen oder allen der fingerförmigen Mesas 628 ausgebildet und verringern die Strompfadlänge zwischen dem Schottkykontakt und dem ohmschen Kontakt. Die Mittelmesa 626 mag als ein Bondpad-Bereich zu einem externen Submount dienen, wie beispielsweise in der oben beschriebenen Flip-Chip-Anordnung.
  • 6B zeigt eine Querschnittsansicht der in 6A gezeigten Schottkydiode entlang der Linie B-B. Eine stark dotierte Schicht 606 wird auf einem isolierenden Substrat 602 und auf einem optionalen Pufferbereich 604 auf die oben bezüglich 3A beschriebene Weise ausgebildet. Zusätzlich wird eine niedriger dotierte Schicht 608 wie oben beschrieben ausgebildet und auf eine bekannte Weise geätzt, um die in 6A gezeigten sich schneidendem fingerförmigen Mesas 628, die Brückenmesas 624 und die Mittelmesa 626 zu bilden. Ein Schottkykontakt 610 wird auf einigen oder allen Mesas der niedriger dotierten Schicht ausgebildet, und eine Bondpad-Metallschicht 612 wird auf dem Schottkykontakt 610 ausgebildet. Ein oder mehrere ohmsche Kontakte 616 werden auf der niedriger dotierten Schicht 606 ausgebildet, und ein Bondpad-Metall 618 wird auf dem einen oder den mehreren ohmschen Kontakten 616 ausgebildet. Der ohmsche Kontakt 616 und das Bondpad-Metall 618 sind zwischen einigen oder allen der fingerförmigen Mesas 628 auf eine ineinandergreifende Weise angeordnet, um die Strompfadlänge zu verringern. Der Schottkykontakt 610, der ohmsche Kontakt 616 und das Bondpad-Metall 618 mögen aus den oben bezüglich 3A beschriebenen Materialien bestehen.
  • Vorzugsweise mögen die Abmessungen der fingerförmigen Mesas 628, wie beispielsweise Umfang, Länge, Breite und/oder das Verhältnis von Länge zu Breite, auf eine gegebene Dotierkonzentration und Dicke der niedriger dotierten Schicht 606 hin optimiert sein, um sowohl die Strompfadlänge als auch den Stromkonzentrationseffekt am Rand des Schottkykontakts zu verringern, wodurch der Vorwärts- bzw. Durchlasswiderstand der Vorrichtung verringert wird. Das Verhältnis von Länge zu Breite beträgt mindestens ca. 2:1, beträgt aber vorzugsweise von ca. 7:1 bis ca. 10:1, wenn wie oben beschrieben optimiert. Zusätzlich mag der Umfang der fingerförmigen Bereiche darauf hin optimiert sein, die Strompfadlänge und die Stromausbreitung weiter zu optimieren. Der Umfang der kombinierten Struktur beträgt zumindest das Zweifache eines imaginären Rechtecks 640, das um die Struktur herum gezeichnet ist, beträgt aber vorzugsweise ungefähr das Vier- bis Zehnfache des imaginären Umfangs, wenn auf ähnliche Weise optimiert. Als ein Ergebnis wird der Durchlasswiderstand der Vorrichtung verringert.
  • Obwohl die Erfindung hierin unter Bezug auf bestimmte Ausführungsformen beschrieben worden ist, sollte beachtet werden, dass diese Ausführungsformen lediglich Prinzipien und Anwendungen der vorliegenden Erfindung darstellen. Es ist daher zu beachten, dass zahlreiche Modifikationen an den beispielhaften Ausführungsformen vorgenommen werden mögen und dass andere Anordnungen ausgearbeitet werden mögen, ohne vom Geist und Umfang der vorliegenden Erfindung, wie er durch die beiliegenden Ansprüche definiert ist, abzuweichen.

Claims (13)

  1. Schottkydioden-Halbleitervorrichtung, dadurch gekennzeichnet, dass sie aufweist: eine erste Halbleiterschicht (306), die eine erste Kontaktoberfläche definiert, eine Vielzahl von Mesas, die von der ersten Kontaktoberfläche abstehen und mittels zumindest eines Teils der ersten Kontaktoberfläche voneinander getrennt sind, wobei die Mesas zumindest teilweise eine zweite Halbleiterschicht (308) bilden und jede eine zweite Kontaktoberfläche definiert, wobei die erste Halbleiterschicht (306) vom gleichen Leitungstyp wie die zweite Halbleiterschicht (308) und höher dotiert als die letztere ist, einen oder mehrere erste metallische Kontakte (316), die im Wesentlichen in ohmschem Kontakt mit der ersten Kontaktoberfläche angeordnet sind, eine Vielzahl von zweiten metallischen Kontakten (310), die jeweils in Kontakt mit der zweiten Kontaktoberfläche zumindest einiger der Mesas so angeordnet sind, dass sie damit einen Schottkykontakt bilden.
  2. Schottkydioden-Halbleitervorrichtung nach Anspruch 1, dadurch gekennzeichnet, dass jede Mesa eine solche Größe aufweist, dass sie einen Schottkykontakt bereitstellt, dessen laterale Abmessungen klein genug sind, um eine konstantere Stromdichte durch die Mesa hinweg bereitzustellen und dadurch die Durchlassbetriebsspannung der Schottkydioden-Halbleitervorrichtung zu minimieren.
  3. Schottkydioden-Halbleitervorrichtung nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass sich zumindest ein Teil des einen oder der mehreren ersten metallischen Kontakte zwischen zumindest einigen der Mesas erstreckt.
  4. Schottkydioden-Halbleitervorrichtung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass jede Mesa einen Teil der ersten Halbleiterschicht umfasst.
  5. Schottkydioden-Halbleitervorrichtung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass sich zumindest einige der Mesas mit zumindest einigen anderen Mesas schneiden und eine Form definieren, die einen ineinander verschachtelten Umriss aufweist.
  6. Schottkydioden-Halbleitervorrichtung nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass sich zumindest einige der Mesas mit zumindest einigen anderen Mesas schneiden und eine Form definieren, die einen Hauptteil (626) und eine Vielzahl von Erweiterungen (628) aufweist, die sich vom Hauptteil weg erstrecken, wobei die Erweiterungen mit Bereichen (632) der ersten Kontaktoberfläche ineinandergreifen.
  7. Schottkydioden-Halbleitervorrichtung nach Anspruch 6, dadurch gekennzeichnet, dass der Hauptteil in zumindest einer ersten Richtung verlängert ist und zumindest einige der Erweiterungen in eine zweite Richtung quer zur ersten Richtung verlängert sind.
  8. Schottkydioden-Halbleitervorrichtung nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, dass ein oder mehrere erste und zweite Leiter mit einem oder mehreren ersten (316) bzw. zweiten (310) metallischen Kontakten elektrisch verbunden sind.
  9. Schottkydioden-Halbleitervorrichtung nach Anspruch 8, dadurch gekennzeichnet, dass ein oder mehrere erste und zweite Leiter Verbindungshöcker (320, 322) umfassen.
  10. Flip-Chip-Anordnung einer Schottkydioden-Halbleitervorrichtung (300) nach einem der Ansprüche 1 bis 9 und eine Submount-Struktur (400, 500), die zum Anbringen der Schottkydioden-Halbleitervorrichtung geeignet ist.
  11. Flip-Chip-Anordnung nach Anspruch 10, dadurch gekennzeichnet, dass sie umfasst: ein Submount-Substrat (502) mit einer vorderen Oberfläche, an welcher die Schottkydioden-Halbleitervorrichtung angebracht ist, einen oder mehrere erste Submount-Kontakte, die an der vorderen Oberfläche der Submount-Oberfläche freiliegen und mit einem bzw. mehreren ersten metallischen Kontakten (316) elektrisch verbunden sind, einen oder mehrere zweite Submount-Kontakte, die an der vorderen Oberfläche der Submount-Oberfläche freiliegen und mit einem bzw. mehreren zweiten metallischen Kontakten (310) elektrisch verbunden sind.
  12. Verfahren zum Bilden einer Schottkydioden-Halbleitervorrichtung, dadurch gekennzeichnet, dass es die folgenden Schritte aufweist: Bereitstellen eines Halbleiterkörpers umfassend eine erste (306) und eine zweite (308) Halbleiterschicht, beide vom gleichen Leitungstyp, wobei die erste hö her dotiert ist als die zweite, Bemustern und Ätzen eines oder mehrerer Bereiche des Halbleiterkörpers, um eine Vielzahl von Mesas zu definieren, die von einer ersten Kontaktoberfläche abstehen und mittels zumindest eines Teils der ersten Kontaktoberfläche voneinander getrennt sind, wobei die Mesas zumindest teilweise die zweite Halbleiterschicht (308) bilden und jede eine zweite Kontaktoberfläche definiert, Bilden eines oder mehrerer erster metallischer Kontakte (316), die im Wesentlichen in ohmschem Kontakt mit der ersten Kontaktoberfläche angeordnet sind, Bilden einer Vielzahl von zweiten metallischen Kontakten (310), die jeweils in Kontakt mit der zweiten Kontaktoberfläche zumindest einiger der Mesas so angeordnet sind, dass sie damit einen Schottkykontakt bilden.
  13. Verfahren nach Anspruch 12, dadurch gekennzeichnet, dass es einen Schritt eines Bemessens jeder Mesa so aufweist, dass sie einen Schottkykontakt bereitstellt, dessen laterale Abmessungen klein genug sind, um eine konstantere Stromdichte durch die Mesa hinweg bereitzustellen und dadurch die Durchlassbetriebsspannung der Schottkydioden-Halbleitervorrichtung zu minimieren.
DE602005006025T 2004-02-17 2005-02-17 Laterale Schottkydiode mit mehreren Mesa Active DE602005006025T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/780,363 US7084475B2 (en) 2004-02-17 2004-02-17 Lateral conduction Schottky diode with plural mesas
US780363 2004-02-17

Publications (2)

Publication Number Publication Date
DE602005006025D1 DE602005006025D1 (de) 2008-05-29
DE602005006025T2 true DE602005006025T2 (de) 2009-05-07

Family

ID=34701448

Family Applications (1)

Application Number Title Priority Date Filing Date
DE602005006025T Active DE602005006025T2 (de) 2004-02-17 2005-02-17 Laterale Schottkydiode mit mehreren Mesa

Country Status (8)

Country Link
US (1) US7084475B2 (de)
EP (1) EP1564815B1 (de)
JP (1) JP5150803B2 (de)
CN (1) CN100517763C (de)
AT (1) ATE392717T1 (de)
DE (1) DE602005006025T2 (de)
FR (1) FR2870046B1 (de)
TW (2) TWI411008B (de)

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7417266B1 (en) 2004-06-10 2008-08-26 Qspeed Semiconductor Inc. MOSFET having a JFET embedded as a body diode
US7436039B2 (en) * 2005-01-06 2008-10-14 Velox Semiconductor Corporation Gallium nitride semiconductor device
US20060151868A1 (en) * 2005-01-10 2006-07-13 Zhu Tinggang Package for gallium nitride semiconductor devices
CN100385686C (zh) * 2005-08-30 2008-04-30 浙江大学 一种多晶锗硅肖特基二极管及其制备方法
US8026568B2 (en) * 2005-11-15 2011-09-27 Velox Semiconductor Corporation Second Schottky contact metal layer to improve GaN Schottky diode performance
US7915643B2 (en) 2007-09-17 2011-03-29 Transphorm Inc. Enhancement mode gallium nitride power devices
US8519438B2 (en) 2008-04-23 2013-08-27 Transphorm Inc. Enhancement mode III-N HEMTs
US8289065B2 (en) 2008-09-23 2012-10-16 Transphorm Inc. Inductive load power switching circuits
US7898004B2 (en) 2008-12-10 2011-03-01 Transphorm Inc. Semiconductor heterostructure diodes
CN102292812B (zh) 2009-02-03 2014-04-02 飞思卡尔半导体公司 半导体结构、包括半导体结构的集成电路及制造半导体结构的方法
US8013414B2 (en) * 2009-02-18 2011-09-06 Alpha & Omega Semiconductor, Inc. Gallium nitride semiconductor device with improved forward conduction
US8742459B2 (en) 2009-05-14 2014-06-03 Transphorm Inc. High voltage III-nitride semiconductor devices
TW201103150A (en) * 2009-07-10 2011-01-16 Tekcore Co Ltd Group III-nitride semiconductor Schottky diode and its fabrication method
US8390000B2 (en) 2009-08-28 2013-03-05 Transphorm Inc. Semiconductor devices with field plates
KR101051578B1 (ko) * 2009-09-08 2011-07-22 삼성전기주식회사 반도체 소자 및 그 제조 방법
US8372738B2 (en) * 2009-10-30 2013-02-12 Alpha & Omega Semiconductor, Inc. Method for manufacturing a gallium nitride based semiconductor device with improved termination scheme
US8389977B2 (en) 2009-12-10 2013-03-05 Transphorm Inc. Reverse side engineered III-nitride devices
JP5665361B2 (ja) * 2010-05-12 2015-02-04 三菱電機株式会社 炭化珪素半導体装置およびその製造方法
KR101193357B1 (ko) * 2010-12-09 2012-10-19 삼성전기주식회사 질화물계 반도체 소자 및 그 제조 방법
US8742460B2 (en) 2010-12-15 2014-06-03 Transphorm Inc. Transistors with isolation regions
US8643062B2 (en) 2011-02-02 2014-02-04 Transphorm Inc. III-N device structures and methods
US8716141B2 (en) 2011-03-04 2014-05-06 Transphorm Inc. Electrode configurations for semiconductor devices
US8772842B2 (en) 2011-03-04 2014-07-08 Transphorm, Inc. Semiconductor diodes with low reverse bias currents
US8901604B2 (en) 2011-09-06 2014-12-02 Transphorm Inc. Semiconductor devices with guard rings
US9257547B2 (en) 2011-09-13 2016-02-09 Transphorm Inc. III-N device structures having a non-insulating substrate
US8598937B2 (en) 2011-10-07 2013-12-03 Transphorm Inc. High power semiconductor electronic components with increased reliability
US8633094B2 (en) 2011-12-01 2014-01-21 Power Integrations, Inc. GaN high voltage HFET with passivation plus gate dielectric multilayer structure
US8940620B2 (en) 2011-12-15 2015-01-27 Power Integrations, Inc. Composite wafer for fabrication of semiconductor devices
US9165766B2 (en) 2012-02-03 2015-10-20 Transphorm Inc. Buffer layer structures suited for III-nitride devices with foreign substrates
US8872235B2 (en) * 2012-02-23 2014-10-28 Infineon Technologies Austria Ag Integrated Schottky diode for HEMTs
WO2013155108A1 (en) 2012-04-09 2013-10-17 Transphorm Inc. N-polar iii-nitride transistors
US9184275B2 (en) 2012-06-27 2015-11-10 Transphorm Inc. Semiconductor devices with integrated hole collectors
JP5995234B2 (ja) * 2012-08-14 2016-09-21 株式会社レーザーシステム ダイオード、電力伝送システムおよび電源線用無線接続コネクタ
CN105164811B (zh) 2013-02-15 2018-08-31 创世舫电子有限公司 半导体器件的电极及其形成方法
US8928037B2 (en) 2013-02-28 2015-01-06 Power Integrations, Inc. Heterostructure power transistor with AlSiN passivation layer
US9087718B2 (en) 2013-03-13 2015-07-21 Transphorm Inc. Enhancement-mode III-nitride devices
US9245992B2 (en) 2013-03-15 2016-01-26 Transphorm Inc. Carbon doping semiconductor devices
US9443938B2 (en) 2013-07-19 2016-09-13 Transphorm Inc. III-nitride transistor including a p-type depleting layer
KR20150014641A (ko) * 2013-07-30 2015-02-09 서울반도체 주식회사 질화갈륨계 다이오드 및 그 제조 방법
CN103400864B (zh) * 2013-07-31 2016-12-28 中国电子科技集团公司第十三研究所 基于极化掺杂的GaN横向肖特基二极管
US9318593B2 (en) 2014-07-21 2016-04-19 Transphorm Inc. Forming enhancement mode III-nitride devices
US9536966B2 (en) 2014-12-16 2017-01-03 Transphorm Inc. Gate structures for III-N devices
US9536967B2 (en) 2014-12-16 2017-01-03 Transphorm Inc. Recessed ohmic contacts in a III-N device
CN108604597B (zh) 2016-01-15 2021-09-17 创世舫电子有限公司 具有al(1-x)sixo栅极绝缘体的增强模式iii-氮化物器件
TWI762486B (zh) 2016-05-31 2022-05-01 美商創世舫科技有限公司 包含漸變空乏層的三族氮化物裝置

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL167277C (nl) 1970-08-29 1981-11-16 Philips Nv Halfgeleiderinrichting met een plaatvorming half- geleiderlichaam met over althans een deel van de dikte van het halfgeleiderlichaam afgeschuinde randen, dat is voorzien van een metalen elektrode die een gelijkrichtende overgang vormt met het halfgeleider- lichaam en werkwijze ter vervaardiging van de halfgeleiderinrichting.
US4250520A (en) * 1979-03-14 1981-02-10 Rca Corporation Flip chip mounted diode
GB2137412B (en) 1983-03-15 1987-03-04 Standard Telephones Cables Ltd Semiconductor device
JPS6022357A (ja) * 1983-07-18 1985-02-04 Sumitomo Electric Ind Ltd レベルシフト用シヨツトキダイオ−ド
JPH0332062A (ja) * 1989-06-29 1991-02-12 Sharp Corp 電極構造およびその電極構造を用いた半導体素子
US5602418A (en) 1992-08-07 1997-02-11 Asahi Kasei Kogyo Kabushiki Kaisha Nitride based semiconductor device and manufacture thereof
EP1450415A3 (de) 1993-04-28 2005-05-04 Nichia Corporation Halbleitervorrichtung aus einer galliumnitridartigen III-V-Halbleiterverbindung
JPH08186083A (ja) * 1994-12-28 1996-07-16 Hitachi Ltd 金属膜の形成方法
US6608327B1 (en) 1998-02-27 2003-08-19 North Carolina State University Gallium nitride semiconductor structure including laterally offset patterned layers
US6331450B1 (en) 1998-12-22 2001-12-18 Toyoda Gosei Co., Ltd. Method of manufacturing semiconductor device using group III nitride compound
US6891250B1 (en) * 1999-04-30 2005-05-10 Rohm Co., Ltd. Semiconductor device with bipolar transistor
JP4412827B2 (ja) 1999-08-20 2010-02-10 シャープ株式会社 窒化物半導体厚膜基板
US6184570B1 (en) 1999-10-28 2001-02-06 Ericsson Inc. Integrated circuit dies including thermal stress reducing grooves and microelectronic packages utilizing the same
US6380108B1 (en) 1999-12-21 2002-04-30 North Carolina State University Pendeoepitaxial methods of fabricating gallium nitride semiconductor layers on weak posts, and gallium nitride semiconductor structures fabricated thereby
US6573537B1 (en) 1999-12-22 2003-06-03 Lumileds Lighting, U.S., Llc Highly reflective ohmic contacts to III-nitride flip-chip LEDs
US6586781B2 (en) 2000-02-04 2003-07-01 Cree Lighting Company Group III nitride based FETs and HEMTs with reduced trapping and method for producing the same
KR100348269B1 (ko) 2000-03-22 2002-08-09 엘지전자 주식회사 루데니움 산화물을 이용한 쇼트키 콘택 방법
US6686616B1 (en) * 2000-05-10 2004-02-03 Cree, Inc. Silicon carbide metal-semiconductor field effect transistors
US6344665B1 (en) 2000-06-23 2002-02-05 Arima Optoelectronics Corp. Electrode structure of compound semiconductor device
JP2003069048A (ja) * 2001-08-30 2003-03-07 Sanyo Electric Co Ltd ショットキーバリアダイオードおよびその製造方法
JP2003101036A (ja) * 2001-09-25 2003-04-04 Sanyo Electric Co Ltd ショットキーバリアダイオードおよびその製造方法
US6682968B2 (en) * 2000-07-27 2004-01-27 Sanyo Electric Co., Ltd. Manufacturing method of Schottky barrier diode
JP2002305309A (ja) 2001-02-01 2002-10-18 Hitachi Ltd 半導体装置およびその製造方法
US6437374B1 (en) 2001-05-07 2002-08-20 Xerox Corporation Semiconductor device and method of forming a semiconductor device
TW492202B (en) 2001-06-05 2002-06-21 South Epitaxy Corp Structure of III-V light emitting diode (LED) arranged in flip chip configuration having structure for preventing electrostatic discharge
JP2003023175A (ja) * 2001-07-10 2003-01-24 Pawdec:Kk Ｍｓｍ型半導体受光素子
US20030015708A1 (en) 2001-07-23 2003-01-23 Primit Parikh Gallium nitride based diodes with low forward voltage and low reverse current operation
US6524900B2 (en) 2001-07-25 2003-02-25 Abb Research, Ltd Method concerning a junction barrier Schottky diode, such a diode and use thereof
US20030034293A1 (en) * 2001-08-16 2003-02-20 Pti Advanced Filtration, Inc. Method of treating filtration media to prevent lateral flow, blistering and de-lamination
JP4064085B2 (ja) 2001-10-18 2008-03-19 三菱電機株式会社 半導体装置及びその製造方法
KR200283621Y1 (ko) * 2002-03-18 2002-07-27 (주)에스와이하이테크 음성도서유닛
US6624444B1 (en) * 2002-03-28 2003-09-23 Intel Corporation Electrical-optical package with capacitor DC shunts and associated methods
AU2003228736A1 (en) * 2002-04-30 2003-11-17 Advanced Technology Materials, Inc. High voltage switching devices and process for forming same
US7323402B2 (en) * 2002-07-11 2008-01-29 International Rectifier Corporation Trench Schottky barrier diode with differential oxide thickness

Also Published As

Publication number Publication date
TWI411008B (zh) 2013-10-01
US20050179104A1 (en) 2005-08-18
DE602005006025D1 (de) 2008-05-29
TW200601396A (en) 2006-01-01
CN1658402A (zh) 2005-08-24
EP1564815B1 (de) 2008-04-16
CN100517763C (zh) 2009-07-22
ATE392717T1 (de) 2008-05-15
TW201230143A (en) 2012-07-16
FR2870046B1 (fr) 2008-01-18
FR2870046A1 (fr) 2005-11-11
JP2005236288A (ja) 2005-09-02
EP1564815A1 (de) 2005-08-17
US7084475B2 (en) 2006-08-01
TWI493597B (zh) 2015-07-21
JP5150803B2 (ja) 2013-02-27

Similar Documents

Publication Publication Date Title
DE602005006025T2 (de) Laterale Schottkydiode mit mehreren Mesa
DE112018003362B4 (de) Oxid-Halbleitereinheiten und Verfahren zur Herstellung von Oxid-Halbleitereinheiten
DE102015103072B4 (de) Halbleitervorrichtung mit grabenstruktur einschliesslich einer gateelektrode und einer kontaktstruktur fur ein diodengebiet
DE102015103070B4 (de) Leistungshalbleitervorrichtung mit trenchgatestrukturen mit zu einer hauptkristallrichtung geneigten längsachsen und herstellungsverfahren
DE10250445B4 (de) Licht emittierende Anordnungen mit separater Confinement-Indiumgalliumnitrid-Heterostruktur
DE69629183T2 (de) Heterostrukturanordnung aus Nitrid-Verbindungshalbleitermaterialien und Substrat dafür
DE2824133C2 (de) Feldgesteuerter Thyristor
DE102005006766A1 (de) Niedrig dotierte Schicht für ein nitrid-basiertes Halbleiterbauelement
DE10042947A1 (de) Strahlungsemittierendes Halbleiterbauelement auf GaN-Basis
DE112006001084T5 (de) Licht emittierende Bauelemente mit aktiven Schichten, die sich in geöffnete Grübchen erstrecken
DE102016114896B4 (de) Halbleiterstruktur, HEMT-Struktur und Verfahren zu deren Herstellung
DE10203801A1 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
DE102017100109A1 (de) Halbleitervorrichtung und verfahren zum herstellen derselben
DE112011103385T5 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE102015103211B4 (de) Verfahren zum herstellen einer halbleitervorrichtung mit ersten und zweiten feldelektrodenstrukturen
DE102014223315B4 (de) Halbleiter-Metall-Übergang
DE112011105316T5 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE102013112646A1 (de) Verfahren für die spannungsreduzierte Herstellung von Halbleiterbauelementen
DE102017107952B4 (de) Herstellungsverfahren für eine halbleitervorrichtung
DE112019003283T5 (de) Bidirektionales Schaltelement
DE19954242B4 (de) Lichtemittierende Vorrichtung aus einem Nitridhalbleiter der Gruppe III
DE2600319B2 (de) Verfahren zur Herstellung einer Galliumarsenid-Lumineszenzdiode
WO2022140906A1 (en) Semiconductor device structures and methods of manufacturing the same
DE112021000415T5 (de) Verfahren zur Herstellung eines Nitrid-Halbleiterbauteils und Nitrid-Halbleiterbauteil
DE102019120692A1 (de) Leistungshalbleitervorrichtung und Verfahren

Legal Events

Date Code Title Description
8364 No opposition during term of opposition