TWI411008B - 具複數個凸面之橫向導電肖特基二極體 - Google Patents

具複數個凸面之橫向導電肖特基二極體 Download PDF

Info

Publication number
TWI411008B
TWI411008B TW094104495A TW94104495A TWI411008B TW I411008 B TWI411008 B TW I411008B TW 094104495 A TW094104495 A TW 094104495A TW 94104495 A TW94104495 A TW 94104495A TW I411008 B TWI411008 B TW I411008B
Authority
TW
Taiwan
Prior art keywords
contact
schottky diode
schottky
semiconductor device
metal
Prior art date
Application number
TW094104495A
Other languages
English (en)
Other versions
TW200601396A (en
Inventor
Bryan S Shelton
Linlin Liu
Alex D Ceruzzi
Michael Murphy
Milan Pophristic
Boris Peres
Richard A Stall
Xiang Gao
Ivan Eliashevich
Original Assignee
Power Integrations Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Power Integrations Inc filed Critical Power Integrations Inc
Publication of TW200601396A publication Critical patent/TW200601396A/zh
Application granted granted Critical
Publication of TWI411008B publication Critical patent/TWI411008B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

具複數個凸面之橫向導電肖特基二極體
本發明係關於一種半導體元件，更特定言之，本發明係關於肖特基二極體結構及組件。
當自順向偏壓轉換成逆向偏壓且又轉換回來時，能量損失可顯著影響系統之效率的情況下，以及在順向偏壓下需要高電流導電且在逆向偏壓下需要很少或不要導電之情況下，諸如當用作一開關電源中之輸出整流器時，需要應用肖特基二極體。由於整流金屬至半導體接合之低障礙(barrier)高度，該肖特基二極體具有低開啟電壓，且由於該肖特基二極體主要為多數載流子元件，其具有更快之轉換速度。
目前，多數肖特基二極體為矽基、垂直導電元件。在該等元件中，一肖特基金屬接觸形成於矽主體之一表面上，一歐姆金屬接觸形成於矽主體之相對表面上，且當該元件被順向偏壓時，電流自肖特基金屬接觸至歐姆金屬接觸垂直流過矽主體。然而矽基肖特基二極體之缺點在於矽具有低的載流子遷移率及相對窄的帶隙。另外，對於更高電壓應用而言，必須使用厚的低摻雜基極，其可導致更高串連電阻、更大順電壓降及經增加之熱消散，藉此使矽基肖特基二極體不適合該等應用。此外，在更高溫度下，逆向漏電流顯著增加且使該元件之整流特性無效。
為避免矽基元件中固有之問題，需要由具有更高電子遷移率、更寬帶隙及更高崩潰電壓之材料製成之肖特基二極體。該等材料包括寶石、碳化矽、氮化物基半導體(nitride－based semiconductor)及其它合成材料。然而，此等材料通常形成在一絕緣基板頂上，且因此使用此等材料形成之肖特基二極體需要一橫向導電路徑而非一垂直導電路徑。然而，當該元件被偏壓的時候，具有橫向導電路徑之元件傾向於高導通電阻，因為順向電流必須傳送經過由該元件之水平尺寸所決定之相對較長的導電路徑。電流亦沿著在橫斷電流流動方向之方向具有小橫截面區域之相對較薄材料層傳送。此外，由於順向電流自肖特基金屬接觸橫向流至歐姆金屬接觸，遠離肖特基金屬接觸之電流流動經常不均勻分佈，以致於電流密度沿接觸邊緣擁擠。該橫向導電肖特基二極體之電絕緣基板通常亦為比垂直元件更差之熱導體，且因此散熱效率更低。因為必須使用熱量移除之替代方法，所以該更差之熱消散增加元件封裝之複雜性。另外，肖特基金屬接觸及歐姆金屬接觸兩者位於該橫向導電元件之同一邊，使元件封裝進一步複雜化，該橫向導電元件比彼等其中接觸在相對邊之垂直導電元件需要更複雜之互連。
因此需要提供一橫向導電肖特基二極體結構及組件，其可提供更高的電子遷移率及更寬的帶隙材料，但其較不傾向於更高導通電阻、不均勻電流分佈及更差熱導電，且其不要求複雜封裝之優點。
根據本發明之一態樣提供一種肖特基二極體。一半導體主體包括一下半導體層及一形成在該下半導體層之一部分的頂上的上半導體層。下半導體層及上半導體層屬於相同導電型態，且該下半導體層比該上半導體層更高地摻雜。半導體主體定義一下接觸表面及自該下接觸表面向上伸出之複數個凸面。下接觸表面包括該下層之至少一部分。每一凸面都包括一部分上層並定義一上接觸表面。每一凸面藉由一部分下接觸表面與鄰近凸面分離。複數個上金屬接觸各安置在各自的複數個凸面中一凸面頂上，並形成與彼凸面之上表面的各自的肖特基接觸。一或多個下金屬接觸安置在與其實質上歐姆接觸之下接觸表面上。一或多個下金屬接觸之至少部分在該等凸面之至少一些之間延伸。
根據本發明之態樣，該等凸面可包括一部分下層。該一或多個金屬接觸包括各在一或多個凸面之間延伸之一或多個連續區域。
根據本發明之另一態樣提供一肖特基二極體。一半導體主體包括一半導體層及一形成在該下半導體層頂上之上半導體層。該下半導體層及該上半導體層屬於相同導電型態。該下半導體層比該上半導體層更高地摻雜。半導體主體定義一下接觸表面及自該下接觸表面向上伸出之複數個凸面。該下接觸表面包括一部分下層。該複數個凸面之每一皆包括一部分上層及另一部分下層。每一凸面界定一上接觸表面並藉由下接觸表面之一部分與該等凸面之鄰近凸面分離。複數個上金屬接觸各安置在各自的該等複數個凸面 中之一凸面頂上，且形成與彼凸面的上接觸表面的各自的肖特基接觸。一或多個下金屬接觸安置在與其實質上歐姆接觸之下接觸表面上。
根據本發明之此態樣，在一或多個下金屬接觸之頂表面與下接觸表面之間之距離可小於上層之底表面與下接觸表面之間之距離。
根據本發明之上述態樣，每一凸面之大小可選擇以使得肖特基二極體之順向工作電壓最小。該等複數個上金屬接觸之每一者可包括一與上接觸表面形成各自的肖特基接觸之接觸金屬層，並可包括一安置在該接觸金屬層頂上的結合襯墊金屬層。一或多個下金屬接觸之每一可包括一與下接觸表面形成歐姆接觸之接觸金屬層及一安置在接觸金屬層頂上之結合襯墊金屬層。該上半導體層及該下半導體層之一者或兩者可包括一氮化物基半導體、一氮化鎵基半導體(gallium nitride-based)及/或GaN。該等下及上半導體層可為n型。
該等凸面中至少一些可與凸面中至少另一者相交，並定義具有旋繞周長之形狀。該周長可為包圍該形狀之最小理論矩形之周長之至少兩倍。該等凸面中至少一些可與凸面中至少另一者相交，並界定具有一主要部分及自該主要部分延伸之複數個延伸之形狀，且該等複數個延伸可與下接觸表面之區域交叉。至少一橋可自該主要部分延伸，且複數個延伸可自該橋延伸。該主要部分可至少在第一方向伸長，且該等複數個延伸中之至少一些可以在橫斷該第一方向之第二方向伸長。該橋亦可至少在第一方向伸長。至少一些延伸具有至少約為2：1之長寬比。上金屬接觸中之至少一者可安置在該主要部分之頂上。上金屬接觸之至少一些可安置在複數個延伸之至少一些的頂上，且可彼此電連接，並且該等一或多個下金屬觸點之至少部分在該等複數個延伸中之至少一些之間延伸。
一二極體組件可包括根據本發明之上述態樣之一之肖特基二極體，該肖特基二極體具有電連接至該等複數個上金屬接觸之至少一些的一或多個第一導體，以及電連接至一或多個下金屬接觸中的一或多個的一或多個第二導體。該等一或多個第一導體可電連接至所有上金屬接觸，且該等一或多個第二導體可電連接至所有一或多個下金屬接觸。一或多個第二導體可在複數個間隔的連接點處，電連接至該一或多個連續區域之每一者。該等連接點之至少一些可遠離該等凸面安置。該等連接點之至少一些可安置在該等凸面之至少一些之間。該等一或多個第一導體與該等一或多個第二導體可包括互連凸塊。
該二極體組件可包括一基台，其包括一基台基板；一或多個第一基台接觸，其各電連接至一或多個第一導體之一或多個且在該基台基板之前表面處被曝露；以及一或多個第二基台接觸襯墊，其各電連接至一或多個第二導體之一或多個並在該基台基板之前表面處被曝露，同時半導體主體以覆晶佈置安裝至基台基板之前表面，以便於第一基台接觸可連接至上接觸且第二基台接觸可連接至一或多個下接觸。該基台結構可包括一第一末端及一第二末端，其各安置在該基台基板之前表面上，並被組態以提供至該組件之外部連接，同時該第一基台接觸電連接至該第一末端且第二基台接觸電連接至該第二末端。一第一末端及一第二末端可各安置在該基台基板之後表面，且被組態以提供至該組件之外部連接，同時第一基台接觸電連接至該第一末端且第二基台接觸電連接至該第二末端。至少一第一導電通道可延伸通過該基台基板並電連接具有第一末端之基台接觸之每一者，且至少一第二導電通道可延伸通過該基台基板並電連接具有第二末端之第二基台接觸之每一者。第一共同末端及第二共同末端可各安置在該基台基板之前表面上，同時第一共同末端將第一基台接觸電連接至第一導電通道，且第二共同末端將一或多個第二基台接觸電連接至第二導電通道。
根據本發明之再一態樣提供一基台結構。一或多個第一基台接觸各曝露在基台基板之前表面上。第一共同末端安置在基台基板之前表面上，且電連接至每一基台接觸。至少一第一連接通道自基台基板之前表面延伸至基台基板之後表面，並電連接至第一共同末端。一第一另外之末端安置在基台基板之後表面上，且被組態以提供至基台基板之外部連接，並被電連接至第一導電通道。一或多個第二基台接觸襯墊各在基台基板之前表面處曝露。一第二共同末端安置在基台基板之前表面上，且被電連接至一或多個基台接觸。至少一第二導電通道自基台基板之前表面延伸至基台基板之後表面並被電連接至第二共同末端。一第二另外的末端安置在基台基板之後表面上，並被組態以提供至基台結構之外部連接，且被電連接至第二導電通道。
根據本發明之再一態樣提供一肖特基二極體。一半導體主體包括一下半導體層及一形成在一部分下半導體層頂上之上半導體層。下半導體層及上半導體層屬於相同導電型態，同時該下半導體層比該上半導體層更高地摻雜。半導體主體界定一下接觸表面及一自主表面向上伸出之第一凸面。該第一凸面包括該上層之至少一部分，並界定一上接觸表面。該第一凸面包括該上層之至少一部分並界定一上接觸表面。該第一凸面包括一主要部分、自該主要部分延伸之至少一橋及自該主要部分或橋延伸之複數個延伸。該等複數個延伸可與下接觸表面之區域交叉。主要部分及橋至少在第一方向伸長，且該延伸之至少一些在橫斷第一方向之第二方向伸長。該延伸之至少一些具有至少約為2：1之長寬比。一或多個金屬接觸安置在第一凸面之頂上，並形成與第一凸面之上接觸表面的肖特基接觸。一或多個下金屬接觸安置在與其實質上歐姆接觸之下接觸表面上。一或多個下金屬接觸之至少部分在該等複數個延伸的至少一些之間延伸。
根據本發明之此態樣，第一凸面之周長至少為包圍第一凸面之最小理論矩形之周長的兩倍。上半導體層與下半導體層之一或兩者包括一氮化物基半導體、一氮化鎵基半導體及/或GaN。
進一步地根據本發明，形成一具有上文所描述之特徵的肖特基二極體。
當參考以下較佳實施例及附圖之描述考慮時，將進一步瞭解本發明之上述態樣、特徵及優點。
圖1說明一已知橫向導電肖特基二極體100之截面圖。該肖特基二極體包括一通常為一不良熱導體之電絕緣基板102。可在基板102頂上提供一緩衝層104，且一高摻雜半導體層106定位在緩衝層104頂上，或當該緩衝層不存在時，直接定位在基板102頂上。一低摻雜半導體層108安置在該更高摻雜半導體層106之一部分的頂上，且一肖特基金屬接觸110定位在低摻雜半導體層108之頂上並形成與該低摻雜層之一金屬至半導體之接面(junction)。一歐姆金屬接觸安置在高摻雜層106之經曝露部分之頂上。一較厚的結合襯墊金屬層112安置在肖特基金屬接觸110之頂上，且另一結合襯墊金屬層118安置在歐姆金屬接觸116之頂上。一鈍化層114可形成在至少歐姆金屬層及其結合襯墊金屬層與肖特基金屬層及其結合襯墊金屬層之間。
已知肖特基二極體100可經組態為藉由半導體層橫向傳導電流以輸送順向電流。該順向電流自肖特基金屬接觸110垂直傳送通過相對薄之低摻雜層108且然後沿高摻雜層106之水平尺寸橫越至歐姆金屬層116。因此，該順向電流必須傳送經過該高摻雜層106之水平尺寸的相對較長的路徑。該層106亦為在橫斷電流流動方向之方向具有小橫截面區域之相對薄的層。所得路徑長度可為一毫米或更多，而該層厚度為約幾微米。因此，已知肖特基二極體100具有相對高之導通電阻。
圖2A說明如所描繪自肖特基接觸110的中心向外以向著該元件邊緣之每一方向穿過該肖特基二極體之寬度的順向偏壓橫向電位分佈。在低電壓處，如曲線202所示，電位分佈恆定穿過該元件。然而，由於在高摻雜層108中之橫向導電電流增加及在導通電阻中之相關增加（如曲線204及206所示），在不斷增加地更高施加之電壓處，該元件之中心與該元件邊緣之電位差增加。
另外，肖特基接觸110的寬的橫向尺寸導致穿過該元件之電流不均勻分佈，以致於沿該肖特基接觸邊緣，電流密度擁擠。圖2B說明穿過該肖特基接觸寬度之元件電流密度分佈。對於低施加之電壓而言，該電流擁擠並不為人注意（如曲線212所示）。然而，當施加之電壓增加時，在邊緣處之電流密度比在該肖特基接觸中心變得更高，如曲線214所示。對於足夠高之電壓而言，如曲線216所示，在該肖特基接觸邊緣處之增加電流密度變得如此顯著以致於電流擁擠使該元件不合適。
圖3A說明根據本發明之一實施例的橫向導電肖特基二極體的截面圖。該肖特基二極體300包括一基板302，其上生長另外的層。理想地，該基板應具有晶格間距，即在其晶格中之鄰近原子之間的間距，其等於待生長在該基板頂上之半導體材料的晶格間距，以減少在半導體中形成之缺陷（諸如晶格中之位錯）數量。另外，對該基板而言亦非常需要具有至少等於該半導體材料之熱膨脹係數，以便當該基板及半導體材料在半導體層形成後冷卻時，該基板將不只接觸半導體層，藉此壓縮該半導體層並避免了層中裂痕之形成。
通常，基板302為一用於形成橫向導電元件之絕緣或非導電基板。為補償半導體層與基板之間之晶格錯配及熱膨脹係數錯配，可在基板302頂上提供緩衝層104。當其後待生長的半導體材料為氮化物基半導體（諸如（例如）氮化鎵(GaN)或氮化鎵基材料）時，例如，該基板可為結晶藍寶石晶圓、碳化矽晶圓或非摻雜矽晶圓，且緩衝層可包含一或多個氮化物基材料層以提供在該基板之晶格結構與氮化鎵或其它氮化物基半導體層之晶格結構之間的轉換。
如本揭示內容所用之，術語"III－V半導體"指根據化學計量式Ala Inb Gac Nd Ase Pf 之化合物半導體材料，在該化學式中，(a＋b＋c)約為1且(d＋e＋f)亦約為1。術語"氮化物半導體"或"氮化物基半導體"指III－V半導體，其中d為0.5或更大，最一般地約為0.8或更大。較佳地，該等半導體材料為純氮化物半導體，意即其中d約為1.0之氮化物半導體。本文所用之術語"氮化鎵基半導體"指包括鎵之氮化物半導體，且最佳包括作為主要金屬存在之鎵，意即含量0.5且最佳0.8。該等半導體可為p型或n型電導性，其可由習知摻雜物賦予或亦可產生於固有電導性型之特定半導體材料。例如具有缺陷之氮化鎵基半導體通常固有地為n型，甚至當未摻雜時。諸如Si、Ge、S及O之習知電子供體摻雜物可用於賦予n型電導性至氮化物半導體，而p型氮化物半導體可包括諸如Mg及Zn之習知電子受體摻雜物。
可為諸如氮化鎵或氮化鎵基半導體之氮化物基半導體之高摻雜半導體層106接著在緩衝層304頂上形成，或當該緩衝層不存在時，直接在基板302頂上形成。通常使用磊晶成長處理形成該高摻雜層306。當層106為一氮化物基半導體時，可使用反應性濺射處理，其中可自安置在該基板附近之金屬目標移除半導體之金屬組份（諸如鎵、鋁及/或銦），同時目標與基板二者處於包括氮及一種或多種摻雜物之氣體氣氛中。或者，可採用金屬有機物化學氣相澱積(MOCVD)，其中當層106為氮化物基半導體時，基板被曝露於含金屬有機化合物之氣氛以及反應性含氮氣體（諸如氨氣）及含摻雜物氣體中，同時該基板維持在升高之溫度，通常約700－1100℃。氣體化合物分解且在基板302之表面上形成結晶材料之薄膜形式的經摻雜的半導體。接著冷卻該基板及生成之薄膜。作為另一選擇，可使用其它磊晶成長方法，諸如分子束磊晶(MBE)或原子層磊晶。當所得高摻雜層106為氮化物基半導體時，該層較佳為具有至少4E18 cm－ 3 之摻雜濃度的n型。
低摻雜半導體層308，亦可為諸如氮化鎵或氮化鎵基半導體之氮化物基半導體，形成在高摻雜層306頂上，至少在其部分頂上。使用諸如上文所描述之反應性濺射、MOCVD、MBE或原子層磊晶方法，低摻雜層308通常可磊晶成長。當該低摻雜層為氮化物基半導體時，該層較佳為n型且較佳具有在0.75E16與1.4E16 cm－ 3 之間之摻雜濃度。可採用調節摻雜以形成一氮化物基半導體層來以可重複且均勻之方式獲得該低摻雜含量，諸如在在申請於＿＿＿的美國專利申請案第號(Emcore 3.0－084)中所描述，其揭示內容以引用的方式倂入本文中。
通常，在高摻雜層306之整個表面的頂上形成低摻雜層308，接著將低摻雜層308圖案化，且將部分低摻雜層蝕刻掉以曝露更高摻雜層306之區域，並自低摻雜層308部分形成凸面。較佳更高摻雜層306之經曝露區域的上部分亦被蝕刻。可以已知之方式進行該圖案化及蝕刻步驟。
以已知方式在低摻雜層108之凸面頂上形成一肖特基金屬接觸310，且該肖特基金屬接觸310形成與低摻雜層之金屬至半導體的接合。當肖特基金屬層為n型GaN基半導體時，該肖特基金屬層通常包含一鉑(pt)層與一金(Au)層(pt/Au)、一鈀(Pd)層與一金層(Pd/Au)，或一鎳(Ni)層與一金層(Ni/Au)，儘管其它高功函數材料可用於獲得所要之障礙高度。
在高摻雜層306之經曝露部分的頂上形成另一金屬接觸316，且該金屬接觸316形成具有高摻雜層之歐姆接觸。該歐姆金屬接觸316位於至少一些凸面之間。較佳歐姆金屬接觸至少部分圍繞且更佳完全圍繞一些或所有凸面。歐姆接觸通常包含鋁/鈦/鉑/金(Al/Ti/Pt/Au)或鈦/鋁/鉑/金(Ti/Al/Pt/Au)，儘管可使用其它金屬組件。
一更厚結合襯墊金屬層312在肖特基金屬接觸310頂上形成。另一更厚的結合襯墊金屬層318在歐姆金屬接觸316頂上形成。該層318之頂部位於低摻雜層308之底部下以防止低摻雜層318與結合襯墊層318之間的短路。結合襯墊層318及歐姆金屬接觸316亦可與凸面之側壁間隔開。該結合襯墊金屬層通常為一厚的鋁(Al)或金(Au)層。
可使用此項技術中已知之方法形成肖特基層110、歐姆金屬層106及結合襯墊金屬層112、118。
圖3B說明肖特基二極體300之頂視圖。結合襯墊312及下面的肖特基接觸位於垂直凸面的頂部。最佳化每一凸面之大小以獲得穿過該凸面之盡可能恆定的電流密度，藉此使順向工作電壓降至最小。儘管圓形凸面展示為以規則圖案佈置，但是其它幾何形狀及其它圖案佈置亦在本發明之範疇內。另外，儘管圖3B展示完全圍繞每一凸面之結合襯墊318及歐姆金屬接觸316，本發明之範疇亦包括其中歐姆接觸僅安置在一些或所有凸面之間或僅部分圍繞每一凸面的配置。
亦可提供至肖特基接觸及至歐姆接觸的連接（諸如焊錫凸塊）。焊料凸塊320或其它互連形成在凸面的結合襯墊金屬312的每一頂部的頂上。可在結合襯墊金屬318之邊緣處提供額外的互連（諸如焊料凸塊322），結合襯墊金屬318在歐姆接觸頂上或在層318頂上的其它位置。
圖4說明根據本發明另一實施例的基台結構400。該基台結構適於以覆晶佈置安裝肖特基二極體（諸如圖3A及3B所展示之佈置）。基台結構400包括一接觸410，其包括一接觸區域420，在該接觸區域420上經由互連（諸如焊料凸塊320）連接有肖特基接觸頂上的一些或所有結合襯墊金屬312。該接觸410亦包括末端區域404以提供至基台的外部連接。另外的接觸412包括接觸區域422，其上經由另一互連（諸如焊料凸塊322）連接有歐姆接觸頂上的結合襯墊318。又提供末端402用於至基台的外部連接。
肖特基二極體300及基台400的覆晶組件減小肖特基與歐姆接觸的擴展電阻(spreading resistance)，藉此進一步減小該元件中之順電壓降。
儘管圖3B所展示之焊料凸塊322或其它互連位於歐姆區域之邊緣處，本發明亦包括其他佈置。至歐姆接觸之焊料凸塊或其它互連可位於一些凸面之間。或者，互連位於一些凸面之間及該元件邊緣處。從而接著佈置接觸400及420之組態。
圖5說明本發明之一替代性實施例，其中焊料凸塊322或其它互連位於一些凸面之間及歐姆接觸之邊緣處。另外，外部末端位於基台底部而非頂部。
經由連接至基台基板502之頂表面處的接觸區域510的焊料凸塊320或其它互連以連接肖特基接觸。接觸區域510連接至一共同接觸520，其藉由一或多個通道530連接至位於基台基板底部之末端540。焊料凸塊322或其它互連將肖特基二極體之歐姆接觸連接至另外的接觸區域512，該接觸區域512連接至另一共同接觸522。該另一共同接觸522藉由一或多個另外的通道532連接至基板後側之末端542上。提供基台500後側上的末端用於與肖特基二極體絕緣之外部連接。
另外，為防止肖特基接觸與歐姆接觸之間的電弧，一絕緣鈍化層（未圖示）可在肖特基二極體安裝至基板前沉積於其頂上，該基板使肖特基接觸及其互連電絕緣於歐姆接觸及其互連。或者，基台之頂部表面部分可升高以使肖特基接觸與歐姆接觸絕緣。
本發明之覆晶佈置具有增加之優點，即當使用諸如矽、氮化鋁(AIN)或電絕緣金屬之熱傳導基台材料時，基台亦自肖特基二極體傳輸熱量，藉此減輕了在肖特基二極體熱絕緣基板處熱量的累積。
圖6A說明本發明之再一實施例，其展示經最佳化以減小導電路徑之長度以及減小肖特基接觸之邊緣處電流擴展的肖特基二極體600。複數個指形凸面628與一中心凸面626相交或與一橋狀凸面624相交，其依次與中心凸面626相交。一或多個肖特基接觸形成在指形凸面628、橋狀凸面624及中心凸面626頂上。一或多個歐姆接觸632形成在一些或所有指形凸面628之間並減小肖特基接觸與歐姆接觸之間的電流路徑。中心凸面626可充當至外部基台的結合襯墊區域，諸如上文所描述的覆晶組態中。
圖6B說明圖6A所展示之肖特基二極體的沿線B－B截取的橫截面圖。參考圖3A以上文所述之方式，重摻雜層606形成在絕緣基板602的頂上及一視情況之緩衝區域604頂上。另外，低摻雜層608如上文所述形成並以已知之方式蝕刻以形成如圖6A所示之相交的指形凸面628、橋狀凸面624及中心凸面626。肖特基接觸610形成在低摻雜層之一些或所有凸面頂上，且一結合襯墊金屬層612形成在肖特基接觸610的頂上。一或多個歐姆接觸616在低摻雜層606的頂上形成，且結合襯墊金屬618在一或多個歐姆接觸616頂上形成。歐姆接觸616及結合襯墊金屬618以互相交叉之方式安置在一些或所有指形凸面628之間以減小電流路徑長度。肖特基接觸610、歐姆接觸616及結合襯墊金屬618可包含上文參考圖3A之材料。
有利地，指形凸面628之尺寸，諸如周長、長度、寬度及/或長寬比可最佳化用於低摻雜層606之給定的摻雜濃度及厚度減小電流路徑長度以及減小肖特基接觸邊緣處的電流擁擠效應，藉此減小該元件的順向電阻。當如上文所述經最佳化後，長寬比至少約為2：1，但較佳約7：1至約10：1。另外，可最佳化指形區域之周長以進一步最佳化電流路徑長度及電流擴展。組合結構之周長至少為畫在該結構周圍之假想矩形640的兩倍，但經簡單最佳化後較佳為假想周長之約4至10倍。因此，該元件之順向電阻減小。
儘管已參考特定實施例描述本發明，但應瞭解此等實施例僅說明本發明之原理及應用。因此應瞭解在不偏離如隨附申請專利範圍所界定之本發明之精神及範疇下可對說明性實施例進行許多修改，並可設計其它佈置。
100．．．肖特基二級體
102．．．基板
104．．．緩衝層
106．．．高摻雜層/歐姆金屬層
108．．．低摻雜層
110．．．肖特基金屬接觸/肖特基金屬層
112．．．結合襯墊金屬層
114．．．鈍化層
116．．．歐姆金屬接觸/歐姆金屬層
118．．．結合襯墊金屬層
202．．．曲線
204．．．曲線
206．．．曲線
212．．．曲線
214．．．曲線
216．．．曲線
300．．．肖特基二級體
302．．．基板
304．．．緩衝層
306．．．高摻雜層/第一半導體層
308．．．第二半導體/低摻雜層
310．．．金屬接觸
312．．．結合襯墊金屬層/結合襯墊/結合襯墊金屬
316．．．金屬接觸
318．．．結合襯墊/結合襯墊金屬層/低摻雜層/結合襯墊層/結合襯墊金屬
320．．．凸塊
322．．．凸塊
400．．．基台/接觸/基台結構
402．．．末端
404．．．末端區域
410．．．接觸
412．．．接觸
420．．．接觸/接觸區域
422．．．接觸區域
500．．．基台
502．．．基台基板
510．．．接觸區域
512．．．接觸區域
520．．．共同接觸
522．．．共同接觸
530．．．通道
532．．．通道
540．．．末端
542．．．末端
600．．．肖特基二級體
602．．．絕緣基板
604．．．緩衝區域
606．．．摻雜層
608．．．低摻雜層
610．．．肖特基接觸
612．．．結合襯墊金屬層
616．．．歐姆接觸
618．．．結合襯墊金屬
624．．．橋狀凸面
626．．．中心凸面/主要部分
628．．．指形凸面/延伸
632．．．歐姆接觸/區域
640．．．假想矩形
B－B．．．線
圖1為經放大比例尺展示了已知橫向導電肖特基二極體之片斷、圖解截面圖。
圖2A及2B為分別說明作為距離肖特基金屬接觸中心不斷增加之距離之函數的已知橫向導電肖特基二極體之橫向電位分佈及電流密度分佈之間關係的圖表。
圖3A為根據本發明之一實施例之一橫向導電肖特基二極體經放大比例尺的片斷、截面圖，且圖3B為圖3A所展示之肖特基二極體經放大比例尺之片斷頂視圖。
圖4為根據本發明另一實施例之基台結構的經放大比例尺的頂視圖。
圖5為具有本發明再一實施例之以覆晶佈置安裝其上之橫向導電肖特基二極體根據本發明另一實施例的基台結構的經放大比例尺的橫截面圖。
圖6A為根據本發明再一方面之橫向導電肖特基二極體之經放大比例尺的頂視圖，且圖6B為圖6A所展示之元件的片斷橫截面圖。
300．．．肖特基二級體
302．．．基板
304．．．緩衝層
306．．．高摻雜層/第一半導體層
308．．．第二半導體/低摻雜層
310．．．金屬接觸
312．．．結合襯墊金屬層/結合襯墊/結合襯墊金屬
316．．．金屬接觸
318．．．結合襯墊/結合襯墊金屬層/低摻雜層/結合襯墊層/結合襯墊金屬

Claims (18)

  1. 一種肖特基二極體半導體元件，其特徵在於其包含：定義一第一接觸表面之一第一半導體層，複數個凸面，其自該第一接觸表面伸出並藉由該第一接觸表面之至少一部分彼此分離，該等凸面至少部分形成一第二半導體層且各定義一第二接觸表面，該第一半導體層具有與該第二半導體層相同導電型態且比後者更高地摻雜，一或多個第一金屬接觸，其以實質上與該第一接觸表面歐姆接觸之方式安置，其中該等一或多個第一金屬接觸之至少部分在該等凸面之至少一些之間延伸，以及複數個第二金屬接觸，其各以接觸該等凸面之至少部分之該第二接觸表面方式安置，以與其形成一肖特基接觸，其中該等第一金屬接觸係配置於連接一第一共同接觸及該等第二金屬接觸係配置於一第二不同的共同接觸以施加一電壓在該肖特基接觸上。
  2. 如請求項1之肖特基二極體半導體元件，其特徵在於調整每一凸面大小，以使該肖特基二極體半導體元件之順向工作電壓減至最小。
  3. 如請求項1或2之肖特基二極體半導體元件，其特徵在於每一凸面包括該第一半導體層之一部分。
  4. 一種肖特基二極體半導體元件，其特徵在於其包含：定義一第一接觸表面之一第一半導體層， 複數個凸面，其自該第一接觸表面伸出，該等凸面至少部分形成一第二半導體層且各定義一第二接觸表面，該第一半導體層具有與該第二半導體層相同導電型態且比後者更高地摻雜，一或多個第一金屬接觸，其以實質上與該第一接觸表面歐姆接觸之方式安置，其中該等一或多個第一金屬接觸之至少部分在該等凸面之至少一些之間延伸；複數個第二金屬接觸，其各以接觸該等凸面之至少部分之該第二接觸表面方式安置，以與其形成一肖特基接觸，其中該等第一金屬接觸係配置於連接一第一共同接觸及該等第二金屬接觸係配置於一第二不同的共同接觸以施加一電壓在該肖特基接觸上，以及其中該凸面之至少一些與至少一些其它凸面相交並定義一具有一旋繞周長之形狀。
  5. 如請求項4之肖特基二極體半導體元件，其特徵在於該凸面之至少一些與定義一具有一主要部分及自該主要部分延伸之複數個延伸的形狀，該等延伸與該第一接觸表面之區域相交。
  6. 如請求項4之肖特基二極體半導體元件，其特徵在於調整每一凸面大小，以使該肖特基二極體半導體元件之順向工作電壓減至最小。
  7. 如請求項4之肖特基二極體半導體元件，其特徵在於每一凸面包括該第一半導體層之一部分。
  8. 如請求項4之肖特基二極體半導體元件，其特徵在於一或多 個第一及第二導體係分別電性連接至一或多個第一金屬及第二金屬接觸。
  9. 如請求項8之肖特基二極體半導體元件，其特徵在於該等一或多個第一及第二導體包含互連凸塊。
  10. 如請求項5之肖特基二極體半導體元件，其特徵在於該主要部分至少在一第一方向伸長，且該等延伸之至少一些在橫斷該第一方向之一第二方向伸長。
  11. 如請求項1或2之肖特基二極體半導體元件，其特徵在於一或多個第一及第二導體係分別電性連接至一或多個第一金屬及第二金屬接觸。
  12. 如請求項11之肖特基二極體半導體元件，其特徵在於該等一或多個第一及第二導體包含互連凸塊。
  13. 一種具有根據請求項1或2之肖特基二極體半導體元件與一適於安裝該肖特基二極體半導體元件之基台結構組成的覆晶組件。
  14. 如請求項13之覆晶組件，其特徵在於其包括：一基台基板，其具有一其上安裝有該肖特基二極體半導體元件之前表面，一或多個第一基台接觸，其在該基台表面之該前表面處被曝露，並分別被電連接至一或多個第一金屬接觸，一或多個第二基台接觸，其在該基台表面之該前表面處被曝露，並分別被電連接至一或多個第二金屬接觸。
  15. 一種形成一肖特基二極體半導體元件之方法，其特徵在於其包含以下步驟： 提供一半導體主體，其包括一第一半導體層及一第二半導體層，二者屬於相同導電型態，該第一者比該第二者更高地摻雜，圖案化並蝕刻該半導體主體之一或多個區域以界定複數個凸面，該等複數個凸面自一第一接觸表面伸出，並藉由該第一接觸表面之至少一部分彼此分離，該等凸面至少部分形成該第二半導體層且各定義一第二接觸表面，形成一或多個第一金屬接觸，其以實質上與該第一接觸表面歐姆接觸之方式安置，其中該等一或多個第一金屬接觸之至少部分在該等凸面之至少一些之間延伸，及形成複數個第二金屬接觸，其各以接觸於該等凸面之至少一些之該第二接觸表面方式安置，以便於與其形成一肖特基接觸，其中該等第一金屬接觸係配置於連接一第一共同接觸及該等第二金屬接觸係配置於一第二不同的共同接觸以施加一電壓在該肖特基接觸上。
  16. 如請求項15之方法，其特徵在於其包含一調整每一凸面尺寸以使該肖特基二極體半導體元件之順向工作電壓減至最小之步驟。
  17. 一種覆晶組件，其該覆晶組件具有根據請求項4至10中任一項之肖特基二極體半導體元件與適於安裝該肖特基二極體半導體元件之一基台基板。
  18. 如請求項17之覆晶組件，其特徵在於其包括： 該基台基板，其具有一其上安裝有該肖特基二極體半導體元件之前表面，一或多個第一基台接觸，其在該基台表面之該前表面處被曝露，並分別被電連接至一或多個第一金屬接觸，一或多個第二基台接觸，其在該基台表面之該前表面處被曝露，並分別被電連接至一或多個第二金屬接觸。
TW094104495A 2004-02-17 2005-02-16 具複數個凸面之橫向導電肖特基二極體 TWI411008B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US10/780,363 US7084475B2 (en) 2004-02-17 2004-02-17 Lateral conduction Schottky diode with plural mesas

Publications (2)

Publication Number Publication Date
TW200601396A TW200601396A (en) 2006-01-01
TWI411008B true TWI411008B (zh) 2013-10-01

Family

ID=34701448

Family Applications (2)

Application Number Title Priority Date Filing Date
TW094104495A TWI411008B (zh) 2004-02-17 2005-02-16 具複數個凸面之橫向導電肖特基二極體
TW101100217A TWI493597B (zh) 2004-02-17 2005-02-16 具複數個凸面之橫向導電肖特基二極體

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW101100217A TWI493597B (zh) 2004-02-17 2005-02-16 具複數個凸面之橫向導電肖特基二極體

Country Status (8)

Country Link
US (1) US7084475B2 (zh)
EP (1) EP1564815B1 (zh)
JP (1) JP5150803B2 (zh)
CN (1) CN100517763C (zh)
AT (1) ATE392717T1 (zh)
DE (1) DE602005006025T2 (zh)
FR (1) FR2870046B1 (zh)
TW (2) TWI411008B (zh)

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7417266B1 (en) 2004-06-10 2008-08-26 Qspeed Semiconductor Inc. MOSFET having a JFET embedded as a body diode
US7436039B2 (en) * 2005-01-06 2008-10-14 Velox Semiconductor Corporation Gallium nitride semiconductor device
US20060151868A1 (en) * 2005-01-10 2006-07-13 Zhu Tinggang Package for gallium nitride semiconductor devices
CN100385686C (zh) * 2005-08-30 2008-04-30 浙江大学 一种多晶锗硅肖特基二极管及其制备方法
US8026568B2 (en) * 2005-11-15 2011-09-27 Velox Semiconductor Corporation Second Schottky contact metal layer to improve GaN Schottky diode performance
US7915643B2 (en) * 2007-09-17 2011-03-29 Transphorm Inc. Enhancement mode gallium nitride power devices
US8519438B2 (en) 2008-04-23 2013-08-27 Transphorm Inc. Enhancement mode III-N HEMTs
US8289065B2 (en) 2008-09-23 2012-10-16 Transphorm Inc. Inductive load power switching circuits
US7898004B2 (en) 2008-12-10 2011-03-01 Transphorm Inc. Semiconductor heterostructure diodes
US8390091B2 (en) 2009-02-03 2013-03-05 Freescale Semiconductor, Inc. Semiconductor structure, an integrated circuit including a semiconductor structure and a method for manufacturing a semiconductor structure
US8013414B2 (en) * 2009-02-18 2011-09-06 Alpha & Omega Semiconductor, Inc. Gallium nitride semiconductor device with improved forward conduction
US8742459B2 (en) 2009-05-14 2014-06-03 Transphorm Inc. High voltage III-nitride semiconductor devices
TW201103150A (en) * 2009-07-10 2011-01-16 Tekcore Co Ltd Group III-nitride semiconductor Schottky diode and its fabrication method
US8390000B2 (en) 2009-08-28 2013-03-05 Transphorm Inc. Semiconductor devices with field plates
KR101051578B1 (ko) * 2009-09-08 2011-07-22 삼성전기주식회사 반도체 소자 및 그 제조 방법
US8372738B2 (en) * 2009-10-30 2013-02-12 Alpha & Omega Semiconductor, Inc. Method for manufacturing a gallium nitride based semiconductor device with improved termination scheme
US8389977B2 (en) 2009-12-10 2013-03-05 Transphorm Inc. Reverse side engineered III-nitride devices
JP5665361B2 (ja) * 2010-05-12 2015-02-04 三菱電機株式会社 炭化珪素半導体装置およびその製造方法
KR101193357B1 (ko) * 2010-12-09 2012-10-19 삼성전기주식회사 질화물계 반도체 소자 및 그 제조 방법
US8742460B2 (en) 2010-12-15 2014-06-03 Transphorm Inc. Transistors with isolation regions
US8643062B2 (en) 2011-02-02 2014-02-04 Transphorm Inc. III-N device structures and methods
US8772842B2 (en) 2011-03-04 2014-07-08 Transphorm, Inc. Semiconductor diodes with low reverse bias currents
US8716141B2 (en) 2011-03-04 2014-05-06 Transphorm Inc. Electrode configurations for semiconductor devices
US8901604B2 (en) 2011-09-06 2014-12-02 Transphorm Inc. Semiconductor devices with guard rings
US9257547B2 (en) 2011-09-13 2016-02-09 Transphorm Inc. III-N device structures having a non-insulating substrate
US8598937B2 (en) 2011-10-07 2013-12-03 Transphorm Inc. High power semiconductor electronic components with increased reliability
US8633094B2 (en) 2011-12-01 2014-01-21 Power Integrations, Inc. GaN high voltage HFET with passivation plus gate dielectric multilayer structure
US8940620B2 (en) 2011-12-15 2015-01-27 Power Integrations, Inc. Composite wafer for fabrication of semiconductor devices
US9165766B2 (en) 2012-02-03 2015-10-20 Transphorm Inc. Buffer layer structures suited for III-nitride devices with foreign substrates
US8872235B2 (en) 2012-02-23 2014-10-28 Infineon Technologies Austria Ag Integrated Schottky diode for HEMTs
WO2013155108A1 (en) 2012-04-09 2013-10-17 Transphorm Inc. N-polar iii-nitride transistors
US9184275B2 (en) 2012-06-27 2015-11-10 Transphorm Inc. Semiconductor devices with integrated hole collectors
JP5995234B2 (ja) * 2012-08-14 2016-09-21 株式会社レーザーシステム ダイオード、電力伝送システムおよび電源線用無線接続コネクタ
CN105164811B (zh) 2013-02-15 2018-08-31 创世舫电子有限公司 半导体器件的电极及其形成方法
US8928037B2 (en) 2013-02-28 2015-01-06 Power Integrations, Inc. Heterostructure power transistor with AlSiN passivation layer
US9087718B2 (en) 2013-03-13 2015-07-21 Transphorm Inc. Enhancement-mode III-nitride devices
US9245993B2 (en) 2013-03-15 2016-01-26 Transphorm Inc. Carbon doping semiconductor devices
WO2015009514A1 (en) 2013-07-19 2015-01-22 Transphorm Inc. Iii-nitride transistor including a p-type depleting layer
KR20150014641A (ko) * 2013-07-30 2015-02-09 서울반도체 주식회사 질화갈륨계 다이오드 및 그 제조 방법
CN103400864B (zh) * 2013-07-31 2016-12-28 中国电子科技集团公司第十三研究所 基于极化掺杂的GaN横向肖特基二极管
US9318593B2 (en) 2014-07-21 2016-04-19 Transphorm Inc. Forming enhancement mode III-nitride devices
US9536967B2 (en) 2014-12-16 2017-01-03 Transphorm Inc. Recessed ohmic contacts in a III-N device
US9536966B2 (en) 2014-12-16 2017-01-03 Transphorm Inc. Gate structures for III-N devices
WO2017123999A1 (en) 2016-01-15 2017-07-20 Transphorm Inc. Enhancement mode iii-nitride devices having an al(1-x)sixo gate insulator
TWI762486B (zh) 2016-05-31 2022-05-01 美商創世舫科技有限公司 包含漸變空乏層的三族氮化物裝置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6624444B1 (en) * 2002-03-28 2003-09-23 Intel Corporation Electrical-optical package with capacitor DC shunts and associated methods
US6682968B2 (en) * 2000-07-27 2004-01-27 Sanyo Electric Co., Ltd. Manufacturing method of Schottky barrier diode

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL167277C (nl) 1970-08-29 1981-11-16 Philips Nv Halfgeleiderinrichting met een plaatvorming half- geleiderlichaam met over althans een deel van de dikte van het halfgeleiderlichaam afgeschuinde randen, dat is voorzien van een metalen elektrode die een gelijkrichtende overgang vormt met het halfgeleider- lichaam en werkwijze ter vervaardiging van de halfgeleiderinrichting.
US4250520A (en) * 1979-03-14 1981-02-10 Rca Corporation Flip chip mounted diode
GB2137412B (en) 1983-03-15 1987-03-04 Standard Telephones Cables Ltd Semiconductor device
JPS6022357A (ja) * 1983-07-18 1985-02-04 Sumitomo Electric Ind Ltd レベルシフト用シヨツトキダイオ−ド
JPH0332062A (ja) * 1989-06-29 1991-02-12 Sharp Corp 電極構造およびその電極構造を用いた半導体素子
CA2120610C (en) 1992-08-07 1999-03-02 Hideaki Imai Nitride based semiconductor device and manufacture thereof
EP0622858B2 (en) 1993-04-28 2004-09-29 Nichia Corporation Gallium nitride-based III-V group compound semiconductor device and method of producing the same
JPH08186083A (ja) * 1994-12-28 1996-07-16 Hitachi Ltd 金属膜の形成方法
US6608327B1 (en) 1998-02-27 2003-08-19 North Carolina State University Gallium nitride semiconductor structure including laterally offset patterned layers
US6331450B1 (en) 1998-12-22 2001-12-18 Toyoda Gosei Co., Ltd. Method of manufacturing semiconductor device using group III nitride compound
WO2000067330A1 (fr) * 1999-04-30 2000-11-09 Rohm Co., Ltd. Dispositif a semi-conducteur dote de transistors bipolaires
JP4412827B2 (ja) 1999-08-20 2010-02-10 シャープ株式会社 窒化物半導体厚膜基板
US6184570B1 (en) 1999-10-28 2001-02-06 Ericsson Inc. Integrated circuit dies including thermal stress reducing grooves and microelectronic packages utilizing the same
US6380108B1 (en) 1999-12-21 2002-04-30 North Carolina State University Pendeoepitaxial methods of fabricating gallium nitride semiconductor layers on weak posts, and gallium nitride semiconductor structures fabricated thereby
US6573537B1 (en) 1999-12-22 2003-06-03 Lumileds Lighting, U.S., Llc Highly reflective ohmic contacts to III-nitride flip-chip LEDs
US6586781B2 (en) 2000-02-04 2003-07-01 Cree Lighting Company Group III nitride based FETs and HEMTs with reduced trapping and method for producing the same
KR100348269B1 (ko) 2000-03-22 2002-08-09 엘지전자 주식회사 루데니움 산화물을 이용한 쇼트키 콘택 방법
US6686616B1 (en) * 2000-05-10 2004-02-03 Cree, Inc. Silicon carbide metal-semiconductor field effect transistors
US6344665B1 (en) 2000-06-23 2002-02-05 Arima Optoelectronics Corp. Electrode structure of compound semiconductor device
JP2003069048A (ja) * 2001-08-30 2003-03-07 Sanyo Electric Co Ltd ショットキーバリアダイオードおよびその製造方法
JP2003101036A (ja) * 2001-09-25 2003-04-04 Sanyo Electric Co Ltd ショットキーバリアダイオードおよびその製造方法
JP2002305309A (ja) 2001-02-01 2002-10-18 Hitachi Ltd 半導体装置およびその製造方法
US6437374B1 (en) 2001-05-07 2002-08-20 Xerox Corporation Semiconductor device and method of forming a semiconductor device
TW492202B (en) 2001-06-05 2002-06-21 South Epitaxy Corp Structure of III-V light emitting diode (LED) arranged in flip chip configuration having structure for preventing electrostatic discharge
JP2003023175A (ja) * 2001-07-10 2003-01-24 Pawdec:Kk Ｍｓｍ型半導体受光素子
US20030015708A1 (en) 2001-07-23 2003-01-23 Primit Parikh Gallium nitride based diodes with low forward voltage and low reverse current operation
US6524900B2 (en) 2001-07-25 2003-02-25 Abb Research, Ltd Method concerning a junction barrier Schottky diode, such a diode and use thereof
US20030034293A1 (en) * 2001-08-16 2003-02-20 Pti Advanced Filtration, Inc. Method of treating filtration media to prevent lateral flow, blistering and de-lamination
JP4064085B2 (ja) 2001-10-18 2008-03-19 三菱電機株式会社 半導体装置及びその製造方法
KR200283621Y1 (ko) * 2002-03-18 2002-07-27 (주)에스와이하이테크 음성도서유닛
US7795707B2 (en) * 2002-04-30 2010-09-14 Cree, Inc. High voltage switching devices and process for forming same
US7323402B2 (en) * 2002-07-11 2008-01-29 International Rectifier Corporation Trench Schottky barrier diode with differential oxide thickness

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6682968B2 (en) * 2000-07-27 2004-01-27 Sanyo Electric Co., Ltd. Manufacturing method of Schottky barrier diode
US6624444B1 (en) * 2002-03-28 2003-09-23 Intel Corporation Electrical-optical package with capacitor DC shunts and associated methods

Also Published As

Publication number Publication date
US20050179104A1 (en) 2005-08-18
FR2870046B1 (fr) 2008-01-18
TW201230143A (en) 2012-07-16
FR2870046A1 (fr) 2005-11-11
CN100517763C (zh) 2009-07-22
EP1564815B1 (en) 2008-04-16
JP5150803B2 (ja) 2013-02-27
ATE392717T1 (de) 2008-05-15
EP1564815A1 (en) 2005-08-17
DE602005006025D1 (de) 2008-05-29
CN1658402A (zh) 2005-08-24
TW200601396A (en) 2006-01-01
DE602005006025T2 (de) 2009-05-07
TWI493597B (zh) 2015-07-21
US7084475B2 (en) 2006-08-01
JP2005236288A (ja) 2005-09-02

Similar Documents

Publication Publication Date Title
TWI411008B (zh) 具複數個凸面之橫向導電肖特基二極體
US10573762B2 (en) Vertical gallium nitride Schottky diode
US8253216B2 (en) Gallium nitride semiconductor device with improved forward conduction
US8927402B2 (en) Method for forming termination structure for gallium nitride Schottky diode
US8629525B2 (en) Second contact schottky metal layer to improve GaN schottky diode performance
CN104541373B (zh) 用于使用工程化衬底的氮化镓电子器件的方法和系统
EP2469581A1 (en) Semiconductor element and production method thereof
US20100301351A1 (en) High voltage switching devices and process for forming same
JP2012195618A (ja) 窒化ガリウム半導体素子
JP2007305954A (ja) 電界効果トランジスタ及びその装置
CN107534060A (zh) 具有大接合焊盘和减小接触电阻的GaN基肖特基二极管
US20230030874A1 (en) Semiconductor element, method for manufacturing semiconductor element, semiconductor device, and method for manufacturing semiconductor device
US20230326993A1 (en) Manufacturing method for semiconductor element, semiconductor element, and semiconductor device

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees