JPH0332062A - 電極構造およびその電極構造を用いた半導体素子 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〈産業上の利用分野〉 本発明は、半導体素子における高融点金属を材料とした
電極の構造およびその電極構造を用いた半導体素子に関
する。

〈従来の技術〉 集積回路（ＩＣ）の基本デバイスとしてはシリコンＭＯ
８電界効果トランジスタ（Ｓｔ　　ＭＯＳＦＥＴ）がよ
く知られているが、最近ではガリウム・ひ素金属−半導
体型電界効果トランジスタ（Ｇ　ａＡ　ｓＭＥＳＦＥＴ
）も材料そのものの物性的特性の優位性から注目されて
いる。従来より、Ｓｉ　　ＭＯＳＦＥＴとＧａＡｓ　　
ＭＥＳＦＥＴとには、ともに、製造工程においてソース
、ドレインとゲート間の直列抵抗を低下して、特性向上
を図るために、自己整合型（セルファライン）プロセス
が採用されている。このセルファラインプロセスをＧａ
ＡｓＭＥＳＦＥＴを例にあげ、基本的な流れを第５図に
示す。

（ａ）まず、最初にＭＥＳＦＥＴのチャネル層を形成す
るために、フォトレジスト２８をマスクとしてイオン注
入機によりＧａＡｓ基板２７内にＳｔ４イオン注入を行
う。そして、これを８００〜９００℃で熱処理（アニー
ルという）することにより、注入されたＳトイオンがＧ
ａＡｓ基板２７内で活性化し、ｎ型のチャネル層２９が
形成される。

（ｂ）その後、チャネル層２９上にショットキ接合ゲー
ト電極３０を形成する。

（ｃ）このゲート電極３０およびフォトレジスト３１を
マスクとして、Ｓビを再び注入する。このイオン注入は
前回のＳｔ“イオンの注入よりもＳｉ＋の注入量を増や
し、加速電圧を高める。もう−度アニールを行い活性化
を行うと、ｎ′″層３２が形成できる。

（ｄ）このｎ′″層３層上２上−ス、ドレイン電極とし
てオーミック電極３３．３４を形成して、セルファライ
ンＭＥＳＦＥＴが完成する。

このｎ“１！１３２はゲート電極下のｎ型のチャネル層
２９に比べて非常に低抵抗であり、ゲート電極３０のす
ぐ近くまで自己整合的に形成できるため、ソース、ドレ
インとゲート間の抵抗を低くすることができ、相互コン
ダクタンス（ｇｍ）やスイッチング速度の向上等ＧａＡ
ｓＭＥＳＦＥＴの特性改善に非常に有効なプロセスであ
る。このセルファラインプロセスはＭＥＳＦＥＴのみな
らず、ダイオード等ショットキ接合電極を持つその他の
半導体素子にも適用可能である。

ところで、セルファラインプロセスを行うには、ｎ４層
３２の活性化のために８００〜９００℃のアニールに耐
えうるゲート電極３０の材料が必要である。またアニー
ル時にＧａＡｓ基板と電極との熱膨張率の差に起因する
大きな応力が発生すると、電極の剥がれなどの機械的悪
影響が生じ、また、ＭＥＳＦＥＴ特性のＧａＡｓ基板方
位依存性、しきい電圧が負の方向にシフトする短チヤネ
ル効果等の電気的悪影響が生じる。これらの制約条件に
対して、従来よりタングステン（Ｗ）、モリブデン（Ｍ
ｏ）、タンタル（Ｔａ）等の高融点金属材料およびそれ
らの窒化物（ナイトライド）、Ｓｉ化物（シリサイド）
が適用されている。特にタングステン・ナイトライド（
ＷＮ）、タングステン・シリサイド（ＷＳｉ）等は耐熱
性に優れ、低応力性（熱膨張率の差に起因する応力の小
さいこと）、更にショットキ障壁が高い材料ということ
で良く用いられている。

〈発明が解決しようとする課題〉 ＷＮ、ＷＳｉ等はＧａＡｓＭＥＳＦＥＴのゲート電極の
ように１〜０４５ミクロン（μｌｌ１）Ｘ（数十μｆｆ
１）程度であれば、熱膨張率の差に起因する応力による
悪影響はその低応力性のため少ないが、半導体装置の静
電気除去などに用いられる大容量のショットキ接合ダイ
オードで使用される数百μｍ角程度の大面積電極になる
と、アニール時の熱応力を吸収できなくなり、剥がれる
などの現象が現れ、電極形成ができなかった。

本発明の目的は上述の課題を解決し、高融点金属により
大面積の電極を形成する際、高温処理によっても剥がれ
ることなく電極形成できるｉｉｓ構造とその電極構造を
用いた低直列抵抗のショットキ接合ダイオードを提供す
ることである。

〈課題を解決するための手段〉 本発明は、高融点金属によるショットキ接合電極を格子
状構造にして電極面積に対して周囲長を増大させて半導
体基板と電極との間の応力を分散させることにより、半
導体基板と、大面積のシちットキ接合電極との間に発生
する応力を緩和して、当該シロットキ接合電極の機械的
な剥がれや半導体素子の電気的特性の変化を軽減するよ
うにしたことを特徴としている。

また、本発明は、当該電極構造に自己整合型プロセスを
適用することによって格子間隙にオーミック接合電極を
設けることにより、ショットキ接合ダイオード、とくに
大容量ダイオードの低直列抵抗化が可能となるようにし
たことを特徴としている。

〈作用〉 本発明の電極構造においては、半導体基板上の高融点金
属によるショットキ接合電極が格子状になっている。し
たがって、半導体基板とショットキ接合電極の間に発生
する応力が分散して緩和され、応力による当該ショット
キ接合電極の機械的な剥がれや半導体素子の電気的特性
の変化が軽減される。

また、本発明のショットキ接合ダイオードは、当該シロ
ットキ接合電極の格子間隙部に自己整合型プロセスを適
用してオーミック電極を形成している。したがって、自
己整合型プロセスによって位置ズレがなくて、高抵抗の
部分がないことに加えて、両電極間の距離が短かくなり
、ショットキ接合ダイオード、特にシヨツトキ接合電極
の大きな大容量シヨツトキ接合ダイオードの直列抵抗を
低くすることができ、ダイオードのスイッチング速度を
十分に高めることが可能となる。

〈実施例〉 第１図は本発明（１）の一実施例であるショットキ接合
電極の構造ｌの平面図である。電極金属には、スパッタ
装置により形成した下層をＷＮ１上層をＷとした２層構
造の金属（Ｗ／ＷＮ）を採用した。この電極の寸法は、
外辺の一辺が２００μ象で、格子状電極２の幅および間
隙３の寸法は、それぞれ２０μｍ幅、２０μ惜角である
。ただし外周の電極２の幅は、１０μｍ幅となっている
。半導体基板はＧａＡｓ基板を用いた。

本発明の有効性を確認するために、比較例として本発明
による電極とほぼ等しい面積を持つ従来電極構造として
一辺が１７０μ国の正方形電極も形成した。パターンニ
ングは反応性イオンエツチング装置（ＲＩ　Ｅ）により
行った。これらの電極に対し９００℃の熱処理を行った
結果、従来の電極では、熱膨張の差により、電極が基板
から剥がれたのに対し、本発明による電極では全く剥が
れはなかった。剥がれの有無に関しては電極金属の幅が
重要であり、電極金属の形成条件にもよるが、概ね電極
金属の幅が８０μｆｆｉ程度以下では剥がれなかった。

なお、外周の電極の幅は１０μｍと狭まくして、中央の
幅は２０μ讃としたのは、外周は熱膨張の差により最も
大きく変位して剥がれやすいからである。幅を狭まくす
ることにより、幅方向の相対変位が小さくなる。

第２図は本発明の電極構造を用いた大容量ショットキ接
合ダイオード４の一実施例である。製作プロセスは第５
図と同様、まずｎ層Ｓ＋“イオン注入の後、８５０℃１
５分の熱処理を行い、０層５を形成した。スパッタ装置
によりＷＮ、Ｗを積層し、ＲＩＥにより本発明の格子状
のショットキ接合電極６を形成した後、この電極金属を
マスクとして、−層Ｓｉ′″イオン注入を這択的に行い
（選択イオン注入）、自己整合的にｎ′″層７を再び熱
処理を行うことにより形成した。作製条件については後
述するが、その後ショットキ接合電極６の周りにオーミ
ック電極８を形成すると共に、シヨツトキ接合電極６パ
ツド金属電極９を形成した。この実施例では、ｎ４層７
は自己整合的に形成されているので、位置ズレによる高
抵抗の部分がなく、ショットキ接合電極６とオーミック
電極８との間の直列抵抗は低くなっている。

第３図は本発明（２）の構造の低直列抵抗ダイオードｌ
Ｏの一実施例を示す図である。ｎ層１１をＳｔ″″選択
イオン注入して８００℃１５分の熱処理により形成し、
本発明（１）による格子状シヨツトキ接合電極６２を作
製した後、Ｓｔ＋選択イオン注入および熱処理によって
ｎ“層１３を形成した。次に、シリコン窒化膜、シリコ
ン酸化膜等を堆積した後、当該ショットキ接合電極格子
の間隙部１４にプラズマドライエツチング等の化学的エ
ツチングにより開口を設けた。このショットキ接合電極
上に金ゲルマニウム合金を蒸着し４００℃３分の熱処理
によってこの開口部にオーミック電極１５を形成した。

最後にチタン・白金・金合金を蒸着してパッド電極１６
を形成した。第２図のショットキ接合ダイオード４では
オーミック電極８がショットキ接合電極６の外側に配置
しているに対し、本発明では格子の間隙部１４に形成さ
れている。第２図のショットキ接合ダイオード４でもｎ
４層は自己整合的に形成されているので、ショットキ接
合電極とオーミック電極間の直列抵抗は下げられている
が、ショットキ接合電極６の中央部からオーミック電極
８までは周辺部からに比べ距離が長くなり、ダイオード
の直列抵抗を有効に下げることのできる構造にはなって
いない。これに対して、本発明（２）では、格子状のシ
ョットキ接合電極１２とその格子の間隙部に設けられた
オーミック電極１５との間の距離が短かいため、ダイオ
ードの直列抵抗が極めて、低くくなっている。

第４図は、第３図上の一点鎖線Ａ−Ｈに沿った断面図で
ある。この図より明らかなように、格子の間隙部１４に
オーミック接合部２６を配置することによりオーミック
電極１５とショットキ接合電極１２の距離を短くするこ
とができるが、さらに、ｎ”　ＦＪｌ　３をも自己整合
的にショットキ接合電極１２に近づけた構造としている
ために、直列抵抗を極めて下げることができ、実験では
第２図のダイオード４に比べ、約１１５の抵抗値が得ら
れた。なお、１８はＧａＡｓ基板、１１はチャネル層、
２２．２５は絶縁膜である。

以上の場合ショットキ接合電極材料には一実施例として
Ｗ／ＷＮを用いたが、ＷＳｉやその他の高融点金属材料
を用いた場合や、当該電極構造を電極幅がｌ〜数μ曽の
小面積電極の半導体素子に適用した場合にも、本発明の
範囲からはずれないことは明らかである。

〈発明の効果〉 以上のように、本発明によれば、シコットキ接合電極を
格子状に形成しているので、高融点金属によって大面積
の電極を形成した場合にも熱処理時の半導体基板と電極
との間の熱膨張率差に起因する応力を低減でき、機械的
剥がれおよび電気的特性の変化を抑えることができる。

また、本発明によれば、上記シ３ットキ接合電極の格子
の間隙部に自己整合形プロセスによって、オーミック電
極を形成したので、位置ズレがなくて、高抵抗の部分を
生じないことに加えて、両電極間の距離が短かくなり、
スイッチング速度の大きい低直列抵抗のシリットキ接合
ダイオードを実現することができる。

【図面の簡単な説明】

第１図は本発明の一実施例である高融点金属製ショット
キ接合電極の平面図、第２図は当該電極構造を用いたシ
タットキ接合ダイオードの一実施例の平面図、第３図は
本発明の一実施例であるシちットキ接合ダイオードの平
面図、第４図は当該ショットキ接合ダイオードの第３図
の一点鎖線Ａ−Ｈに沿った断面図、第５図はＧａＡｇＭ
ＥＳＦＥＴを例とした自己整合プロセスの説明断面図で
ある。 ２．６．１２・・・シタットキ接合電極、８．１５・・
・オーミック電極、 １８　、２７　＝−ＧａＡｓ基板、 ２２．２５・・・絶縁膜、 １４・・・格子間隙部開口、 ２６・・・オーミック接触部。 特 許 出 願人 シャープ株式会社 代 理 人

Claims (2)

【特許請求の範囲】
1. （１）半導体基板上に形成される高融点金属製ショット
   キ接合電極の電極構造であって、 上記ショットキ接合電極は格子状に形成されていること
   を特徴とする電極構造。
2. （２）請求項１に記載の電極構造を用い、上記ショット
   キ接合電極の格子の間隙部に自己整合型プロセスを用い
   てオーミック接合電極を形成したことを特徴とするショ
   ットキ接合ダイオード。