FR2607324A1 - Transistor a grille isolee avec diode verticale integree et procede de fabrication - Google Patents
Transistor a grille isolee avec diode verticale integree et procede de fabrication Download PDFInfo
- Publication number
- FR2607324A1 FR2607324A1 FR8716237A FR8716237A FR2607324A1 FR 2607324 A1 FR2607324 A1 FR 2607324A1 FR 8716237 A FR8716237 A FR 8716237A FR 8716237 A FR8716237 A FR 8716237A FR 2607324 A1 FR2607324 A1 FR 2607324A1
- Authority
- FR
- France
- Prior art keywords
- region
- insulated gate
- layer
- regions
- anode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 238000000034 method Methods 0.000 title description 4
- 239000000758 substrate Substances 0.000 claims abstract description 46
- 239000004065 semiconductor Substances 0.000 claims abstract description 34
- 230000010287 polarization Effects 0.000 claims abstract description 14
- 239000000969 carrier Substances 0.000 claims description 24
- 230000000694 effects Effects 0.000 claims description 11
- 238000009413 insulation Methods 0.000 claims description 8
- 238000002955 isolation Methods 0.000 claims description 4
- 238000005516 engineering process Methods 0.000 abstract description 2
- 108091006146 Channels Proteins 0.000 description 11
- 238000002347 injection Methods 0.000 description 9
- 239000007924 injection Substances 0.000 description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 238000002513 implantation Methods 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 238000005513 bias potential Methods 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 4
- 230000006872 improvement Effects 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 239000000463 material Substances 0.000 description 3
- 238000001465 metallisation Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 238000006731 degradation reaction Methods 0.000 description 2
- 230000000593 degrading effect Effects 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- 230000001052 transient effect Effects 0.000 description 2
- 238000001771 vacuum deposition Methods 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 239000011449 brick Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000010348 incorporation Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 238000001223 reverse osmosis Methods 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0692—Surface layout
- H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thyristors (AREA)
- Bipolar Transistors (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
L'INVENTION CONCERNE LA TECHNOLOGIE DES DISPOSITIFS A SEMICONDUCTEURS. UN TRANSISTOR A GRILLE ISOLEE DE TYPE LATERAL COMPORTE UNE ANODE A DEUX FONCTIONS 46 ET IL UTILISE DES REGIONS D'ANODE ET DE CATHODE 30, 40 DE CONFIGURATION SPECIALE POUR FAVORISER LA CIRCULATION D'UN COURANT LATERAL. UNE DIODE VERTICALE EST FORMEE ENTRE L'ANODE ET UNE CATHODE DE SUBSTRAT 20 DU DISPOSITIF. DANS DES CONDITIONS DE POLARISATION EN DIRECT, LE DISPOSITIF PRESENTE UNE CONDUCTION COMMANDEE PAR GRILLE ISOLEE 60, TANDIS QUE DANS DES CONDITIONS DE POLARISATION EN INVERSE, IL PRESENTE UNE CONDUCTION ENTRE LA CATHODE DE SUBSTRAT 20 ET L'ANODE 30 DE LA DIODE VERTICALE. APPLICATIONS AUX TRANSISTORS DE PUISSANCE.
Description
La présente invention concerne les transistors à
grille isolée et leurs procédés de fabrication.
Il a été proposé de réaliser un transistor à
grille isolée de type latéral présentant une meilleure con-
ductivité, par l'ajout d'une anode divisée ou à double con-
ductivité, de façon à établir un chemin de courant corres-
pondant à une diode latérale entre la cathode et l'anode.
Les figures 1 et 2 de la présente demande montrent deux for-
mes possibles de ces dispositifs. Les efforts consentis jus-
qu'à présent pour établir un tel courant de diode latérale ont été infructueux, dans la mesure o la circulation du courant latéral n'a été établie qu'au prix d'une dégradation
des performances du dispositif.
La figure i montre un exemple d'un tel transistor à grille isolée à double anode proposé précédemment, dans
lequel l'anode classique a été remplacée par une anode com-
prenant des régions d'émetteur de types de conductivité al-
ternés, illustrées sous la forme de régions ayant des con-
ductivité de type P et de type N. On a suggéré qu'il était possible d'établir un courant de diode latérale de la région de base P+ vers la région d'anode N+. Une couche de métal est placée sur les deux régions d'émetteur N+ et P+, et en
contact électrique ohmique avec celles-ci, pour faire fonc-
tion d'électrode d'anode, et également pour court-circuiter
mutuellement les régions d'émetteur afin d'empêcher une ac-
tion de diode entre elles. On a cependant trouvé que cette
structure particulière ne convenait pas pour produire l'ac-
tion de diode latérale proposée, sans dégrader également le
fonctionnement du transistor à grille isolée. Plus précisé-
ment,la partie N+ de l'anode fonctionne à la manière d'un collecteur et collecte une quantité suffisante du courant d'électrons latéral pour priver de courant la partie P+ de l'anode, ce qui réduit considérablement son efficacité et supprime ainsi l'injection de porteurs minoritaires de
l'anode P+ vers la couche de dérive N pendant le fonction-
nement du dispositif à l'état conducteur. Par conséquent, ce dispositif proposé précédemment ne peut pas procurer une
conduction en inverse avec une résistance faible sans dé-
grader la caractéristique de conductivité améliorée d'un
transistor à grille isolée de type latéral qui est attri-
buable à la conduction bipolaire obtenue par l'injection de porteurs minoritaires. La structure proposée précédemment dégrade la modulation de la conductivité de la couche de dérive, qui est essentielle au bon fonctionnement d'un
transistor à grille isolée de type latéral.
Une autre structure proposée a été décrite dans
l'article "Analysis of the Lateral Insulated Gate Transis-
tor" par M.R. Simpson, P.A. Gough, F.I. Hshieh et V. Rumennik,publié dans Technical Digest of the International Electron Device Meeting, 1985, pages 740-743. La figure 2
de la présente demande reproduit une illustration apparais-
sant sur la première figure de cet article. Cet article propose en particulier d'utiliser un substrat ayant une épaisseur d'environ 300 microns et une borne électrique pour la mise à la masse. Une couche de dérive mince est formée sur le substrat. Une région P+ profonde, grande et fortement
dopée, adjacente à une région N+ fortement dopée, plus pe-
tite et moins épaisse, est formée à l'intérieur de la couche
de dérive. Cet article indique que la caractéristique cou-
rant-tension du dispositif proposé présente un coude marque à l'état conducteur, à environ 1,2 volt. Le courant augmente progressivement après que la tension a été augmentée au-delà
de 1,2 volt. La caractéristique de fonctionnement de ce dis-
positif proposé diffère donc nettement de la caractéristique de fonctionnement d'un transistor à grille isolée de type latéral classique, dans lequel le coude à l'état conducteur
apparaIt à 0,7 volt et ensuite le courant augmente rapide-
ment. La valeur plus élevée de la tension de coude à l'état conducteur de la structure de Simpson et col. résulte du fait que le courant d'électrons est dérivé par rapport à la jonction d'anode entre la région P+ et la couche de dérive N. Le courant d'électrons circule sous la région d'anode P+, vers la région d'anode N+. Dans ce dispositif antérieur, le
bord avant de la région P+ a été placé très près de la ré-
gion N+. La résistance pincée R dans la région de dérive p
sous l'anode est faible, ce qui fait qu'un courant d'élec-
trons élevé doit circuler avant que la jonction soit polari-
sée en sens direct. Simpson et col. ont indiqué que lorsque
la chute de tension latérale dépasse 1,2 volt entre la ca-
thode et l'anode, la jonction PN entre l'anode P+ et la couche de dérive de type N devient suffisamment polarisée en sens direct pour injecter des porteurs minoritaires dans la couche de dérive et établir une conduction bipolaire dans le dispositif consistant en un transistor à grille isolée de type latéral. Cependant, avant que ce dispositif proposé atteigne la chute de tension de 1,2 volt, la jonction P-N
entre l'anode P+ et la couche de dérive n'injecte pas suf-
fisamment de porteurs minoritaires pour moduler la conducti-
vité de la couche de dérive. Ce dispositif antérieur est donc commandé par le courant, dans la mesure o il exige la
circulation d'un courant de niveau élevé avant que l'injec-
tion de porteurs minoritaires soit établie.
Il existe donc un besoin non satisfait portant sur une structure de transistor à grille isolée de type latéral contenant une diode intégrée qui conduit en inverse, sans que la présence de cette diode ne dégrade la caractéristique de conduction en direct du transistor à grille isolée de
type latéral.
Un but principal de l'invention est de procurer un dispositif à semiconducteur à grille isolée de type latéral,
nouveau et perfectionné, contenant une diode intégrée verti-
cale, et capable de conduire en inverse.
Un but supplémentaire de l'invention est de procu- rer un dispositif à semiconducteur à grille isolée de type
latéral perfectionné, ayant une caractéristique de fonction-
nement qui présente un seuil d'état conducteur d'environ 0,7
volt, avec un niveau de courant croissant rapidement au-
dessus du seuil.
Un autre but supplémentaire de l'invention est de
procurer un dispositif à semiconducteur perfectionné compre-
nant entre les régions d'anode et de cathode de substrat une diode orientée verticalement, et polarisée en inverse au repos, pour permettre au dispositif de conduire un courant inverse lorsqu'un potentiel de polarisation en inverse lui
est appliqué.
Un autre but supplémentaire de l'invention est de définir la concentration de dopage et les profondeurs des
diverses régions dans un dispositif à semiconducteur a gril-
le isolée de type latéral, de façon à minimiser la résistan-
ce du chemin de courant latéral et à minimiser le seuil de
passage du dispositif à l'état conducteur.
Ces buts et caractéristiques de l'invention, ainsi
que d'autres, sont atteints dans un dispositif à semiconduc-
teur commandé par grille isolée, de type latéral, tel qu'un
transistor à grille isolée, comprenant un substrat d'un pre-
mier type de conductivité sur lequel se trouve une couche de
dérive du type de conductivité opposé. Une partie du subs-
trat adjacente à une première surface du dispositif peut être fortement dopée pour faciliter l'établissement d'un contact ohmique avec une électrode de cathode de substrat, tandis qu'une seconde partie du substrat à l'intérieur de la
première surface du dispositif peut être faiblement dopée.
La couche de dérive peut être formée par croissance épita-
xiale sur le substrat et elle peut être faiblement dopée. La
partie d'anode du dispositif comprend des première et secon-
de régions. La première région est du premier type de con-
ductivité et elle est disposée à l'intérieur de la couche de dérive. La seconde région est du type de conductivité opposé et elle est également disposée à l'intérieur de la couche de dérive. La première région comprend deux zones. La première zone est une zone centrale qui entoure la seconde région et qui est de préférence située à l'endroit de la métallisation de connexion. La seconde zone de la première région consiste en un appendice en forme de doigt qui fait saillie vers l'extérieur à partir de la première zone, ou zone centrale, à l'opposé de la seconde région. Il est préférable que la première région présente une longueur latérale L suffisante pour établir une chute de tension supérieure à 0,7 volt sous
l'effet d'une circulation d'électrons dans la région de dé-
rive, sur la longueur de la seconde zone en forme de doigt.
Sous l'effet d'une chute de tension supérieure à 0,7 volt, la première région procure la caractéristique d'injection de porteurs minoritaires de dispositifs à transistor à grille
isolée. Il est préférable que les première et seconde ré-
gions et la couche de dérive forment avantageusement une
partie d'une seconde surface du dispositif, et qu'une élec-
trode d'anode établisse avantageusement un contact électri-
que ohmique avec les première et seconde régions. Une élec-
trode d'anode peut être placée sur la seconde surface et en
contact électrique ohmique avec les première et seconde ré-
gions. Les première et seconde régions peuvent être dispo-
sées à l'intérieur d'une région tampon de type de conducti-
vité opposé, située elle-même à l'intérieur de la couche de
dérive du dispositif.
Le dispositif comprend également deux régions de cathode. La première région de cathode est associée à une diode verticale et elle comprend une partie du substrat du premier type de conductivité, tandis que la seconde cathode
comprend des troisième et quatrième régions. La troisième ré-
gion est du premier type de conductivité, et elle est dispo-
sée à l'intérieur de la première couche et forme une jonction PN avec elle. Une quatrième région de type de conductivité opposé est disposée à l'intérieur de la troisième région.
Dans un mode de réalisation préféré, la troisième région com-
prend une partie profonde centrale fortement dopée, qui est entourée par un appendice de faible profondeur, faiblement dopé. Une seconde électrode de cathode établit un contact électrique ohmique avec les troisième et quatrième régions,
et une structure de grille isolée est disposée sur la troi-
sième région et avantageusement également sur une partie de la quatrième région et de la couche de dérive, de façon que sous l'effet d'une polarisation appropriée appliquée à la grille, un canal soit établi à travers la troisième région, pour permettre la circulation de porteurs de conductivité de type opposé à travers le canal de la troisième région, de la quatrième région vers la couche de dérive et ensuite vers
l'électrode d'anode. Sous l'effet de la circulation du cou-
rant de porteurs de conductivité de type opposé précité, une
chute de tension apparaît dans la couche de dérive et un po-
tentiel s'établit entre la première région et la couche de dérive, de façon que la jonction PN entre la première région et la couche de dérive se trouve polarisée en sens direct, ce qui fait que la première région injecte des porteurs du premier type de conductivité dans la couche de dérive, pour faciliter une conduction bipolaire dans laquelle un courant
de porteurs du premier type de conductivité circule à tra-
vers la couche de dérive, en passant de la première région
vers la troisième région, et ensuite vers la seconde élec-
trode de cathode.
Dans un mode de réalisation préféré, la première
électrode de cathode établit un contact ohmique avec la par-
tie du substrat qui forme une première surface du disposi-
tif, et des moyens sont prévus pour connecter la première électrode de cathode à la seconde électrode de cathode qui se trouve sur la seconde surface du dispositif. Ces moyens de connexion peuvent comprendre une connexion électrique traversant le substrat du dispositif et/ou un circuit externe au substrat, pour interconnecter les première et seconde ca-
thodes et établir ainsi un chemin pour le courant correspon-
dant à une diode verticale entre le substrat et la seconde
région du dispositif. Sous l'effet d'un potentiel de polari-
sation en inverse appliqué entre l'anode et les première et
seconde électrodes de cathode du dispositif, la diode verti-
cale se trouve polarisée en direct et un courant élevé cir-
cule entre la première cathode et les électrodes d'anode, en traversant la couche de substrat, la couche de dérive et la
seconde région.
L'invention procure un dispositif à semiconducteur à grille isolée dont la conductivité est améliorée. Du fait de la structure d'anode spécifique, la couche de dérive du dispositif présente une conductivité accrue résultant de
l'injection de porteurs minoritaires, ce qui apporte une con-
tribution notable à la conductivité du dispositif. Plus pré-
cisément, l'anode présente une structure spéciale de façon à établir une seconde région ayant une conductivité de type opposé, qui est placée audessous de la métallisation de connexion de borne d'anode du dispositif, pour minimiser l'aire du dispositif que nécessite cette région. La première
région présente une configuration spéciale de façon à compor-
ter un ensemble d'appendices ou de doigts approximativement parallèles et dirigés de façon opposée, qui s'étendent vers l'extérieur à partir de l'anode, en direction de la première cathode du dispositif. Dans un mode de réalisation préféré, la seconde région, et en particulier ses doigts, s'étendent
à partir de la seconde surface du dispositif jusqu'à une pro-
fondeur qui est inférieure à la profondeur maximale de la se-
conde région. Ces doigts du premier type de conductivité faci-
litent l'injection de porteurs minoritaires entre chaque doigt et la couche de dérive du dispositif, pour réduire la résistance de dérive. Les régions de cathode et de grille du dispositif peuvent être interdigitées avec les doigts de la première région. La structure proposée procure donc la conduction caractéristique d'un transistor à grille isolée
de type latéral dans des conditions de polarisation en di-
rect, et une conduction de type diode dans des conditions
de polarisation en inverse.
Un aspect supplémentaire de l'invention procure un procédé de fabrication d'un dispositif à semiconducteur
perfectionné. On établit initialement un substrat semicon-
ducteur d'un premier type de conductivité. On forme sur le substrat une première couche faiblement dopée d'un type de conductivité opposé, en utilisant par exemple des techniques de dopage ou de croissance épitaxiale. On peut également
établir à l'intérieur de la première couche une région tam-
pon, également du type de conductivité opposé, et plus for-
tement dopée que la première couche. On forme dans la pre-
mière couche une première région du premier type de conduc-
tivité, et on forme dans la première région et dans la pre-
mière couche une seconde région du type de conductivité op-
posé. Si la région tampon est présente, il est préférable de former les première et seconde régions à l'intérieur de la région tampon. On forme également sur la première couche une troisième région du premier type de conductivité. Il est préférable que la troisième région soit constituée par une région centrale fortement dopée, entourée par un appendice faiblement dopé du premier type de conductivité. On forme
une quatrième région à l'intérieur de la troisième région.
En combinaison avec la première couche, la quatrième région
définit entre elles une partie de canal de la troisième ré-
gion. On établit une première électrode de cathode en con-
tact ohmique avec les troisième et quatrième régions. On
établit une structure de grille isolée sur la partie de ca-
nal de la troisième région, et cette structure déborde de préférence sur la quatrième région et la première couche. La structure de grille isolée comprend une couche d'isolation et une électrode de grille sur la couche d'isolation. On forme une seconde électrode de cathode en contact ohmique avec le substrat, et on établit une connexion électrique en- tre les première et seconde électrodes de cathode. Il est également préférable qu'une partie de la première région soit interdigitée avec une partie de la troisième région, et
que la seconde région soit établie avec une profondeur supé-
rieure à la profondeur de la première région.
L'invention procure ainsi un dispositif à semicon-
ducteur perfectionné, à grille isolée et de type latéral,
avec une diode verticale incorporée à l'intérieur. Des amé-
liorations de conductivité permettent une taille de cellule réduite et un pas de répétition de cellules réduit, ce qui permet de disposer un plus grand nombre de cellules dans une aire donnée, et permet de faire fonctionner avec une densité de courant plus élevée le transistor à grille isolée de type latéral qui est décrit. En outre, ces améliorations sont obtenues sans dégradation ou effet négatif notable en ce qui
concerne d'autres paramètres du dispositif tels que la ré-
sistance à l'état conducteur ou le seuil de tension de pas-
sage à l'état conducteur.
La suite de la description se réfère aux dessins
annexés qui représentent respectivement:
Figure 1: une vue en plan de dessus d'un transis-
tor à grille isolée de type latéral proposé antérieurement, qui utilise une diode latérale; Figure 2: une représentation en coupe d'un autre
transistor à grille isolée de type latéral proposé antérieu-
rement;
Figure 3: une représentation en coupe d'un tran-
sistor à grille isolée de type latéral perfectionné compor-
tant une anode à deux fonctions et une diode verticale in-
tégrée, conformément à l'invention, et cette représentation correspond à une coupe selon la ligne 3-3 de la figure 5;
Figure 4: une vue en plan de dessus d'un transis-
tor à grille isolée de type latéral avec une anode à deux
fonctions et une diode verticale intégrée, conforme à l'in-
vention;
Figure 5: une représentation agrandie d'une par-
tie de la vue en plan de dessus de la figure 4; Figure 6: une représentation en coupe selon la ligne 6-6 de la figure 5 d'un transistor à grille isolée de type latéral perfectionné, avec une anode à deux fonctions et une diode verticale intégrée, conforme à l'invention; et
Figure 7: une représentation de la caractéristi-
que de fonctionnement courant-tension du transistor à grille isolée de type latéral avec une anode à deux fonctions et
une diode verticale intégrée, conforme à l'invention.
La structure d'anode à deux fonctions de l'inven-
tion, qui comprend une diode verticale intégrée à l'inté-
rieur d'un transistor à grille isolée de type latéral, est
applicable à une vaste gamme de dispositifs à semiconduc-
teurs à grille isolée qui peuvent être fabriqués à partir de
diverses matières semiconductrices différentes. La descrip-
tion qui suit présente plusieurs modes de réalisation préfé-
rés du dispositif à semiconducteur à grille isolée de type
latéral perfectionné conforme à l'invention, qui sont réali-
sés dans un substrat en silicium, du fait que les disposi-
tifs au silicium ou les dispositifs fabriqués dans des subs-
trats de silicium constituent l'écrasante majorité des dis-
positifs à semiconducteurs qui existent à l'heure actuelle.
Les applications les plus courantes de l'invention feront
donc intervenir des substrats de silicium. Néanmoins, l'in-
vention exposée ici peut avantageusement être employée avec d'autres matières semiconductrices telles que le germanium ou l'arséniure de gallium, et elle est également applicable à d'autres technologies de semiconducteurs. L'invention n'est donc pas limitée à des dispositifs fabriqués dans des
substrats de silicium, mais englobe au contraire les dispo-
sitifs fabriqués dans des matières quelconques.
En outre, bien que la description faite ici pré-
sente un certain nombre d'exemples faisant intervenir des substrats de silicium, ces exemples ne doivent être consi- dérés que comme des illustrations des modes de réalisation préférés, et ils ne limitent en rien le cadre ou le domaine d'application de l'invention. De plus, bien que les exemples présentés comprennent la structure perfectionnée de diode verticale avec anode à deux fonctions, dans le cadre d'un transistor à grille isolée de type latéral, il faut noter que l'invention est applicable à des structures autres que
des structures de type latéral. En outre, bien que l'inven-
tion procure une amelioration de la conductivité et de la
densité de courant, les avantages liés à une taille de cel-
lule réduite et à un pas de répétition de cellule réduit conduiront également à une amélioration de la densité de cellules. Du fait de la correspondance entre les figures 1-4, les éléments correspondants ont été désignés par les mêmes références numériques, pour faciliter la compréhension
de la description de l'invention. Il faut cependant noter
que diverses parties des éléments à semiconducteurs n'ont pas été dessinées à l'échelle. Certaines dimensions ont été exagérées par rapport à d'autres, afin d'illustrer plus
clairement l'invention et de faciliter sa compréhension.
Bien que dans un but d'illustration, le mode de réalisation
préféré du transistor à grille isolée de type latéral per-
fectionné avec anode à deux fonctions et diode verticale intégrée, conforme à l'inventionait été représenté dans
chaque mode de réalisation particulier sous une forme com-
prenant des régions spécifiques de type P et de type N, l'homme de l'art comprendra que les principes exposés ici s'appliquent également à des dispositifs à grille isolée de type latéral dans lesquels les conductivités des diverses régions ont été inversées, pour produire par exemple un dual
du dispositif représenté.
En outre, bien que les modes de réalisation illus-
trés ici soient représentés en deux dimensions, les diverses régions du dispositif ont une largeur, une longueur et une profondeur. Il faut noter que ces régions n'illustrent qu'une partie d'une seule cellule d'un dispositif qui est constitué
par un ensemble de cellules organisées en une structure tri-
dimensionnelle. Par conséquent, lorsque ces régions sont fa-
briquées dans des dispositifs réels, elles sont constituées
de façon générale par un ensemble de régions ayant trois di-
mensions comprenant une longueur, une largeur et une profon-
deur. En considérant maintenant la figure 3, on voit une représentation en coupe verticale d'un mode de réalisation préféré d'un transistor à grille isolée de type latéral, 10,
qui comporte une anode à deux fonctions et une diode verti-
cale intégrée, conformément à l'invention. Cette coupe est
faite selon la ligne 3-3 de la figure 5 qui est décrite ci-
après. Le dispositif 10 comprend un substrat 12 d'un premier type de conductivité qui est représenté sous la forme d'une
couche de tvbD P. Le substrat 12 peut être mince pour procu-
rer une bonne conduction par diode, comme on l'envisagera ci-après. Une couche-de dérive 14 de type de conductivité opposé est formée sur le substrat et est représentée par une
couche de dérive de conductivité de type N, faiblement do-
pée. Le substrat 12 forme une première surface 22 du dispo-
sitif 10. Le substrat 12 peut comprendre une première partie fortement dopée, 16, adjacente à la première surface 22, et
une seconde partie faiblement dopée, 18, située sur la pre-
mière partie. Une première électrode de cathode 20 peut avantageusement être connectée de façon ohmique au substrat 12 sur la première surface 22 de ce substrat. Dans un mode de réalisation préféré, la couche de dérive 14 forme une
partie d'une seconde surface 24 du dispositif et elle consis-
te avantageusement en une couche épitaxiale, bien qu'il soit également possible de former cette couche de dérive 14 par
des techniques de dopage, comme par implantation ou diffu-
sion. Une partie de la couche de dérive 14 peut être plus fortement dopée, pour établir une région tampon 15 de type
de conductivité oppose, afin d'éviter un transpercement en-
tre le substrat 12 et l'anode 32. La structure d'anode 30 du transistor à grille isolée de type latéral perfectionné de
* l'invention comprend des première et seconde régions, por-
tant respectivement les références 32 et 34, et chacune
d'elles s'étend à partir de la seconde surface 24. La pre-
mière région 32 comprend une région fortement dopée d'un premier type de conductivité, représentée par une région P+, disposée autour d'une seconde région fortement dopée de type
de conductivité opposé, 34, qui est représentée sous la for-
me d'une région N+ placée en position centrale. La première
région 32 forme une jonction PN 37 avec la région tampon 15.
La configuration de la première région 32 est d'une importance critique pour le bon fonctionnement de
l'invention, du fait qu'elle permet au dispositif 10 de sur-
monter un grand nombre des difficultés précitées, et de con-
server l'aptitude à l'injection de porteurs minoritaires dans la couche de dérive 14 du dispositif 10. La première
région 32 de configuration spéciale, disposée à la périphé-
rie de la seconde région 34, développe le long des doigts une chute de tension qui est suffisante pour polariser en direct la jonction 37, et pour produire ainsi une injection
de porteurs minoritaires. La première région de configura-
tion spéciale permet donc au transistor à grille isolée de type latéral perfectionné, avec une diode verticale intégrée conforme à l'invention, de fonctionner sans nécessiter la circulation d'un courant élevé pour surmonter un coude de tension relativement élevée représentant le seuil de tension
de conduction du dispositif.
La première région 32 comprend une partie centrale qui est aboutée à la périphérie de la seconde région 34,
et est disposée autour d'elle. La première région 32 com-
prend également une région périphérique comprenant un en-
semble d'appendices 36 représentés sous la forme d'un en- semble de doigts s'étendant vers l'extérieur à partir de la périphérie de
la seconde région 34, et disposés de façon approximativement parallèle et opposée, en pointant de façon générale dans la direction d'une seconde cathode 40, décrite ci-après, avec laquelle ces doigts sont interdigités. La
première région est de préférence moins profonde que la se-
conde région 34 et ne s'étend pas au-dessous de la seconde région 34. La longueur L de chaque appendice 36 est conçue de façon à produire sur la longueur de l'appendice une chute
de tension qui, dans les conditions de fonctionnement nor-
males, est suffisante pour polariser en direct la jonction
PN 33 entre la première région 32 et la couche de dérive 14.
Dans un mode de réalisation préféré, on fabrique la première région 32 de façon à obtenir une chute de tension légèrement supérieure à environ 0,7 volt. Dans un mode de réalisation préféré fonctionnant à 100 A/cm, l'appendice 80 a un rapport de forme, c'est-à-dire le rapport entre sa longueur L et sa largeur W (voir la figure 6), qui est approximativement égal à 25. Dans un mode de réalisation préféré, la longueur L de l'appendice est d'environ 0,25-2,5 mm, et la largeur W est
sélectionnée de façon à être de l'ordre de 12,5 à 25 pm.
La seconde région 34 peut être située en totalité
au-dessous de la métallisation d'électrode 46 (envisagée ci-
après), ce qui fait que l'ajout de la seconde région 34 et l'incorporation d'une diode verticale dans le dispositif 10 de l'invention, qui est représentée par la jonction PN 19 au-dessous de la région d'anode 24, ne nécessitent pas l'utilisation d'une aire ou d'un "terrain" supplémentaire à la surface du dispositif. Le dispositif à semiconducteur perfectionné de l'invention peut au contraire être réalisé
dans une cellule unitaire et avoir les dimensions d'une cel-
lule unitaire normale.
La seconde cathode 40 du dispositif latéral 10
comprend une troisième région 42 du premier type de conduc-
tivité disposée à l'intérieur de la couche de dérive 14, et représentée sous la forme d'une région de type P de configu- ration spéciale. La troisième région 42 peut comprendre une
partie centrale fortement dopée qui est entourée par un ap-
pendice faiblement dopé. La configuration de la troisième
région 42 est décrite de façon plus détaillée dans la deman-
de de brevet des E.U.A. n 803049, déposée le 19 novembre 1985 et cédée à la demanderesse. Une quatrième région 44 du type de conductivité opposé, représentée sous la forme d'une région N+ fortement dopée, est formée à l'intérieur de la troisième région 42. Une seconde électrode de cathode 45, consistant en un métal tel que de l'aluminium, est placée en contact ohmique avec la troisième région 42 et la quatrième
région 44.
Dans le mode de réalisation qui est représenté, les première, seconde, troisième, quatrième régions ainsi que les régions tampon et de dérive, portant respectivement les références 32, 34, 42, 44, 15 et 14, forment toutes une
partie d'une seconde surface 24 du transistor à grille iso-
lée de type latéral de l'invention.
Une électrode d'anode 46, consistant en un métal
tel que de l'aluminium, est formée sur les première et se-
conde régions, 32 et 34, et est en contact ohmique avec elles, pour courtcircuiter ainsi la jonction PN entre les première et seconde régions, 32 et 34, de façon à éviter
l'apparition d'une action de diode non désirée entre elles.
La seconde électrode de cathode 45 consiste en un métal, tel que de l'aluminium, et elle est placée sur les troisième et quatrième régions, portant respectivement les références 42 et 44, en étant en contact électrique ohmique avec ces régions. L'électrode de cathode 45 a pour fonction de court-circuiter la jonction PN entre ces régions pour éviter une polarisation accidentelle de cette jonction en sens direct, ci qui pourrait entraîner un verrouillage du dispositif. La première électrode de cathode 20 envisagée précédemment peut être connectée électriquement à la seconde électrode de cathode 45 par une connexion (non représentée)
traversant le dispositif 10 et/ou par une connexion (non re-
présentée) externe au dispositif 10, pour établir un tran-
sistor à grille isolée de type latéral perfectionné, avec une anode à deux fonctions et une diode verticale intégrée,
conforme à l'invention. On notera à cet égard que contraire-
ment au dispositif décrit dans la demande de brevet des
E.U.A. n 803049 précitée, dans lequel l'électrode de catho-
de est séparée de l'anode par trois régions semiconductrices, comme des régions PNP, et deux jonctions PN de blocage, dans le dispositif de l'invention la première électrode de cathode est séparée de l'électrode d'anode 46 seulement par deux couches de semiconducteur différentes 12 et 14 et par une seule jonction PN 19 entre elles. L'invention utilise donc le chemin de courant cathode-anode du substrat (représenté par la flèche verticale), pour faciliter la circulation d'un courant correspondant à un seuil de conduction faible à l'intérieur du transistor à grille isolée de type latéral de
l'invention, dans des conditions de polarisation en inverse.
Il faut noter que dans le mode de réalisation représenté,
des électrons circulent de la seconde région 34 vers la pre-
mière cathode 20. Ainsi, dans des conditions de fonctionne-
ment caractéristiques en polarisation en inverse, lorsqu'une tension négative est appliquée à l'électrode d'anode 46, la jonction PN 19 entre le substrat 12 et la couche de dérive 14 est polarisée en direct et un courant circule. La commande du dispositif 10 par la grille isolée à haute impédance est maintenue dans les conditions de fonctionnement du dispositif
en polarisation en direct, dans lesquelles une tension posi-
tive est appliquée à l'anode 46 et une tension négative est appliquée à la seconde cathode 45 et à la première cathode , du fait que la diode verticale est polarisée en inverse et aucune fraction notable du courant direct ne circule dans
la diode verticale.
La commande du dispositif 10 par grille isolée à impédance élevée est effectuée pendant le fonctionnement en polarisation en direct, au moyen d'une structure de grille isolée 60 qui est placée sur la troisième région 42 et qui s'étend également de préférence sur des parties de la couche de dérive 14 et de la quatrième région 44. Sous l'effet d'une polarisation appliquée de façon appropriée, la grille isolée 60 établit un canal à l'intérieur de la troisième région 42, pour établir une liaison conductrice pour des
porteurs de conductivité de type opposé, ces porteurs par-
tant de l'électrode de cathode 45, traversant la quatrième région 44 et le canal induit par la grille, en direction de la région de dérive 14, et passant ensuite par la région tampon 15 puis la seconde région 34 et l'électrode d'anode 46. En outre, sous l'effet de la suppression du potentiel de polarisation appliqué à l'électrode de grille isolée 60,
cette dernière supprime le canal et bloque le dispositif.
Sous l'effet d'une polarisation appliquée appropriée, le
canal fournit également un courant de porteurs de type op-
posé à la couche de dérive 14, qui remplit également la fonction de la base d'un transistor bipolaire vertical qui est représenté sous la forme d'un transistor PNP vertical comprenant la première région 32, la région tampon 15 et la couche de dérive 14, et le substrat 12. Une partie notable du courant total du dispositif peut traverser ce transistor vertical lorsque la première cathode 20 est polarisée à un
potentiel plus négatif que celui de l'anode 30.
La structure de grille isolée 60 comprend une
couche d'isolation 62, telle qu'un oxyde d'un semiconduc-
teur, et dans l'exemple représenté, cette couche peut con-
sister en une couche de dioxyde de silicium 62 formée sur une partie de la troisième région 42 qui s'étend entre la quatrième région 44 et la couche de dérive 14. La couche d'isolation 62 peut déborder sur la quatrième région 44 et
la couche de dérive 14. Une électrode de grille 64 est for-
mée sur la couche d'isolation 62 et cette électrode peut avantageusement consister en silicium polycristallin ou en siliciure, tel qu'un siliciure polycristallin. L'étendue de l'électrode de grille 64 peut coïncider pratiquement avec celle de la couche d'isolation 62, et l'électrode de grille peut s'étendre sur une partie de la troisième région 42 contiguë à la couche de dérive 14 et à la quatrième région 44, ou bien elle peut recouvrir la couche d'isolation 62 et des parties de la quatrième région 44 et de la couche de
dérive 14, ainsi que la troisième région 42.
En considérant maintenant la figure 4 et la par-
tie agrandie de la figure 4 qui est représentée sur la fi-
gure 5, on voit une vue en plan de dessus d'un transistor à grille isolée de type latéral, 10, à conductivité améliorée, comportant une anode à deux fonctions et une diode verticale intégrée, conforme à l'invention. Plus précisément, on voit que la première région 32 est placée à l'intérieur de la région tampon 15, dont la limite est indiquée en pointillés,
et autour de la périphérie de la seconde région 34.
Un ensemble de seconds doigts de cathode 90 sont interdigités avec un ensemble de doigts d'anode 80. La
structure de chaque doigt est représentée de façon plus dé-
taillée sur la figure 6, envisagée ci-après. Dans un mode de réalisation préféré, et comme décrit en relation avec la figure 6 ci-après, une partie notable du courant de grille isolée est établie entre les parties interdigitées 80 et 90
des parties d'anode et de cathode respectives 30 et 40 (re-
présentées sur la figure 3) du dispositif 10. Comme le mon-
tre la figure 4, l'électrode de cathode 45 et la grille isolée 60 suivent une configuration en méandres qui entoure les doigts 36 de la première région 32. On notera en outre
que dans la mesure o les première et seconde régions, por-
tant respectivement les références 32 et 34, sont court-cir-
cuitées ensemble par l'électrode d'anode 46, la partie cen-
trale 35 de la première région 32 (représentée sur la figure 3) n'apporte pas une contribution notable à la conductivité du dispositif 10 dans des conditions de polarisation en di- rect. On pourra particulièrement bien comprendre la
structure de ce dispositif en considérant la figure 5 en re-
lation avec la figure 6, qui est une coupe verticale du dis-
positif de la figure 5 selon les lignes 6-6 de la figure 5.
L'appendice d'anode 80 de la première région 32 est situé à proximité de la seconde cathode opposée 45 du dispositif 10, en étroite association avec celle-ci, et comme le montrent les dessins, on peut également considérer que le dispositif
10 comprend un appendice en forme de doigt 90 qui est inter-
digité avec l'appendice d'anode 80. L'appendice d'anode 80
est utile pour établir une injection de porteurs minoritai-
res de la première région 32 vers la couche de dérive 14, pour faciliter la conduction entre les régions d'anode et de cathode, portant respectivement les références 30 et 40, du
dispositif 10. Plus précisément, l'appendice 36 de la pre-
mière région 32 est placé à proximité de la cathode 40 du d ipositif pour augmenter la concentration de porteurs dans la partie de la couche de dérive 14 qui est disposée entre eux, et pour réduire la résistance de la couche de dérive et
faciliter la circulation de porteurs entre des parties in-
terdigitées des électrodes d'anode et de cathode du disposi-
tif. La région de la couche de dérive 14 comprise entre les électrodes interdigitées est donc une région dans laquelle il existe un très grand nombre de porteurs minoritaires, et
cette région autorise parfaitement l'existence d'une conduc-
tion bipolaire entre les appendices opposés 80 et 90, comme le montre la figure 6. Il faut cependant se souvenir que l'état de polarisation en direct de la première région 32
est obtenu par la chute de tension établie par la circula-
tion de porteurs de type opposé le long d'un chemin pratique-
ment parallèle à l'appendice 80, comme on l'a envisage ci-
dessus en relation avec la figure 3.
On peut fabriquer un mode de réalisation préféré de l'invention en utilisant les renseignements fournis par le tableau ci-dessous qui donne la liste des dimensions de diverses régions, en relation avec leurs concentrations de dopage/conductivités. Région/Couche Epaisseur/Profondeur Concentration de dopage Substrat 16 250 microns 1 x 1019 cm3
14 -3
Substrat 18 50 microns 1 x 4014 cm3 -3 Couche de dérive 5 microns 2 x 1015 cm3
17 -3
Région tampon 4 microns 1 x 107 cm3 lière région 1 micron 1 x 1019 cm-3 2ième région 1 micron 1 x 1019 cm-3 3ième région 4 microns 1 x 10 i9 cm-3 (partie centrale) 3ième région 3 microns 1x 107 cm3 (appendice)
19 -3
4ième région 1 micron 1 x 109 cm3
Pendant le fonctionnement, les première et se-
conde électrodes de cathode, portant respectivement les ré-
férences 20 et 45, sont maintenues à un potentiel de masse
ou de référence. L'électrode d'anode 46 est de façon carac-
téristique polarisée positivement avec un potentiel d'envi-
ron 2 volts. Sous l'effet d'un potentiel de grille appro-
prié d'environ 15 volts appliqué à l'électrode de grille 60, un canal du type de conductivité opposé est établi dans la troisième région 42 pour connecter de façon conductrice la
quatrième région 44 à la couche de dérive 14, afin de faci-
liter la circulation de porteurs de type de conductivité opposé, qui sont des électrons dans le mode de réalisation
considéré, à partir de la quatrième région 44 vers l'élec-
trode d'anode 46, en traversant la troisième région 42, la couche de dérive 14 et ensuite la seconde région 34. Pendant que des porteurs majoritaires ou du type de conductivité opposé continuent à circuler de la cathode 40 vers l'anode , une chute de potentiel se développe le long de la couche
de dérive 14. Lorsque cette chute de potentiel dépasse envi-
ron 0,7 volt, la jonction PN 33 entre la première région d'anode 32 et la couche de dérive 14 se trouve polarisée en sens direct, ce qui fait que la première région 32 injecte des porteurs minoritaires ou du premier type de conductivité (des trous dans le mode de réalisation considéré) dans la couche de dérive 14, pour renforcer la conductivité latérale entre la seconde région de cathode et les anodes respectives
et 80, ainsi que la conductivité verticale entre la pre-
mière cathode 20 et l'anode 36. Bien qu'on ait reconnu
l'existence de ce mécanisme d'injection de porteurs minori-
taires dans des dispositifs consistant en-transistors à
grille isolée de type latéral de l'art antérieur, il est im-
portant de noter que ce mécanisme d'injection de porteurs
minoritaires se développe très efficacement dans le disposi-
tif de l'invention malgré l'inclusion de la diode verticale intégrée décrite précédemment, entre l'électrode de cathode du substrat et l'anode, pour produire ainsi un niveau élevé de courant commandé par la grille, entre la cathode 40 et
l'anode 30, dans la condition de polarisation en sens di-
rect, et un courant intégralement du type courant de diode
dans les conditions de polarisation en sens inverse.
La figure 7 montre une caractéristique de fonc-
tionnement du transistor à grille isolée avec une diode
verticale intégrée conforme à l'invention. Dans des condi-
tions de polarisation en direct, le dispositif présente un coude de passage à l'état conducteur d'environ 0,7 V, et une fois que le coude de tension a été dépassé, le dispositif passe à l'état conducteur sous l'effet de l'application d'un potentiel de polarisation de grille approprié, des niveaux plus élevés de potentiel de polarisation de grille produi-
sant des niveaux accrus de courant.
Dans des conditions de polarisation en inverse, le transistor à grille isolée de l'invention conduit également
- le courant une fois qu'un coude de passage à l'état conduc-
teur d'environ 0,7 volt a été dépassé. Le fonctionnement en polarisation en inverse du dispositif de l'invention est
notablement différent de celui correspondant à la caracté-
ristique de polarisation en inverse de dispositifs classi-
ques, qui est indiquée en pointillés sur la figure 7. Des
transistors classiques à grille isolée de type latéral pré-
sentent ainsi une caractéristique de blocage en inverse et
ne présentent pas une caractéristique de conduction en in-
verse. Un transistor à grille isolée classique présente un claquage à un potentiel inverse supérieur à une tension spécifiée, de l'ordre de 20 volts. Le mode de fonctionnement du dispositif correspondant au claquage peut endommager le dispositif et on ne peut pas l'utiliser de façon fiable
pendant des durées de fonctionnement prolongées.
On peut fabriquer le transistor à grille isolée de
type latéral perfectionné conforme à l'invention en em-
ployant des techniques classiques de diffusion ou d'implan-
tation pour établir dans le substrat les régions spécifiées ci-dessus. Selon un mode de réalisation préféré représenté sur les figures 3-6, un procédé de formation d'un transistor
à grille isolée présentant une meilleure conductivité, con-
forme à l'invention, comprend les opérations consistant à établir un substrat 12 d'un premier type de conductivité
qui, dans un mode de réalisation préféré, comprend une pre-
mière couche 16 fortement dopée du premier type de conduc-
tivité, par exemple le type de conductivité P, et une se-
conde couche 18 faiblement dopée, du premier type de con-
ductivité, formée sur la première couche. On forme ensuite sur le substrat 12 une première couche de dérive faiblement dopée, 14, du type de conductivité opposé, par exemple par croissance épitaxiale. On forme ensuite une région tampon
du type de conductivité opposé à l'intérieur de la cou-
che de dérive 14 faiblement dopée, par exemple par dopage par implantation ou par diffusion. On établit une première région 32 du premier type de conductivité dans la couche de
dérive 14, et de préférence à l'intérieur de la région tam-
pon 15, par exemple par dopage par implantation ou diffu-
sion. La première région 32 forme une partie de la seconde surface pratiquement plane, 24, du dispositif. On établit une seconde région 34 du type de conductivité opposé dans
la première région 32, par exemple par dopage par implanta-
tion ou diffusion, et la région tampon 15 et la seornde ré-
gion 34 forment une partie de la seconde surface pratique-
ment plane, 24, du dispositif 10. On établit une troisième région 42 du premier type de conductivité dans la couche de
dérive 14, par exemple par dopage par implantation ou dif-
fusion, et la troisième région forme une partie de la se-
conde surface pratiquement plane, 24, du dispositif 10. On
établit une quatrième région 44 du type de conductivité op-
posé dans la troisième région 42, par exemple par dopage par implantation ou diffusion, et la quatrième région 44 forme une partie de la seconde surface pratiquement plane
24 du dispositif. Une partie de canal de la troisième ré-
gion s'étend entre la quatrième région 44 et la première couche 14, à proximité de la seconde surface 24. On dépose une électrode de cathode 45, par exemple en aluminium, en
coïncidence avec une partie des troisième et quatrième ré-
gions, et en contact ohmique avec cette partie. On fait croître une couche d'isolation 62 sur la partie de canal de la troisième région 42, et on applique une couche d'électrode de grille 64 sur la couche d'isolation 62, de façon qu'elle s'étende au moins sur la partie de canal de la troisième région 42. On applique une électrode métallisée -20 en contact avec le substrat 12, par exemple par dépôt sous vide, et on la connecte électriquement à la seconde électrode de cathode 45. On applique une troisième électrode d'anode métallisée 46, par exemple par dépôt sous vide, pour établir un contact électrique avec les première et seconde
régions, portant respectivement les références 32 et 34.
Bien qu'on ait décrit les modes de réalisation
préférés de l'invention en considérant un transistor à gril-
le isolée de type latéral, il faut noter que le principe de l'invention correspondant à une anode à deux fonctions, avec
une diode verticale intégrée, n'est pas limité à cette con-
figuration, mais s'applique également à d'autres dispositifs à grille isolée de type latéral. On notera en outre que l'inclusion d'une diode verticale intégrée à l'intérieur de
dispositifs à grille isolée de type lateral procure non seu-
lement une meilleure conductivité, mais également d'autres
améliorations, comme une taille de cellule réduite, une ré-
sistance réduite à l'état conducteur et donc de meilleurs paramètres et caractéristiques de fonctionnement pour le
dispositif considéré dans son ensemble.
Claims (20)
1. Dispositif à semiconducteur à grille isolée de type latéral (10), caractérisé en ce qu'il comprend: un substrat (12) d'un premier type de conductivité, comportant des première et seconde surfaces; une première électrode de
cathode (20) formée sur une première surface (22) du subs-
trat (12); une première couche (14) du type de conductivité opposé, placée sur la seconde surface du substrat (12) et
formant une seconde surface (24) du dispositif; une pre-
mière région (32) du premier type de conductivité, placée sur la première couche (14) et définissant une première
partie de la seconde surface (24) du dispositif; une secon-
de région (34) du type de conductivité opposé, placée à l'intérieur de la première couche (14) et définissant une seconde partie de la seconde surface (24) du dispositif; une troisième région (42) du premier type de conductivité
placée à l'intérieur de la première couche (14. et définis-
sant une troisième partie de la seconde surface (24? du
dispositif; une quatrième région (44) du type de conducti-
vité opposé, placée à l'intérieur de la troisième région
(42) et déflnissant une quatrième partie de la seconde sur-
face (24) du dispositif, et formant une jonction PN avec la troisième région (42); une grille isolée (60) placée sur la seconde surface (24) du dispositif, au-dessus d'une partie
de la troisième région (42), et réagissant à une polarisa-
tion appropriée en établissant un canal à travers la troi-
sième région (42), pour permettre le passage de porteurs de conductivité du type opposé de la quatrième région (44) vers la première couche (14), à travers la troisième région
_(42); une seconde électrode de cathode (45) placée en con-
tact ohmique avec les troisième et quatrième régions (42,
44) et court-circuitant la troisième région avec la qua-
trième région, pour empêcher une polarisation en direct de la jonction PN entre les troisième et quatrième régions (42, 44); une électrode d'anode (46) placée en contact ohmique avec les première et seconde régions (32, 34); et des moyens qui connectent la seconde électrode de cathode (45) à la première électrode de cathode (20), de façon à
permettre la circulation du courant dans une diode vertica-
le comprenant le substrat (12), la première couche (14) et la seconde région (34), sous l'effet de l'application d'un
potentiel de polarisation en inverse entre la première ca-
thode (20) et l'électrode d'anode (46).
2. Dispositif à semiconducteur à grille isolée selon la revendication 1, caractérisé en ce que le substrat (12) comprend une couche fortement dopée (16) du premier type de conductivité, adjacente à la première surface (22),
et une couche faiblement dopée (18) du premier type de con-
ductivité, placée sur la couche fortement dopée (16).
3. Dispositif à semiconducteur à grille isolée selon la revendication 1, caractérisé en ce que la grille isolée (60) comprend une couche d'isolation (62) formée sur
la seconde surface (24) du dispositif et recouvrant la par-
tie précitée de la troisième région (42) et étant adjacente à la quatrième région (44), et une électrode de grille (64) qui recouvre une partie de la couche d'isolation (62) et la
partie précitée de la troisième région (42).
4. Dispositif à semiconducteur à grille isolée selon la revendication 1, caractérisé en ce que la première
couche (14) est faiblement dopée.
5. Dispositif à semiconducteur à grille isolée selon la revendication 1, caractérisé en ce que la seconde région (34) est fortement dopée et s'étend à l'intérieur de la première région (32) jusqu'à une profondeur supérieure à
la profondeur de la première région, les première et secon-
de régions (32, 34) formant une seconde jonction PN.
6. Dispositif à semiconducteur à grille isolée selon la revendication 1, caractérisé en ce que la première région (32) comprend un ensemble d'appendices (36), chacun de ces appendices ayant une longueur L et une largeur W
telles que le rapport entre L et W soit suffisant pour pro-
duire une chute de tension supérieure à 0,7 volt entre cha-
que appendice (36) et la première couche (14).
7. Dispositif à semiconducteur à grille isolée selon la revendication 6, caractérisé en ce que le rapport
de L à W est approximativement égal à 25.
8. Dispositif à semiconducteur à grille isolée selon la revendication 1, caractérisé en ce que la première région (32) comprend un ensemble d'appendices (36) disposés
de façon à s'éloigner de la seconde région (34) et à se di-
riger vers une partie distante de la troisième région (42), ces appendices (36) étant approximativement parallèles les uns aux autres, et des paires alignées des appendices
s'étendant dans des directions opposées vers la partie dis-
tante de la troisième région (42).
9. Dispositif à semiconducteur à grille isolée
selon la revendication 1, caractérisé en ce que la troisiè-
me région (42) est interdigitée avec la première région (32).
10. Dispositif à semiconducteur à grille isolée
selon la revendication 1, caractérisé en ce que les premiè-
re et troisième régions (32, 42) comportent des parties
disposées côte à côte.
11. Dispositif à semiconducteur à grille isolée
selon la revendication 10, caractérisé en ce que la qua-
trième région (44) et la grille isolée (60) sont disposées
côte à côte avec une partie de la première région (32).
12. Dispositif à semiconducteur à grille isolée
selon la revendication 11, caractérisé en ce que la premiè-
re région (32) entoure la seconde région (34).
13. Dispositif à semiconducteur à grille isolée selon la revendication 12, caractérisé en ce que la seconde
région (34) est entièrement située au-dessous de l'électro-
de d'anode (46).
14. Dispositif à semiconducteur à grille isolée selon la revendication 1, caractérisé en ce que la troisième région (42), la quatrième région (44) et la grille isolée
(60) définissent une région en forme d'orifice, et la pre-
mière région (32) s'étend à l'intérieur de cette région en forme d'orifice.
15. Dispositif à semiconducteur à grille isolée selon la revendication 1, caractérisé en ce que la première région (32) comprend une anode (46), la troisième région
(42) comprend une cathode latérale (45), et l'anode est in-
terdigitée avec la cathode latérale.
16. Procédé de fabrication d'un dispositif à se-
miconducteur à grille isolée (10) présentant une meilleure
conductivité, caractérisé en ce qu'il comprend les opéra-
tions suivantes: on établit une couche de substrat (12) d'un premier type de conductivité; on forme sur ce substrat (12) une première couche faiblement dopée (14) du type de conductivité opposé; on forme une première région (32) du
premier type de conductivité dans la première couche faible-
ment dopée (14); on forme une seconde région (34) du type de conductivité opposé dans la première région (32); on
forme une troisième région (42) du premier type de conducti-
vité dans la première couche faiblement dopée (14); on forme une quatrième région (44) du type de conductivité opposé dans la troisième région (42), de façon que cette quatrième région définisse une partie de canal de la troisième région (42), entre la quatrième région (44) et la première couche
(14), les troisième et quatrième régions (42, 44) définis-
sant une jonction PN entre elles; on applique une première électrode métallisée (45) en coïncidence avec une partie des troisième et quatrième régions (42, 44), et en contact électrique avec cette partie, pour empêcher la polarisation en sens direct de la jonction PN formée entre les troisième
et quatrième régions (42, 44); on forme une couche d'isola-
tion (62) sur la partie de canal; on applique une électrode de grille (64) sur la couche d'isolation (62) et sur la partie de canal, pour induire un canal conducteur dans cette partie; on applique une seconde électrode (20) en contact
électrique avec le substrat (12); et on applique une troi-
sième électrode (46) en contact électrique avec les première et seconde régions (32, 34).
17. Procédé de fabrication d'un dispositif à se-
miconducteur à grille isolée selon la revendication 16, ca-
ractérisé en ce que l'opération de formation de la première
couche (14) comprend en outre la formation d'une région tam-
pon (15) du type de conductivité opposé, dans la première couche (14), pour recevoir les première et seconde régions
(32, 34).
18. Procédé de fabrication d'un dispositif à se-
miconducteur à grille isolée selon la revendication 16, ca-
ractérisé en ce qu'il comprend en outre l'opération qui consiste à connecter électriquement la première électrode
(45) à la seconde électrode (20).
19. Procédé de fabrication d'un dispositif à se-
miconducteur à grille isolée selon la revendication 16, ca-
ractérisé en ce que les première et troisième régions (32,
42) sont formées de façon à être mutuellement interdigitées.
20. Procédé de fabrication d'un dispositif à se-
miconducteur à grille isolée selon la revendication 16, ca-
ractérisé en ce que la seconde région (34) est formée avec une profondeur supérieure à la profondeur de la première
région (32).
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US93536886A | 1986-11-26 | 1986-11-26 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2607324A1 true FR2607324A1 (fr) | 1988-05-27 |
| FR2607324B1 FR2607324B1 (fr) | 1992-03-20 |
Family
ID=25466998
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR8716237A Expired - Fee Related FR2607324B1 (fr) | 1986-11-26 | 1987-11-24 | Transistor a grille isolee avec diode verticale integree et procede de fabrication |
Country Status (4)
| Country | Link |
|---|---|
| JP (1) | JPS63173365A (fr) |
| DE (1) | DE3739417A1 (fr) |
| FR (1) | FR2607324B1 (fr) |
| GB (1) | GB2197987B (fr) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2660001B2 (ja) * | 1988-06-27 | 1997-10-08 | 株式会社東芝 | 導電変調型ｍｏｓｆｅｔ |
| ATE211306T1 (de) * | 1988-09-22 | 2002-01-15 | Koninkl Philips Electronics Nv | Laterale bipolare transistoranordnungen mit isolierter steuerelektrode mit geteilter anode |
| DE68926384T2 (de) * | 1988-11-29 | 1996-10-10 | Toshiba Kawasaki Kk | Lateraler Leitfähigkeitsmodulations-MOSFET |
| JP2650519B2 (ja) * | 1991-07-25 | 1997-09-03 | 株式会社日立製作所 | 横型絶縁ゲートトランジスタ |
| DE19725091B4 (de) * | 1997-06-13 | 2004-09-02 | Robert Bosch Gmbh | Laterales Transistorbauelement und Verfahren zu seiner Herstellung |
| JP6406021B2 (ja) * | 2015-01-09 | 2018-10-17 | 株式会社デンソー | 半導体装置 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0009367A1 (fr) * | 1978-09-14 | 1980-04-02 | Hitachi, Ltd. | Thyristor de commande d'extinction |
| EP0111803A1 (fr) * | 1982-12-13 | 1984-06-27 | General Electric Company | Redresseurs latéraux à porte isolée |
| EP0115098A1 (fr) * | 1982-12-27 | 1984-08-08 | Koninklijke Philips Electronics N.V. | Dispositif transistor latéral de type DMOS comportant une région d'injection |
| EP0201945A2 (fr) * | 1985-03-29 | 1986-11-20 | Philips Electronics Uk Limited | Dispositifs semi-conducteurs à modulation de conductivité |
| EP0224269A2 (fr) * | 1985-11-29 | 1987-06-03 | General Electric Company | Transistor latéral à grille isolée ayant une immunité modifiée au latch-up |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL187415C (nl) * | 1980-09-08 | 1991-09-16 | Philips Nv | Halfgeleiderinrichting met gereduceerde oppervlakteveldsterkte. |
| GB2150753B (en) * | 1983-11-30 | 1987-04-01 | Toshiba Kk | Semiconductor device |
| CA1252225A (fr) * | 1985-11-27 | 1989-04-04 | Sel Colak | Transistor a grille isolee lateral a regions d'anode et de grille couplees |
-
1987
- 1987-11-16 JP JP28759587A patent/JPS63173365A/ja active Pending
- 1987-11-20 DE DE19873739417 patent/DE3739417A1/de not_active Withdrawn
- 1987-11-24 FR FR8716237A patent/FR2607324B1/fr not_active Expired - Fee Related
- 1987-11-25 GB GB8727593A patent/GB2197987B/en not_active Expired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0009367A1 (fr) * | 1978-09-14 | 1980-04-02 | Hitachi, Ltd. | Thyristor de commande d'extinction |
| EP0111803A1 (fr) * | 1982-12-13 | 1984-06-27 | General Electric Company | Redresseurs latéraux à porte isolée |
| EP0115098A1 (fr) * | 1982-12-27 | 1984-08-08 | Koninklijke Philips Electronics N.V. | Dispositif transistor latéral de type DMOS comportant une région d'injection |
| EP0201945A2 (fr) * | 1985-03-29 | 1986-11-20 | Philips Electronics Uk Limited | Dispositifs semi-conducteurs à modulation de conductivité |
| EP0224269A2 (fr) * | 1985-11-29 | 1987-06-03 | General Electric Company | Transistor latéral à grille isolée ayant une immunité modifiée au latch-up |
Non-Patent Citations (1)
| Title |
|---|
| Technical Digest of the International Electronic Devices Meeting 01 décembre 1985, Washington, DC pages 740 - 743; M.R.Simpson et al.: "Analysis of the lateral insulated gate transistor" * |
Also Published As
| Publication number | Publication date |
|---|---|
| GB2197987A (en) | 1988-06-02 |
| GB8727593D0 (en) | 1987-12-31 |
| JPS63173365A (ja) | 1988-07-16 |
| FR2607324B1 (fr) | 1992-03-20 |
| GB2197987B (en) | 1990-07-04 |
| DE3739417A1 (de) | 1988-06-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0017531B1 (fr) | Transistor à effet de champ à fréquence de coupure élevée et son procédé de réalisation | |
| FR2615656A1 (fr) | Dispositif semi-conducteur monolithique integre a conduction bidirectionnelle et procede de fabrication | |
| FR2572220A1 (fr) | Dispositif semi-conducteur a effet de champ | |
| FR2490012A1 (fr) | Dispositif semi-conducteur a champ superficiel reduit | |
| EP0068945A1 (fr) | Transistor bipolaire à commande par effet de champ au moyen d'une grille isolée | |
| FR2495382A1 (fr) | Dispositif redresseur commande par effet de champ | |
| FR2586862A1 (fr) | Dispositif a semiconducteur en particulier du type mosfet. | |
| EP0752723B1 (fr) | Transistor bipolaire à structure optimisée | |
| FR2593966A1 (fr) | Structure semi-conductrice monolithique d'un transistor bipolaire a heterojonction et d'un laser | |
| FR2744836A1 (fr) | Substrat epitaxial a concentration progressive pour dispositif a semi-conducteurs a diffusion par resurf | |
| FR2723260A1 (fr) | Thyristor a trois bornes avec caracteristiques commandees par une seule gachette mos | |
| FR2662854A1 (fr) | Structure de trou de connexion isolee pour des dispositifs a semiconducteurs et procede de fabrication. | |
| FR2764118A1 (fr) | Transistor bipolaire stabilise avec elements isolants electriques | |
| FR2576711A1 (fr) | Transistor a effet de champ a heterojonction | |
| FR2461360A1 (fr) | Procede de fabrication d'un transistor a effet de champ du type dmos a fonctionnement vertical et transistor obtenu par ce procede | |
| WO2018100262A1 (fr) | Transistor à hétérojonction à structure verticale | |
| FR2517888A1 (fr) | Dispositif a semi-conducteur comportant une structure de grille associee a une jonction de faible profondeur | |
| FR2750799A1 (fr) | Dispositif a semiconducteurs empechant le deverrouillage et procede de fabrication de ce dispositif | |
| FR2767967A1 (fr) | Composant transistor | |
| FR2739224A1 (fr) | Structure de thyristor commande par resistance de base presentant une implantation haute densite pour une capacite de courant augmentee | |
| FR2607324A1 (fr) | Transistor a grille isolee avec diode verticale integree et procede de fabrication | |
| FR2723259A1 (fr) | Thyristor a commande par mos ayant des caracteristiques de saturation de courant | |
| FR2496990A1 (fr) | Transistor a effet de champ a barriere schottky | |
| FR2606214A1 (fr) | Transistor bipolaire du type heterojonction | |
| EP0148065A2 (fr) | Composant semiconducteur rapide, notamment diode pin haute tension |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| ST | Notification of lapse |