FR2783355A1 - Capteurs d'images cmos comportant des transistors de sortie communs et son procede de commande - Google Patents
Capteurs d'images cmos comportant des transistors de sortie communs et son procede de commande Download PDFInfo
- Publication number
- FR2783355A1 FR2783355A1 FR9905915A FR9905915A FR2783355A1 FR 2783355 A1 FR2783355 A1 FR 2783355A1 FR 9905915 A FR9905915 A FR 9905915A FR 9905915 A FR9905915 A FR 9905915A FR 2783355 A1 FR2783355 A1 FR 2783355A1
- Authority
- FR
- France
- Prior art keywords
- transistor
- sensor node
- single sensor
- reset
- photodiode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 26
- 230000004044 response Effects 0.000 claims abstract description 31
- 238000005070 sampling Methods 0.000 claims abstract description 17
- 238000009877 rendering Methods 0.000 claims description 12
- 230000000087 stabilizing effect Effects 0.000 claims description 11
- 239000004065 semiconductor Substances 0.000 claims description 8
- 230000000295 complement effect Effects 0.000 claims description 5
- 230000010354 integration Effects 0.000 claims description 4
- 239000004020 conductor Substances 0.000 claims 1
- 239000011159 matrix material Substances 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- 108091006146 Channels Proteins 0.000 description 1
- 102000004129 N-Type Calcium Channels Human genes 0.000 description 1
- 108090000699 N-Type Calcium Channels Proteins 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
- H04N25/778—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising amplifiers shared between a plurality of pixels, i.e. at least one part of the amplifier must be on the sensor array itself
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Electromagnetism (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Facsimile Heads (AREA)
Abstract
L'invention concerne un capteur d'images CMOS comprenant un pixel élémentaire (400) comportant des photodiodes (401, 402); des moyens de transfert (M43, M44) destinés à transférer sélectivement des charges photoélectriques des photodiodes à un noeud capteur unique (A) en réponse à des signaux de commande (Txl, Tx2); un moyen commun (M1) de remise à l'état initial du noeud capteur unique, qui détermine des niveaux de remise à l'état initial de celui-ci correspondant à chacune des photodiodes; et un moyen de sortie commun (M3) pour fournir des signaux électriques correspondant aux niveaux de tension du noeud capteur unique, le capteur d'images CMOS échantillonnant les signaux électriques par un double échantillonnage à corrélation, puis délivrant en sortie une valeur d'image finale.L'invention concerne également un procédé de commande de ce capteur d'images.
Description
Capteur d'images CMOS comportant des transistors de sortie communs et son
procédé de commande La présente invention concerne, d'une manière générale, un capteur d'images CMOS (à transistors métaloxyde-semi-conducteur complémentaires) et, plus particulièrement, une matrice de pixels de ce capteur d'images CMOS, et un procédé de commande de la matrice de pixels. D'une manière générale, un capteur d'images est un appareil destiné à capter des images à l'aide de matériaux semi-conducteurs capteurs de lumière. Etant donné que la brillance et la longueur d'onde de la lumière provenant d'un objet ont des valeurs variables en fonction de la surface de réflexion, les signaux électriques issus de pixels diffèrent entre eux. Ces signaux électriques sont convertis en signaux numériques qui peuvent être traités dans un circuit
numérique, par un convertisseur analogique/numérique (A/D).
Ainsi, le capteur d'images nécessite, entre autres, une matrice de pixels comportant des dizaines à des centaines de milliers de pixels, un convertisseur pour convertir des tensions analogiques en tensions numériques, et des
centaines à des milliers de dispositifs de stockage.
En référence à la figure 1, un capteur d'images CMOS conventionnel comprend une unité de commande et d'interface , une matrice de pixels 20 comportant de multiples éléments capteurs d'images CMOS, et un convertisseur A/D à rampe unique 30. Le convertisseur A/D à rampe unique 30 comprend également un générateur de tension de rampe 31 destiné à générer une tension de référence, un comparateur (amplificateur opérationnel) 32 destiné à comparer la tension de rampe avec un signal analogique provenant de la
matrice de pixels 20 et un double tampon 40.
L'unité de commande et d'interface 10 commande le capteur d'images CMOS en contrôlant un temps d'intégration, des adresses de balayage, des modes de fonctionnement, une fréquence d'images, une batterie de mémoires et une division de signaux d'horloge et sert d'interface avec un système extérieur. La matrice de pixels 20 formée de N x M pixels élémentaires dotés d'une excellente sensibilité à la lumière capte des images provenant d'un objet. Chaque pixel de la matrice de pixels 20 comprend un transistor de transfert, un transistor de remise à l'état initial et un transistor de sélection. Le convertisseur A/D à rampe unique 30 convertit des signaux analogiques issus de la matrice de pixels 20 en signaux numériques. Cette conversion A/D est réalisée par comparaison de la tension de rampe avec les signaux analogiques. Le comparateur 32 recherche un point au niveau duquel les signaux analogiques sont identiques à la tension
de rampe descendante présentant une pente prédéterminée.
Lorsque la tension de rampe est générée, puis commence à descendre, l'unité de commande et d'interface 10 génère des signaux de comptage pour compter le degré de la chute de tension. Par exemple, lorsque la tension de rampe commence à chuter, la valeur numérique convertie peut être "20" dans le cas o les signaux analogiques sont identiques à la tension de rampe descendante à 20 signaux d'horloge de l'unité de commande et d'interface 10. Cette valeur numérique convertie est mise en mémoire dans un double tampon 40 sous la forme
de données numériques.
Lorsque le capteur d'images CMOS assure un double échantillonnage à corrélation (appelé ci-après CDS) afin de produire des images de grande qualité, des pixels élémentaires 100 et 120 de la matrice de pixels comprennent respectivement une photodiode et quatre transistors, comme illustré sur la figure 2. En outre, les quatre transistors du pixel élémentaire 100, par exemple, comprennent un transistor de transfert M21, un transistor de remise à l'état initial Mli, un transistor de commande M31 et un transistor de sélection M41. Le transistor de transfert M21 transfère des charges photoélectriques générées dans une photodiode 101 à un noeud capteur A, le transistor de remise à l'état initial Mil remet le noeud capteur A à l'état initial pour lui permettre de capter un signal suivant, le transistor de commande M31 joue le rôle de source suiveuse et le transistor de sélection M41 délivre les données numériques à une borne de sortie en réponse à des signaux d'adresse. Conformément à la méthode d'échantillonnage CDS, le pixel élémentaire 100 obtient une tension correspondant à un niveau de remise à l'état initial en rendant le transistor de remise à l'état initial Mîl conducteur et le transistor de transfert M21 non conducteur. De même, le pixel élémentaire 100 obtient une tension de niveau de données en rendant le transistor de transfert M21 non conducteur, le transistor de remise à l'état initial Mil étant à l'état non conducteur, et en extrayant les charges photoélectriques générées dans la photodiode 101. Un décalage dû au pixel élémentaire 100 et au comparateur 32 peut être supprimé par soustraction du niveau de données du niveau de remise à l'état initial. Cette suppression du décalage est essentielle à l'échantillonnage CDS. En effet, la suppression d'une tension imprévue dans le pixel élémentaire
permet d'obtenir une valeur de données d'image nette.
La figure 3 est un chronogramme représentant des signaux de commande destinés à commander les transistors du pixel élémentaire de la figure 2. Le fonctionnement du pixel
élémentaire 100 va être décrit en référence à cette figure.
1) Dans la partie "A" de la figure 3, le transistor de transfert M21 et le transistor de remise à l'état initial Mll sont conducteurs et le transistor de sélection M41 est non conducteur, de sorte que la photodiode 101 est en
déplétion totale.
2) Dans la partie "B", le transistor de transfert M21 conducteur est rendu non conducteur, de sorte que la photodiode 101 reçoit une lumière provenant d'un objet, génère des charges photoélectriques et intègre les charges photoélectriques (la partie "B" se poursuit quels que soient les états du transistor de remise à l'état initial Mil et du transistor de sélection M41, jusqu'à ce que le transistor de
transfert M21 redevienne conducteur).
3) Dans la partie "C", le transistor de remise à l'état initial Mll et le transistor de transfert M21 restent respectivement à l'état conducteur et à l'état non conducteur, et le transistor de sélection M41 est rendu conducteur, de sorte qu'un niveau de tension de remise à l'état initial est délivré en sortie par l'intermédiaire du transistor de sélection M41 et du transistor de commande M31 excité par le niveau de tension au niveau du noeud capteur A. 4) Dans la partie "D", le transistor de remise à l'état initial Mll est rendu non conducteur, puis le niveau de tension de remise à l'état initial généré dans la partie
"C" est stabilisé.
) Dans la partie "E", le niveau de tension de remise
à l'état initial de la partie "D" est échantillonné.
6) Dans la partie "F", le transistor de remise à l'état initial Mll et le transistor de sélection M41 restent respectivement à l'état non conducteur et à l'état conducteur, et le transistor de transfert M21 est rendu conducteur, de sorte qu'un niveau de tension de données correspondant aux charges photoélectriques intégrées dans la photodiode 101 pendant le temps de la partie "B" est transféré à la borne de sortie par l'intermédiaire du noeud capteur A, du transistor de commande M31 et du transistor de
sélection M41.
7) Dans la partie "G", le transistor de transfert M21 est rendu non conducteur, puis le niveau de tension de
données généré dans la partie "F" est stabilisé.
8) Dans la partie "H", le niveau de tension de données de la partie "G" est échantillonné. Le niveau de tension de remise à l'état initial et le niveau de tension de données respectivement échantillonnés dans les parties "E"' et "F" sont fournis en sortie au convertisseur A/D 30 (figure 1) et convertis en deux signaux numériques. La différence des deux signaux numériques devient une valeur d'image de sortie du capteur d'images CMOS par rapport à une image fournie en
entrée à partir de la photodiode 101 (figure 1).
Ce type de pixel élémentaire conventionnel utilise quatre transistors par pixel pour permettre l'échantillonnage CDS, ce qui augmente la taille de la puce
du capteur d'images CMOS.
La présente invention a précisément pour but de proposer un capteur d'images CMOS qui puisse avoir une surface de puce réduite grâce à une diminution du nombre de transistors nécessaires pour une matrice de pixels, ainsi
qu'un procédé de commande de ce capteur.
Pour atteindre ce but et selon un premier aspect de la présente invention, il est proposé un capteur d'images à transistors métaloxyde-semi-conducteur complémentaires (CMOS), caractérisé en ce qu'il comprend: un pixel élémentaire comportant: de multiples photodiodes qui reçoivent une lumière incidente à partir d'un objet pour générer des charges photoélectriques; de multiples moyens de transfert correspondant aux multiples photodiodes et destinés à transférer les charges photoélectriques provenant des multiples photodiodes à un noeud capteur unique en réponse à des signaux de commande fournis par un organe de commande extérieur, signaux de commande qui commandent les multiples moyens de transfert afin que les charges photoélectriques provenant des multiples photodiodes soient transférées sélectivement au noeud capteur unique; un moyen de remise à l'état initial commun destiné à remettre à l'état initial le noeud capteur unique, le moyen de remise à l'état initial déterminant des niveaux de remise à l'état initial du noeud capteur unique qui correspondent à chacune des multiples photodiodes; et un moyen de sortie commun destiné à fournir en sortie des signaux électriques correspondant aux niveaux de tension du noeud capteur unique, le capteur d'images CMOS échantillonnant les signaux électriques par un double échantillonnage à corrélation, puis délivrant en sortie une
valeur d'image finale à un dispositif extérieur.
Le capteur d'images de l'invention possède en outre les caractéristiques suivantes: - le pixel élémentaire comprend également un moyen de sélection relié au moyen de sortie commun pour délivrer en sortie des données d'image en réponse à des signaux d'adresse;
- le moyen de sélection est un transistor métal-oxyde-
semi-conducteur à canal de type N (NMOS) relié au moyen de sortie commun; - le moyen de sortie commun est un transistor NMOS commandé par un niveau de tension présent sur le noeud capteur unique, et monté entre une alimentation électrique et le moyen de sélection; - le moyen de remise à l'état initial est un transistor NMOS monté entre une alimentation électrique et le noeud capteur unique; - les moyens de transfert sont des transistors NMOS respectivement montés entre la diode correspondante et le noeud capteur unique; - les multiples photodiodes comprennent un première photodiode et une seconde photodiode, tandis que les multiples moyens de transfert comprennent un premier transistor de transfert et un second transistor de transfert, le pixel élémentaire commandant le noeud capteur unique à un niveau de remise à l'état initial et transférant un premier niveau de tension de données des charges photoélectriques générées par la première photodiode au noeud capteur unique par l'intermédiaire du premier transistor de transfert, et commandant le noeud capteur unique au niveau de remise à l'état initial et transférant un second niveau de tension de données des charges photoélectriques générées par la seconde photodiode au noeud capteur unique par l'intermédiaire du second transistor de transfert; et - chaque niveau de tension transféré au noeud capteur unique est délivré en sortie à un convertisseur analogique/numérique qui convertit des données d'image analogiques en données d'image numériques, par l'intermédiaire du moyen de sortie commun et du moyen de sélection. Selon un deuxième aspect de la présente invention, il est proposé un procédé de commande d'un capteur d'images CMOS pour obtenir un signal de sortie par double échantillonnage à corrélation à partir de charges photoélectriques générées dans de multiples photodiodes à l'aide d'un noeud capteur unique auquel les multiples photodiodes sont reliées électriquement, caractérisé en ce qu'il comprend les étapes qui consistent à: (a) générer les charges photoélectriques dans chaque photodiode; (b) remettre à l'état initial le noeud capteur unique et obtenir de celui-ci un premier signal électrique; (c) transférer les charges photoélectriques de l'une des photodiodes au noeud capteur unique, puis obtenir de celui-ci un second signal électrique; (d) remettre à l'état initial le noeud capteur unique et obtenir de celui-ci un troisième signal électrique; et (e) transférer les charges photoélectriques d'une autre photodiode au noeud capteur unique, puis obtenir de
celui-ci un quatrième signal électrique.
Ce procédé selon l'invention est également caractérisé en ce que: - les étapes (b) et (d) comprennent l'étape (f) qui consiste à stabiliser le niveau de remise à l'état initial afin de supprimer une erreur de pointe de tension du noeud capteur unique, l'étape (f) étant réalisée par l'obtention des premier et troisième signaux électriques après un temps de retard; et - les étapes (c) et (e) comprennent l'étape (g) qui consiste à stabiliser le niveau de remise à l'état initial afin de supprimer une erreur de pointe de tension du noeud capteur unique, l'étape (g) étant réalisée par l'obtention des second et quatrième signaux électriques après un temps
de retard.
Selon un troisième aspect de la présente invention, il est proposé un pixel élémentaire d'un capteur d'images à transistors métal-oxyde-semiconducteur complémentaires (CMOS), caractérisé en ce qu'il comprend: une première photodiode destinée à recevoir une lumière à partir d'un objet ainsi qu'à générer et intégrer des charges photoélectriques; un premier transistor de transfert monté entre la première photodiode et un noeud capteur unique pour transférer les charges photoélectriques générées dans la première photodiode au noeud capteur unique en réponse à un premier signal de commande; une seconde photodiode destinée à recevoir une lumière à partir de l'objet ainsi qu'à générer et intégrer des charges photoélectriques; un second transistor de transfert monté entre la seconde photodiode et le noeud capteur unique pour transférer les charges photoélectriques générées dans la seconde photodiode au noeud capteur unique en réponse à un second signal de commande; un transistor de remise à l'état initial monté entre une alimentation électrique et le noeud capteur unique pour fournir en sortie les charges photoélectriques stockées dans le noeud capteur unique en réponse à un troisième signal de commande; un transistor de commande relié à l'alimentation électrique pour jouer le râ1e de source suiveuse en réponse à une sortie du noeud capteur unique; et un transistor de sélection relié au transistor de commande pour délivrer en sortie des données d'image en étant commandé par le transistor de commande, en réponse à
des signaux d'adresse.
Le pixel élémentaire de la présente invention a pour autres caractéristiques: - que le premier signal de commande diffère du second signal de commande chronologiquement; - qu'il fournit en sortie un niveau de tension de remise à l'état initial par l'intermédiaire du transistor de remise à l'état initial et un niveau de tension de données d'une image fournie en entrée à la première photodiode par l'intermédiaire du premier transistor de transfert, et un niveau de tension de remise à l'état initial par l'intermédiaire du transistor de remise à l'état initial et un niveau de tension de données d'une image fournie en entrée à la seconde photodiode par l'intermédiaire du second transistor de transfert; et qu'il est relié à un convertisseur analogique/numérique qui convertit des signaux analogiques
en signaux numériques.
Selon un quatrième aspect de la présente invention, il est proposé un procédé de commande d'un pixel élémentaire comprenant une première photodiode destinée à recevoir une lumière à partir d'un objet ainsi qu'à générer et intégrer des charges photoélectriques; un premier transistor de transfert monté entre la première photodiode et un noeud capteur unique pour transférer les charges photoélectriques générées dans la première photodiode au noeud capteur unique en réponse à un premier signal de commande; une seconde photodiode destinée à recevoir une lumière à partir de l'objet ainsi qu'à générer et intégrer des charges photoélectriques; un second transistor de transfert monté entre la seconde photodiode et le noeud capteur unique pour transférer les charges photoélectriques générées dans la seconde photodiode au noeud capteur unique en réponse à un second signal de commande; un transistor de remise à l'état initial monté entre une alimentation électrique et le noeud capteur unique pour fournir en sortie les charges photoélectriques stockées dans le noeud capteur unique en réponse à un troisième signal de commande; un transistor de commande relié à l'alimentation électrique pour jouer le rôle de source suiveuse en réponse à une sortie du noeud capteur unique; et un transistor de sélection relié au transistor de commande pour délivrer en sortie des données d'image en étant commandé par le transistor de commande, en réponse à des signaux d'adresse, caractérisé en ce qu'il comprend les étapes qui consistent à: (a) créer une déplétion complète des première et seconde photodiodes; (b) recevoir une lumière dans les première et seconde photodiodes et générer des charges photoélectriques; (c) rendre le transistor de remise à l'état initial conducteur et les premier et second transistors de transfert non conducteurs, et délivrer en sortie un niveau de tension de remise à l'état initial par l'intermédiaire du noeud capteur unique, du transistor de commande et du transistor de sélection; (d) rendre le transistor de remise à l'état initial non conducteur et le premier transistor de transfert conducteur, et délivrer en sortie un niveau de tension de données des charges photoélectriques générées dans la première photodiode par l'intermédiaire du noeud capteur unique, du transistor de commande et du transistor de sélection; (e) rendre le transistor de remise à l'état initial conducteur et les premier et second transistors de transfert non conducteurs, et délivrer en sortie le niveau de tension de remise à l'état initial par l'intermédiaire du noeud capteur unique, du transistor de commande et du transistor de sélection; et (f) rendre le transistor de remise à l'état initial non conducteur et le second transistor de transfert conducteur, et délivrer en sortie un niveau de tension de données des charges photoélectriques générées dans la seconde photodiode par l'intermédiaire du noeud capteur unique, du transistor de commande et du transistor de sélection. Ce procédé de l'invention est en outre caractérisé en ce que: - l'étape (b) comprend l'étape qui consiste à générer et intégrer les charges photoélectriques de la première photodiode, quels que soient les états du transistor de remise à l'état initial, du second transistor de transfert et du transistor de sélection, tandis que le premier transistor de transfert est conducteur; l'étape (b) comprend l'étape qui consiste à générer et intégrer les charges photoélectriques de la seconde photodiode, quels que soient les états du transistor de remise à l'état initial, du premier transistor de transfert et du transistor de sélection, tandis que le second transistor de transfert est conducteur; - un temps de déplétion et un temps de génération et d'intégration de charges photoélectriques sont contrôlés par réglage d'un temps d'état de conduction et d'un temps d'état de non conduction des premier et second transistors de transfert; - l'étape (c) comprend également les étapes qui is consistent à rendre le transistor de remise à l'état initial non conducteur et stabiliser le niveau de tension de remise à l'état initial, et à échantillonner le niveau de tension de remise à l'état initial stabilisé, le niveau de tension de remise à l'état initial échantillonné pouvant être fourni en sortie à un convertisseur analogique/numérique afin d'être converti en un signal numérique; l'étape (d) comprend également les étapes qui consistent à rendre le premier transistor de transfert non conducteur et stabiliser le niveau de tension de données, et à échantillonner le niveau de tension de données stabilisé, le niveau de tension de données échantillonné pouvant être fourni en sortie à un convertisseur analogique/numérique afin d'être converti en un signal numérique; - l'étape (e) comprend également les étapes qui consistent à rendre le transistor de remise à l'état initial non conducteur et stabiliser le niveau de tension de remise à l'état initial, et à échantillonner le niveau de tension de remise à l'état initial stabilisé, le niveau de tension de remise à l'état initial échantillonné pouvant être fourni en sortie à un convertisseur analogique/numérique afin d'être converti en un signal numérique; et l'étape (f) comprend également les étapes qui consistent à rendre le premier transistor de transfert non conducteur et stabiliser le niveau de tension de données, et à échantillonner le niveau de tension de données stabilisé, le niveau de tension de données échantillonné pouvant être fourni en sortie à un convertisseur analogique/numérique
afin d'être converti en un signal numérique.
Ce qui précède, ainsi que d'autres buts, caractéristiques et avantages de la présente invention,
ressortira plus clairement de la description détaillée
suivante de modes de réalisation et de mise en oeuvre préférés donnée à titre d'exemple nullement limitatif en référence aux dessins annexés dans lesquels: la figure 1 est un schéma fonctionnel d'un capteur d'images CMOS conventionnel; la figure 2 est un schéma de circuits d'un pixel élémentaire de l'art antérieur; la figure 3 est un chronogramme montrant des signaux de commande destinés à commander des transistors du pixel élémentaire de la figure 2; la figure 4 est un schéma de circuits d'un pixel élémentaire selon la présente invention; et la figure 5 est un chronogramme montrant des signaux de commande destinés à commander les transistors du pixel
élémentaire de la figure 4.
La présente invention va maintenant être décrite en
détail en référence aux dessins.
En référence à la figure 4 en particulier, un pixel élémentaire 400 peut avoir le même effet que deux pixels élémentaires de l'art antérieur. Alors que les pixels élémentaires classiques 100 et 120 de la figure 2 comprennent deux photodiodes et huit transistors, le pixel élémentaire 400 de la présente invention comprend deux photodiodes et cinq transistors. Une photodiode 401 et une photodiode 402 sont respectivement reliées à un transistor de transfert M43 et à un transistor de transfert M44. Les photodiodes 401 et 402 partagent un transistor de remise à l'état initial Mi, un transistor de commande M3 et un
transistor de sélection M4.
Les transistors de transfert M43 et M44, le transistor de remise à l'état initial Ml, le transistor de commande M3 et le transistor de sélection M4 peuvent être des transistors métal-oxyde-semi-conducteur à canal de type N
(NMOS).
La photodiode 401 reçoit une lumière à partir d'un objet, génère des charges photoélectriques et intègre les charges photoélectriques. Le transistor de transfert M43 est monté entre la photodiode 401 et un noeud capteur unique A et transfère les charges photoélectriques générées dans la photodiode 401 au noeud capteur unique A en réponse à un
signal de commande Txl.
De la même manière, la photodiode 402 absorbe une lumière provenant de l'objet, génère des charges photoélectriques et intègre les charges photoélectriques. Le transistor de transfert M44 est monté entre la photodiode 402 et le noeud capteur unique A, et transfère les charges photoélectriques générées dans la photodiode 402 au noeud
capteur unique A en réponse à un signal de commande Tx2.
Le transistor de remise à l'état initial Ml est monté entre une alimentation électrique Vdd et le noeud capteur unique A et délivre les charges photoélectriques présentes sur le noeud capteur unique A en réponse à un signal de commande Rx. Le transistor de commande M3 est relié à l'alimentation électrique Vdd et joue le rôle d'une source suiveuse en réponse à une sortie du noeud capteur unique A. Le transistor de sélection M4 est relié au transistor de commande M3 et délivre des données d'image en réponse à une
signal de commande Sx produit par des signaux d'adresse.
Le chronogramme de la figure 5 représente des signaux destinés à commander les transistors du pixel élémentaire de la figure 4. Le fonctionnement du pixel élémentaire va être
décrit en référence à cette figure.
1) Dans la partie "Ai", le transistor de transfert M3 et le transistor de remise à l'état initial M1 sont rendus conducteurs et le transistor de sélection M4 est rendu non conducteur, de sorte que la photodiode 401 est en déplétion complète (dans la partie "Ai", le transistor de transfert M43 reste à l'état conducteur quel que soit l'état du
transistor de transfert M44).
2) Dans la partie "B1", le transistor de transfert M43 conducteur est rendu non conducteur, de sorte que la photodiode 401 génère des charges photoélectriques et intègre celles-ci (la partie "Bi" se poursuit quels que soient les états du transistor de remise à l'état initial Mi, du transistor de transfert M44 et du transistor de sélection M4, jusqu'à ce que le transistor de transfert M43
redevienne conducteur).
3) De même, dans la partie "A2", le transistor de transfert M44 et le transistor de remise à l'état initial M1 sont rendus conducteurs et le transistor de sélection M4 est rendu non conducteur, de sorte que la photodiode 402 est en déplétion complète (dans la partie "A2", le transistor de transfert M44 reste à l'état conducteur, quel que soit
l'état du transistor de transfert M43).
4) Dans la partie "B2", le transistor de transfert M44 conducteur est rendu à nouveau non conducteur, de sorte que la photodiode 401 génère des charges photoélectriques et intègre les charges photoélectriques (la partie "B2" se poursuit quels que soient les états du transistor de remise à l'état initial Ml, du transistor de transfert M43 et du transistor de sélection M4 jusqu'à ce que le transistor de
transfert M44 redevienne conducteur).
) Dans la partie "Ci", le transistor de remise à l'état initial Ml et les transistors de transfert M43 et M44 restent à l'état conducteur pour le premier et à l'état non conducteur pour les secondes, et le transistor de sélection M4 est rendu conducteur, de sorte qu'un niveau de tension de remise à l'état initial est délivré en sortie par l'intermédiaire du transistor de sélection M4 et que le transistor de commande M3 est commandé par le noeud capteur A. 6) Dans la partie "Dl", le transistor de remise à l'état initial M1 est rendu non conducteur, puis le niveau de tension de remise à l'état initial généré dans la partie
"Ci" est stabilisé.
7) Dans la partie "El", le niveau de tension de remise à l'état initial dela partie "Dl" est échantillonné. 8) Dans la partie "F1", le transistor de remise à l'état initial M1 et le transistor de sélection M4 restent respectivement à l'état non conducteur et à l'état conducteur, et le transistor de transfert M43 est rendu conducteur, de sorte qu'un niveau de tension de données correspondant aux charges photoélectriques intégrées dans la photodiode 401 pendant le temps de la partie "B1" est transféré à la borne de sortie par l'intermédiaire du noeud capteur A, du transistor de commande M3 et du transistor de
i5 sélection M4.
9) Dans la partie "G1", le transistor de transfert M43 est rendu non conducteur, puis le niveau de tension de
données généré dans la partie "Fi" est stabilisé.
) Dans la partie "Hi", le niveau de tension de
données de la partie "G1" est échantillonné.
11) Dans la partie "C2", le transistor de remise à l'état initial M1 et les transistors de transfert M44 et M43 restent à l'état conducteur pour le premier et à l'état non conducteur pour les seconds, et le transistor de sélection M4 est rendu conducteur, de sorte que le niveau de tension de remise à l'état initial est délivré en sortie par l'intermédiaire du transistor de sélection M4 et que le transistor de commande M3 est commandé par le noeud capteur A. 12) Dans la partie "D2", le transistor de remise à l'état initial M1 est rendu non conducteur, puis le niveau de tension de remise à l'état initial généré dans la partie
"C2" est stabilisé.
13) Dans la partie "E2", le niveau de tension de
remise à l'état initial de la partie "D2" est échantillonné.
14) Dans la partie "F2", le transistor de remise à l'état initial M1 et le transistor de sélection M4 restent respectivement à l'état non conducteur et à l'état conducteur, et le transistor de transfert M44 est rendu conducteur, de sorte qu'un niveau de tension de données correspondant aux charges photoélectriques intégrées dans la photodiode 402 pendant le temps de la partie "B2" est transféré à la borne de sortie par l'intermédiaire du noeud capteur A, du transistor de commande M3 et du transistor de
sélection M4.
) Dans la partie "G2", le transistor de transfert M44 est rendu non conducteur, puis le niveau de tension de
données généré dans la partie "F2" est stabilisé.
16) Dans la partie "H2", le niveau de tension de
données de la partie "G2" est échantillonné.
Dans les parties "Ai" à "Hi", une valeur d'image de sortie du capteur d'images CMOS est délivrée par rapport à une image fournie en entrée à la photodiode 401. De même, dans les parties "A2" à "H2", une valeur d'image de sortie du capteur d'images CMOS est délivrée par rapport à une
image fournie en entrée à la photodiode 402.
En particulier, les parties "AI" et "A2" au cours desquelles les photodiodes 401 et 402 sont en déplétion totale, peuvent se chevaucher, de même que les parties "BI" et "B2" au cours desquelles les charges photoélectriques sont générées et intégrées. Un temps de déplétion et le temps d'intégration des charges photoélectriques peuvent être réglés par un contrôle de l'état de conduction et de l'état de non conduction des transistors de transfert M43 et M44. Comme dans l'art antérieur, le niveau de tension de remise à l'état initial et le niveau de tension de données pour la photodiode 101 qui sont respectivement échantillonnés au cours des parties "El" et "Hi", sont délivrés en sortie au convertisseur A/D 30 (figure 1) et convertis en deux signaux numériques. La différence des deux signaux numériques devient une valeur d'image de sortie du capteur d'images CMOS par rapport à une image fournie en
entrée à la photodiode 101 (figure 1).
De même, le niveau de tension de remise à l'état initial et le niveau de tension de données pour la photodiode 102 qui sont respectivement échantillonnés au cours des parties "E2" et "H2" sont délivrés en sortie au convertisseur A/D 30 (figure 1) et convertis en deux signaux numériques. La différence des deux signaux numériques devient la valeur d'image de sortie du capteur d'images CMOS par rapport à une image fournie en entrée à la photodiode
102 (figure 1).
Les parties "Dl", "G1", "D2" et "G2" sont destinées à supprimer une erreur de pointe de tension du noeud capteur A provoquée pendant le processus de mise à l'état conducteur ou non conducteur du transistor de remise à l'état initial Ml et des transistors de transfert M43 et M44, pour permettre au noeud capteur A d'échantillonner une valeur de niveau au cours des parties stabilisées (parties "El", "Hi",
"E2" et "H2") après les parties "Dl", "G1", "D2" et "G2".
Le pixel élémentaire selon la présente invention n'est pas limité à deux photodiodes comme celui décrit précédemment et peut comporter un nombre de photodiodes supérieur, si nécessaire. Etant donné que les photodiodes du pixel élémentaire selon la présente invention partagent le transistor de remise à l'état initial M1, le transistor de commande M3 et le transistor de sélection M4, le pixel élémentaire de la présente invention peut avoir une surface de puce réduite comparativement au pixel élémentaire de
l'art antérieur.
Dans le cas o plusieurs photodiodes sont reliées au noeud capteur unique, le transistor de remise à l'état initial commun qui est connecté à ce dernier, est rendu conducteur en fonction de la photodiode afin de fournir en sortie le niveau de tension de remise à l'état initial de la photodiode correspondante, et le transistor de transfert est rendu conducteur afin de délivrer en sortie le niveau de tension de données correspondant aux charges photoélectriques générées dans la photodiode. Précisément, dès la fourniture du niveau de tension de remise à l'état initial de la photodiode correspondante, le transistor de transfert est rendu conducteur afin de délivrer en sortie le
niveau de tension de données.
Bien que la description précédente ait porté sur des
modes de réalisation et de mise en oeuvre préférés de la présente invention, celle-ci n'est bien entendu pas limitée aux exemples particuliers décrits et illustrés ici, et l'homme de l'art comprendra aisément qu'il est possible d'y apporter de nombreuses variantes et modifications sans pour
io autant sortir du cadre de l'invention.
Claims (27)
1. Capteur d'images à transistors métal-oxyde-semi-
conducteur complémentaires (CMOS), caractérisé en ce qu'il comprend: un pixel élémentaire (400) comportant: de multiples photodiodes (401, 402) qui reçoivent une lumière incidente à partir d'un objet pour générer des charges photoélectriques; de multiples moyens de transfert (M43, M44) correspondant aux multiples photodiodes (401, 402) et destinés à transférer les charges photoélectriques provenant des multiples photodiodes à un noeud capteur unique (A) en réponse à des signaux de commande (Txl, Tx2) fournis par un organe de commande extérieur, signaux de commande qui commandent les multiples moyens de transfert (M43, M44) afin que les charges photoélectriques provenant des multiples photodiodes (401, 402) soient transférées sélectivement au noeud capteur unique (A); un moyen de remise à l'état initial commun (M1) destiné à remettre à l'état initial le noeud capteur unique, le moyen de remise à l'état initial déterminant des niveaux de remise à l'état initial du noeud capteur unique (A) qui correspondent à chacune des multiples photodiodes (401, 402); et un moyen de sortie commun (M3) destiné à fournir en sortie des signaux électriques correspondant aux niveaux de tension du noeud capteur unique (A), le capteur d'images CMOS échantillonnant les signaux électriques par un double échantillonnage à corrélation, puis délivrant en sortie une
valeur d'image finale à un dispositif extérieur.
2. Capteur d'images selon la revendication 1, caractérisé en ce que le pixel élémentaire comprend également un moyen de sélection (M4) relié au moyen de sortie commun (M3) pour délivrer en sortie des données
d'image en réponse à des signaux d'adresse.
3. Capteur d'images selon la revendication 2, caractérisé en ce que le moyen de sélection (M4) est un transistor métal-oxyde-semi- conducteur à canal de type N
(NMOS) relié au moyen de sortie commun (M3).
4. Capteur d'images selon la revendication 3, caractérisé en ce que le moyen de sortie commun (M3) est un transistor NMOS commandé par un niveau de tension présent sur le noeud capteur unique (A), et monté entre une
alimentation électrique (Vdd) et le moyen de sélection (M4).
5. Capteur d'images selon la revendication 1, caractérisé en ce que le moyen de remise à l'état initial (M1) est un transistor NMOS monté entre une alimentation
électrique (Vdd) et le noeud capteur unique (A).
6. Capteur d'images selon la revendication 1, caractérisé en ce que les moyens de transfert (M43, M44) sont des transistors NMOS respectivement montés entre la diode (401, 402) correspondante et le noeud capteur unique (A).
7. Capteur d'images selon la revendication 1, caractérisé en ce que les multiples photodiodes comprennent un première photodiode (401) et une seconde photodiode (402), tandis que les multiples moyens de transfert comprennent un premier transistor de transfert (M43) et un second transistor de transfert (M44), et en ce que le pixel élémentaire (400) commande le noeud capteur unique (A) à un niveau de remise à l'état initial et transfère un premier niveau de tension de données des charges photoélectriques générées par la première photodiode (401) au noeud capteur unique (A) par l'intermédiaire du premier transistor de transfert (M43), et commande le noeud capteur unique (A) au niveau de remise à l'état initial et transfère un second niveau de tension de données des charges photoélectriques générées par la seconde photodiode (402) au noeud capteur unique (A) par l'intermédiaire du second transistor de
transfert (M44).
8. Capteur d'images selon la revendication 7, caractérisé en ce que chaque niveau de tension transféré au noeud capteur unique (A) est délivré en sortie à un convertisseur analogique/numérique qui convertit des données d'image analogiques en données d'image numériques, par l'intermédiaire du moyen de sortie commun (M3) et du moyen
de sélection (M4).
9. Procédé de commande d'un capteur d'images CMOS pour obtenir un signal de sortie par double échantillonnage à corrélation à partir de charges photoélectriques générées dans de multiples photodiodes (401, 402) à l'aide d'un noeud capteur unique (A) auquel les multiples photodiodes sont reliées électriquement, caractérisé en ce qu'il comprend les étapes qui consistent à: (a) générer les charges photoélectriques dans chaque photodiode; (b) remettre à l'état initial le noeud capteur unique et obtenir de celui-ci un premier signal électrique; (c) transférer les charges photoélectriques de l'une des photodiodes au noeud capteur unique, puis obtenir de celui-ci un second signal électrique; (d) remettre à l'état initial le noeud capteur unique et obtenir de celui-ci un troisième signal électrique; et (e) transférer les charges photoélectriques d'une autre photodiode au noeud capteur unique, puis obtenir de
celui-ci un quatrième signal électrique.
10. Procédé selon la revendication 9, caractérisé en ce que les étapes (b) et (d) comprennent l'étape (f) qui consiste à stabiliser le niveau de remise à l'état initial afin de supprimer une erreur de pointe de tension du noeud capteur unique (A), l'étape (f) étant réalisée par l'obtention des premier et troisième signaux électriques
après un temps de retard.
11. Procédé selon la revendication 9, caractérisé en ce que les étapes (c) et (e) comprennent l'étape (g) qui consiste à stabiliser le niveau de remise à l'état initial afin de supprimer une erreur de pointe de tension du noeud capteur unique (A), l'étape (g) étant réalisée par l'obtention des second et quatrième signaux électriques
après un temps de retard.
12. Pixel élémentaire d'un capteur d'images à transistors métal-oxyde-semi-conducteur complémentaires (CMOS), caractérisé en ce qu'il comprend: une première photodiode (401) destinée à recevoir une lumière à partir d'un objet ainsi qu'à générer et intégrer des charges photoélectriques; un premier transistor de transfert (M43) monté entre la première photodiode (401) et un noeud capteur unique (A) pour transférer les charges photoélectriques générées dans la première photodiode au noeud capteur unique en réponse à un premier signal de commande (Txl); une seconde photodiode (402) destinée à recevoir une lumière à partir de l'objet ainsi qu'à générer et intégrer des charges photoélectriques; un second transistor de transfert (M44) monté entre la seconde photodiode (402) et le noeud capteur unique (A) pour transférer les charges photoélectriques générées dans la seconde photodiode au noeud capteur unique en réponse à un second signal de commande (Tx2); un transistor de remise à l'état initial (Mi) monté entre une alimentation électrique (Vdd) et le noeud capteur unique (A) pour fournir en sortie les charges photoélectriques stockées dans le noeud capteur unique en réponse à un troisième signal de commande (Rx); un transistor de commande (M3) relié à l'alimentation électrique (Vdd) pour jouer le rôle d'une source suiveuse en réponse à une sortie du noeud capteur unique (A); et un transistor de sélection (M4) relié au transistor de commande (M3) pour délivrer en sortie des données d'image en étant commandé par le transistor de commande (M3) en réponse
à des signaux d'adresse.
13. Pixel élémentaire selon la revendication 12, caractérisé en ce que le premier signal de commande (Txl) diffère du second signal de commande (Tx2) chronologiquement.
14. Pixel élémentaire selon la revendication 12, caractérisé en ce qu'il fournit en sortie un niveau de tension de remise à l'état initial par l'intermédiaire du transistor de remise à l'état initial (Mi) et un niveau de tension de données d'une image fournie en entrée à la première photodiode (401) par l'intermédiaire du premier transistor de transfert (M43), et un niveau de tension de remise à l'état initial par l'intermédiaire du transistor de remise à l'état initial (M1) et un niveau de tension de données d'une image fournie en entrée à la seconde photodiode (402) par l'intermédiaire du second transistor de
transfert (M44).
15. Pixel élémentaire selon la revendication 12, caractérisé en ce qu'il est relié à un convertisseur analogique/numérique qui convertit des signaux analogiques
en signaux numériques.
16. Procédé de commande d'un pixel élémentaire comprenant une première photodiode (401) destinée à recevoir une lumière à partir d'un objet ainsi qu'à générer et intégrer des charges photoélectriques; un premier transistor de transfert (M43) monté entre la première photodiode et un noeud capteur unique (A) pour transférer les charges photoélectriques générées dans la première photodiode au noeud capteur unique en réponse à un premier signal de commande (Txl); une seconde photodiode (402) destinée à recevoir une lumière à partir de l'objet ainsi qu'à générer et intégrer des charges photoélectriques; un second transistor de transfert (M44) monté entre la seconde photodiode et le noeud capteur unique pour transférer les charges photoélectriques générées dans la seconde photodiode au noeud capteur unique en réponse à un second signal de commande; un transistor de remise à l'état initial monté entre une alimentation électrique et le noeud capteur unique pour fournir en sortie les charges photoélectriques stockées dans le noeud capteur unique en réponse à un troisième signal de commande (Tx2); un transistor de commande relié à l'alimentation électrique pour jouer le rôle d'une source suiveuse en réponse à une sortie du noeud capteur unique; et un transistor de sélection relié au transistor de commande pour délivrer en sortie des données d'image en étant commandé par le transistor de commande, en réponse à des signaux d'adresse, caractérisé en ce qu'il comprend les étapes qui consistent à: (a) créer une déplétion complète des première et seconde photodiodes (401, 402); (b) recevoir une lumière dans les première et seconde photodiodes et générer des charges photoélectriques; (c) rendre le transistor de remise à l'état initial (M1) conducteur et les premier et second transistors de lo transfert (M43, M44) non conducteurs, et délivrer en sortie un niveau de tension de remise à l'état initial par l'intermédiaire du noeud capteur unique (A), du transistor de commande (M3) et du transistor de sélection (M4); (d) rendre le transistor de remise à l'état initial (M1) non conducteur et le premier transistor de transfert (M43) conducteur, et délivrer en sortie un niveau de tension de données des charges photoélectriques générées dans la première photodiode (401) par l'intermédiaire du noeud capteur unique (A), du transistor de commande (M3) et du transistor de sélection (M4); (e) rendre le transistor de remise à l'état initial (M1) conducteur et les premier et second transistors de transfert (M43, 44) non conducteurs, et délivrer en sortie le niveau de tension de remise à l'état initial par l'intermédiaire du noeud capteur unique (A), du transistor de commande (M3) et du transistor de sélection (M4); et (f) rendre le transistor de remise à l'état initial (M1) non conducteur et le second transistor de transfert (M44) conducteur, et délivrer en sortie un niveau de tension de données des charges photoélectriques générées dans la seconde photodiode (402) par l'intermédiaire du noeud capteur unique (A), du transistor de commande (M3) et du
transistor de sélection (M4).
17. Procédé selon la revendication 16, caractérisé en ce que l'étape (b) comprend l'étape qui consiste à générer et intégrer les charges photoélectriques de la première photodiode, quels que soient les états du transistor de remise à l'état initial, du second transistor de transfert et du transistor de sélection, tandis que le premier
transistor de transfert est conducteur.
18. Procédé selon la revendication 16, caractérisé en ce que l'étape (b) comprend l'étape qui consiste à générer et intégrer les charges photoélectriques de la seconde photodiode, quels que soient les états du transistor de remise à l'état initial, du premier transistor de transfert et du transistor de sélection, tandis que le second
lo transistor de transfert est conducteur.
19. Procédé selon la revendication 17, caractérisé en ce qu'il comprend le contrôle d'un temps de déplétion et d'un temps de génération et d'intégration de charges photoélectriques par réglage d'un temps d'état de conduction et d'un temps d'état de non conduction des premier et second
transistors de transfert.
20. Procédé selon la revendication 16, caractérisé en ce que l'étape (c) comprend également les étapes qui consistent à: rendre le transistor de remise à l'état initial non conducteur et stabiliser le niveau de tension de remise à l'état initial; et échantillonner le niveau de tension de remise à l'état
initial stabilisé.
21. Procédé selon la revendication 20, caractérisé en ce que le niveau de tension de remise à l'état initial échantillonné est fourni en sortie à un convertisseur analogique/numérique afin d'être converti en un signal numérique.
22. Procédé selon la revendication 16, caractérisé en ce que l'étape (d) comprend également les étapes qui consistent à: rendre le premier transistor de transfert non conducteur et stabiliser le niveau de tension de données; et échantillonner le niveau de tension de données stabilisé.
23. Procédé selon la revendication 22, caractérisé en ce que le niveau de tension de données échantillonné est fourni en sortie à un convertisseur analogique/numérique
afin d'être converti en un signal numérique.
24. Procédé selon la revendication 16, caractérisé en ce que l'étape (e) comprend également les étapes qui consistent à: rendre le transistor de remise à l'état initial non conducteur et stabiliser le niveau de tension de remise à l'état initial; et échantillonner le niveau de tension de remise à l'état
initial stabilisé.
25. Procédé selon la revendication 24, caractérisé en ce que le niveau de tension de remise à l'état initial échantillonné est fourni en sortie à un convertisseur analogique/numérique afin d'être converti en un signal numérique.
26. Procédé selon la revendication 16, caractérisé en ce que l'étape (f) comprend également les étapes qui consistent à: rendre le premier transistor de transfert non conducteur et stabiliser le niveau de tension de données; et échantillonner le niveau de tension de données stabilisé.
27. Procédé selon la revendication 26, caractérisé en ce que le niveau de tension de données échantillonné est fourni en sortie à un convertisseur analogique/numérique
afin d'être converti en un signal numérique.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980016536A KR19990084630A (ko) | 1998-05-08 | 1998-05-08 | 씨모스 이미지 센서 및 그 구동 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2783355A1 true FR2783355A1 (fr) | 2000-03-17 |
| FR2783355B1 FR2783355B1 (fr) | 2004-10-01 |
Family
ID=19537151
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR9905915A Expired - Lifetime FR2783355B1 (fr) | 1998-05-08 | 1999-05-10 | Capteurs d'images cmos comportant des transistors de sortie communs et son procede de commande |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6731335B1 (fr) |
| JP (1) | JPH11355662A (fr) |
| KR (1) | KR19990084630A (fr) |
| FR (1) | FR2783355B1 (fr) |
| GB (1) | GB2339990B (fr) |
| TW (1) | TW421961B (fr) |
Families Citing this family (61)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6239456B1 (en) | 1998-08-19 | 2001-05-29 | Photobit Corporation | Lock in pinned photodiode photodetector |
| KR100320441B1 (ko) * | 1999-12-31 | 2002-01-12 | 박종섭 | 씨모스 이미지 센서 |
| US6950134B2 (en) * | 2000-02-22 | 2005-09-27 | Innotech Corporation | Method of preventing transfer and storage of non-optically generated charges in solid state imaging device |
| JP3585219B2 (ja) * | 2000-08-25 | 2004-11-04 | キヤノン株式会社 | 固体撮像装置および撮像システム |
| KR20030084489A (ko) * | 2002-04-27 | 2003-11-01 | 주식회사 하이닉스반도체 | 리셋 트랜지스터를 변경한 시모스 이미지센서의 단위화소 |
| JP2004134867A (ja) * | 2002-10-08 | 2004-04-30 | Canon Inc | 固体撮像装置、その駆動方法、及び撮像システム |
| US7489352B2 (en) * | 2002-11-15 | 2009-02-10 | Micron Technology, Inc. | Wide dynamic range pinned photodiode active pixel sensor (APS) |
| KR100490598B1 (ko) * | 2002-11-22 | 2005-05-17 | (주)하이칩스 | 씨모스 이미지 센서 |
| JP2005005573A (ja) * | 2003-06-13 | 2005-01-06 | Fujitsu Ltd | 撮像装置 |
| US7081608B2 (en) * | 2003-10-15 | 2006-07-25 | Micron Technology, Inc. | Pixel with differential readout |
| US7542085B2 (en) * | 2003-11-26 | 2009-06-02 | Aptina Imaging Corporation | Image sensor with a capacitive storage node linked to transfer gate |
| US7443437B2 (en) | 2003-11-26 | 2008-10-28 | Micron Technology, Inc. | Image sensor with a gated storage node linked to transfer gate |
| US11282891B2 (en) | 2003-11-26 | 2022-03-22 | Samsung Electronics Co., Ltd. | Image sensor with a gated storage node linked to transfer gate |
| US20050128327A1 (en) * | 2003-12-10 | 2005-06-16 | Bencuya Selim S. | Device and method for image sensing |
| US20050185077A1 (en) * | 2004-02-23 | 2005-08-25 | Jps Group Holdings, Ltd. | Cmos image sensor with 1.25 - 1.5 transistor/pixel ratio |
| KR100674925B1 (ko) * | 2004-12-07 | 2007-01-26 | 삼성전자주식회사 | 허니콤 구조의 능동 픽셀 센서 |
| US20060125947A1 (en) * | 2004-12-09 | 2006-06-15 | Packer Jimmy L | Imaging with clustered photosite arrays |
| KR100690880B1 (ko) | 2004-12-16 | 2007-03-09 | 삼성전자주식회사 | 픽셀별 광감도가 균일한 이미지 센서 및 그 제조 방법 |
| KR100680469B1 (ko) | 2005-01-31 | 2007-02-08 | 매그나칩 반도체 유한회사 | 인접한 화소들 사이의 센싱노드들이 공유된 씨모스 이미지센서 |
| US7830437B2 (en) * | 2005-05-11 | 2010-11-09 | Aptina Imaging Corp. | High fill factor multi-way shared pixel |
| KR100660866B1 (ko) * | 2005-06-20 | 2006-12-26 | 삼성전자주식회사 | 이미지 센서에서 저잡음 글로벌 셔터 동작을 실현한 픽셀회로 및 방법 |
| KR100787938B1 (ko) * | 2005-07-15 | 2007-12-24 | 삼성전자주식회사 | 공유 능동 화소 센서 구조의 씨모스 이미지 센서 및 그구동 방법 |
| KR100815243B1 (ko) | 2006-08-04 | 2008-03-19 | 한국과학기술원 | Ｃｍｏｓ 이미지 센서의 단위 픽셀 |
| JP4486015B2 (ja) * | 2005-09-13 | 2010-06-23 | パナソニック株式会社 | 固体撮像装置 |
| KR100689585B1 (ko) * | 2005-11-15 | 2007-03-02 | 매그나칩 반도체 유한회사 | 시모스 이미지 센서 |
| JP4631723B2 (ja) * | 2006-01-27 | 2011-02-16 | ソニー株式会社 | 固体撮像装置 |
| JP2007202035A (ja) | 2006-01-30 | 2007-08-09 | Matsushita Electric Ind Co Ltd | 固体撮像装置 |
| JP2008017388A (ja) * | 2006-07-10 | 2008-01-24 | Olympus Corp | 固体撮像装置 |
| JP2008042298A (ja) * | 2006-08-02 | 2008-02-21 | Olympus Corp | 固体撮像装置 |
| JP5173171B2 (ja) * | 2006-09-07 | 2013-03-27 | キヤノン株式会社 | 光電変換装置、撮像装置及び信号読出方法 |
| US7675093B2 (en) | 2006-11-28 | 2010-03-09 | Micron Technology, Inc. | Antiblooming imaging apparatus, system, and methods |
| KR100779386B1 (ko) * | 2006-12-22 | 2007-11-23 | 매그나칩 반도체 유한회사 | 인접한 화소들 사이의 센싱노드들이 공유된 씨모스 이미지센서 |
| US8009211B2 (en) | 2007-04-03 | 2011-08-30 | Canon Kabushiki Kaisha | Image sensing apparatus and image capturing system |
| KR100853194B1 (ko) * | 2007-10-29 | 2008-08-21 | (주)실리콘화일 | 4ｔ－2ｓ 스텝 ＆ 리피트 단위 셀 |
| KR101393633B1 (ko) | 2007-10-31 | 2014-05-09 | 삼성디스플레이 주식회사 | 엑스레이 검출 패널, 엑스레이 검출기 및 엑스레이검출기의 구동 방법 |
| KR20090087644A (ko) * | 2008-02-13 | 2009-08-18 | 삼성전자주식회사 | 따른 픽셀 회로 어레이 |
| US8350939B2 (en) | 2008-10-01 | 2013-01-08 | Micron Technology, Inc. | Vertical 4-way shared pixel in a single column with internal reset and no row select |
| TWI618412B (zh) * | 2008-12-16 | 2018-03-11 | 邰祐南 | 雜訊消除影像感測器 |
| JP4900404B2 (ja) * | 2009-02-23 | 2012-03-21 | ソニー株式会社 | 固体撮像素子及びその駆動方法 |
| JP5398842B2 (ja) * | 2009-09-30 | 2014-01-29 | シャープ株式会社 | 表示装置 |
| JP5578993B2 (ja) * | 2010-08-27 | 2014-08-27 | キヤノン株式会社 | 光電変換装置、焦点検出装置、および撮像システム |
| JP5729947B2 (ja) * | 2010-08-27 | 2015-06-03 | キヤノン株式会社 | 光電変換装置、焦点検出装置、および撮像システム |
| JP5755111B2 (ja) * | 2011-11-14 | 2015-07-29 | キヤノン株式会社 | 撮像装置の駆動方法 |
| US9407795B2 (en) * | 2012-07-13 | 2016-08-02 | Teledyne Dalsa B.V. | Method of reading out a CMOS image sensor and a CMOS image sensor configured for carrying out such method |
| EP3556089B1 (fr) | 2016-12-19 | 2023-02-01 | BAE Systems Imaging Solutions Inc. | Schéma d'obturateur global réduisant les effets d'un courant d'obscurité |
| EP3574645A4 (fr) * | 2017-01-25 | 2020-07-01 | BAE Systems Imaging Solutions Inc. | Réseau d'imagerie à obturateur global rétroéclairé |
| US10070081B2 (en) | 2017-02-03 | 2018-09-04 | SmartSens Technology (U.S.), Inc. | Stacked image sensor pixel cell with dynamic range enhancement and selectable shutter modes and in-pixel CDS |
| US9991298B1 (en) | 2017-02-03 | 2018-06-05 | SmartSens Technology (US), Inc. | Stacked image sensor pixel cell with a charge amplifier and selectable shutter modes and in-pixel CDS |
| US10002901B1 (en) | 2017-02-03 | 2018-06-19 | Smartsense Technology (U.S.) Inc. | Stacked image sensor with embedded FPGA and pixel cell with selectable shutter modes and in-pixel CDs |
| US10070090B2 (en) | 2017-02-03 | 2018-09-04 | SmartSens Technology (U.S.), Inc. | Stacked image sensor pixel cell with selectable shutter modes and in-pixel CDS |
| US10250828B1 (en) | 2017-12-21 | 2019-04-02 | SmartSens Technology (U.S.), Inc. | Global shutter image sensor with anti-blooming pixel and knee point self-calibration |
| CN108419030B (zh) | 2018-03-01 | 2021-04-20 | 思特威(上海)电子科技股份有限公司 | 具有led闪烁衰减的hdr图像传感器像素结构及成像系统 |
| US10670526B2 (en) | 2018-03-05 | 2020-06-02 | Smartsens Technology (Cayman) Co., Limited | DNA sequencing system with stacked BSI global shutter image sensor |
| US10250832B1 (en) | 2018-05-02 | 2019-04-02 | Smartsens Technology (Cayman) Co., Ltd. | Stacked rolling shutter and global shutter image sensor with knee self point calibration |
| US10334189B1 (en) | 2018-06-06 | 2019-06-25 | Smartsens Technology (Cayman) Co., Ltd. | HDR pixel array with double diagonal binning |
| US10477126B1 (en) | 2018-09-05 | 2019-11-12 | Smartsens Technology (Cayman) Co., Limited | Dual eclipse circuit for reduced image sensor shading |
| US10873716B2 (en) | 2018-11-05 | 2020-12-22 | SmartSens Technology (HK) Co., Ltd. | Dual row control signal circuit for reduced image sensor shading |
| US10727268B1 (en) | 2019-01-25 | 2020-07-28 | Smartsens Technology (Cayman) Co., Ltd | CMOS image sensor with compact pixel layout |
| US10652492B1 (en) | 2019-02-12 | 2020-05-12 | Smartsens Technology (Cayman) Co., Ltd. | CMOS image sensor with improved column data shift readout |
| CN110896082A (zh) | 2019-05-28 | 2020-03-20 | 思特威(上海)电子科技有限公司 | 具有新型布局的图像传感器 |
| KR20220049782A (ko) | 2020-10-15 | 2022-04-22 | 에스케이하이닉스 주식회사 | 이미지 센싱 장치 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4573076A (en) * | 1984-07-13 | 1986-02-25 | Fuji Photo Film Co., Ltd. | Image sensor including a repeating read function |
| EP0757476A2 (fr) * | 1995-08-02 | 1997-02-05 | Canon Kabushiki Kaisha | Capteur d'images à l'état solide |
Family Cites Families (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5148268A (en) * | 1991-04-26 | 1992-09-15 | Xerox Corporation | Multiplexing arrangement for controlling data produced by a color images sensor array |
| JPH06334920A (ja) | 1993-03-23 | 1994-12-02 | Nippon Hoso Kyokai <Nhk> | 固体撮像素子とその駆動方法 |
| US5543838A (en) * | 1993-08-31 | 1996-08-06 | Xerox Corporation | Signal multiplexing system for an image sensor array |
| US5841126A (en) | 1994-01-28 | 1998-11-24 | California Institute Of Technology | CMOS active pixel sensor type imaging system on a chip |
| US5471515A (en) | 1994-01-28 | 1995-11-28 | California Institute Of Technology | Active pixel sensor with intra-pixel charge transfer |
| US5631704A (en) | 1994-10-14 | 1997-05-20 | Lucent Technologies, Inc. | Active pixel sensor and imaging system having differential mode |
| US5521640A (en) | 1994-10-31 | 1996-05-28 | At&T Global Information Solutions Company | Color image array scanner with high resolution monochrome mode |
| US5654537A (en) | 1995-06-30 | 1997-08-05 | Symbios Logic Inc. | Image sensor array with picture element sensor testability |
| US5739562A (en) * | 1995-08-01 | 1998-04-14 | Lucent Technologies Inc. | Combined photogate and photodiode active pixel image sensor |
| JP3838665B2 (ja) | 1995-08-11 | 2006-10-25 | 株式会社 東芝 | Ｍｏｓ型固体撮像装置 |
| WO1997008647A1 (fr) | 1995-08-25 | 1997-03-06 | Psc, Inc. | Lecteur optique a circuits cmos condenses |
| AU1074797A (en) | 1995-11-07 | 1997-06-05 | California Institute Of Technology | Capacitively coupled successive approximation ultra low power analog-to-digital converter |
| KR100200691B1 (ko) | 1995-12-15 | 1999-06-15 | 윤종용 | 상관이중 샘플링 장치 |
| US5892540A (en) | 1996-06-13 | 1999-04-06 | Rockwell International Corporation | Low noise amplifier for passive pixel CMOS imager |
| US5892541A (en) | 1996-09-10 | 1999-04-06 | Foveonics, Inc. | Imaging system and method for increasing the dynamic range of an array of active pixel sensor cells |
| US5973311A (en) * | 1997-02-12 | 1999-10-26 | Imation Corp | Pixel array with high and low resolution mode |
| US6160281A (en) * | 1997-02-28 | 2000-12-12 | Eastman Kodak Company | Active pixel sensor with inter-pixel function sharing |
| US6320616B1 (en) * | 1997-06-02 | 2001-11-20 | Sarnoff Corporation | CMOS image sensor with reduced fixed pattern noise |
| US5877715A (en) | 1997-06-12 | 1999-03-02 | International Business Machines Corporation | Correlated double sampling with up/down counter |
| US6107655A (en) * | 1997-08-15 | 2000-08-22 | Eastman Kodak Company | Active pixel image sensor with shared amplifier read-out |
| US6233013B1 (en) * | 1997-10-23 | 2001-05-15 | Xerox Corporation | Color readout system for an active pixel image sensor |
| EP0928103A3 (fr) | 1997-12-31 | 2000-08-02 | Texas Instruments Incorporated | Capteurs d'image CMOS |
| US6977684B1 (en) | 1998-04-30 | 2005-12-20 | Canon Kabushiki Kaisha | Arrangement of circuits in pixels, each circuit shared by a plurality of pixels, in image sensing apparatus |
| JP3337976B2 (ja) | 1998-04-30 | 2002-10-28 | キヤノン株式会社 | 撮像装置 |
| US6486913B1 (en) * | 1999-09-30 | 2002-11-26 | Intel Corporation | Pixel array with shared reset circuitry |
-
1998
- 1998-05-08 KR KR1019980016536A patent/KR19990084630A/ko not_active Application Discontinuation
-
1999
- 1999-05-05 TW TW088107285A patent/TW421961B/zh active
- 1999-05-06 US US09/305,756 patent/US6731335B1/en not_active Expired - Lifetime
- 1999-05-07 GB GB9910665A patent/GB2339990B/en not_active Expired - Lifetime
- 1999-05-10 JP JP11129154A patent/JPH11355662A/ja active Pending
- 1999-05-10 FR FR9905915A patent/FR2783355B1/fr not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4573076A (en) * | 1984-07-13 | 1986-02-25 | Fuji Photo Film Co., Ltd. | Image sensor including a repeating read function |
| EP0757476A2 (fr) * | 1995-08-02 | 1997-02-05 | Canon Kabushiki Kaisha | Capteur d'images à l'état solide |
Also Published As
| Publication number | Publication date |
|---|---|
| TW421961B (en) | 2001-02-11 |
| GB2339990A (en) | 2000-02-09 |
| KR19990084630A (ko) | 1999-12-06 |
| US6731335B1 (en) | 2004-05-04 |
| GB9910665D0 (en) | 1999-07-07 |
| GB2339990A8 (en) | 2000-09-27 |
| FR2783355B1 (fr) | 2004-10-01 |
| JPH11355662A (ja) | 1999-12-24 |
| GB2339990B (en) | 2003-04-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FR2783355A1 (fr) | Capteurs d'images cmos comportant des transistors de sortie communs et son procede de commande | |
| JP4372789B2 (ja) | ２段階変換利得イメージャ | |
| US7420154B2 (en) | Pixel circuit with non-destructive readout circuit and methods of operation thereof | |
| EP1265291A1 (fr) | Capteur d'image CMOS et procédé permettant d'opérer un capteur d'image CMOS avec une dynamique accrue | |
| US7652704B2 (en) | Pixel for boosting pixel reset voltage | |
| US6667468B2 (en) | MOS-based image sensor and method of forming black-level signal therefor | |
| JP2001008101A (ja) | アクティブピクセルセンサ | |
| EP3021571B1 (fr) | Capteur d'images cmos à conversion analogique-numérique de type sigma-delta | |
| KR20040065331A (ko) | 클램프 회로를 갖는 이미지센서 | |
| WO2008034677A1 (fr) | Capteur d'image lineaire cmos a fonctionnement de type transfert de charges | |
| EP1796373A1 (fr) | Pocédé d'obtention d'une image à l'aide d'un capteur d'images à gamme dynamique etendue | |
| EP3386186B1 (fr) | Capteur d'images | |
| EP3319311B1 (fr) | Capteur d'images synchrone à codage temporel | |
| US20220070400A1 (en) | Image sensor | |
| EP0331546A1 (fr) | Matrice photosensible à deux diodes par point, sans conducteur spécifique de remise à niveau | |
| EP3629573B1 (fr) | Capteur d'images rapide a regroupement de pixels | |
| KR100264931B1 (ko) | 활성 픽셀을 가진 cmos 촬상 어레이 | |
| WO2019207205A1 (fr) | Dispositif d'imagerie à rayons x à balayage ultra-rapide | |
| EP3487167A1 (fr) | Capteur d'images à grande gamme dynamique | |
| JP2002354195A (ja) | 信号処理回路および固体撮像装置 | |
| EP0654945B1 (fr) | Circuit d'injection, en imagerie thermique | |
| KR101475285B1 (ko) | 씨모스 이미지 센서 및 그것의 동작 방법 | |
| CN117813835A (zh) | 像素装置、图像传感器和操作像素装置的方法 | |
| EP4216564A1 (fr) | Calibration d'un pixel numérique iwr d'imageur | |
| FR3144457A1 (fr) | Convertisseur numérique vers analogique |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| CA | Change of address | ||
| CD | Change of name or company name | ||
| TP | Transmission of property | ||
| TP | Transmission of property | ||
| TP | Transmission of property |
Owner name: INTELLECTUAL VENTURES II LLC, US Effective date: 20140617 |
|
| TP | Transmission of property |
Owner name: INTELLECTUAL VENTURES FUND 99 LLC, US Effective date: 20140724 |
|
| PLFP | Fee payment |
Year of fee payment: 17 |
|
| TP | Transmission of property |
Owner name: TARSIUM B.V., NL Effective date: 20151106 |
|
| LIMR | Limitation of claims |
Effective date: 20160210 |
|
| PLFP | Fee payment |
Year of fee payment: 18 |
|
| PLFP | Fee payment |
Year of fee payment: 19 |
|
| TQ | Partial transmission of property |
Owner name: CARL ZEISS SMT GMBH, DE Effective date: 20170426 Owner name: ASML NETHERLANDS B.V., NL Effective date: 20170426 |
|
| PLFP | Fee payment |
Year of fee payment: 20 |