FR2776831A1 - Dispositif comprenant un transistor mos et procede de developpement d'un tel dispositif sur un substrat soi - Google Patents
Dispositif comprenant un transistor mos et procede de developpement d'un tel dispositif sur un substrat soi Download PDFInfo
- Publication number
- FR2776831A1 FR2776831A1 FR9814637A FR9814637A FR2776831A1 FR 2776831 A1 FR2776831 A1 FR 2776831A1 FR 9814637 A FR9814637 A FR 9814637A FR 9814637 A FR9814637 A FR 9814637A FR 2776831 A1 FR2776831 A1 FR 2776831A1
- Authority
- FR
- France
- Prior art keywords
- region
- mos transistor
- regions
- semiconductor
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 40
- 239000000758 substrate Substances 0.000 title claims description 14
- 210000000746 body region Anatomy 0.000 claims abstract description 151
- 239000004065 semiconductor Substances 0.000 claims abstract description 115
- 239000012535 impurity Substances 0.000 claims description 69
- 230000036961 partial effect Effects 0.000 claims description 45
- 230000014509 gene expression Effects 0.000 claims description 42
- 230000005540 biological transmission Effects 0.000 claims description 25
- 238000002513 implantation Methods 0.000 claims description 24
- 238000002955 isolation Methods 0.000 claims description 14
- 238000009413 insulation Methods 0.000 claims description 11
- 229910052710 silicon Inorganic materials 0.000 claims description 6
- 239000010703 silicon Substances 0.000 claims description 6
- 239000012212 insulator Substances 0.000 claims description 4
- PWNAWOCHVWERAR-UHFFFAOYSA-N Flumetralin Chemical compound [O-][N+](=O)C=1C=C(C(F)(F)F)C=C([N+]([O-])=O)C=1N(CC)CC1=C(F)C=CC=C1Cl PWNAWOCHVWERAR-UHFFFAOYSA-N 0.000 claims 1
- 238000009434 installation Methods 0.000 claims 1
- 230000015572 biosynthetic process Effects 0.000 description 14
- 238000011161 development Methods 0.000 description 12
- 238000004519 manufacturing process Methods 0.000 description 8
- 150000002500 ions Chemical class 0.000 description 7
- 239000004020 conductor Substances 0.000 description 6
- 230000005669 field effect Effects 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 230000007423 decrease Effects 0.000 description 4
- 238000010292 electrical insulation Methods 0.000 description 4
- 230000002411 adverse Effects 0.000 description 3
- 239000007943 implant Substances 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 230000014759 maintenance of location Effects 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- 230000000903 blocking effect Effects 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- -1 boron ions Chemical class 0.000 description 2
- 244000309466 calf Species 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 210000003739 neck Anatomy 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- YBJHBAHKTGYVGT-ZKWXMUAHSA-N (+)-Biotin Chemical compound N1C(=O)N[C@@H]2[C@H](CCCCC(=O)O)SC[C@@H]21 YBJHBAHKTGYVGT-ZKWXMUAHSA-N 0.000 description 1
- 101150087426 Gnal gene Proteins 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000002939 deleterious effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
- 231100000331 toxic Toxicity 0.000 description 1
- 230000002588 toxic effect Effects 0.000 description 1
- FEPMHVLSLDOMQC-UHFFFAOYSA-N virginiamycin-S1 Natural products CC1OC(=O)C(C=2C=CC=CC=2)NC(=O)C2CC(=O)CCN2C(=O)C(CC=2C=CC=CC=2)N(C)C(=O)C2CCCN2C(=O)C(CC)NC(=O)C1NC(=O)C1=NC=CC=C1O FEPMHVLSLDOMQC-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/66772—Monocristalline silicon transistors on insulating substrates, e.g. quartz substrates
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/765—Making of isolation regions between components by field effect
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78612—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing the kink- or the snapback effect, e.g. discharging the minority carriers of the channel region for preventing bipolar effect
- H01L29/78615—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing the kink- or the snapback effect, e.g. discharging the minority carriers of the channel region for preventing bipolar effect with a body contact
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/78654—Monocrystalline silicon transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Geometry (AREA)
- Evolutionary Computation (AREA)
- Crystallography & Structural Chemistry (AREA)
- Thin Film Transistor (AREA)
- Element Separation (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
L'invention procure un dispositif à semiconducteur comprenant un transistor MOS ayant une structure SOI, dont la vitesse de fonctionnement est stable. Le transistor comprend des régions de source et de drain (11, 12) formées dans une couche SOI, une région de corps qui est une région de la couche SOI s'étendant entre les régions de source et de drain, et une électrode de grille (6) formée sur la région de corps. Le transistor est conçu de façon à vérifier la relation R C. f < 1, dans laquelle C désigne une capacité de grille (F), R désigne une résistance de corps (OMEGA) f désigne une fréquence de fonctionnement (Hz) et f >= 500 MHz.
Description
La présente invention concerne un dispositif à semiconducteur ayant un
transistor MOS formé sur un substrat "silicium sur isolant", ou
SOI.
La figure 20 est une vue en perspective montrant une coupe d'un dispositif à semiconducteur classique M90 ayant une structure d'isolation par effet de champ qui constitue le contexte de la présente
invention. Le dispositif à semiconducteur M90 est un dispositif à semi-
conducteur SOI dans lequel un substrat SOI comprenant une couche de semiconducteur sous la forme d'une pellicule, ou une couche SOI ("semiconductor-on-insulator", c'est-à-dire semiconducteur sur isolant),
qui est formé sur un substrat isolant, est utilisé à titre de substrat semi-
conducteur dans lequel des éléments à transistors, ou autres, sont fabri-
qués.
Comme représenté sur la figure 20, le dispositif à semiconduc-
teur M90 comprend une couche de semiconducteur consistant en silicium, pour la couche SOI 3, qui est formée sur le substrat isolant comprenant un substrat de support 1 et une pellicule d'oxyde enterré 2. La couche SOI 3 comprend un grand nombre de régions d'éléments dans lesquelles
des transistors NMOS doivent être formés, et un grand nombre de ré-
gions d'éléments dans lesquels des transistors PMOS doivent être for-
més. Des électrodes planes de blindage par effet de champ (qu'on dési-
gne ci-après par "électrodes FS") 5, pour l'isolation électrique de ces ré-
gions d'éléments, sont formées aux frontières des régions d'éléments
dans la couche SOI 3.
Les électrodes FS 5 qui sont représentées sur la figure 20 sont disposées de manière parallèle, avec un espacement prédéterminé, sur la couche SOI 3, de façon a définir des régions actives dans les régions d'éléments respectives. Les électrodes FS 5 sont recouvertes par des
couches d'isolation de blindage par effet de champ 4 (qu'on désigne ci-
après en abrégé par "couches d'isolation FS"). Des électrodes de grille 6 sont disposées de façon que chacune d'elles s'étendent de la partie su-
périeure d'une région active jusqu'aux parties supérieures de deux cou-
ches d'isolation FS 4 parallèles. Des pellicules d'oxyde de grille 10 sont
formées entre les électrodes de grille 6 et les régions actives. Les cou-
ches d'isolation FS 4 sont constituées par un oxyde pour établir une iso-
lation électrique entre les électrodes FS 5 et les électrodes de grille 6.
Des régions de source et de drain (non représentées sur la fi-
gure 20) dans la couche SOI 3 sont connectées électriquement à des électrodes de source et de drain (non représentées sur la figure 20) à
travers des trous de contact 7 qui sont formés dans une couche d'isola-
tion, non représentée. Les électrodes de grille 6 sont connectées à des
lignes d'interconnexion de grille (non représentées sur la figure 20) à tra-
vers des trous de contact 8.
Une électrode de contact de corps (non représentée sur la fi-
gure 20) est connectée à la couche SOI 3 à travers un trou de contact 9.
Bien que le trou de contact 9 qui est connecté à l'électrode de contact de corps soit représenté sur la figure 20 dans une condition dans laquelle il
traverse l'électrode FS 5 et est connecté à la couche SOI 4, il est égale-
ment courant de former le trou de contact 9 sur la couche SOI 3 à l'exté-
rieur de l'électrode FS 5.
Dans le dispositif a semiconducteur M90, la couche SOI 3 dans
une région d'isolation est placée dans une condition de blocage en appli-
quant aux électrodes FS 5 0 V dans une structure NMOS ou une tension d'alimentation Vcc dans une structure PMOS. Ceci établit une isolation
électrique entre les régions d'éléments.
La couche SOI 3 peut comprendre une partie de corps qui est flottante, au lieu d'avoir le trou de contact de fixation de potentiel de
corps 9 dans la structure de la figure 20.
La figure 21 est une coupe d'un transistor NMOS ayant une
structure SOI dans laquelle une partie de corps est flottante.
En se référant à la figure 21, on note que la pellicule d'oxyde enterré 2 est formée sur le substrat de support 1, et la couche SOI 3 est formée sur la pellicule d'oxyde enterré 2. Une région de drain de type N 11 et une région de source de type N 12 sont formées sélectivement dans la couche SOI 3. Une région de type P de la couche SOI 3 qui comprend une région de corps entre les régions de drain et de source 11 et 12, est
définie comme étant une partie de corps 13.
La pellicule d'oxyde de grille 10 est formée sur la partie de corps 13 entre les régions de drain et de source 11 et 12, et l'électrode
de grille 6 est formée sur la pellicule d'oxyde de grille 10.
Dans le transistor MOS SOI construit de la manière décrite ci-
dessus, si le potentiel de la partie de corps 13 n'est pas fixé, un potentiel de corps BV est changé par les influences de signaux circulant à travers la région de drain 11 et la région de source 12, et autres, ce qui a pour effet de changer la vitesse de fonctionnement VC du transistor MOS,
comme représenté sur la figure 22. Il faut noter que la relation de la fi-
gure 22 entre le potentiel de corps et la vitesse de fonctionnement est
représentée sous la forme de valeurs relatives rapportées à l'instant 0.
L'une des solutions au défaut décrit ci-dessus consiste à fixer le potentiel de la partie de corps 13 en établissant le trou de contact de fixation de potentiel de corps 9 représenté sur la figure 20, et autres. La figure 23 illustre schématiquement une structure de transistor MOS dans laquelle le potentiel de corps est fixé. Comme représenté sur la figure 23, le potentiel de la partie de corps 13 est fixé par une borne de corps PB1. Une autre solution consiste à prévoir une structure MOS à seuil dynamique (ou DT pour "Dynamic Threshold"), comme représenté sur la figure 24, dans laquelle l'électrode de grille 6 et la partie de corps 13 sont court-circuitées, et une borne de corps PB2 applique un potentiel
commun à l'électrode de grille 6 et à la partie de corps 13.
Des transistors MOS SOI classiques sont capables de stabiliser une vitesse de fonctionnement qui est relativement basse, en fixant le potentiel de la partie de corps 13, comme représenté sur les figures 23 et 24. Cependant, un fonctionnement rapide en synchronisme avec
une horloge ayant une fréquence de fonctionnement qui n'est pas infé-
rieure a 500 MHz, impose des exigences très strictes pour les conditions temporelles du signal qui passe entre des circuits. Ceci fait que même les transistors MOS ayant les structures des figures 23 et 24 rencontrent un phénomène similaire à celui qui est occasionné dans le cas o la partie de corps 13 est flottante. Ce phénomène affecte la vitesse de fonction-
nement de tels transistors MOS, et conduit par exemple à un fonctionne-
ment instable de ceux-ci.
Un premier aspect de la présente invention concerne un procé-
dé de développement d'un dispositif à semiconducteur comprenant un transistor MOS formé sur un substrat SOI comprenant un substrat de support, une pellicule d'oxyde enterré et une couche SOI, le transistor
MOS étant actionné sur la base d'une horloge prédéterminée, le transis-
tor MOS comprenant: une première région de semiconducteur d'un pre-
mier type de conductivité et formée sélectivement dans la couche SOI; une seconde région de semiconducteur du premier type de conductivité
et formée sélectivement dans la couche SOI, indépendamment de la pre-
mière région de semiconducteur; une partie de corps d'un second type de conductivité et comprenant une région de corps, la région de corps étant une région de la couche SOI qui s'étend entre les première et seconde
régions de semiconducteur; une électrode de grille formée sur une pelli-
cule d'oxyde de grille qui est formée sur la région de corps; et au moins
un contact de corps, connecté électriquement à la partie de corps et re-
cevant un potentiel fixé. Conformément à la présente invention, le procé-
dé comprend les étapes suivantes: (a) on définit une fréquence de fonc-
tionnement de l'horloge prédéterminée; et (b) on détermine une configu-
ration d'implantation du transistor MOS sur la base de la fréquence de
fonctionnement de l'horloge prédéterminee, la configuration d'implanta-
tion du transistor MOS étant déterminée à l'étape (b) de façon que l'ex-
pression conditionnelle R. C. f < 1 soit satisfaite, avec C = la capacité de grille (F) du transistor MOS, R = la résistance (D) d'un chemin de transmission de potentiel fixé, s'étendant à partir du ou des contacts de corps vers la région de corps, f = la fréquence de fonctionnement (Hz) de
l'horloge prédéterminée, et f > 500 MHz.
Un second aspect de la présente invention concerne un procédé
de développement d'un dispositif à semiconducteur comprenant un tran-
sistor MOS formé sur un substrat SOI comprenant un substrat de support,
une pellicule d'oxyde enterré et une couche SOI, le transistor MOS com-
prenant: une première région de semiconducteur d'un premier type de conductivité et formée sélectivement dans la couche SOI; une seconde région de semiconducteur du premier type de conductivité et formée sélectivement dans la couche SOI, indépendamment de la première région de semiconducteur; une partie de corps d'un second type de conductivité et comprenant une région de corps, la région de corps étant une région de la couche SOI qui s'étend entre les première et seconde régions de semiconducteur; une électrode de grille formée sur une pellicule d'oxyde de grille qui est formée sur la région de corps, I'électrode de grille étant connectée électriquement a la partie de corps; et au moins un contact de
corps connecté électriquement a la partie de corps et recevant un poten-
tiel fixé. Conformément à la présente invention, le procédé comprend les étapes suivantes: (a) on établit un temps de retard de propagation de
signal qui est exigé pour le transistor MOS; et (b) on détermine une con-
figuration d'implantation du transistor MOS sur la base du temps de re-
tard de propagation de signal, la configuration d'implantation du transis-
tor MOS étant déterminée à l'étape (b) de façon que l'expression condi-
tionnelle (R. C) / td < 1 soit satisfaite, avec C = la capacité de grille (F) du transistor MOS, R = la résistance ( ) d'un chemin de transmission de potentiel fixé s'étendant à partir du ou des contacts de corps jusqu'à la région de corps, td = temps de retard de propagation de signal (s) exigé
pour le transistor MOS, et td < 50 ps.
Un troisième aspect de la présente invention concerne un dis-
positif à semiconducteur qui est conçu par le procédé qui est exposé
dans le premier aspect.
Un quatrième aspect de la présente invention concerne un dis-
positif à semiconducteur conçu par le procédé qui est exposé dans le se-
cond aspect.
De préférence, conformément à un cinquième aspect de la pré-
sente invention, dans le dispositif à semiconducteur du troisième aspect,
la résistance R du chemin de transmission de potentiel fixé est détermi-
née par R = (p. W) / (L.tsol), avec W = la longueur du chemin de trans-
mission de potentiel fixé dans la région de corps, dans la direction de la largeur de grille de l'électrode de grille, L = la longueur du chemin de transmission de potentiel fixé dans la région de corps dans la direction de la longueur de grille de l'électrode de grille, tsol = I'épaisseur de la
couche SOI, et p = la résistivité de la région de corps.
De préférence, conformément a un sixième aspect de la pré- sente invention, dans le dispositif a semiconducteur du cinquième aspect, la partie de corps comprend une région s'étendant à partir de la région de corps jusque dans une relation de juxtaposition avec au moins une partie d'une périphérie extérieure des première et seconde régions de semiconducteur; et le transistor MOS comprend en outre une électrode d'isolation formée sur une pellicule isolante formée sur une portion de la partie de corps qui est autre que la région de corps et qui est dans une
relation de juxtaposition avec au moins une partie de la périphérie exté-
rieure des première et seconde régions de semiconducteur, le ou les contacts de corps comprenant un contact de corps hors de l'électrode d'isolation, formé sur une région de la partie de corps qui est opposée,
dans une vue en plan, aux première et seconde régions de semiconduc-
teur, avec l'électrode d'isolation entre elles.
De préférence, conformément à un septième aspect de la pré-
sente invention, dans le dispositif à semiconducteur du cinquième aspect, la partie de corps comprend une région disposée dans une relation de juxtaposition avec les première et seconde régions de semiconducteur, dans la direction de la largeur de grille, et s'étendant à partir de la région de corps dans la direction de la longueur de grille; I'électrode de grille est formée sur une portion de la partie de corps qui est disposée dans une relation de juxtaposition avec les première et seconde régions de semiconducteur dans la direction de la largeur de grille, et elle s'étend plus loin à partir de la région de corps dans la direction de la longueur de grille; et le ou les contacts de corps comprennent un contact de corps hors de l'électrode de grille, qui est formé sur une région de la partie de corps qui est opposée, en vue en plan, aux première et seconde régions
de semiconducteur, avec l'électrode de grille entre elles.
De préférence, conformément à un huitième aspect de la pré-
sente invention, dans le dispositif à semiconducteur du cinquième aspect, le ou les contacts de corps comprennent: un premier contact de corps formé sur la partie de corps dans une position située sur une ligne de prolongement vers l'extérieur a partir d'une extrémité de l'électrode de grille, dans la direction de la largeur de grille, et un second contact de corps formé sur la partie de corps dans une position située sur une ligne de prolongement vers l'extérieur à partir de l'autre extrémité de l'élec-
trode de grille, dans la direction de la largeur de grille.
De préférence, conformément à un neuvième aspect de la pré-
sente invention, dans le dispositif a semiconducteur du cinquième aspect, la région de corps comprend une première région de corps dont au moins
une partie est formée dans une partie supérieure de celle-ci, et une se-
conde région de corps formée dans une partie inférieure de celle-ci, la
seconde région de corps du second type de conductivité ayant une con-
centration en impureté supérieure a la concentration en impureté de la
première région de corps du second type de conductivité.
De préférence, conformément à un dixième aspect de la pré-
sente invention, dans le dispositif à semiconducteur du neuvième aspect, la première région de semiconducteur comprend une première région
principale et une première région de semiconducteur partielle, et la se-
conde région de semiconducteur comprend une seconde région principale
et une seconde région de semiconducteur partielle, les première et se-
conde régions de semiconducteur partielles étant formées en une relation opposée dans des régions partielles supérieures des première et seconde
régions de semiconducteur, les première et seconde régions de semicon-
ducteur partielles du premier type de conductivité ayant une concentra-
tion en impureté inférieure à la concentration en impureté des première
et seconde régions principales du premier type de conductivité; la se-
conde région de corps comprend des première et seconde régions de corps partielles; les première et seconde régions de corps partielles sont
formées au-dessous de parties des première et seconde régions de semi-
conducteur partielles, et en contact d'interface avec respectivement les première et seconde régions principales, la région de corps ailleurs que dans les première et seconde régions de corps partielles étant définie comme la première région de corps; et la première région de corps est formée hors du contact d'interface avec les première et seconde régions
principales, et les première et seconde régions de semiconducteur par-
tielles s'étendent sur une distance prédéterminée a partir des première et seconde régions de corps partielles, vers le centre de l'électrode de grille. Comme décrit ci-dessus, dans le procédé du premier aspect de la présente invention, la configuration d'implantation du transistor MOS est déterminée à l'étape (b) de façon que l'expression conditionnelle R. C. f < 1 soit satisfaite, avec C = la capacité de grille (F) du transistor MOS, R = la résistance (Q) du chemin de transmission de potentiel fixé, s'étendant à partir du ou des contacts de corps vers la région de corps, f = la fréquence de fonctionnement (Hz) de l'horloge prédéterminée, et f > 500 MHz. Ceci permet de développer le transistor MOS à potentiel de
corps fixé dont la vitesse de fonctionnement est stable également pen-
dant son fonctionnement rapide.
Dans le procédé du second aspect de la présente invention, la configuration d'implantation du transistor MOS est déterminée de façon que l'expression conditionnelle (R. C) / td < 1 soit satisfaite, avec C = la capacité de grille (F) du transistor MOS, R = la résistance (n) du chemin de transmission de potentiel fixé s'étendant a partir du ou des contacts de corps vers la région de corps, td = le temps de retard de propagation de signal (s) qui est exigé pour le transistor MOS, et td < 50 ps. Ceci permet de développer le transistor MOS ayant l'électrode de grille et la partie de corps court-circuitées, et dont la vitesse de fonctionnement est
stable également pendant son fonctionnement rapide.
Le dispositif à semiconducteur du troisième aspect est conçu
par le procédé du premier aspect. Ceci procure le transistor MOS à po-
tentiel de corps fixé dont la vitesse de fonctionnement est stable égale-
ment pendant son fonctionnement rapide.
Le dispositif à semiconducteur du quatrième aspect est conçu par le procédé du second aspect. Ceci procure le transistor MOS ayant
l'électrode de grille et la partie de corps court-circuitées, et dont le fonc-
tionnement est stable également pendant son fonctionnement rapide.
Dans le dispositif à semiconducteur du cinquième aspect de la présente invention, la résistance R de la partie de corps est déterminée
par R = (p. W) / (L.tsoI), avec W = la longueur du chemin de transmis-
sion de potentiel fixé dans la région de corps, dans la direction de la lar-
geur de grille de l'électrode de grille, L = la longueur du chemin de transmission de potentiel fixé dans la région de corps dans la direction de la longueur de grille de l'électrode de grille, tsol = I'épaisseur de la couche SOI, et p = la résistivité de la région de corps. Par conséquent, la plage admissible de la taille de la région de corps peut être déterminée en fixant préalablement l'épaisseur de la couche SOI et la résistivité de
la région de corps.
Dans le dispositif a semiconducteur conforme au sixième aspect de la présente invention, le transistor MOS comprend en outre l'électrode d'isolation formée sur la pellicule isolante qui est formée sur une portion de la partie de corps qui est autre que la région de corps et qui est en
relation de juxtaposition avec les première et seconde régions de semi-
conducteur, et le contact de corps hors de l'électrode d'isolation, formé sur la région de la partie de corps qui est opposée, en vue en plan, aux
première et seconde régions de semiconducteur, avec l'électrode d'isola-
tion entre elles. L'isolation électrique peut être établie entre le contact de corps hors de l'électrode d'isolation et les première et seconde régions de semiconducteur, en appliquant une tension de polarisation inverse à
l'électrode d'isolation, pour empêcher ainsi que le potentiel fixé prove-
nant du contact de corps hors de l'électrode d'isolation n'affecte défavo-
rablement les première et seconde régions de semiconducteur.
Dans le dispositif à semiconducteur conforme au septième as-
pect de la présente invention, l'électrode de grille est formée sur la por-
tion de la partie de corps qui est disposée en relation de juxtaposition avec les première et seconde régions de semiconducteur, et s'étend plus loin sur la région de corps dans la direction de la longueur de grille. Le contact de corps hors de l'électrode de grille est formé sur la région de la partie de corps qui est opposée, en vue en plan, aux première et seconde
régions de semiconducteur, avec l'électrode de grille entre elles.
L'isolation électrique peut être établie entre le contact de corps
hors de l'électrode de grille et les première et seconde régions de semi-
conducteur en appliquant une tension de blocage à l'électrode de grille, pour empêcher ainsi que le potentiel fixé provenant du contact de corps hors de l'électrode de grille n'affecte défavorablement les première et
seconde régions de semiconducteur.
Dans le dispositif à semiconducteur conforme au huitième as-
pect de la présente invention, le ou les contacts de corps comprennent les premier et second contacts de corps formés sur la partie de corps
dans les positions qui sont situées respectivement sur les lignes de pro-
longement vers l'extérieur à partir des extrémités opposées de l'électrode
de grille, dans la direction de la largeur de grille de l'électrode de grille.
Par conséquent, le chemin de transmission de potentiel fixé dans la région de corps est divisé en unités de région de corps par les
premier et second contacts de corps. Le transistor MOS doit vérifier l'ex-
pression conditionnelle du premier aspect ou du second aspect pour cha-
cune des deux unités de région de corps. Ceci procure la longueur ac-
crue de la région de corps entière dans la direction de la largeur de grille
de l'électrode de grille.
Dans le dispositif à semiconducteur conforme au neuvième as-
pect de la présente invention, la seconde région de corps du second type de conductivité, et formée dans la partie inférieure de la région de corps,
a une concentration en impureté supérieure a la concentration en impu-
reté de la première région de corps du second type de conductivité. Cette
structure procure la résistivité diminuée de la région de corps, par rap-
port à une structure dans laquelle la région de corps entière a la concen-
tration en impureté de la première région de corps.
il en résulte que si tous les paramètres vérifiant l'expression conditionnelle du premier ou du second aspect, sauf la résistivité de la région de corps et la longueur du chemin de transmission de potentiel fixé dans la région de corps, dans la direction de la largeur de grille de
l'électrode de grille, sont dans les mêmes conditions, cette structure pro-
cure la résistivité diminuée de la région de corps, pour augmenter ainsi la
longueur précitée dans la direction de la largeur de grille.
Dans le dispositif à semiconducteur conforme au dixième as-
pect de la présente invention, les première et seconde régions de corps partielles ayant la concentration en impureté relativement élevée, sont formées en contact d'interface avec les première et seconde régions principales ayant la concentration en impureté relativement élevée, et la première région de corps ayant la concentration en impureté relativement
faible est formée hors de contact d'interface avec les première et se-
conde régions principales. Ceci permet aux première et seconde régions de corps partielles d'assurer la suppression de l'extension d'une couche de désertion à partir des première et seconde régions principales, ce qui
rend le transistor MOS résistant au claquage.
En outre, les première et seconde régions de semiconducteur
partielles ayant la concentration en impureté relativement faible s'éten-
dent sur la distance prédéterminée, respectivement à partir des première et seconde régions de corps partielles, vers le centre de l'électrode de grille. Ceci évite que la concentration en impureté relativement élevée
des première et seconde régions de corps partielles n'affecte défavora-
blement les caractéristiques de courant du transistor MOS pendant la
formation de canal.
Un but de la présente invention est donc de procurer un dispo-
sitif à semiconducteur comprenant un transistor SOI dont la vitesse de fonctionnement n'est pas affectée pendant un fonctionnement rapide, et
un procédé de développement du dispositif à semiconducteur.
Ces buts, caractéristiques, aspects et avantages de la présente
invention, ainsi que d'autres, ressortiront davantage de la description
détaillée qui va suivre, se référant aux dessins annexés, dans lesquels: La figure 1 est une vue en plan d'un transistor MOS ayant une structure SOI qui est conçu par un procédé de développement conforme à un premier mode de réalisation préféré de la présente invention; La figure 2 est une coupe selon la ligne A-A de la figure 1;
La figure 3 est une vue en plan montrant une structure de con-
tact de corps du premier mode de réalisation préféré;
La figure 4 est un organigramme montrant la procédure de dé-
veloppement du dispositif à semiconducteur conforme au premier mode de réalisation préféré;
La figure 5 est un schéma synoptique d'un dispositif de généra-
tion de configuration d'implantation pour mettre en oeuvre le procédé de développement du premier mode de réalisation préféré;
La figure 6 est une vue en plan montrant une structure d'élec-
trode de grille en forme de H du premier mode de réalisation préféré;
La figure 7 est un organigramme montrant la procédure du procé-
dé de développement du dispositif à semiconducteur conforme à un second mode de réalisation préféré de la présente invention; La figure 8 est une coupe d'une structure d'un troisième mode de réalisation préféré conforme a la présente invention; La figure 9 est une coupe d'une autre structure du troisième mode de réalisation préféré;
La figure 10 est une représentation graphique montrant la rela-
tion entre une concentration en impureté et une résistivité; La figure 11 est une coupe d'une structure d'un quatrième mode de réalisation préféré conforme a la présente invention; La figure 12 est une coupe montrant un procédé de fabrication du quatrième mode de réalisation préféré; La figure 13 est une coupe d'une structure d'un cinquième mode de réalisation préféré conforme à la présente invention; La figure 14 est une coupe d'une structure d'un sixième mode de réalisation préféré conforme à la présente invention; La figure 15 est une coupe montrant le procédé de fabricationdu sixième mode de réalisation préféré; La figure 16 est une coupe d'une structure d'un septième mode de réalisation préféré conforme à la présente invention; La figure 17 est une vue en plan d'une structure d'un huitième mode de réalisation préféré conforme à la présente invention; La figure 18 est une vue en plan d'une structure d'un neuvième mode de réalisation préféré conforme à la présente invention; La figure 19 est une vue en plan d'une structure d'un dixième mode de réalisation préféré conforme à la présente invention; La figure 20 est une vue en perspective montrant la structure générale d'un dispositif à semiconducteur ayant une structure d'isolation par effet de champ; La figure 21 est une coupe d'un transistor MOS SOI;
La figure 22 est une représentation graphique illustrant un pro-
blème qu'on rencontre avec un transistor MOS SOI classique; La figure 23 est une représentation schématique d'un transistor MOS à potentiel de corps fixé; et La figure 24 est une représentation schématique d'un transistor
MOS à seuil dynamique.
Premier mode de réalisation préféré La figure 1 est une vue en plan d'un transistor NMOS ayant une structure SOI employant une isolation par effet de champ (ou FS), qui est conçu par un procédé de développement de dispositif à semiconducteur conforme à un premier mode de réalisation préféré de la présente inven- tion. La figure 2 est une coupe selon la ligne A-A de la figure 1. Comme représenté sur les figures 1 et 2, une électrode FS 5 est formée sur une couche isolante FS 4 établie sur une portion d'une partie de corps 13 qui
s'étend sur la périphérie d'une région de drain de type N 11 et d'une ré-
gion de source de type N 12, et de façon adjacente à ces dernières. La partie de corps 13 est définie de façon à comprendre une région de corps 14 entre la région de drain 11 et la région de source 12, et une région de
type P s'étendant à partir de la région de corps 14.
Une électrode de grille 6 est formée sur la région de corps 14 et sur des parties de l'électrode FS 5. L'électrode de grille 6 est formée
sur la région de corps 14 avec une pellicule d'oxyde de grille 10 interca-
lée entre elles, et elle est formée sur les parties de l'électrode FS 5 avec la couche isolante FS 4 intercalée entre elles. Bien que ceci ne soit pas représenté sur les figures 1 et 2, un contact de corps est formé sur la partie de corps 13, sur la périphérie extérieure de l'électrode FS 5, en
vue en plan.
Une telle structure définit le transistor MOS comprenant la ré-
gion de drain 11, la région de source 12 et la région de grille 16, ayant une longueur de grille L et une largeur de grille W. Dans le transistor MOS employant l'isolation FS et ayant une telle structure, un potentiel de corps n'est pas directement transmis à partir de la partie de corps 13 sur la périphérie extérieure de la région de drain 1 1 et de la région de source 12, à l'exception de la région de corps 14, jusqu'à la région de drain 11 et à la région de source 12, pendant le
temps au cours duquel la fonction d'isolation de l'électrode FS 5 est ac-
tive.
Une capacité de grille C de l'électrode de grille 6 ayant la lon-
gueur de grille L et la largeur de grille W, dans un tel transistor MOS, est déterminée par la relation: LW C = K0o0 (1) tox dans laquelle tox est l'épaisseur de la pellicule d'oxyde de grille 10, so est
la constante diélectrique du vide et K0 est la constante diélectrique rela-
tive de la pellicule d'oxyde de grille 10.
D'autre part, la résistance de corps R de la partie de corps 13 qui correspond à la résistance d'un chemin de transmission de potentiel fixé s'étendant à partir d'un contact de corps 16 jusqu'à la région de corps 14, est pratiquement déterminée par la résistance de la région de
corps 14 qui se trouve au-dessous de l'électrode de grille 6, dans la di-
rection de la ligne A-A. Ceci vient du fait que la région de la partie de corps 13 autre que la région de corps 14 remplit la fonction d'un chemin de transmission de potentiel fixé ayant une largeur suffisamment grande par rapport à la longueur de grille L, et a donc une résistance qui est d'un niveau négligeable par rapport à la résistance de la région de corps
14.
La résistance de corps R est donc W R = pW (2) L. tsoi en désignant par p la résistivite de la région de corps 14, et par tsoI
*l'épaisseur d'une couche SOI 3.
Plus précisément, la longueur de grille L dans l'Expression (2)
est la longueur du chemin de transmission de potentiel fixé dans la ré-
gion de corps 14 dans la direction de la longueur de grille de l'électrode de grille 6, et la largeur de grille W dans l'Expression (2) est la longueur du chemin de transmission de potentiel fixé dans la région de corps 14
dans la direction de la largeur de grille de l'électrode de grille 6. L'Ex-
pression (2) est déterminée ici en faisant l'hypothèse selon laquelle la longueur du chemin de transmission de potentiel fixé dans la région de corps 14, dans la direction de la largeur de grille, est de façon générale égale à la largeur de grille W de l'électrode de grille 6, et sa longueur dans la direction de la longueur de grille est de façon générale égale à la
longueur de grille L de l'électrode de grille 6.
Le résultat d'une simulation basée sur une fréquence de fonc-
tionnement d'horloge f (Hz) pour un transistor MOS ayant la capacité de grille C (F) et la résistance de corps R (Q) qui sont déterminées par les Expressions (1) et (2), a révélé que, lorsqu'un fonctionnement rapide à la fréquence de fonctionnement d'horloge f au moins égale à 500 MHz est exigé, le transistor MOS fonctionne dans un état stable si des conditions
représentées par l'Expression (3) sont satisfaites.
R. C. f < 1 (3) En appliquant les Expressions (1) et (2) à l'Expression (3), on peut transformer l'Expression (3) en: W2 R. C. f = p.K0.s0..f < 1 (4) tox tsoI Par conséquent, un circuit comprenant le transistor MOS SOI ayant la largeur de grille W, I'épaisseur de pellicule d'oxyde de grille tox et l'épaisseur de couche SOI tsol qui vérifient toutes l'Expression (4)
lorsque la fréquence de fonctionnement d'horloge f est déterminée, fonc-
tionne dans un état stable également à une vitesse de fonctionnement élevée. Par exemple, si p = 0,08 (Q.cm), Ko = 3,9, co = 8,86 x 10-14
(F/cm), et f = 10 (GHz), alors la largeur de grille W, I'épaisseur de pelli-
cule d'oxyde de grille tox et l'épaisseur de la couche SOI tsoI doivent remplir les conditions exprimées par:
W 2 1
w _< = 3,6 x 103 (5) toX. tSoI p. Ko.0. f Ainsi, si l'épaisseur de la pellicule d'oxyde de grille tox est égale à 0,007 (4m) et l'épaisseur de la couche SOI tsol est égale à 0,1 (>m), la condition restrictive (i) selon laquelle {W2 < 2,52}, ou {W < 1,59
(lum)}, doit être remplie.
Cependant, en se référant à la figure 3, on note que lorsque des contacts de corps 16A et 16B sont formés sur la partie de corps 13 sur des côtés opposés de l'électrode de grille 6, dans la direction de la largeur de grille W, le chemin de transmission de potentiel fixé dans la région de corps 14 est divisé en deux chemins qui sont respectivement associés aux contacts de corps 16A et 16B. On peut alors appliquer les Expressions (1) à (4) à chacune des deux régions de corps ayant une largeur de grille W/2. Par conséquent, la condition restrictive (ii) selon laquelle {(W/2) < 1,59 (him)}, doit être remplie. Ceci permet à la largeur de grille W maximale admissible d'être deux fois plus grande que celle
qui est basée sur la condition restrictive (i).
La figure 4 est un organigramme montrant la procédure du pro-
cédé de développement de dispositif à semiconducteur conforme au pre-
mier mode de réalisation préféré de la présente invention.
En se référant à la figure 4, on note que la fréquence de fonc-
tionnement d'horloge f (> 500 MHz) est fixée initialement à l'étape S1.
Ensuite, des paramètres autres que la largeur de grille W, comme
l'épaisseur de la pellicule d'oxyde de grille tox et l'épaisseur de la cou-
che SOI tso0, sont déterminés à l'étape S2.
Ensuite, une largeur de grille admissible maximale, WMAX, qui
remplit la condition R. C. f < 1 est déterminée par l'application de l'Ex-
pression (4) à l'étape S3.
A l'étape S4, une configuration d'implantation comprenant un transistor MOS qui respecte la largeur de grille admissible maximale
WMAX est généree pour développer un dispositif à semiconducteur.
Par conséquent, le procédé de développement de dispositif à semiconducteur du premier mode de réalisation préféré utilise l'expression
{R. C. f < 1} pour développer le dispositif. Par conséquent, un concep-
teur peut obtenir de manière constante le dispositif à semiconducteur qui garantit un fonctionnement stable à une fréquence à laquelle on doit faire fonctionner le dispositif, en se basant seulement sur une reconnaissance objective, plutôt que par essais et erreurs. Ainsi, le procédé du premier mode de réalisation préféré est efficace par le fait que l'utilisation de l'expression {R. C. f < 1} permet la reconnaissance précise de la largeur
de grille admissible maximale WMAX qui permet au dispositif de fonction-
ner d'une manière stable, lorsqu'une fréquence prédéterminée est appli-
quee. Bien que la largeur de grille W soit utilisée pour le paramètre dont la valeur admissible finale (largeur de grille admissible maximale
WMAX) est déterminée dans l'organigramme qui est représenté sur la fi-
gure 4, il est possible de déterminer la valeur admissible de n'importe
quel paramètre qui remplit la condition {R. C. f < 1}. De plus, la techni-
que du premier mode de réalisation préféré est évidemment applicable
aux valeurs admissibles d'une combinaison de deux paramètres, ou plus.
La figure 5 est un schéma synoptique d'un dispositif de généra-
tion de configuration d'implantation pour mettre en oeuvre automatique-
ment le procédé de développement de dispositif à semiconducteur du premier mode de réalisation préféré. Comme représenté sur la figure 5, le dispositif de génération de configuration d'implantation 100 reçoit des
données de circuit D1 et des paramètres de fixation de conditions D2.
Les paramètres de fixation de conditions D2 désignent la fréquence de fonctionnement d'horloge f, et les paramètres autres que la largeur de
grille W, comme l'épaisseur de pellicule d'oxyde de grille tox et l'épais-
seur de couche SOI tsol.
Le dispositif de génération de configuration d'implantation 100 a la fonction d'un ordinateur qui est capable d'exécuter un programme de
génération de configuration d'implantation enregistré sur un support d'en-
registrement 101 qui lui est incorporé. Dans le premier mode de réalisa-
tion préféré, le programme de génération de configuration d'implantation
contient les étapes, similaires aux étapes S1 et S2 de la figure 4, con-
sistant à fournir la fréquence de fonctionnement d'horloge f à fixer et les paramètres autres que la largeur de grille W, et les étapes consistant à
exécuter le même traitement qu'aux étapes S3 et S4 de la figure 4.
Le dispositif de génération de configuration d'implantation 100
est donc capable de générer automatiquement des données de configu-
ration d'implantation D3 englobant un transistor MOS pour lequel l'ex-
pression {R. C. f < 1} est vérifiée, sur la base des données de circuit D1
et des paramètres de fixation de conditions D2 qui sont fournis. Le sup-
port d'enregistrement 101 peut consister par exemple en une disquette,
un CD-ROM et un disque dur.
Bien que le procédé de développement du transistor MOS ayant la structure d'isolation FS soit décrit dans le premier mode de réalisation préféré, la technique du premier mode de réalisation préféré peut être appliquée à un procédé de développement d'une structure de grille en forme de H. comme représenté sur la figure 6. Une paire de parties en forme de I opposées d'une électrode de grille en forme de H, 26, qui corres-
pondent aux branches de la lettre "H", assurent l'isolation électrique en-
tre des parties de corps 23 disposées en position adjacente aux régions de drain et de source 11 et 12, le long de la largeur de grille W et des régions de drain et de source 11 et 12. Une partie médiane de l'électrode
de grille en forme de H 26 qui correspond à la barre de la lettre "H", rem-
plit la fonction de l'électrode de grille d'origine pour le transistor MOS.
Ainsi, si le contact de corps 16 est formé sur les parties de corps 23 qui sont opposées aux régions de drain et de source 11 et 12, par rapport à l'électrode de grille en forme de H 26, le potentiel de corps
provenant du contact de corps 16 n'est pas directement transmis aux ré-
gions de drain et de source 11 et 12.
De cette manière, le transistor MOS SOI du premier mode de
réalisation préféré est conçu de façon que la largeur de grille W, l'épais-
seur de pellicule d'oxyde de grille tox, et l'épaisseur de la couche SOI
tsoI vérifient l'Expression (3) (Expression (4)) pour la fixation du poten-
tiel de corps, ce qui procure un dispositif à semiconducteur à fonction-
nement stabilisé qui évite des variations de la vitesse de fonctionnement
également pendant le fonctionnement rapide.
Le fait de fixer la largeur de grille maximale W qui vérifie l'Ex-
pression (3) procure un transistor MOS SOI qui fonctionne à une vitesse
maximale autorisant le fonctionnement stable.
La fréquence de fonctionnement d'horloge f dans l'Expression (3) signifie une fréquence de fonctionnement, une fréquence d'horloge et une fréquence d'oscillation lorsque le transistor MOS SOI du premier mode de réalisation préféré est utilisé pour un circuit logique synchrone,
tel qu'une unité centrale de traitement, un processeur de signal numéri-
que et une puce de communication, et signifie une fréquence de fonc-
tionnement, une fréquence d'horloge et l'inverse du temps d'accès lors-
que le transistor MOS SOI est utilisé pour une mémoire à semiconducteur telle qu'une mémoire vive dynamique (ou DRAM) et une mémoire vive
statique (ou SRAM).
Second mode de réalisation préféré Le résultat d'une simulation, similaire à celle du premier mode
de réalisation préféré, qui est basée sur un temps de retard de propaga-
tion de signal tpd(s) exigé pour un seul transistor MOS à seuil dynamique (ou DT MOS) ayant la capacité de grille C (F) et la résistance de corps R (2) qui sont déterminées par les Expressions (1) et (2), a révélé que le transistor DT MOS fonctionne dans un état stable également pendant le fonctionnement rapide, avec le temps de retard de propagation de signal
tpd ne dépassant pas 50 ps, si les conditions représentées par l'Expres-
sion (6) sont remplies.
R.C< 1 (6)
tpd Par exemple, si p = 0,08 (Q.cm), Ko = 3,9, so = 8,86 x 10-14
(F/cm), et tpd = 50 (ps), alors la largeur de grille W, I'épaisseur de pelli-
cule d'oxyde de grille tox et l'épaisseur de la couche SOI tsol doivent remplir les conditions qui sont exprimées par W 2 tpd W2 tpd - 1,8 x 103 (7) tox.tsoi p. K.O e Ainsi, si l'épaisseur de pellicule d'oxyde de grille tox est égale à 0,007 (h.m) et l'épaisseur de la couche SOI tsol est égale à 0,1 (!m), la condition restrictive (iii) selon laquelle {W2 < 1,26}, ou {W < 1,12 (.m)},
doit être remplie.
Lorsqu'un court-circuit est établi entre l'électrode de grille et les parties de corps sur des côtés opposés de l'électrode de grille, dans la
direction de sa largeur de grille W, le chemin de transmission de poten-
tiel fixé dans la région de corps 14 est divisé en deux chemins, comme dans le premier mode de réalisation préféré. Par conséquent, la condition restrictive (iv) selon laquelle {(W/2) < 1,12 (p.m)} doit être remplie. Ceci permet à la largeur de grille admissible maximale W d'être deux fois plus
grande que celle qui est basée sur la condition restrictive (iii).
Le transistor DT MOS du second mode de réalisation préféré a une structure similaire à celle du transistor MOS qui est représenté sur les figures 1 et 2, à l'exception du fait que l'électrode de grille 6 et la partie de corps sont court-circuitées et il peut être appliqué à la structure de grille en forme de H qui est représentée sur la figure 6.
La figure 7 est un organigramme montrant la procédure du pro-
cédé de développement de dispositif à semiconducteur conforme au se-
cond mode de réalisation préféré de la présente invention.
En se référant à la figure 7, on note que le temps de retard de propagation de signal tpd (< 50 ps) qui est exigé pour le transistor DT MOS unique est fixe initialement à l'étape Sll. Ensuite, des parametres autres que la largeur de grille W, comme l'épaisseur de pellicule d'oxyde de grille tox et l'épaisseur de la couche SOI tsol, sont déterminés à
l'étape S12.
Ensuite, la largeur de grille admissible maximale WMAX qui vé-
rifie (R. C)/tpd < 1 est déterminée en appliquant l'Expression (7) à
l'étape S13.
A l'étape S14, une configuration d'implantation comprenant un transistor DT MOS qui respecte la largeur de grille admissible maximale
WMAX, est générée pour développer un dispositif à semiconducteur.
Le procédé de développement de dispositif à semiconducteur
du second mode de réalisation préféré utilise donc l'expression {(R.
C)/tpd < 1} pour développer le dispositif. Par conséquent, un concepteur peut obtenir de façon constante le dispositif à semiconducteur qui assure
un fonctionnement stable pour un temps de retard de propagation de si-
gnal exigé, sur la base seulement d'une reconnaissance objective plutôt
que par essais et erreurs. Ainsi, le procédé du second mode de réalisa-
tion préféré est efficace par le fait que l'utilisation de l'expression {(R
C)/tpd < 1} permet la reconnaissance précise de la largeur de grille ad-
missible maximale WMAX qui permet au dispositif de fonctionner d'une
manière stable, lorsqu'un temps de retard de propagation de signal pré-
déterminé est établi.
De cette manière, le transistor DT MOS ayant la structure SOI du second mode de réalisation préféré est conçu de façon que la largeur de grille W, I'épaisseur de pellicule d'oxyde de grille tox, et l'épaisseur de la couche SOI tsoI vérifient l'Expression (6) (Expression (7)) pour la
fixation du potentiel de corps, ce qui procure un dispositif à semicon-
ducteur à fonctionnement stabilisé qui évite des variations de la vitesse
de fonctionnement également pendant le fonctionnement rapide.
Bien que la largeur de grille W soit utilisée pour le paramètre dont la valeur admissible finale (largeur de grille admissible maximale
WMAX) est déterminée dans l'organigramme qui est représenté sur la fi-
gure 7, on peut déterminer la valeur admissible de n'importe quel para-
mètre qui vérifie {R. C. f < 1}. De plus, la technique du second mode de réalisation préféré est évidemment applicable aux valeurs admissibles
d'une combinaison de deux paramètres, ou plus.
Le fait de fixer la largeur de grille maximale W qui vérifie l'Ex-
pression (6) procure le transistor DT MOS ayant la structure SOI qui fonctionne à une vitesse maximale qui permet le fonctionnement stable à une vitesse de fonctionnement élevée à laquelle le temps de retard de
propagation de signal tpd ne dépassant par 50 ps est exigé.
Le second mode de réalisation préféré est similaire au premier mode de réalisation préféré par le fait que le dispositif de génération de configuration d'implantation qui est représenté sur la figure 5 est capable de générer automatiquement les données de configuration d'implantation
D3. Dans le second mode de réalisation préféré, les paramètres de fixa-
tion de conditions D2 signifient le temps de retard de propagation de si-
gnal tpd, et les paramètres autres que la largeur de grille W, comme l'épaisseur de pellicule d'oxyde de grille tox et l'épaisseur de la couche
SOI tsol.
Dans le second mode de réalisation préféré, le programme de
génération de configuration d'implantation qui est enregistré sur le sup-
port d'enregistrement 101 contient les étapes, similaires aux étapes Sll
et S12 de la figure 6, consistant à fournir le temps de retard de propaga-
tion de signal tpd à fixer et les paramètres autres que la largeur de grille
W, et les mêmes étapes que les étapes S13 et S14 de la figure 7.
Par conséquent, le dispositif de génération de configuration d'implantation 100 est capable de générer automatiquement les données de configuration d'implantation D3, englobant un transistor DT MOS qui vérifie l'expression {(R. C)/tpd < 1}, sur la base des données de circuit
D1 et des paramètres de fixation de conditions D2 qui sont fournis.
Troisième mode de réalisation préféré Les premier et second modes de réalisation préférés illustrent
les conditions restrictives de la largeur de grille W, de l'épaisseur de pel-
licule d'oxyde de grille tox et de l'épaisseur de la couche SOI tsol du
transistor (DT) MOS ayant la structure SOI qui parvient au fonctionne-
ment stable en fixant le potentiel de corps. Des troisième à dixième mo-
des de réalisation préférés, qu'on décrira ci-dessous, visent à apporter des améliorations concernant d'autres paramètres dans l'Expression (3) ou (6), et l'ajout de l'intégrité structurale pour fixer une largeur de grille
W supérieure.
Les figures 8 et 9 sont des coupes du transistor MOS ayant la structure SOI conforme au troisième mode de réalisation préféré de la présente invention. La coupe de la figure 8 correspond à celle faite selon la ligne A-A de la figure 1, et la coupe de la figure 9 correspond à celle
faite selon la ligne B-B de la figure 1.
En se référant à la figure 9, on note que la région de drain 11
et la région de source 12 sont formées sélectivement de façon à s'éten-
dre verticalement à travers la couche SOI 3. La pellicule d'oxyde de grille
10 est formée sur une partie de la couche SOI 3 qui s'étend entre la ré-
gion de drain 11 et la région de source 12, et l'électrode de grille 6 est formée sur la pellicule d'oxyde de grille 10. Des parois latérales 15 sont
formées sur des surfaces latérales de l'électrode de grille 6.
La région de drain 11 comprend une région de drain partielle 11A qui est placée au-dessous de l'une des parois latérales 15 et qui est formée dans une partie supérieure de la couche SOI 3. La région de drain partielle 11A a une faible concentration en impureté de type N (N-),
et le reste de la région de drain 11 a une concentration élevée en impu-
reté de type N (N+). De façon similaire, la région de source 12 comprend une région de source partielle 12A qui est placée au-dessous de l'autre
paroi latérale 15 et qui est formée dans une partie supérieure de la cou-
che SOI 3. La région de source partielle 12A a une faible concentration en impureté de type N (N-), et le reste de la région de source 12 a une
concentration élevée en impureté de type N (N+).
Dans la couche SOI 3 sous l'électrode de grille 6, une région de corps 14A formée dans une partie supérieure de celle-ci a une faible
concentration en impureté de type P (P'), et une partie de corps 14B for-
mée dans une partie inférieure de celle-ci a une concentration en impu-
reté de type P (P0) supérieure à celle de la région de corps 14A.
De cette manière, la concentration en impureté de la région de corps 14B qui est placee sous la paroi latérale 15 et qui est formée dans la partie inférieure de la couche SOI 3, est supérieure à celle de la région de corps 14A (la concentration en impureté utilisée pour la région de corps 14 caractéristique). Ceci diminue la résistivité p de la partie de
corps 13 dans l'Expression (2).
La représentation graphique de la figure 10 montre que la ré-
sistivité de la région de corps 14B est égale au dixième de celle de la région de corps 14A, si la concentration en impureté de la région de corps 14B est dix fois celle de la région de corps 14A. La résistivité de la partie de corps 13 est déterminée par la résistivité ppo de la région de
corps 14B, du fait que la résistivité de la région de corps 14A est négli-
geable. Dans ce cas, I'épaisseur de la couche SOI tsol doit être rempla-
cée par l'épaisseur de pellicule tpo de la région de corps 14B.
Par conséquent, I'Expression (5) dans le premier mode de réali-
sation préféré peut être transformée en
W2 1 (8)
tox.Tpo ppo.K0.E0.f Par exemple, si la région de corps 14B a la résistivité pp0 de 0,008 (Q.cm) et l'épaisseur tpo de 0,02 (.m), et les autres paramètres sont similaires à ceux du premier mode de réalisation, c'est-à-dire Ko = 3,9, Eo = 8,86 x 10-14 (F/cm), f = 10 (GHz) et l'épaisseur de la pellicule d'oxyde de grille tox est égale à 0,007 (.m), alors la condition restrictive
(v) selon laquelle {W2 < 5,0}, ou {W < 2,23 (.im)}, doit être remplie.
Une comparaison effectuée entre les conditions restrictives (i) et (v) montre que la largeur de grille maximale réalisable, W, du troisième mode de réalisation préféré, est environ 1,4 fois supérieure à celle du
premier mode de réalisation préféré.
L'épaisseur de pellicule tCH de la région de corps 14A (la pro-
fondeur à laquelle la surface de la région de corps 14B est formée),
n'exerce aucune influence sur les caractéristiques de courant du tran-
sistor MOS, à condition qu'elle soit supérieure à une largeur de couche de désertion maximale Xdmax qui est déterminée par la concentration de canal du transistor MOS (la concentration de la région de corps 14A). Par conséquent, la région de corps 14A doit vérifier tCH > Xdmax. La largeur de couche de désertion maximale Xdmax est déterminee par Xdmax 2Kssons(inv) (9) qNA avec les notations suivantes: Ks est la constante diélectrique relative du silicium, NA est la concentration en impureté de la région de corps 14A,
et s(inv) est le potentiel d'énergie pendant la formation de canal.
L'application de la structure du troisième mode de réalisation
préféré à la structure de transistor DT MOS du second mode de réalisa-
tion préféré permet de transformer l'Expression (7) du second mode de réalisation préféré, pour donner: w2 tpd (1 0) toX Tpo ppo.Ko.so
ce qui augmente la largeur de grille maximale réalisable, W, de façon si-
milaire a son application au premier mode de réalisation préféré.
On envisage ci-dessous un procédé de fabrication de la struc-
ture du troisième mode de réalisation préféré, représentée sur les figures 8 et 9. Premièrement, avant la formation de la couche isolante FS 4, de l'électrode FS 5 et de l'électrode de grille 6, on implante des impuretésde type P dans une partie inférieure de la couche SOI 3, pour former une région de semiconducteur ayant la concentration en impureté P0. Ensuite, on forme d'une manière habituelle la couche isolante FS 4, I'électrode FS , I'électrode de grille 6, la région de drain 11, la région de source 12 et les parois latérales 15, pour produire la structure du troisième mode de
réalisation préféré.
La région de semiconducteur ayant la concentration en impu-
reté P0 qui est formée dans la partie inférieure de la couche SOl 3 pen-
dant l'implantation des impuretés de type P, reste seulement ailleurs que
dans les régions de drain et de source 11 et 12, au moment de la forma-
tion des régions de drain et de source 11 et 12 s'étendant verticalement
à travers la couche SOI 3. La partie restante de la région de semicon-
ducteur constitue la région de corps 14B.
Quatrième mode de réalisation préféré La figure 11 est une coupe du transistor MOS ayant la structure SOI conforme au quatrième mode de réalisation préféré de la présente invention. La coupe de la figure 11 correspond à celle qui est effectuée
selon la ligne B-B de la figure 1.
En se référant à la figure 11, on note que les parois latérales sont formées sur les surfaces latérales de l'électrode de grille 6. La région de drain 11 comprend une région de drain partielle 11B qui est placée au-dessous de la totalité d'une paroi latérale 15 et d'une partie de l'électrode de grille 16, et qui est formée dans une partie supérieure de la couche SOI 3. La région de drain partielle 11B a une faible concentration en impureté de type N (N-), et le reste de la région de drain 11 a une concentration élevée en impureté de type N (N+). De façon similaire, la région de source 12 comprend une région de source partielle 12B qui est
placée au-dessous de la totalité de l'autre paroi latérale 15 et d'une par-
tie de l'électrode de grille 6, et qui est formée dans une partie supérieure
de la couche SOI 3. La région de source partielle 12B a une faible con-
centration en impureté de type N (N-), et le reste de la région de source
12 a une concentration élevée en impureté de type N (N+).
La couche SOI 3 qui se trouve sous l'électrode de grille 6 (les parois latérales 15) comprend des régions de corps 14D qui sont placées sous les parois latérales 15, et une région de corps 14C qui est placée
sous l'électrode de grille 6. La région de corps 14C a une faible concen-
tration en impureté de type P (P-), et les régions de corps 14D ont une concentration en impureté de type P (P0) qui est supérieure à celle de la région de corps 14C. Par conséquent, les régions de corps 14D forment toutes les surfaces des jonction PN avec les régions N+ des régions de
drain et de source 11 et 12.
La région de drain partielle 11B et la région de source partielle 12B qui sont formées également sous des parties de l'électrode de grille, ainsi que sous les parois latérales 15, s'étendent ainsi sur une distance
dl à partir des régions de corps 14D, en direction du centre de l'élec-
trode de grille 6. La couche isolante FS 4, I'électrode FS 5, I'électrode de grille 6 et les parois latérales 15 du quatrième mode de réalisation préféré ont
des structures similaires à celles du troisième mode de réalisation préfé-
ré, représenté sur les figures 8 et 9.
De cette manière, la concentration en impureté des régions de corps 14B qui sont placées sous la paroi latérale 15 et qui sont formées dans des parties inférieures de la couche SOI 3, est supérieure à celle de la région de corps 14C (la concentration en impureté qui est utilisée pour la région de corps 14 caractéristique). Ceci diminue la résistivité p de la
partie de corps 13 dans l'Expression (2).
Par conséquent, de façon similaire au troisième mode de réali-
sation préféré, la structure du quatrième mode de réalisation préféré peut procurer une largeur de grille maximale réalisable, W, plus grande que
celle du premier mode de réalisation préféré.
En outre, les régions de corps 14D, qui forment toutes les sur-
faces des jonctions PN avec les régions N+ des régions de drain et de source 11il et 12, peuvent empêcher une couche de désertion de s'étendre à partir des régions N+ des régions de drain et de source 11 et 12, ce qui fait que la structure du quatrième mode de réalisation préféré est capable
de résister au claquage.
De plus, du fait que la région de drain partielle 11B et la région de source partielle 12B s'étendent sur la distance dl à partir des régions
de corps 14D, en direction du centre de l'électrode de grille 6, la con-
centration en impureté relativement élevée p0 des régions de corps 14D n'exerce pas d'effets nuisibles sur les caractéristiques de courant du
transistor MOS pendant la formation de canal.
On envisage ci-dessous le procédé de fabrication de la struc-
ture du quatrième mode de réalisation préféré qui est représenté sur la figure 11. Premièrement, avant la formation des parois latérales 15 et après la formation de l'électrode de grille 6, avec la couche SOI 3 ayant la concentration en impureté P- masquée par l'électrode de grille 6, on implante des ions d'impureté de type P, 31, dans la direction verticale (à titre d'exemple, des ions de bore sont implantés avec une dose de 5 x
1013 cm1, à une énergie d'implantation de 30 keV), pour former des ré-
gions de semiconducteur de type P0 24 et 25, et on effectue l'implantation ionique avec rotation en oblique des ions d'impureté de type N 32, pour former une région de drain temporaire, de type N-, 21, et une région
de source temporaire de type N-, 22, comme représenté sur la figure 12.
La région de drain temporaire 21 et la région de source temporaire 22, qui sont formées par l'implantation ionique avec rotation en oblique des
ions d'impureté de type N 32, s'étendent ainsi vers le centre de l'élec-
trode de grille 6, par rapport aux régions de semiconducteur 24 et 25.
* Après la formation des parois latérales 15, on implante à nou-
veau des impuretés de type N, en utilisant à titre de masque l'électrode de grille 6 et les parois latérales 15, pour produire la structure qui est
représentée sur la figure 11.
Les régions de semiconducteur 24 et 25 ayant la concentra-
tion en impureté P0 qui sont formées dans les parties inférieures de la
couche SOI pendant l'implantation des impuretés de type P, restent seu-
lement ailleurs que dans les régions de drain et de source 11 et 12, lors-
que les régions de drain et de source 11 et 12, s'étendant verticalement
à travers la couche SOI 3, sont formées. Les parties restantes des ré-
gions de semiconducteur constituent les régions de corps 14D.
Cinquième mode de réalisation préféré La figure 13 est une coupe du transistor MOS ayant la structure SOI conforme au cinquième mode de réalisation préféré de la présente invention. La coupe de la figure 13 correspond à celle qui est faite selon
la ligne B-B de la figure 1.
En se référant à la figure 13, on note que les parois latérales 15 sont formées sur les surfaces latérales de l'électrode de grille 6. La région de drain 11 comprend une région de drain partielle 11C qui est placée au-dessous d'une paroi latérale 15 et qui s'étend verticalement à travers la couche SOI 3. La région de drain partielle 11C a une faible concentration en impureté de type N (N-), et le reste de la région de drain
11 a une concentration élevée en impureté de type N (N*). De façon si-
milaire, la région de source 12 comprend une région de source partielle 12C qui est placée au-dessous de l'autre paroi latérale 15 et qui s'étend verticalement à travers la couche SOI 3. La région de source partielle 12C a une faible concentration en impureté de type N (N-), et le reste de la région de source 12 a une concentration élevée en impureté de type N (N+). Dans la couche SOI 3 se trouvant sous l'électrode de grille 6, une région de corps 14E, formée dans une partie supérieure de celle-ci, a une faible concentration en impureté de type P (P-), et une région de
corps 14F formée dans une partie inférieure de celle-ci a une concentra-
tion en impureté de type P (P0) supérieure à celle de la région de corps 14E. La couche isolante FS 4, I'électrode FS 5, I'électrode de grille 6 et les parois latérales 15 du cinquième mode de réalisation préféré ont
des structures similaires à celles du troisième mode de réalisation préfé-
ré, représenté sur les figures 8 et 9.
De cette manière, la concentration en impureté de la région de corps 14F qui est placée au-dessous de l'électrode de grille 6 et qui est formée dans la partie inférieure de la couche SOI 3, est supérieure à
celle de la région de corps 14E qui est formée dans sa partie supérieure.
Ceci diminue la résistivité p de la partie de corps 13 dans l'Expression
(2). Par conséquent, la structure du cinquième mode de réalisation préfé-
ré peut procurer une largeur de grille maximale réalisable, W, supérieure
à celle du premier mode de réalisation préféré.
En outre, du fait que la région de drain partielle 11C et la ré-
gion de source partielle 12C s'étendent verticalement à travers la couche SOI 3, les régions N+ des régions de drain et de source 11 et 12, et la région de corps P0 14F ne forment pas des surfaces de jonction PN. Ceci
réduit les fuites de jonctions.
On envisage ci-dessous le procédé de fabrication de la struc-
ture du cinquième mode de réalisation préféré, représenté sur la figure
13. Premièrement, avant la formation de l'électrode de grille 6, on im-
plante des impuretés de type P dans la partie inférieure de la couche SOI 3, pour former une région de semiconducteur ayant la concentration en
impureté P0.
Avant la formation des parois latérales 15, et après la formation
de l'électrode de grille 6, avec la couche SOI 3, de concentration en im-
pureté P', masquée par l'électrode de grille 6, on effectue l'implantation ionique avec rotation en oblique d'impuretés de type N, pour former une région de drain temporaire de type N' et une région de source temporaire de type N. Dans ce processus d'implantation, on utilise une énergie d'implantation supérieure à celle qui est utilisée pour la fabrication du quatrième mode de réalisation préféré, pour faire en sorte que la région
de drain temporaire et la région de source temporaire s'étendent vertica-
lement à travers la couche SOI 3, et on change la direction de rotation en oblique dans laquelle les ions d'impureté de type N sont implantés, pour qu'elle devienne une direction plus proche de la direction verticale que celle qui est utilisée pour la fabrication du quatrième mode de réalisation préféré. La région de semiconducteur de concentration en impureté P0
qui est formée dans la partie inférieure de la couche SOI 3 pendant l'im-
plantation des impuretés de type P, reste seulement ailleurs que dans la région de drain temporaire et la région de source temporaire. La partie restante de la région de semiconducteur constitue la région de corps
14F.
Après la formation des parois latérales 15, on implante à nou-
veau des impuretés de type N, en utilisant à titre de masque l'électrode
de grille 6 et les parois latérales 15, pour former la structure qui est re-
présentée sur la figure 13.
Sixième mode de réalisation préféré La figure 14 est une coupe du transistor MOS ayant la structure
SOI conforme au sixième mode de réalisation préféré de la présente in-
vention. La coupe de la figure 14 correspond à celle qui est faite selon la
ligne B-B de la figure 1.
En se référant a la figure 14, on note que les parois latérales sont formées sur les surfaces latérales de l'électrode de grille 6. La
région de drain 11 comprend la région de drain partielle 11A qui est pla-
cée au-dessous d'une paroi latérale 15 et qui est formée dans une partie supérieure de la couche SOI 3. La région de drain partielle 11A a une faible concentration en impureté de type N (N-), et le reste de la région de drain 11 a une concentration élevée en impureté de type N (N+). De façon similaire, la région de source 12 comprend la région de source partielle 12A qui est placée au-dessous de l'autre paroi latérale 15 et qui est formée dans une partie supérieure de la couche SOI 3. La région de source partielle 12A a une faible concentration en impureté de type N (N-), et le reste de la région de source 12 a une concentration élevée en
impureté de type N (N+).
La couche SOI 3 sous l'électrode de grille 6 (les parois latéra-
les 15) comprend une région de corps 14H qui est placée immédiatement au-dessous de l'électrode de grille 6 et qui est formée dans une partie inférieure de la couche SOI 3, et une région de corps 14G qui est formée ailleurs que dans la région de corps 14A. La région de corps 14G a une faible concentration en impureté de type P (P-), et la région de corps 14A a une concentration en impureté de type P (P0) qui est supérieure à celle
de la région de corps 14G.
La couche isolante FS 4, I'électrode FS 5, I'électrode de grille 6 et les parois latérales 15 du sixième mode de réalisation préféré ont des structures similaires à celles du troisième mode de réalisation préféré,
représenté sur les figures 8 et 9.
De cette manière, la concentration en impureté de la région de corps 14A qui est placée immédiatement au-dessous de l'électrode de grille 6 et qui est formée dans la partie inférieure de la couche SOI 3, est supérieure à celle de la région de corps 14G. Ceci diminue la résistivité p
de la partie de corps 13 dans l'Expression (2). Par conséquent, la struc-
ture du sixième mode de réalisation préféré peut procurer une largeur de grille maximale réalisable, W, plus grande que celle du premier mode de
réalisation préféré.
En outre, du fait que la région de corps de type P0 14H est for-
mée seulement dans la partie inférieure de la couche SOI 3 immédiate-
ment au-dessous de l'électrode de grille 6, les régions N* des régions de drain et de source 11 et 12, et la région de corps P0 14H, ne forment pas
des surfaces de jonctions PN. Ceci réduit les fuites de jonctions.
On envisage ci-dessous le procédé de fabrication de la struc-
ture du sixième mode de réalisation préféré qui est représenté sur la fi-
gure 14. Premièrement, avant la formation des parois latérales 15, et
après la formation de l'électrode de grille 6, on implante les ions d'impu-
reté de type P 31 dans la totalité de la surface supérieure, comme repré-
senté sur la figure 15.
Ce processus d'implantation est effectué de façon que seule-
ment certains des ions d'impureté de type P implantés qui traversent l'électrode de grille 6 s'arrêtent a la partie inférieure de la partie de corps
13, mais certains des ions d'impureté de type P implantés qui ne traver-
sent pas l'électrode de grille 6 soient introduits à travers la couche SOI 3 dans une pellicule d'oxyde enterré 2 (non représentée) sous la couche SOI 3. On peut par exemple réaliser une telle implantation en implantant des ions de bore avec une dose d'environ 1 x 1014/cm2, à une énergie d'implantation de 120 keV, lorsque la couche SOI a une épaisseur tsol de
nm et l'électrode de grille 6 a une épaisseur tgrille de 200 nm.
Ensuite, avec la couche SOI 3 masquée par l'électrode de grille 6, on implante des ions d'impureté de type P pour former une région de drain temporaire de type N- et une région de source temporaire de type N-.
Après la formation des parois latérales 15, on implante à nou-
veau des impuretés de type N en utilisant à titre de masque l'électrode
de grille 6 et les parois latérales 15, pour former la structure qui est re-
présentée sur la figure 14.
Septième mode de réalisation préféré La figure 16 est une coupe du transistor MOS ayant la structure SOI conforme au septième mode de réalisation préféré de la présente invention. Comme représenté sur la figure 16, un transistor (comprenant un transistor DT MOS) ayant un potentiel de corps fixé est formé dans une région de transistor a corps fixé, A1, d'une couche SOI 3A ayant une épaisseur tl, et un transistor ayant un corps flottant est formé dans une région de transistor à corps flottant A2 d'une couche SOI 3B ayant une
épaisseur t2 (< tl).
L'épaisseur tl de la couche SOI 3A est telle que l'Expression (4) (ou l'Expression (6)) soit vérifiée lorsque tsot = tl, pour obtenir une largeur de grille W désirée, et l'épaisseur t2 de la couche SOI 3B est telle que la région de corps 14 soit entièrement désertée pendant le
fonctionnement.
Dans la structure du septième mode de réalisation préféré, le transistor MOS SOI qui est formé dans la région de transistor à corps fixé A1 fonctionne d'une manière stable lorsque la largeur de grille W désirée
est établie.
D'autre part, le transistor MOS SOI qui est formé dans la région de transistor à corps flottant A2 comprend la région de corps 14 qui est
entièrement désertée pendant le fonctionnement, pour donner des ca-
ractéristiques électriques avec un bon facteur S (facteur de sous-seuil). Il est donc efficace de former dans la région de transistor à corps flottant A2 un transistor MOS dont les vitesses de fonctionnement peuvent être instables sans occasionner de problèmes, du fait qu'on obtient ainsi des caractéristiques électriques correspondant a un bon facteur S. Huitième mode de réalisation préféré La figure 17 est une vue en plan du transistor MOS ayant la structure SOI conforme au huitième mode de réalisation préféré de la
présente invention.
En se référant à la figure 17, on note que l'électrode FS 5 en-
toure la région de drain 11 et la région de source 12, en vue en plan, et
une électrode de grille 6A est formée entre la région de drain 11 et la ré-
gion de source 12, et partiellement sur l'électrode FS 5.
L'électrode de grille 6A comprend deux parties de cadre 61 et 62 qui sont formées sur une région située entre la région de drain 11 et
la région de source 12. Chacune des parties de cadre 61 et 62 a une ou-
verture qui met à nu la région de corps 14. Un contact de corps 16 est formé sur la région de corps 14 dans chacune des parties de cadre 61 et
62. Sur la figure 17, la distance entre l'électrode FS 5 et la partie de ca-
dre 61 dans la direction de la largeur de grille W est désignée par W1, la distance entre les parties de cadre 61 et 62 est désignée par W2, et la distance entre l'électrode FS 5 et la partie de cadre 62 est désignée par
W3.
Une paire de contacts de corps 16 est également formée dans la partie de corps 13 sur la périphérie extérieure de l'électrode FS 5, de
façon que ces contacts soient positionnes sur des lignes de prolonge-
ment vers l'extérieur (non représentées), à partir des extrémités oppo-
sées de l'électrode de grille 6A. En vue en plan, les contacts de la paire de contacts de corps 16 sont opposés aux régions de drain et de source 11 et 16, avec l'électrode FS 5 entre eux. Le bord périphérique le plus
extérieur L1 de la figure 17 constitue la frontière de l'isolation de la cou-
che SOI par le processus d'oxydation locale de silicium (ou LOCOS) et autres. La structure du huitième mode de réalisation préféré, en coupe dans la direction longitudinale de l'électrode de grille 6A, est similaire à
la coupe de la structure du premier mode de réalisation préféré repré-
senté sur la figure 1. La structure du huitième mode de réalisation préfé-
ré, en coupe dans la direction dans laquelle la région de drain 11 et la région de source 12 sont disposées, est similaire aux structures qui sont représentées sur les figures 9, 11, 13, 14 et 21. On peut utiliser pour le transistor MOS du huitième mode de réalisation préféré soit le transistor MOS à potentiel de corps fixé qui est représenté dans le premier mode de réalisation préféré, soit le transistor DT MOS qui est représenté dans
le second mode de réalisation préféré.
Dans le transistor MOS du huitième mode de réalisation préféré ayant une telle structure en plan, du fait que les contacts de corps 16 sont formés à l'intérieur des parties de cadre 61 et 62 de l'électrode de grille 6A, le chemin de transmission de potentiel fixé dans la région de corps 14 est divisé en trois. Le fonctionnement stable du transistor MOS
est obtenu si chacune des largeurs de grille W1, W2 et W3 des trois divi-
sions de la région de corps 14 vérifie l'Expression (4) ou l'Expression (6).
Par conséquent, la largeur de grille effective du transistor MOS comprenant la région de drain 11, la région de source 12 et l'électrode de grille 6A, peut être fixée à (W1 + W2 + W3). Ceci procure le transistor MOS dont le fonctionnement est stable et dont la largeur de grille est
suffisamment grande.
Neuvième mode de réalisation préféré La figure 18 est une vue en plan du transistor MOS ayant la structure SOI conforme au neuvième mode de réalisation préféré de la
présente invention.
En se référant à la figure 18, on note qu'une électrode FS 5A
comporte quatre ouverture allongées SL1 à SL4 dans lesquelles des ré-
gions de drain 41 à 44 et des régions de source 51 à 54 sont respective-
ment formées. La partie de corps 13 est formée sous l'électrode FS 5A.
L'électrode de grille 6 est formée entre les régions de drain 41 à 44 et les
régions de source 51 à 54, et partiellement sur l'électrode FS 5A.
Comme dans le huitième mode de réalisation préféré, les deux contacts de corps 16 sont formés dans la partie de corps 13 sur la péri- phérie extérieure de l'électrode FS 5A, de façon à être placés sur des lignes de prolongement vers l'extérieur (non représentées) à partir des
extrémités opposées de l'électrode de grille 6. Le bord périphérique exté-
rieur L1 de la figure 18 constitue la frontière de l'isolation de la couche
SOI par le procédé LOCOS ou autres.
La structure du neuvième mode de réalisation préféré, en coupe dans la direction longitudinale de la grille 6, est similaire à la coupe de la structure du premier mode de réalisation préféré représenté sur la figure 1. La structure du neuvième mode de réalisation préféré, en coupe dans la direction dans laquelle les régions de drain 41 a 44 et les régions de
source 51 à 54 sont disposées, est similaire aux structures qui sont re-
présentées sur les figures 9, 11, 13, 14 et 21. On peut utiliser pour le transistor MOS du neuvième mode de réalisation préféré soit le transistor MOS à potentiel de corps fixé qui est représenté dans le premier mode de réalisation préféré, soit le transistor DT MOS qui est représenté dans
le second mode de réalisation préfére.
Dans le transistor MOS du neuvième mode de réalisation préfé-
ré, ayant une telle structure en plan, la partie de corps 13 est formée au-
dessous de parties de l'électrode FS 5A qui constituent les frontières en-
tre les ouvertures allongées SL1 à SL4 de l'électrode FS 5A, pour assu-
rer l'existence du chemin de transmission de potentiel fixé ayant une ré-
sistance suffisamment inférieure à celle de la région de corps 14 sous l'électrode de grille 6. Le chemin de transmission de potentiel fixé dans la région de corps 14 est divisé en quatre. Le fonctionnement stable du transistor MOS est obtenu si chaque largeur de grille W11, W12, W13 et
W14 vérifie l'Expression (4) ou l'Expression (6).
Par conséquent, la largeur de grille effective du transistor MOS comprenant les régions de drain 41 à 44, les régions de source 51 à 54,
et l'électrode de grille 6, peut être fixée à (W11 + W12 + W13 + W14).
Ceci procure un transistor MOS dont le fonctionnement est stable et dont
la largeur de grille est suffisamment grande.
Dixième mode de réalisation préféré La figure 19 est une vue en plan du transistor MOS ayant la
structure SOI conforme au dixième mode de réalisation préféré de la pré-
sente invention. En se référant à la figure 19, on note qu'une électrode de grille 6B est formée entre la région de drain 11 et la région de source 12, et partiellement sur la partie de corps 13. L'électrode de grille 6B comprend
deux parties de cadre 63 et 64 qui sont formées sur une région se trou-
vant entre la région de drain 11 et la région de source 12. Un contact de corps 16 est formé sur la région de corps 14 qui est mise à nu par une ouverture de chacune des parties de cadre 63 et 64. Sur la figure 19, la
distance entre la frontière d'une électrode de grille 6B et la partie de ca-
dre 63 dans la direction de la largeur de grille W de l'électrode de grille 6B est désignée par W21, la distance entre les parties de cadre 63 et 64
est désignée par W22, et la distance entre une autre frontière de l'élec-
trode de grille 6B et la partie de cadre 64 est désignée par W23.
Comme dans les huitième et neuvième modes de réalisation préférés, deux contacts de corps 16 sont également formés dans la partie de corps 13, de façon à être placés sur des lignes de prolongement vers
l'extérieur (non représentées) à partir des extrémités opposées de l'élec-
trode de grille 6B. Le bord périphérique extérieur L1 de la figure 19 constitue la frontière de l'isolation de la couche SOI par le procédé
LOCOS, et autres.
La structure du dixième mode de réalisation préféré, en coupe dans la direction dans laquelle la région de drain 11 et la région de
source 12 sont disposées, est similaire aux structures qui sont représen-
tées sur les figures 9, 11, 13, 14 et 21. On peut utiliser pour le transistor
MOS du dixième mode de réalisation préféré soit le transistor MOS à po-
tentiel de corps fixe qui est représenté dans le premier mode de réalisa-
tion préféré, soit le transistor DT MOS qui est représenté dans le second
mode de réalisation préféré.
Dans le transistor MOS du dixième mode de réalisation préféré, ayant une telle structure en plan, des parties de branches en forme de I du côté gauche et du côté droit de l'électrode de grille 6B, qui s'étendent dans la direction dans laquelle la région de drain 11 et la région de source 12 sont disposées, comme représenté sur la figure 19, similaires aux parties de branches en forme de I opposées de la grille en forme de H, peuvent procurer une isolation électrique entre la partie de corps 13 (la région de corps 14) et les régions de drain et de source 11 et 12. Dans le transistor MOS du dixième mode de réalisation préféré, du fait que les contacts de corps 16 sont formés à l'intérieur des parties de cadre 63 et 64 de l'électrode de grille 6B, le chemin de transmission de potentiel fixé dans la région de corps 14 est divisé en trois, comme dans lehuitième mode de réalisation préféré. Le fonctionnement stable du transistor MOS est obtenu si chacune des largeurs de grille W21, W22
et W23 vérifie l'Expression (4) ou l'Expression (6).
Par conséquent, la largeur de grille effective du transistor MOS comprenant la région de drain 11, la région de source 12 et l'électrode de grille 6B peut être fixée à (W21 + W22 + W23). Ceci procure un transistor MOS dont le fonctionnement est stable et dont la largeur de grille est
suffisamment grande.
De plus, I'absence de l'électrode FS peut réduire de façon cor-
respondante l'aire de la partie de corps 13 à former. Un transistor DT MOS ayant la structure du dixième mode de réalisation préféré procure
une vitesse de fonctionnement plus élevée.
Modifications Le transistor MOS des modes de réalisation préférés envisagés ci-dessus peut être utilisé pour constituer un réseau de portes, dans la mesure o la largeur de grille W de chacun des modes de réalisation préférés satisfait les conditions respectives prédéterminées. En outre, bien que le transistor NMOS soit utilisé à titre d'exemple dans les modes de réalisation préférés mentionnés ci- dessus, la présente invention est
évidemment applicable à un transistor PMOS.
Bien que l'invention ait été décrite en détail, la description pré-
cédente est à tous égards illustrative et non restrictive. Il faut noter que
de nombreux autres changements et modifications peuvent être envisa-
gés sans sortir du cadre de l'invention.
Claims (10)
1. Procédé de développement d'un dispositif à semiconducteur
comprenant un transistor MOS formé sur un substrat "silicium sur iso-
lant", ou SOI, comprenant un substrat de support (1), une pellicule d'oxyde enterré (2) et une couche SOI (3), ce transistor MOS fonction-
nant sur la base d'une horloge prédéterminée et ce transistor MOS com-
prenant: une première région de semiconducteur (11, 41-44) d'un pre-
mier type de conductivité et formée sélectivement dans la couche SOI (3); une seconde région de semiconducteur (12, 51-54) du premier type
de conductivité et formée sélectivement dans la couche SOI (3), indé-
pendamment de la première région de semiconducteur; une partie de corps (13, 23) d'un second type de conductivité et comprenant une région de corps (14, 14A-14H), cette région de corps étant une région de la
couche SOI qui s'étend entre les première et seconde régions de semi-
conducteur; une électrode de grille (6, 6A, 6B, 26) formée sur une pelli-
cule d'oxyde de grille (10) qui est formée sur la région de corps; et au moins un contact de corps (16) connecté électriquement à la partie de corps et recevant un potentiel fixé, ce procédé étant caractérisé en ce qu'il comprend les étapes suivantes: (a) on fournit une fréquence de
fonctionnement de l'horloge prédéterminée; et (b) on détermine une con-
figuration d'implantation du transistor MOS sur la base de la fréquence de fonctionnement de l'horloge prédéterminée; et en ce qu'on détermine la configuration d'implantation du transistor MOS à l'étape (b) de façon à vérifier l'expression conditionnelle suivante R. C. f< 1 dans laquelle C = la capacité de grille (F) du transistor MOS, R = la résistance (Q2) d'un chemin de transmission de potentiel fixé s'étendant à partir du ou des contacts de corps vers la région de corps,
f = la fréquence de fonctionnement (Hz) de l'horloge prédéter-
minée, et
f > 500 MHz.
2. Procédé de développement d'un dispositif à semiconducteur comprenant un transistor MOS formé sur un substrat "silicium sur isolant" ou SOI, comprenant un substrat de support (1), une pellicule d'oxyde enterré (2) et une couche SOI (3), ce transistor MOS comprenant: une
première région de semiconducteur (11, 41-44) d'un premier type de con-
ductivité et formée sélectivement dans la couche SOI (3); une seconde région de semiconducteur (12, 51-54) du premier type de conductivité et formée sélectivement dans la couche SOI (3), indépendamment de la
première région de semiconducteur; une partie de corps (13, 23) d'un se-
cond type de conductivité et comprenant une région de corps (14, 14A-
14H), cette région de corps étant une région de la couche SOI qui s'étend entre les première et seconde régions de semiconducteur; une électrode de grille (6, 6A, 6B, 26) formée sur une pellicule d'oxyde de grille (10) qui est formée sur la région de corps, cette électrode de grille
étant connectée électriquement a la partie de corps; et au moins un con-
tact de corps (16) connecté électriquement à la partie de corps et rece-
vant un potentiel fixé; ce procédé étant caractérisé en ce qu'il comprend les étapes suivantes: (a) on fournit un temps de retard de propagation
de signal exigé pour le transistor MOS; et (b) on détermine une configu-
ration d'implantation du transistor MOS sur la base de ce temps de retard
de propagation de signal; et en ce qu'on détermine la configuration d'im-
plantation du transistor MOS à l'étape (b) de façon à vérifier l'expression conditionnelle (R. C) / td < 1 dans laquelle C = la capacité de grille (F) du transistor MOS, R = la résistance ( 2) d'un chemin de transmission de potentiel fixé s'étendant à partir du ou des contacts de corps vers la région de corps,
td = le temps de retard de propagation de signal (s) qui est exi-
gé pour le transistor MOS, et
td < 50 ps.
3. Dispositif à semiconducteur caractérisé en ce qu'il est conçu
par le procédé selon la revendication 1.
4. Dispositif à semiconducteur caractérisé en ce qu'il est conçu
par le procédé selon la revendication 2.
5. Dispositif a semiconducteur selon la revendication 3, carac-
térisé en ce que la résistance R du chemin de transmission de potentiel fixé est déterminée par: R = (p. W) / (L. tsol0), avec les notations suivantes W = la longueur du chemin de transmission de potentiel fixé dans la région de corps, dans la direction de la largeur de grille de l'électrode de grille, L = la longueur du chemin de transmission de potentiel fixé dans la région de corps dans la direction de la longueur de grille de l'électrode de grille, tsoI = I'épaisseur de la couche SOI, et
p = la résistivité de la région de corps.
6. Dispositif à semiconducteur selon la revendication 5, carac-
térisé en ce que la partie de corps comprend une région s'étendant à partir de la région de corps jusque dans une relation de juxtaposition
avec au moins une partie d'une périphérie extérieure des première et se-
conde régions de semiconducteur, et en ce que le transistor MOS com-
prend en outre une électrode d'isolation (5, 5A) formée sur une pellicule isolante (4) qui est formée sur une portion de la partie de corps qui est autre que la région de corps et qui est dans une relation de juxtaposition
avec au moins une partie de la périphérie extérieure des première et se-
conde régions de semiconducteur, le ou les contacts de corps compre-
nant un contact de corps hors électrode d'isolation qui est formé sur une
région de la partie de corps qui est opposée, en vue en plan, aux pre-
mière et seconde régions de semiconducteur, avec l'électrode d'isolation
entre elles.
7. Dispositif à semiconducteur selon la revendication 5, carac-
térisé en ce que la partie de corps (23) comprend une région disposée dans une relation de juxtaposition avec les première et seconde régions de semiconducteur dans la direction de la largeur de grille, et s'étendant à partir de la région de corps dans la direction de la largeur de grille, en ce que l'électrode de grille (26) est formée sur une portion de la partie de
corps qui est disposée dans une relation de juxtaposition avec les pre-
mière et seconde régions de semiconducteur dans la direction de la lar-
geur de grille, et qui s'étend plus loin a partir du dessus de la région de corps, dans la direction de la longueur de grille, et en ce que le ou les contacts de corps comprennent un contact de corps hors électrode de grille, formé sur la région de la partie de corps qui est opposée, en vue en plan, aux première et seconde régions de semiconducteur, avec
l'électrode de grille entre elles.
8. Dispositif à semiconducteur selon l'une quelconque des re-
vendications 5 à 7, caractérisé en ce que le ou les contacts de corps comprennent: un premier contact de corps formé sur la partie de corps dans une position située sur une ligne de prolongement vers l'extérieur à
partir d'une extrémité de l'électrode de grille, dans la direction de la lar-
geur de grille, et un second contact de corps formé sur la partie de corps dans une position située sur une ligne de prolongement vers l'extérieur à partir de l'autre extrémité de l'électrode de grille, dans la direction de la
largeur de grille.
9. Dispositif à semiconducteur selon l'une quelconque des re-
vendications 5 a 8, caractérisé en ce que la région de corps comprend une première région de corps (14A, 14C, 14E, 14G) dont une partie au moins est formée dans une partie supérieure de celle-ci, et une seconde
région de corps (14B, 14D, 14F, 14H) qui est formée dans une partie in-
férieure de celle-ci, la seconde région de corps du second type de con-
ductivité ayant une concentration en impureté supérieure à la concentra-
tion en impureté de la première région de corps du second type de con-
ductivité.
10. Dispositif à semiconducteur selon la revendication 9, ca-
ractérisé en ce que la première région de semiconducteur comprend une première région principale et une première région de semiconducteur partielle (11B), et la seconde région de semiconducteur comprend une
seconde région principale et une seconde région de semiconducteur par-
tielle (12B), les première et seconde régions de semiconducteur partielles
étant formées en une relation opposée dans des régions partielles supé-
rieures des première et seconde régions de semiconducteur, les première
et seconde régions de semiconducteur partielles du premier type de con-
ductivité ayant une concentration en impureté inférieure a la concentra-
tion en impureté des première et seconde régions principales du premier type de conductivité; en ce que la seconde région de corps comprend des première et seconde régions de corps partielles (14D); en ce que les première et seconde régions de corps partielles sont formées au-dessous
de portions des première et seconde régions de semiconducteur partiel-
les, et en contact d'interface avec respectivement les première et se-
conde régions principales, la région de corps ailleurs que dans les pre-
mière et seconde régions de corps partielles étant définies comme étant la première région de corps; et en ce que la première région de corps est formée hors de contact d'interface avec les première et seconde régions
principales, et les première et seconde régions de semiconducteur par-
tielles s'étendent sur une distance prédéterminée à partir des première et seconde régions de corps partielles, en direction du centre de l'électrode
de grille.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8145698 | 1998-03-27 | ||
| JP16228598A JP4278202B2 (ja) | 1998-03-27 | 1998-06-10 | 半導体装置の設計方法、半導体装置及び記録媒体 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2776831A1 true FR2776831A1 (fr) | 1999-10-01 |
| FR2776831B1 FR2776831B1 (fr) | 2003-03-07 |
Family
ID=26422478
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR9814637A Expired - Lifetime FR2776831B1 (fr) | 1998-03-27 | 1998-11-20 | Dispositif comprenant un transistor mos et procede de developpement d'un tel dispositif sur un substrat soi |
Country Status (6)
| Country | Link |
|---|---|
| US (2) | US7129543B1 (fr) |
| JP (1) | JP4278202B2 (fr) |
| KR (1) | KR100277324B1 (fr) |
| DE (1) | DE19854886A1 (fr) |
| FR (1) | FR2776831B1 (fr) |
| TW (1) | TW436960B (fr) |
Families Citing this family (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002246600A (ja) | 2001-02-13 | 2002-08-30 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
| JP5172056B2 (ja) * | 2001-06-04 | 2013-03-27 | ラピスセミコンダクタ株式会社 | 半導体装置 |
| JP2004071664A (ja) * | 2002-08-02 | 2004-03-04 | Sony Corp | 半導体装置およびその製造方法 |
| WO2004070847A1 (fr) * | 2003-02-07 | 2004-08-19 | Matsushita Electric Industrial Co., Ltd. | Transistor a effet de champ, son procede de fabrication et transistor a effet de champ complementaire |
| JP2006059978A (ja) | 2004-08-19 | 2006-03-02 | Toshiba Corp | 半導体装置 |
| KR100567069B1 (ko) | 2004-12-03 | 2006-04-04 | 주식회사 하이닉스반도체 | 반도체 장치의 설계 방법 |
| JP2006237564A (ja) | 2005-01-31 | 2006-09-07 | Renesas Technology Corp | 半導体装置及びその製造方法並びに半導体集積回路 |
| US7453122B2 (en) * | 2005-02-08 | 2008-11-18 | Taiwan Semiconductor Manufacturing Co., Ltd. | SOI MOSFET device with reduced polysilicon loading on active area |
| JP5190189B2 (ja) * | 2006-08-09 | 2013-04-24 | パナソニック株式会社 | 半導体装置及びその製造方法 |
| JP2009123762A (ja) * | 2007-11-12 | 2009-06-04 | Sharp Corp | 半導体記憶装置およびその製造方法 |
| JP5118946B2 (ja) * | 2007-11-20 | 2013-01-16 | シャープ株式会社 | 半導体装置およびその製造方法と、書込み駆動方法および消去駆動方法ならびに液晶表示装置 |
| US7804140B2 (en) * | 2008-03-04 | 2010-09-28 | International Business Machines Corporation | Field effect transistor with reduced shallow trench isolation induced leakage current |
| US20100006912A1 (en) * | 2008-07-14 | 2010-01-14 | Honeywell International Inc. | Planar Metal-Insulator-Metal Circuit Element and Method for Planar Integration of Same |
| US7982247B2 (en) * | 2008-08-19 | 2011-07-19 | Freescale Semiconductor, Inc. | Transistor with gain variation compensation |
| US20100200918A1 (en) * | 2009-02-10 | 2010-08-12 | Honeywell International Inc. | Heavy Ion Upset Hardened Floating Body SRAM Cells |
| US8421162B2 (en) | 2009-09-30 | 2013-04-16 | Suvolta, Inc. | Advanced transistors with punch through suppression |
| US8273617B2 (en) | 2009-09-30 | 2012-09-25 | Suvolta, Inc. | Electronic devices and systems, and methods for making and using the same |
| JP2013511163A (ja) * | 2009-11-17 | 2013-03-28 | スボルタ，インコーポレーテッド | 電子デバイス及びシステム、並びにその製造方法及び使用方法 |
| US8053325B1 (en) | 2010-05-18 | 2011-11-08 | International Business Machines Corporation | Body contact structures and methods of manufacturing the same |
| JP2013004876A (ja) * | 2011-06-20 | 2013-01-07 | Lapis Semiconductor Co Ltd | 絶縁ゲート電界効果トランジスタのシミュレーション方法、シミュレーション装置および集積回路 |
| US8829610B2 (en) | 2012-05-15 | 2014-09-09 | United Microelectronics Corp. | Method for forming semiconductor layout patterns, semiconductor layout patterns, and semiconductor structure |
| US9524902B2 (en) * | 2013-12-12 | 2016-12-20 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of forming integrated circuit with conductive line having line-ends |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4257825A (en) * | 1978-08-30 | 1981-03-24 | U.S. Philips Corporation | Method of manufacturing semiconductor devices having improvements in device reliability by thermally treating selectively implanted test figures in wafers |
| JPS61198753A (ja) * | 1985-02-28 | 1986-09-03 | Toshiba Corp | 半導体集積回路 |
| JPH05226619A (ja) * | 1992-02-12 | 1993-09-03 | Ricoh Co Ltd | 半導体集積回路装置及び遅延時間プログラム方法 |
| US5304925A (en) * | 1990-11-28 | 1994-04-19 | Seiko Epson Corporation | Semiconductor device |
| EP0605812A1 (fr) * | 1992-12-14 | 1994-07-13 | Hughes Aircraft Company | Procédé pour tester des circuits intégrés monolithiques dans la gamme micro-ondes |
| JPH0722601A (ja) * | 1993-06-23 | 1995-01-24 | Sony Corp | 半導体装置の製造方法 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5145438B1 (fr) * | 1971-06-25 | 1976-12-03 | ||
| US4443930A (en) * | 1982-11-30 | 1984-04-24 | Ncr Corporation | Manufacturing method of silicide gates and interconnects for integrated circuits |
| JPS62193170A (ja) | 1986-02-19 | 1987-08-25 | Fujitsu Ltd | 電界効果半導体装置の製造方法 |
| US4946799A (en) | 1988-07-08 | 1990-08-07 | Texas Instruments, Incorporated | Process for making high performance silicon-on-insulator transistor with body node to source node connection |
| US4899202A (en) * | 1988-07-08 | 1990-02-06 | Texas Instruments Incorporated | High performance silicon-on-insulator transistor with body node to source node connection |
| JPH0783127B2 (ja) | 1989-04-20 | 1995-09-06 | 三菱電機株式会社 | 半導体装置 |
| US5023488A (en) * | 1990-03-30 | 1991-06-11 | Xerox Corporation | Drivers and receivers for interfacing VLSI CMOS circuits to transmission lines |
| JPH05218426A (ja) | 1992-01-31 | 1993-08-27 | Victor Co Of Japan Ltd | 電界効果トランジスタ |
| JPH06224302A (ja) * | 1993-01-27 | 1994-08-12 | Ricoh Co Ltd | 配線遅延を考慮した配線マスク製造装置 |
| JPH0864824A (ja) | 1994-08-24 | 1996-03-08 | Toshiba Corp | 薄膜トランジスタおよびその製造方法 |
| DE4441901C2 (de) | 1994-11-24 | 1998-07-02 | Siemens Ag | MOSFET auf SOI-Substrat und Verfahren zu dessen Herstellung |
| JP3364559B2 (ja) | 1995-10-11 | 2003-01-08 | 三菱電機株式会社 | 半導体装置 |
| US5807771A (en) * | 1996-06-04 | 1998-09-15 | Raytheon Company | Radiation-hard, low power, sub-micron CMOS on a SOI substrate |
| US5767549A (en) * | 1996-07-03 | 1998-06-16 | International Business Machines Corporation | SOI CMOS structure |
-
1998
- 1998-06-10 JP JP16228598A patent/JP4278202B2/ja not_active Expired - Lifetime
- 1998-10-22 US US09/176,315 patent/US7129543B1/en not_active Expired - Lifetime
- 1998-10-23 TW TW087117543A patent/TW436960B/zh not_active IP Right Cessation
- 1998-11-20 FR FR9814637A patent/FR2776831B1/fr not_active Expired - Lifetime
- 1998-11-27 DE DE19854886A patent/DE19854886A1/de not_active Ceased
- 1998-12-09 KR KR1019980053928A patent/KR100277324B1/ko not_active IP Right Cessation
-
2006
- 2006-07-11 US US11/483,707 patent/US20060267096A1/en not_active Abandoned
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4257825A (en) * | 1978-08-30 | 1981-03-24 | U.S. Philips Corporation | Method of manufacturing semiconductor devices having improvements in device reliability by thermally treating selectively implanted test figures in wafers |
| JPS61198753A (ja) * | 1985-02-28 | 1986-09-03 | Toshiba Corp | 半導体集積回路 |
| US5304925A (en) * | 1990-11-28 | 1994-04-19 | Seiko Epson Corporation | Semiconductor device |
| JPH05226619A (ja) * | 1992-02-12 | 1993-09-03 | Ricoh Co Ltd | 半導体集積回路装置及び遅延時間プログラム方法 |
| EP0605812A1 (fr) * | 1992-12-14 | 1994-07-13 | Hughes Aircraft Company | Procédé pour tester des circuits intégrés monolithiques dans la gamme micro-ondes |
| JPH0722601A (ja) * | 1993-06-23 | 1995-01-24 | Sony Corp | 半導体装置の製造方法 |
Non-Patent Citations (3)
| Title |
|---|
| PATENT ABSTRACTS OF JAPAN vol. 011, no. 031 (E - 475) 29 January 1987 (1987-01-29) * |
| PATENT ABSTRACTS OF JAPAN vol. 017, no. 672 (E - 1474) 10 December 1993 (1993-12-10) * |
| PATENT ABSTRACTS OF JAPAN vol. 1995, no. 04 31 May 1995 (1995-05-31) * |
Also Published As
| Publication number | Publication date |
|---|---|
| US20060267096A1 (en) | 2006-11-30 |
| JP4278202B2 (ja) | 2009-06-10 |
| DE19854886A1 (de) | 1999-09-30 |
| FR2776831B1 (fr) | 2003-03-07 |
| JPH11340472A (ja) | 1999-12-10 |
| US7129543B1 (en) | 2006-10-31 |
| KR19990076552A (ko) | 1999-10-15 |
| KR100277324B1 (ko) | 2001-03-02 |
| TW436960B (en) | 2001-05-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FR2776831A1 (fr) | Dispositif comprenant un transistor mos et procede de developpement d'un tel dispositif sur un substrat soi | |
| US7507610B2 (en) | Semiconductor memory device having full depletion type logic transistors and partial depletion type memory transistors | |
| FR2788883A1 (fr) | Dispositif a semiconducteur ayant une structure silicium sur isolant | |
| JPH03291963A (ja) | 相補型半導体デバイス構造及び形成方法 | |
| JPS62273736A (ja) | 半導体集積回路デバイスのための封止構造 | |
| JPH05136273A (ja) | 最小面積を有するアンチヒユーズ | |
| KR20070081025A (ko) | 다층 반도체 장치 및 그 제조 방법 | |
| US6730555B2 (en) | Transistors having selectively doped channel regions | |
| FR2597262A1 (fr) | Circuit integre a semi-conducteur avec condensateur de derivation associe a son cablage | |
| JP2012015538A (ja) | 半導体装置 | |
| EP0433174B1 (fr) | Circuit intégré entièrement protégé des rayons ultra-violets | |
| CA1179788A (fr) | Dispositif semiconducteur | |
| JPH05102432A (ja) | スタテイツク半導体記憶装置及びその製造方法 | |
| US4942448A (en) | Structure for isolating semiconductor components on an integrated circuit and a method of manufacturing therefor | |
| TWI402942B (zh) | 具有凹陷式裝置之記憶體 | |
| JPH0438140B2 (fr) | ||
| JPH09266259A (ja) | 半導体記憶装置とその製造方法 | |
| JP2635831B2 (ja) | 半導体装置 | |
| US6972218B2 (en) | Semiconductor device and fabricating method thereof | |
| EP0298829B1 (fr) | Procédé de commande de l'état de conduction d'un transistor MOS | |
| JP2008258648A (ja) | 半導体集積回路装置 | |
| JPS6346980B2 (fr) | ||
| JP2577729B2 (ja) | 論理ゲート | |
| KR100230808B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| JPH0831521B2 (ja) | 高抵抗領域及び低抵抗領域を有するＡｌＧａＡｓ半導体デバイス製作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TP | Transmission of property | ||
| TP | Transmission of property |
Owner name: RENESAS ELECTRONICS CORPORATION, JP Effective date: 20140613 |
|
| TP | Transmission of property |
Owner name: TESSERA ADVANCED TECHNOLOGIES, INC., US Effective date: 20141013 |
|
| PLFP | Fee payment |
Year of fee payment: 18 |
|
| PLFP | Fee payment |
Year of fee payment: 19 |
|
| PLFP | Fee payment |
Year of fee payment: 20 |