JPS62273736A - 半導体集積回路デバイスのための封止構造 - Google Patents

半導体集積回路デバイスのための封止構造

Info

Publication number
JPS62273736A
JPS62273736A JP62110402A JP11040287A JPS62273736A JP S62273736 A JPS62273736 A JP S62273736A JP 62110402 A JP62110402 A JP 62110402A JP 11040287 A JP11040287 A JP 11040287A JP S62273736 A JPS62273736 A JP S62273736A
Authority
JP
Japan
Prior art keywords
region
contact
encapsulation
sealing
encapsulated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62110402A
Other languages
English (en)
Inventor
クレイグ・サンダー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Micro Devices Inc
Original Assignee
Advanced Micro Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Micro Devices Inc filed Critical Advanced Micro Devices Inc
Publication of JPS62273736A publication Critical patent/JPS62273736A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • H01L23/5258—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive the change of state resulting from the use of an external beam, e.g. laser beam or ion beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ３、発明の詳細な説明 １１Δ１１ １．１１１１」 この発明は一般に封止構造の一方の側部から他方への汚
染物の移動を妨げる半導体集積回路デバイスの封止構造
に関するものである。特に、この発明は集積四路構造の
下にある層にある電気的に分離された導電ラインを有す
る連続する封＋）ｘｌｌＩ造に関するものである。
２、皿１」Ｌ阪μ」０」 すべての半導体集積回路に共通する１つの問題は不所望
のイオン種による汚染である。ナトリウムのようなある
汚染物のイオンは二酸化（「酸化」）シリコン中で移動
性がありかつ負バイアスで酸化物を通って領域へ漂流す
る。これらの汚染物はデバイスの特性に変化を起こすこ
とにより半導体デバイスの正常動作を妨害して、集積回
路の故障に導き得る。集積回路デバイスが標準的な低価
格のプラスチックパッケージに包まれるべきなら上側の
バッジベージコン層を必要とするのはこのためである。
ユーザプログラム可能である種々の半導体集積回路デバ
イスが開発されている。プログラム可能論理配列（ＰＬ
Ａ）回路、プログラム可能リードオンリメモリ（ＦＲＯ
Ｍ）回路などのようなデバイスはユーザが適当なヒユー
ズを飛ばすことによりユーザの特定の適用に適するよう
にプログラムしまたはカスタム化することができるアー
キテクチャで設計されかつ製作されている。さらに、ス
タティックランダムアクセスメモリ（ＳＲＡＭ）および
ダイナミックランダムアクセスメモリ（ＤＲＡＭ）のよ
うな多くの型の集積回路は集積回路の欠陥のある回路要
素を置換し得る冗長回路要素を活性化するためにプログ
ラム可能ヒユーズを用いる。このように、製作者は製作
後にウェー−１に良質のダイスの数を増加し得る。第１
１＋、、：：；；ａれるように、モチヅキ（ＭＯＣＨＩ
　ＺＵＫ　Ｉ　）らは米国特許番号筒４．４１３．２７
２月でヒ１−ズを有する典型的な先行技術の半導体デバ
イスを開示している。
ヒ：Ｌ−ズ・プログラム可能デバイスをプログラミング
するために用いられる１つの方法は適当なヒユーズを飛
ばずためのレーザの使用を含む。典型的なレーザプログ
ラム可能デバイスはレッドファーン（ＲＥＤＦＥＲＮ）
らにより米国特許番号第４．２３８．８３９号で開示さ
れている。
先行技術の方法に従えば、ヒユーズを飛ばすことは汚染
物がウェーハ上で生成しかつ究極的に隣接回路へと拡が
っていくことを妨げるために製作過程の最終封止段階の
前にクリーンルームで実行されなければならない。
デバイスのテストおよびレーザプログラムに伴なって起
こる問題は生産効率の問題である。各レーザテストステ
ーションはいずれの所与の時間内でも比較的少数のウェ
ーハのみを扱い得る。さらに、デバイス密度が増加する
につれて、プログラミング中のウェーハテスト時間は増
加する。このため、増数されたレーザテストステーショ
ンが製造時間を最小限に保つためにクリーンルームで必
要とされる。各レーザテストステージ」ンは一定量のク
リーンルーム区域をとる。それゆえ、多数のレーザデス
１−ステーシミンが製造要求を満たすために必要ならば
、かなりの量のクリーンルーム区域がハウジング製作設
備のために必要な区域に加えてレーザテスト設備に捧げ
られなければならない。明らかに、レーザ設備が高価な
りリーンルーム区域外に収納され得るならば価格は減少
しかつ製造能率は増加する。しかしながら、レーザ設備
がクリーンルーム外に収納されるのを可能にするために
は、汚染物の問題が解決されなければならない。
さらに、レーザ・ヒユーズ冗長機構を用いる集積回路に
対し、その十に製作されるダイスを有するウェーハは実
際２度テストされなければならない。第１に、それらは
テストされかつ製作プロセスのパシベーション段階に先
立って必要なカスタム化ヒユーズが飛ばされる。次いで
、ウェーハは最終封止処理が完了した後、良質のダイス
を悪質のダイスど分番ノるために再テストされな番プれ
ばならない。最終封止プロセスの後レーザテスト動作が
なされるならば、この再テストは除去され得て、それに
よりつＩ−ハの価格を減少する。このことはレープテス
トを通して集積回路に対するパシベーションの完全さを
維持する構造を必要とするであろう。
封止構造の１つの型はこの発明の共通の譲受人に譲渡さ
れた、米国特許出願達続番号第６３７゜４６０（ハスケ
ル（１１Ａ　Ｓ　Ｋ　Ｅ　Ｌ　Ｌ　）ら）に開示されて
いる。その開示されたデバイスにおいて、電気的に分離
された導電ラインはヒユーズを囲む封止領域を介して回
路構成要素からヒユーズへ通過スル。このことはヒユー
ズ上のデバイスのパシベーション層の断絶を許容し、一
方でデバイスの残余、すなわち封止領域の外側に対しパ
シベーションの完全さを保存する。ハスケルらに従って
形成される封止領域は集積回路に対するパシベーション
の完全さを維持しかつヒユーズのプログラミングの前よ
りはむしろ後に［１＄６バｌシベーシ］ン処理段階を許
ず。さらに、その製作方法は開示される物理的構造を適
当に形成するのに必要とされる比較的厳しいステップカ
バレッジの必要のために困難である。漏洩電流は導電ラ
インとサブストレートとの間で起こり得る。それゆえ、
ハスク“ルらの構造はすべての集積回路には適していな
い。
このため、先行技術の欠陥および制限を克服する集積回
路封止構造が依然として必要なままである。
発明の概要 この発明の目的は封止領域の一方の側部のデバイスのパ
シベーション層の断絶を許すために封止領域の下を通過
する電気的に分離された導電ラインを有し、一方で封止
領域の他方の側部にパシベーションの完全さを保存する
半導体集積回路デバイスを提供することである。
この発明の利点はバシベーシ」ン層の断絶を引き起こす
レーザテストがクリーンルーム区域外でなされ得るとい
うことである。
この発明の別な利点は回路ヒユーズがバシベーシミン層
とともに既に適所で飛ばされ得て、それによりヒユーズ
が飛ばされた後で普通いくらかの歩留り損失を引き起こ
す付加的な処理の必要を除去するということである。こ
のため、この発明はウェーハあたりの適当に機能するダ
イスの歩留りを最大にするのに役立つ。
この発明のさらなる利点は完成された集積回路を２度テ
ストする必要を除去することである。最終バシベーシミ
ン層処理の前およびその後に再びレーザテストするより
むしろ、最終パシベーション層が適用された後で単一の
レーザテスト動作が実施され得る。
広い観点において、この発明は半導体サブストレートに
製作される集積回路に対し封止ｍ造を提供する。ここに
記載される最良のニードの実施例において、この発明は
集積回路の封止ヒユーズ要素の例示の使用のために説明
される。当業者には容易に明らかとなるように、他のデ
バイスおよび回路全体ですらそれらが封止されるような
封止構造の連続部分により封入され得るが、封止領域へ
およびそこから延びる導電経路をなお有する。
封止構造はリーブストレー１〜と同じ導電型の下にある
重度にドーピングされたシリコン領域でアルミニウムの
ような密封材料を含む連続するバリアを含む。、この連
続するバリアは集積回路の残余から離れて封止されるよ
うにヒユーズまたは他の構成要素を封入する。導電イン
タコネクトは封入バリア内にもまた置かれるコンタクト
にヒユーズまたは他の構成要素を結合する。第２のコン
タクトは封入バリアの外に置かれかつ封入バリアの外側
の他の回路構成要塞に導く導電インタコネクトに結合さ
れる。第１および第２のコンタクトはサブストレートの
ものどは反対の導電性の型を有する領域に導く。ＣＭＯ
８集積回路製作において、この領域は典型的には深さが
約１．５ミクロンと５゜０ミクロンの間であるウェル領
域を拡散することにより形成される。この領域は連続す
るバリアの下を渡り、それによりバリアの内側のヒユー
ズまたは他の構成要素とバリアの外側の回路要素との間
に電気的接続を提供する。バリアの内側および外側双方
にすべての回路要素を含むこの全構造は次いで窒化シリ
コン（二酸化シリコンに浸透し得る水およびイオンを通
さない）のような密封パシベーション材料により被覆さ
れる。
このように、レーザがヒユーズを飛ばすために使用され
るときのように、ヒユーズの上のバシベーシ日ン層セク
タが断絶されるならば、封入された領域の外側の隣接領
域および構成要素は前記断絶を通って導入される汚染物
から分離される。
さらに、動作において、サブストレートおよび封入バリ
アはつ、Ｌル領域またはウェル領域への導電インタコネ
クトに適用される電位と相補的な電位で保持される。こ
のことは電気的分離が連続するバリアの重度にドーピン
グされたシリコン領域と下にあるつｌル領域との間の逆
バイアスされた接合により維持されるということを確実
にする。
この発明の他の目的、特徴および利点は次の詳細な説明
および類似の参照番号が図のいたるところで類似の特徴
を表わす添付の図面を熟考すると明らかとなるであろう
。
この説明にＪノい−Ｃ参照される図面は特に示される場
合を除いて同−比では描かれていないものとして理解さ
れるべきである。さらに、図面はこの発明に従って製作
される集積回路の一部のみを例示することが意図されて
いる。
の１　な　明 この発明を実施するために発明者により目下熟考されて
いる最良のモードを例示するこの発明の特定の実施例に
対し詳細に参照がなされる。代替の実施例はまた適用可
能なように簡略に記載される。
最良のモードの具体例として、この発明はＤＲＡＭデバ
イスのような、ヒユーズ要素を有する集積回路に対する
封止構造として好ましい実施例においてここに説明され
る。明らかに、この発明はヒユーズを含む回路の封止の
ため以外の使用にも拡大され得る。それゆえ、このよう
な状況における説明は他のデバイスおよび全回路ですら
それらが封入されるような連続するバリアにより封入さ
れ得るがなお、封止領域へおよびそこから導（導電軽路
を有すると限定して考えられるべきではない。
多くの刊行物が集積回路構成要素の製作過程において用
いられる共通の技術の詳細を説明しているということが
認められるべきである。たどえば、１９７９年にフェア
チャイルド社（Ｆ　ａｌｒｃｈｉｌｄｃ　ｏｒｐｏｒａ
ｔｔｏｎ）により版権が取得されたレストンパブリッシ
ング社（ＲｅｓｔＯｎ　Ｐｕｂｌｉｓｈｉｎｏ　Ｃｏ、
。
Ｉｎｃ、）の［半導体および集積回路製作技術（５−ｅ
ｍｉｃｏｎｄｕｃｔｏｒ　　＆　　Ｉ　ｎｔｅｏｒａｔ
ｅｄ　Ｃ１ｒｃｕｌｔ　　Ｆ　ａｂｌｌｃａｔｌｏｎ　
　Ｔｅｃｈｎｌ　ｕｅｓ　）を参照されたい。それらの
技術は一般にこの発明の構造の製作において用いられ得
る。さらに、そのような方法の個々の段階は商業的に入
手可能な集積回路製作マシーンを用いて実施され得る。
この発明の理解に特に役立つように、おおよその技術デ
ータは現在の１゜２ミクロン技術に基づいて述べられる
。この技術分野での将来の開発は、当業者には明らかな
ように適当なＩＩ整を必要とするであろう。
第３図および第４Ａ図を参照すると、封止構造は結晶質
のシリコンウェーハサブストレート２に形成されている
。す１ストレート２はｐ型またはｎ型導電性を有するよ
うに予めドーピングされて獲得され得る。この実施例は
ｎ型ザブストレートで始まるように記載されている。し
かしながら、この発明は後で説明されるすべての領域に
対するドーピング型を逆にすることによりかつ動作にお
いてバイアス電位を逆にすることによりｎ型ザブストレ
ートで実現されるかもしれないということに注目された
い。
ウェル領域４．６はナプストレート２の表面８に形成さ
れる。リンのような０型導電性のイオンはウェル領域４
．６がおよそｌＸ１０”ないし５Ｘ１０１６の表面ドー
プ剤濃度を有するような添加量に導入される。ウェルと
サブストレートの接合の深さはおよそ２ないし５ミクロ
ンの範囲にある。
フィールド酸化物のディスクリートな領域１０．１２．
１４．１６．１７が次いで形成される。このごとは標準
的な写真製版技術を用いてサブストレートを酸化しかつ
次いでマスクしかつこの酸化物をエツチングすることに
より、または従来の局所的な酸化方法を用いることによ
り達成され得る。
フィールド酸化物は０１またはｐ＋領領域形成するため
に後でドーピングされる区域１８．２０．２２．２４．
２６上には形成されないことに注目されたい。
ポリシリコンまたは金属珪化物からなるようなヒユーズ
３が形成されるのはこの段階でである。
金属珪化物ヒユーズを形成するための方法はこの発明の
共通の譲受人に譲渡された米国特許番号第４．５１８．
９８１号（シュラツブ（Ｓ　ＣＨＬ　ＬＪＰＰ））で開
示されている。ポリシリコン材料がヒユーズのために用
いられるならば、この段階は回路で電界効果トランジス
タのゲートを規定するために用いられる同じポリシリコ
ン層およびマスク段階を用いて達成され得る。
表面８はウェル領域４．６の各端部でつ丁ル接触領域１
８．２０．２２．２４を開放するために標準的な写真製
版技術を用いてフォトレジストまたは窒化シリコンで次
いでマスクされる。ｎ型導電性のイオンは領域１８．２
０．２２．２４がおよそ２Ｘ１０’　”ないし２Ｘ１０
２ａ　の表面濃度を有するような添加量で導入される。
これら比較的重度にドーピングされる領域１８．２０．
２２．２４はそれゆえにｎ＋領領域呼ばれる。
連続するドーピングされたシリコンのバリア領域２６は
表（Ｉｉ８に形成される。ボロンのような０型導電性の
イオンはこのバリア領域２６がおよそ２Ｘ１０’９ない
し２Ｘ１０”　　の表面ドープ剤濃度を有するような添
加量で導入される。これはサブストレート２よりも重度
のドーピングであり、かつ、それゆえ、ｐ十と呼ばれる
。このドーピングレベルはまたウェル領域４．６のドー
ピングよりもずっと高くかつ、それゆえ、再ドーピング
されるウェルＩｌｉ域の表面の区域をｐ型半導体材料に
転換する。このｒ＋＋領域２６の深さは典型的には、２
５ミクロンと　、５０ミクロンとの間である。
上記段階はヒユーズ３領域および２つのｎ＋領域２０．
２２を完全に包囲する表面ｐ＋領領域６を生ずる結果と
なる。
ウゴ、ル領域４．６はこのｐ＋バリア領域２６の下をわ
たりかつ封入されたヒユーズ３領域の中にかつその外に
電気的に導電性のある経路を形成するために用いられる
。ウェル領域４．６とサブストレート２との間での正常
な逆バイアスの動作の間、ウェル領域４．６は互いから
かつサブストレート２およびｐ＋バリア領域２６から電
気的に分離される。
第４Ｂ図を参照すると、二酸化シリコン層はｎ１領域１
８．２０．２２．２４上でコンタクト開口４６．４８．
５０．５２を開放するためにかつまたｐ４バリア領域２
６上でコンタクトストリップ４０を開放するために形成
され、マスクされかつエツチングされる。連続するコン
タクトストリップ４０はヒユーズ３区域を完全に封入す
るｐ４バリア領域２６の外部境界内に形成される。この
同じ段階において、マスクおよびエツチング技術はヒユ
ーズ３にコンタクト開口４２．４４を開放するために用
いられ得る。
第４Ｃ図を参照すると、この具体例ではアルミニウムか
ら形成されている金属インタコネクトが形成される。ア
ルミニウムは回路に適当な構成要素の相互接続を残すた
めに生成され、マスクされかつエツチングされる。封止
構造に関して、連続する金属ストリップ５４はコンタク
トストリップ４０を重ねかつｐ＋バリア領域２６にコン
タクトを作る。すべてのコンタクト開口４２ないし５２
は同様に金属により被覆される。金属領域５６．５８は
コンタクト開口４２．４４．４８．５０およびｎ＋領域
２０．２４を介してｎウェル領域４．６とヒユーズ３を
接続する。ディスクリートな金属領域６０．６２はコン
タクト開口４６．５２およびｎ＋領域１８．２４を通る
ｎウェル領域４．６と封入された領域の外側の集積回路
の適当な構成要素（示されていない）との間にインタコ
ネクトを提供する。
第３Ａ図を参照し直すと、ｐ＋バリア領域２６の下をわ
たることおよび連続する金属ストリップ５４を重ねるこ
とによりｎウェル４．６がヒユーズ３の結合を提供して
いることがはっきりと見られる。
従来の技術に従って、上側のパシベーション層６４は次
いで構造上に形成される。
動作において、ｎウェル４．６（またはｎウェルに結合
する金属ライン）はサブストレート２のバイアス電位よ
りも大きい電位でいつもバイアスされる。ｐ＋バリア領
域２６および重ねる連続する金属ストリップ５４は接地
されかつ、それゆえ、サブストレート２と同じ電位にあ
る。このことは電気的分離がヒユーズに導くいずれかの
ＩＩ電体とモの隣接構成要素との間にこのように形成さ
れている逆バイアスの接合により繍持されるということ
を確実にする。
この発明の好ましい実施例の先の説明は例示および説明
のために表わされている。余すところないことまたは開
示された厳密な型にこの発明を限定することは意図され
ていない。明らかに、多くの修正および変化が当業者に
は明らかであろう。
この発明が他の技術で実施されるかもしれないというこ
とが可能である。同様に、記載されたいずれの方法段階
も同じ結果を達成するために他の段階と交換可能である
かもしれない。この実施例はこの発明の原理およびその
必要的な適用を最もよ（説明するために選択されかつ説
明されており、それにより当業者が神々の実施例に対し
かつ熟考された特定の使用に適するような種々の修正を
伴なってこの発明を理解することを可能にしでいる。
この発明の範囲は前掲の特許請求の範囲およびそれらの
同等物により規定されるということが意図・されている
。
【図面の簡単な説明】
第１図はヒユーズを有する従来の先行技術の半導体デバ
イスの断面図である。 第２図は導電ラインに結合される例示のヒユーズ要素を
示すこの発明の概略的な平面図である。 第３Ａ図は第２図に示されるようにパシベーション層が
形成された後のこの発明の平面Ａ−Ａで破断された断面
部分での概略図である。 第３Ｂ図は第２図に示されるようにパシベーション層が
形成された後のこの発明の平面Ｂ−８で破断された断面
部の概略図である。 第４八図ないし第４Ｃ図は第２図に示されるようにこの
発明の完成の種々の段階で理想化された工程シーケンス
を示す。 第４Ａ図はドーピングされた表面バリア領域、ウェル領
域およびウェル接続領域が形成された後の段部の完成を
示す、例示のヒユーズ要素を有する半導体ウェーハ表面
での部分の平面図である。 第４Ｂ図はウェル接続領域へのコンタクト開口およびド
ーピングされた表面バリア領域が形成された後の第４Ａ
図の構造を示す平面図である。 第４Ｃ図は金属層が形成された後の第４図を示す平面図
である。 図において、２はサブストレート、３はヒユーズ、４お
よび６はウェル領域、８はサブストレートの表面、１０
ないし１７はフィールド酸化物、１８ないし２４はウェ
ル接触領域、２６はバリア領域である。 ＦＩＧ、３Ｂ

Claims (16)

    【特許請求の範囲】
  1. （１）その主要表面中および上に複数個の回路構成要素
    を有する半導体集積回路デバイスのための封止構造であ
    って、 封入された領域内に前記構成要素のうち少なくとも１つ
    を有する前記表面の前記封入された領域を形成するため
    の前記主要表面での封入手段と、前記封入された領域の
    外側から前記封入された領域の内側へ延びるような前記
    封入手段の下を通過する前記表面内の少なくとも１つの
    導電領域と、さらに 半導体材料の酸化物中を移動するイオンを通さない材料
    を含み、少なくとも前記封入手段および前記封入された
    領域を重ねかつ包む材料の層とを含む、封止構造。
  2. （２）前記集積回路デバイスが第１の導電性の型を有す
    る半導体材料内に形成され、前記導電領域が 第２の導電性の型の導電性を有するウェル領域をさらに
    含む、特許請求の範囲第１項に記載の封止構造。
  3. （３）前記封入手段が 半導体材料の酸化物中を移動するイオンを通さず、前記
    第１の導電性の型を有する前記主要表面で連続する領域
    を形成する材料をさらに含む、特許請求の範囲第２項に
    記載の封止構造。
  4. （４）前記封入手段が 前記連続する領域を重ねる連続する金属の層をさらに含
    む、特許請求の範囲第３項に記載の封止構造。
  5. （５）前記導電領域および前記封入手段がその間に逆バ
    イアス電位が存在するようなバイアス電位供給源に結合
    される、特許請求の範囲第１項に記載の封止構造。
  6. （６）第１の導電性の型のサブストレートと電気的コン
    タクト領域を有し前記サブストレートの主要表面中およ
    び上に構成される複数個の回路構成要素手段とを有する
    半導体集積回路ユニットのための封止構造であって、 前記構成要素手段のうち少なくとも１つを含む前記ユニ
    ットの領域を封入し、前記封入された構成要素手段を封
    止するための、前記主要表面での封入手段と、 第２の導電性の型を有し、前記封入された領域内の、他
    の前記ユニットの構成要素手段に前記封入された構成要
    素手段を結合するための、第１のコンタクト手段と、 前記第２の導電性の型を有し、前記封入された領域の外
    側の、他の前記ユニットの構成要素手段に前記封入され
    た構成要素を結合するための、第２のコンタクト手段と
    、さらに 前記第２の導電性の型を有し、前記封入手段のセクショ
    ンの下を通過することにより前記第２のコンタクト手段
    に前記第１のコンタクト手段を結合する前記サブストレ
    ートのウェル領域とを含む、封止構造。
  7. （７）前記封入手段および前記ウェル領域が逆バイアス
    された接合が前記ウェル領域と前記封入手段の前記セク
    ションとの間に形成されるようなバイアス供給源に結合
    される、特許請求の範囲第６項に記載の構造。
  8. （８）前記封入手段が 前記第１の導電性の型を有する、前記主要表面の連続す
    るドーピングされた領域と、さらに前記ドーピングされ
    た領域の上にある導電性材料の層とをさらに含む、特許
    請求の範囲第６項に記載の構造。
  9. （９）前記第１のコンタクト手段が 前記第２の導電性の型を有する、前記封入された領域内
    の前記主要表面の封止構造の第１のコンタクト領域と、
    さらに 前記封止構造の第１のコンタクト領域に前記封入された
    構成要素手段コンタクト領域のうち少なくとも１つを結
    合するために適合された導電性材料の層とをさらに含む
    、特許請求の範囲第６項に記載の構造。
  10. （１０）前記第２のコンタクト手段が 前記第２の導電性の型を有する、前記封入された領域の
    外側の前記主要表面の封止構造の第２のコンタクト領域
    と、さらに 前記封入された領域の外側の前記複数個の回路構成要素
    手段のうちの少なくとも１つと前記封止構造の第２のコ
    ンタクト領域を結合するために適合される導電性材料の
    層とをさらに含む、特許請求の範囲第９項に記載の構造
    。
  11. （１１）前記第１および第２のコンタクト手段が 前記封止構造の第１のコンタクト領域と前記封止構造の
    第２のコンタクト領域から前記連続するドーピングされ
    た領域を分離するための、前記主要表面のディスクリー
    トな絶縁体手段をさらに含む、特許請求の範囲第１０項
    に記載の構造。
  12. （１２）第１の導電性の型のサブストレートと、電気的
    コンタクト領域を有し前記サブストレートの主要表面内
    および上に構成される複数個の回路構成要素手段と、か
    つ前記回路構造での不活性化材料の層とを有する半導体
    集積回路構造において、 前記主要表面を重ねる、前記封止構造に前記構成要素手
    段のうち１つを結合するための第１の導電性手段と、 第２の導電性の型を有する、前記主要表面のかつ前記第
    １の導電性の手段に結合される第１の封止コンタクト手
    段と、 前記第１の封止コンタクト手段に隣接する前記主要表面
    の第１の封止コンタクト手段の絶縁手段と、 前記第１の導電性の型を有する、前記主要表面上のかつ
    前記構成要素手段のうちの前記１つと、前記第１の導電
    性手段と、前記第１の封止コンタクト手段と、かつ前記
    第１の封止コンタクト領域の絶縁体手段とを封入する封
    止コンタクト領域と、前記包囲された手段の外部に前記
    主要表面を重ねる、前記構成要素手段の第２のものに前
    記封止構造を結合するための第２の導電性手段と、前記
    第２の導電性の型を有する、前記主要表面上のかつ前記
    第２の導電性手段に結合される第２の封止コンタクト手
    段と、 前記第２の封止コンタクト手段と前記封止コンタクト領
    域の一部に隣接する前記主要表面の第２の封止コンタク
    ト手段の分離手段と、さらに前記第２の導電性の型を有
    する、前記主要表面の下にありかつ前記封止コンタクト
    領域のセクションの下を通過することにより前記第２の
    封止コンタクト手段に前記第１の封止コンタクト手段を
    結合するウェル領域とを特徴とする、前記構成要素手段
    を分離するための改良された封止構造。
  13. （１３）前記封止コンタクト領域と前記下にあるウェル
    領域がその間に逆バイアスされた接合を形成するために
    バイアス電位に結合される、特許請求の範囲第１２項に
    記載の改良された封止構造。
  14. （１４）第１の導電性の型のサブストレートを有する半
    導体集積回路のヒューズ構成要素のための封止構造であ
    って、 前記第１の導電性の型を有し、前記ヒューズを包囲する
    第１の表面領域と、 第２の導電性の型を有する、前記第１の表面領域内で前
    記ヒューズの両側の端部にディスクリートに結合される
    １対の第１のコンタクト表面領域と、 前記第２の導電性の型を有する、前記包囲されたヒュー
    ズの外側にある１対の第２のコンタクト領域と、さらに 前記第２の導電性の型を有し、第１のものから第２のコ
    ンタクト表面領域へ前記第１の表面領域の下を延びるこ
    とにより第１および第２のコンタクト領域をディスクリ
    ートに結合し、それにより前記包囲されたヒューズが前
    記集積回路の残余から封止されかつ前記第２のコンタク
    ト領域を介してそこへ結合され得る前記サブストレート
    での１対のウェル領域とを含む、封止構造。
  15. （１５）前記第１の表面領域および前記ウェル領域が逆
    バイアスされた接合がそれのインターフェイスで形成さ
    れるようにバイアスされる、特許請求の範囲第１４項に
    記載の封止構造。
  16. （１６）前記第１の表面領域を重ねる金属層をさらに含
    む、特許請求の範囲第１５項に記載の封止構造。
JP62110402A 1986-05-07 1987-05-06 半導体集積回路デバイスのための封止構造 Pending JPS62273736A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US860597 1986-05-07
US06/860,597 US4764800A (en) 1986-05-07 1986-05-07 Seal structure for an integrated circuit

Publications (1)

Publication Number Publication Date
JPS62273736A true JPS62273736A (ja) 1987-11-27

Family

ID=25333573

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62110402A Pending JPS62273736A (ja) 1986-05-07 1987-05-06 半導体集積回路デバイスのための封止構造

Country Status (3)

Country Link
US (1) US4764800A (ja)
EP (1) EP0245014A3 (ja)
JP (1) JPS62273736A (ja)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IL86162A (en) * 1988-04-25 1991-11-21 Zvi Orbach Customizable semiconductor devices
US5545904A (en) * 1986-01-17 1996-08-13 Quick Technologies Ltd. Personalizable gate array devices
EP0339534A3 (en) * 1988-04-25 1990-11-07 Quick Technologies Ltd. Customizable semiconductor devices
US4970565A (en) * 1988-09-01 1990-11-13 Atmel Corporation Sealed charge storage structure
SE466078B (sv) * 1990-04-20 1991-12-09 Ericsson Telefon Ab L M Anordning vid en skaerm hos en integrerad krets och foerfarande foer framstaellning av anordningen
US5675174A (en) * 1993-01-06 1997-10-07 Rohm Co., Ltd. Method for using fuse structure in semiconductor device
US5712206A (en) * 1996-03-20 1998-01-27 Vanguard International Semiconductor Corporation Method of forming moisture barrier layers for integrated circuit applications
US6639277B2 (en) * 1996-11-05 2003-10-28 Power Integrations, Inc. High-voltage transistor with multi-layer conduction region
US6168983B1 (en) 1996-11-05 2001-01-02 Power Integrations, Inc. Method of making a high-voltage transistor with multiple lateral conduction layers
US6207994B1 (en) 1996-11-05 2001-03-27 Power Integrations, Inc. High-voltage transistor with multi-layer conduction region
US6768171B2 (en) 2000-11-27 2004-07-27 Power Integrations, Inc. High-voltage transistor with JFET conduction channels
US6509220B2 (en) 2000-11-27 2003-01-21 Power Integrations, Inc. Method of fabricating a high-voltage transistor
US6424007B1 (en) * 2001-01-24 2002-07-23 Power Integrations, Inc. High-voltage transistor with buried conduction layer
US6555873B2 (en) 2001-09-07 2003-04-29 Power Integrations, Inc. High-voltage lateral transistor with a multi-layered extended drain structure
US7221011B2 (en) * 2001-09-07 2007-05-22 Power Integrations, Inc. High-voltage vertical transistor with a multi-gradient drain doping profile
US6573558B2 (en) 2001-09-07 2003-06-03 Power Integrations, Inc. High-voltage vertical transistor with a multi-layered extended drain structure
US7786533B2 (en) 2001-09-07 2010-08-31 Power Integrations, Inc. High-voltage vertical transistor with edge termination structure
US6635544B2 (en) 2001-09-07 2003-10-21 Power Intergrations, Inc. Method of fabricating a high-voltage transistor with a multi-layered extended drain structure
US7831933B2 (en) * 2004-03-17 2010-11-09 Leapfrog Enterprises, Inc. Method and system for implementing a user interface for a device employing written graphical elements
DE102004060367A1 (de) * 2004-12-15 2006-06-29 Infineon Technologies Ag Chipbaustein und Verfahren zur Herstellung eines Chipbausteins
US8653583B2 (en) 2007-02-16 2014-02-18 Power Integrations, Inc. Sensing FET integrated with a high-voltage transistor
US7595523B2 (en) * 2007-02-16 2009-09-29 Power Integrations, Inc. Gate pullback at ends of high-voltage vertical transistor structure
US7557406B2 (en) * 2007-02-16 2009-07-07 Power Integrations, Inc. Segmented pillar layout for a high-voltage vertical transistor
US7468536B2 (en) 2007-02-16 2008-12-23 Power Integrations, Inc. Gate metal routing for transistor with checkerboarded layout
US7859037B2 (en) * 2007-02-16 2010-12-28 Power Integrations, Inc. Checkerboarded high-voltage vertical transistor layout
US8242802B2 (en) * 2009-04-14 2012-08-14 Via Technologies, Inc. Location-based bus termination for multi-core processors
US9660053B2 (en) 2013-07-12 2017-05-23 Power Integrations, Inc. High-voltage field-effect transistor having multiple implanted layers
US9543396B2 (en) 2013-12-13 2017-01-10 Power Integrations, Inc. Vertical transistor device structure with cylindrically-shaped regions
US10325988B2 (en) 2013-12-13 2019-06-18 Power Integrations, Inc. Vertical transistor device structure with cylindrically-shaped field plates

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3443176A (en) * 1966-03-31 1969-05-06 Ibm Low resistivity semiconductor underpass connector and fabrication method therefor
US3659162A (en) * 1968-12-27 1972-04-25 Nippon Electric Co Semiconductor integrated circuit device having improved wiring layer structure
US4035823A (en) * 1975-10-06 1977-07-12 Honeywell Inc. Stress sensor apparatus
JPS5519850A (en) * 1978-07-31 1980-02-12 Hitachi Ltd Semiconductor
DE3017636A1 (de) * 1979-05-10 1980-11-20 Gen Electric Programmierbarer speicherbaustein und programmierverfahren
DE3137914A1 (de) * 1981-09-23 1983-04-07 Siemens AG, 1000 Berlin und 8000 München Anordnung zur kompensation von korrosionseffekten inintegrierten halbleiterschaltkreisen
EP0076967B1 (en) * 1981-10-09 1987-08-12 Kabushiki Kaisha Toshiba Semiconductor device having a fuse element
JPS6098664A (ja) * 1983-11-02 1985-06-01 Mitsubishi Electric Corp 半導体記憶装置
JPS60116158A (ja) * 1983-11-28 1985-06-22 Rohm Co Ltd 半導体装置
US4656055A (en) * 1984-12-07 1987-04-07 Rca Corporation Double level metal edge seal for a semiconductor device

Also Published As

Publication number Publication date
EP0245014A3 (en) 1989-07-12
EP0245014A2 (en) 1987-11-11
US4764800A (en) 1988-08-16

Similar Documents

Publication Publication Date Title
JPS62273736A (ja) 半導体集積回路デバイスのための封止構造
US4628590A (en) Method of manufacture of a semiconductor device
US6130469A (en) Electrically alterable antifuse using FET
US6798037B2 (en) Isolation trench structure for integrated devices
US6093624A (en) Method of providing a gettering scheme in the manufacture of silicon-on-insulator (SOI) integrated circuits
US6710415B2 (en) Semiconductor integrated circuit having anti-fuse, method of fabricating, and method of writing data in the same
US5538908A (en) Method for manufacturing a BiCMOS semiconductor device
US6031271A (en) High yield semiconductor device and method of fabricating the same
KR100211539B1 (ko) 반도체소자의 정전기방전 보호장치 및 그 제조방법
US5643832A (en) Semiconductor device and method for fabrication thereof
US4570175A (en) Three-dimensional semiconductor device with thin film monocrystalline member contacting substrate at a plurality of locations
US4942448A (en) Structure for isolating semiconductor components on an integrated circuit and a method of manufacturing therefor
JP2000021986A (ja) ヒュ―ズ窓のためのイオン排斥構造
US6677207B1 (en) Vanishingly small integrated circuit diode
EP0035690B1 (en) Semiconductor device using component insulation and method of manufacturing the same
KR960000712B1 (ko) 반도체 집적회로 장치 및 그의 제조방법
JPS6346980B2 (ja)
KR940009351B1 (ko) 반도체 칩의 에지 시일 및 그 제조방법
US20010015467A1 (en) Transistor for a semiconductor device and method for fabricating same
JPH09139497A (ja) 半導体装置
JPS62141758A (ja) 半導体記憶装置
JPS59198768A (ja) ツエナ−ダイオ−ド
JPH0499369A (ja) 半導体装置
KR19980031106A (ko) 반도체소자의 제조방법
JPH03141646A (ja) 半導体装置