FR2582422A1

FR2582422A1 - Procede de traitement de signal pour supprimer les interferences

Info

Publication number: FR2582422A1
Application number: FR8606980A
Authority: FR
Inventors: Helmut Fennel; Fennel Helmut
Original assignee: Alfred Teves GmbH
Current assignee: Continental Teves AG and Co oHG
Priority date: 1985-05-21
Filing date: 1986-05-15
Publication date: 1986-11-28
Anticipated expiration: 2006-05-15
Also published as: US4773072A; GB2175717B; FR2582422B1; GB8610581D0; JPS61267140A; JPH0738162B2; GB2175717A; DE3518105A1; DE3518105C2

Abstract

Procédé pour supprimer des interférences sporadiques de courte durée lors du traitement de signaux et de données, au moyen de circuits électroniques de calcul, de sélection et de combinaison travaillant en fonction du temps, en particulier de microprocesseurs ou de micro- ordinateurs, dans lequel les données sont traitées par redondance dans deux systèmes de circuits indépendants l'un de l'autre, et dans lequel les données sont échangées cycliquement pour détecter des erreurs et des interférences, c'est-à-dire transférées alternativement d'un système à l'autre, et comparées pour en établir la concordance, caractérisé en ce que. en cas de différences entre les données comparées Dln, D2n, c'est-à-dire entre les données transférées et les données se trouvant momentanément dans le système MC1, MC2, le traitement des données se poursuit sur la base des données transférées, et en ce qu'une interférence n'est signalée ou respectivement, une réaction à l'interférence ne se produit que lorsque des différences sont détectées entre les données comparées Dln, D2n des deux systèmes MC1, MC2 dans un nombre prédéterminé de cycles de programme.

Description

La présente invention concerne un procédé pour supprimer des interférences

sporadiques de courte durée, c'est-à-dire pour signaler

ou réagir à des interférences de ce type, lors du traitement de si-

gnaux et de données, au moyen de circuits électroniques de calcul, de sélection et de combinaison travaillant en fonction du temps, en particulier de microprocesseurs ou de micro-ordinateurs, dans lequel les données sont traitées par redondance dans deux systèmes de circuits

indépendants l'un de l'autre, et dans lequel les données sont échan-

gées cycliquement pour détecter des erreurs et des interférences, c'est-àdire transférées alternativement d'un système à l'autre, et

comparées pour en établir la concordance. Des arrangements de cir-

cuits permettant de mettre en oeuvre ce procédé, en particulier de

commander un système de freinage à régulation du glissement pour vé-

hicules automobiles, entrent également dans le cadre de la présente

invention.

Des procédés et des arrangements de circuits de ce type sont connus. Conformément à la demande de brevet allemand n 32 34 637, des transducteurs inductifs sont prévus dans les roues du véhicule ou sur les essieux pour commander un système de régulation du glissement de freinage. Ces transducteurs inductifs émettent des signaux dont la

fréquence et les variations de fréquence correspondent au comporte-

ment en rotation des roues. Ces signaux sont traités par redondance

au moyen de deux systèmes de circuits électroniques, comme par exem-

ple des micro-ordinateurs, qui sont indépendants l'un de l'autre.

Tant qu'il n'y a pas d'interférence, des signaux de commande de pres-

sion de freinage identiques sont fournis aux sorties des deux systè-

mes. Des valves multidirectionnelle à commande électronique sont re-

liées à la sortie de l'un des deux systèmes par l'intermédiaire

d'amplificateurs de sortie ou, respectivement, de dispositifs de ma-

noeuvre de valve. Ces valves à commande multidirectionnelle sont im-

plantées sur les conduites hydrauliques reliant le maitre-cylindre du système de freinage et les freins de roue, et permettent d'influer

sur la variation de la pression de freinage pour réguler le glisse-

ment.

Les deux systèmes de circuits de l'agencement connu compren-

nent des comparateurs qui permettent de comparer des signaux inter-

nes, c'est-à-dire des signaux produits par le système proprement dit, et de vérifier leur concordance avec les signaux du second système de

circuits. Les signaux sont échanges entre les systèmes de circuits.

Si l'un des deux comparateurs décèle une différence entre le signal interne et le signal transféré de l'autre système, ceci provoque la

mise hors circuit du dispositif de régulation du glissement de frei-

nage, même s'il s'agit d'une interférence unique, brave et insigni-

fiante, enregistrée par exemple par l'intermédiaire du trajet de transmission. Dans certains cas, le dispositif de surveillance et de

mise hors circuit réagit donc avec une sensibilité excessive.

La présente invention a donc pour but d'augmenter, de maniè-

re simple, la tolérance d'erreur ou, respectivement, d'interférence

dans des systèmes fonctionnant par redondance du type indiqué pr&cé-

demment, de manière à garantir que le système fasse automatiquement la distinction entre des interférences sporadiques, de courte durée

et bénignes, et de véritables erreurs ou, respectivement, interféren-

ces susceptibles de fausser les résultats du traitement des données.

Il s'est avéré que, dans un procédé du type indiqué précé-

demment, ce but pouvait être atteint de manière étonnamment simple et techniquement évoluée au moyen d'un perfectionnement caractérisé en

ce que, en cas de différences entre les données comparées, c'est-à-

dire entre les données transférées et les données se trouvant momen-

tanément dans le système, le traitement des données se poursuit sur la base des données transférées, et en ce qu'une interférence n'est signalée que lorsque des différences sont détectées entre les données

comparées dans un nombre prédéterminé de cycles de programme.

Conformément à un mode de réalisation avantageux du procédé conforme à l'invention, en cas de concordance partielle des données comparées, seules les données divergentes sont prises en compte et

traitées ultérieurement avec les données concordantes.

Dans certains modes de réalisation, il est avantageux de ne signaler une interférence que lorsque des différences sont détectées

entre les données comparées des deux systèmes dans un nombre prédé-

terminé de cycles de programme consécutifs. Dans d'autres cas, l'ap-

8 2422

parition de différences dans un nombre prédéterminé de cycles de pro-

gramme par unité de temps provoque le signalement d'une erreur ou,

respectivement, une réaction correspondante.

D'autres modes de réalisation du procédé conformes à l'in-

vention ainsi que des arrangements de circuits, qui permettent de mettre en oeuvre ce procédé et qui sont particulièrement appropriés à la commande de systèmes de freinage à régulation du glissement pour véhicules automobiles du type indiqué précédemment, sont décrits dans

les sous-revendications annexées.

La présente invention repose donc sur le principe selon le-

quel, dans des systèmes à redondance du type indiqué précédemment,

des données doivent être échangées entre les comparateurs pour détec-

ter des différences et pour les analyser comme critère d'interféren-

ces. Si des interférences apparaissent, par exemple, lors de ce

transfert de données, le système réagit comme pour des erreurs véri-

tables. Cependant, ce comportement est indésirable en cas d'interfé-

rences sporadiques de courte durée, si ces dernières ne risquent pas

ou peu d'influer sur les signaux de sortie. Dans ce cas,-le disposi-

tif de surveillance réagit avec une sensibilité excessive. Conformé-

ment à la présente invention, pour obtenir une plus grande tolérance par rapport aux interférences bénignes, on admet donc volontairement, pendant une durée limitée et prédéterminée, que les deux systèmes de circuits à redondance peuvent, le cas échéant, utiliser les données fausses. Ceci permet, dans un premier temps, à l'ensemble du système de continuer à fonctionner, et de se corriger lui-même s'il s'agit d'une interférence sporadique, de courte durée et donc bénigne. En

cas d'erreurs véritables ou d'interférences de longue durée, le ré-

sultat de la comparaison sera constamment faux ou le sera au-delà de

la période prédéterminée.

Le nombre d'essais comparatifs ou, respectivement, de cycles de programme présentant des résultats divergents, qui doit être admis jusqu'à ce qu'il soit approprié ou souhaitable d'avoir un signalement

d'interférence ou une réaction à l'interférence détectée par le trai-

tement des données par redondance, dépend du cas considéré, c'est-à-

dire de la conception de chaque système de circuits, par exemple du

nombre de dérivées mathématiques obtenues lors du traitement des don-

nées.

Conformément à la présente invention, la différenciation en-

tre des interférences de courte durée et des erreurs véritables est donc nettement améliorée de manière simple, ce qui, par exemple en liaison avec des systèmes de freinage à régulation du glissement, permet d'accroître considérablement la capacité de fonctionnement et

la fiabilité du régulateur.

Les différents objets et caractéristiqueB de l'invention se-

ront maintenant détaillés dans la description qui va suivre, faite à

titre d'exemple non limitatif, en se reportant aux figures annexées qui représentent: - la figure 1, un bloc-diagramme du régulateur électronique d'un système de freinage à régulation du glissement, - la figure 2, un diagramme de procédure d'un traitement de

données réalisé au moyen des systèmes de circuits conformes à la fi-

gure 1, - la figure 3, un diagramme de procédure de l'échange de

données et de la comparaison des données dans un traitement de don-

nées conforme à la figure 2, - la figure 4, la variation d'un signal de vitesse et d'un signal d'accélération en fonction du temps, ainsi que l'influence

d'une interférence.

A titre d'exemple de mise en oeuvre du présent procédé, la

figure 1 représente l'agencement de principe d'un circuit de régula-

tion électronique ER destiné à un système de freinage à régulation du glissement pour véhicule automobile. Dans ce cas, chaque roue du véhicule est munie d'un capteur S1 à S4 servant de transducteur et produisant un signal dont la fréquence est fonction du comportement en rotation de la roue. Le capteur Si à S4 transmet ce signal à un circuit de mise en forme de signaux 1. Dans ce bloc 1, les signaux sont amplifiés, filtrés et convertis en signaux ou, respectivement, données binaires convenant au traitement ultérieur des données. Les signaux de capteur mis en forme, qui sont transmis en parallèle à deux systèmes de circuits 2, 3 ou à des micro-ordinateurs MC1, MC2

par l'intermédiaire d'une ligne multiple 4, sont traités par redon-

dance dans les deux systèmes de circuits identiques 2, 3, qui peuvent

également être conçus sous la forme de circuits commandés par pro-

gramme, en particulier de microprocesseurs ou de micro-ordinateurs

MC1, MC2.

Par l'intermédiaire d'un circuit amplificateur ou, respecti-

vement, d'un dispositif de manoeuvre de valve 6, des valves multidi-

rectionnelles hydrauliques à commande électromagnétique 7 sont re-

liées à la sortie 5 de l'un des deux systèmes de circuits (2). Ces valves sont implantées de manière connue (non représentée) sur les trajets d'agent de pression reliant le maitre-cylindre et les freins

de roues d'un véhicule automobile, de sorte qu'elles permettent d'a-

mener le glissement à une valeur optimale, qui est détectée par les systèmes de circuits 2, 3 et qui dépend du comportement en rotation

des roues, en maintenant la pression de freinage constante, en la ré-

duisant ou en l'augmentant. Le bloc 7 symbolise plusieurs valves mul-

tidirectionnelles à commande électromagnétique. Il est connu d'utili-

ser une seule valve d'entrée et une seule valve de sortie par roue ou

par circuit de régulation.

Le cycle des deux systèmes de circuits 2, 3 est défini par le générateur d'horloge 8, 9 en liaison avec des quartz 10, 11, et

est par exemple de 10 MHz. Les deux micro-ordinateurs 2, 3 sont syn-

chronisés par l'intermédiaire de trajets de signaux échangés 12.

Des blocs logiques 13, 14 ainsi que des comparateurs 15, 16 sont prévus dans le système 2, 3. Par l'intermédiaire de trajets de signaux 17, 18, des signaux internes correspondant, par exemple, à la

vitesse des différentes roues et/ou à la phase de régulation instan-

tanée, c'est-à-dire "pression constante", "pression réduite", "pres-

sion augmentée", sont échangés ou, respectivement, transférés au com-

parateur 16 ou, respectivement, 15 du système de circuits parallèle 3 ou, respectivement, 2. En outre, par l'intermédiaire du dispositif de manoeuvre de valve 6 et d'un circuit de rétroaction 19, les signaux de commande de valve sont transférés, d'une part, de la sortie 5 du système de circuits 2 commandant les valves au comparateur du second système de circuits (3) et, d'autre part, de la sortie 20 du second sy-tèmc de circuits (3) au comparateur 15 d; premier système 2. Dans

ce mode de réalisation, les signaux de commande tant internes qu'ex-

ternes sont contr8ôlés pour en établir la concordance.

Par l'intermédiaire de circuits de comptage et d'analyse 21, 22, les signaux de sortie des comparateurs 15, 16 aboutissent à des circuits de surveillance 23, 24. Dans le présent cas, comme indiqué

symboliquement par le commutateur S, ces circuits de surveillance in-

terrompent l'alimentation électrique UB du régulateur représentS, dès que l'un des deux circuits de surveillance 23, 24 réagit. Le système

de freinage passe alors en mode non régulé.

Conformément à un schéma déterminé, les données de capteur

aises en forme sont traitées chronologiquement les unes après les au-

tres dans les systèmes de circuits 2, 3. La figure 2 représente un

exemple d'un diagramme de procédure de ce type qui est parcouru, cy-

cliquement - dans le mode de réalisation décrit, à des intervalles de

sept millisecondes. Au début du cycle (les blocs 35 et suivants qui sont re-

présentés en trait discontinu et qui correspondent à l'actionnement

des valves seront expliqués ultérieurement), qui est lancé, par emem-

ple, par un signal d'interruption, des données caractéristiques dé-

terminées, symbolisées par le bloc 25, et définies et mémorisées lors du cycle précédent sont transférées du système de circuits MC1 (dans ce cas, le système MC1 est le système ou le micro-ordinateur 2 de la figure 1) au second système de circuits MC2, comme indiqué par la

flèche 26. Au cours du cycle suivant, le sens de transfert est inver-

sé comme indiqué par la flèche 27 représentée en trait discontinu.

Dans le mode de réalisation de l'invention décrit ici, la vitesse de référence du véhicule ainsi que la phase de régulation instantanée

applicable à chaque roue et l'écart instantané de la vitesse de cha-

que roue par rapport à la référence (c'est-à-dire à la vitesse de ré-

férence du véhicule), ont été retenus comme valeurs caractéristfqtes.

La position des différentes valves est ensuite contrl&ée

(bloc 28).

L'étape suivante, bloc 29, a pour but de déterminer ou, res-

pectivement, d'actualiser la vitesse de chacune des roues, après quoi

l'accélération v, les écarts delta v des vitesses de roues par rap-

port à la référence, les seuils de commutation d'accélération et de vitesse B, V, et d'autres valeurs de régulation et de commande sont

déterminées dans le bloc 30. La phase suivante 31 du cycle est réser-

vée à la classification, pour chaque roue, de la "phase de régula-

tion" et de l'algorithme de réduction ou d'établissement de pression

le plus favorable en fonction des données de régulation et de comman-

de préalablement mesurées et déterminées.

Ensuite, comme indiqué symboliquement par le bloc 32, sont contrôlés des commutateurs d'alarme qui, par exemple, surveillent la

pression du système d'alimentation de pression auxiliaire et le ni-

veau de liquide dans le réservoir de compensation de pression, et certains autres critères de mise hors circuit spécifiques au système

sont contrôlés.

Dans l'étape suivante représentée par le bloc 33, les résul-

tats des calculs précédents sont finalement transformés en un action-

nement de valve correspondant. Cet actionnement de valve influe à son

tour sur la variation de pression de freinage dans le système hydrau-

lique de freinage du véhicule. Le temps d'attente qui suit, étape 34,

assure la transition jusqu'au début du cycle suivant ou, respective-

ment, jusqu'à la reprise des opérations représentées à la figure 2.

La nécessité de ce temps d'attente, dont la durée est variable, s'ex-

plique également par le fait que les temps pris par les étapes et les

procédures de calculs précédentes varient selon les situations.

Les postes supplémentaires 35 à 38, représentés en trait discontinu, correspondent à un autre mode de réalisation d'un système de circuits de ce type, dans lequel il est possible de faire varier très faiblement le temps d'actionnement de valve à l'intérieur d'un

cycle de quelques millisecondes. A cet effet, un compteur est décré-

menté à des intervalles de temps sensiblement égaux à l'intérieur du cycle, le contenu de ce compteur déterminant le temps d'actionnement

de valve.

Le second système de circuits MC2, qui correspond au système ou au microordinateur 3 de la figure 1, n'est- représenté que sous forme symbolique à la figure 2 dans la mesure o il ne diffère pas du système de circuits MC1 (2) sur le plan de la conception et de la combinaison logique ou, respectivement, de la programmation. Comme indiqué précédemment, le sens d'échange des données, symbolisé par

les flèches 26, 27 et par le bloc 25, varie d'un cycle à un autre.

Les flèches 28, représentées en trait discontinu à la figure 2, indiquent que les signaux provenant des différents capteurs de roue provoquent l'interruption du processus illustré. Les signaux de capteurs de roue du système MC1 ou MC2 sont immédiatement traités et

mémorisés. Si un micro-ordinateur est utilisé comme système de cir-

uits, les signaux de roue 28 sont transmis par l'intermédiaire d'en- trées dites "d'interruption". Le déroulement du programme principal

est ainsi interrompu et le programme d'interruption est alors exécu-

té.

La figure 3 a pour objet de fournir une explication plus dé-

taillée de l'échange et de la comparaison des données conformément au

bloc 25, -25' de la figure 2. La procédure ou, respectivement, la sé-

quence se déroule sur plusieurs cycles. A l'issue du traitement des données Dln, D2n dans le cycle ou "boucle" N, illustré par le bloc 40.1 et, respectivement, 40.2, les données caractéristiques DUN sont transférées, lors de l'étape 41.1, au second système de circuits MC2

qui est comparable au microprocesseur 3 de la figure 1. Dans le com-

parateur 41.2 (ou "comparateur 16" selon la figure 1), les données transférées D1N sont comparées pour établir leur concordance avec les données correspondantes D2N déterminées dans le système de circuits MC2. Si la comparaison révèle une concordance, c'est-à-dire si D1 = D2 - on admettra que c'est le cas ici -, les données - dans le

présent cas: D2 ou, respectivement, D2N - sont transmises par l'in-

termédiaire de l'entrée "OUI" du comparateur et de la branche 41.2.

A l'issue du traitement des données du cycle N+l au cours de l'étape 41.1, 42.2, les données sont transférées du système MC2 au système MCl. En l'occurence, le résultat obtenu dans le comparateur 43.1 fait apparaître des différences car il y avait une interférence sur le trajet de transmission. Au moins quelques-unes des données comparées étaient divergentes. Conformément à la présente invention, dans le système de circuits MC1, les données transférées D2'N+1, ou

au moins les données divergentes de ce paquet, sont envoyées par -

- 9 -

l'étage d'instructions 44 danF le dispositif de traitement des don-

nées du système MC1. Le traitement ultérieur des données du cycle N+2, représenté par le bloc 45.1, est donc réalisé sur la base de données (partiellement) fausses. Le transfert ultérieur des résultats D2'N+2 ou, respectivement, de certaines données de ce paquet dans le

système de circuits MC2, ainsi que la comparaison des données trans-

férées avec les valeurs correspondantes du paquet D2N+2 font donc à nouveau apparaître des différences. Les données transférées sont donc

reprises dans le système MC2 au moyen de l'opération 47, et le trai-

tement se poursuit avec ces données. Après cette reprise, les données des deux systèmes MC1 et MC2 sont à nouveau identiques, de sorte que le traitement ultérieur dans le cycle N+3 (bloc 48.1, 48.2) permet

d'obtenir des données à nouveau concordantes. Après un nouveau trans-

fert des données du système MC2 dans le système MCI, cette concordan-

ce peut être démontrée par le comparateur 49.1.

Dans un procédé et dans un arrangement de circuits du type décrit, concernant par exemple le circuit de régulation électronique

d'un système de freinage à régulation du glissement décrit à la figu-

re 1, l'incidence sur une erreur de transmission est donc automati-

quement éliminée lors de l'échange de données entre les systèmes de circuits, fonctionnant en parallèle, après quelques cycles, s'il s'agit simplement d'une interférence effective, mais sporadique et non d'une erreur véritable ou d'une interférence de longue durée qui provoquerait et signalerait des différences lors de la comparaison

des données sur de nombreux cycles. Lors de la mise en oeuvre du pro-

cédé conforme à l'invention, si une interférence apparaît, le traite-

ment des données se poursuit donc librement jusqu'à ce que le nombre

des cycles, dans lesquels le comparateur révèle des différences, ex-

cède un cadre ou, respectivement, des valeurs prédéterminés. Ceci

permet, par le calcul ou de manière empirique, de ramener la toléran-

ce à une valeur appropriée, sans pour autant affecter la fiabilité ou la capacité de réaction du système, comme par exemple d'un système de freinage, à des défaillances véritables, car seules sont supprimées

les interférences de courte durée qui n'ont pratiquement aucune in-

fluence sur le traitement des données ou, respectivement, la régula-

tion du glissement.

La figure 4 fournit des explications sur la correction auto-

matique du système décrit lorsque le procédé conforme à l'invention est mis en oeuvre. A titre d'exemple, la figure 4 représente, en 6 cycles consécutifs a à f, le signal numérique de vitesse v ainsi que

l'accélération ou la décélération v dérivée de ce signal, en repre-

nant le principe d'un traitement des données en parallèle réalisé

dans les deux systèmes de circuits MC1 et MC2.

Dans le cycle b1 de l'exemple de la figure 4, les signaux de vitesse des deux systèmes MC1, MC2 diffèrent en raison, par exemple,

d'une erreur de transmission. Dans le signal d'accélération ou, res-

pectivement, de décélération dérivé v, cette interférence dans le si-

gnal de vitesse provoque, déjà dans deux cycles consécutifs b et c, un flux de données inégal ou, respectivement, des différences par rapport aux données transférées de l'un des systèmes (MC1 ou MC2)

dans l'autre (MC2 ou, respectivement, MC1). Conformément à la présen-

te invention, comme le montrent les boucles situées entre les dia-

grammes v, dans le cycle b, la valeur v du système MC1 est reprise par le système MC2 et est traitée ultérieurement. Dans le cycle c, le transfert et la reprise des données divergences s'effectuent en sens

inverse, c'est-à-dire de c2 vers cl. Dès le cycle suivant d, la si-

tuation est redevenue normale; l'incidence de l'interférence a été supprimée.

Dans l'exemple conforme à la figure 2, pour supprimer l'in-

terférence dans le signal de vitesse, il suffit de concevoir le sys-

tême pour qu'aucun signalement ou, respectivement, réaction ne se produisent en cas de différences dans les résultats des comparaisons de deux cycles consécutifs. Cependant, ceci n'est valable que pour

cet exemple extrêmement simple. Si, par exemple, des dérivées tempo-

relles plus élevées apparaissent dans les systèmes, il peut s'avérer

nécessaire, pour supprimer une erreur sporadique, d'augmenter le ca-

dre de tolérance jusqu'à ce qu'une interférence soit signalée. Il est très facile de déterminer, par le calcul ou de manière empirique, le

nombre de cycles consécutifs dans lesquels des différences sont ad-

missibles lors de la comparaison des données.

82422

Claims

REVENDICATIONS

1. Procédé pour supprimer des interférences sporadiques de courte durée lors du traitement de signaux et de données, au moyen de

circuits électroniques de calcul, de sélection et de combinaison tra-

vaillant en fonction du temps, en particulier de microprocesseurs ou de micro-ordinateurs, dans lequel les données sont traitées par re- dondance dans deux systèmes de circuits indépendants l'un de l'autre, et dans lequel les données sont échangées cycliquement pour détecter

des erreurs et des interférences, c'est-a-dire transférées alternati-

vement d'un système à l'autre, et comparées pour en établir la con-

cordance, caractérisé en ce que, en cas de différences entre les don-

nées comparées (Dln, D2n), c'est-à-dire entre les données transférées et les données se trouvant momentanément dans le système (MC1, MC2),

le traitement des données se poursuit sur la base des données trans-

férées, et en ce qu'une interférence n'est signalée ou, respective-

ment, une réaction à l'interférence ne se produit que lorsque des différences sont détectées entre les données comparées (Dln, D2n) des deux systèmes (MC1, MC2) dans un nombre prédéterminé de cycles de programme.

2. Procédé conforme à la revendication 1, caractérisé en ce que, en cas de concordance partielle des données transférées avec les

données existantes, seules les données divergentes sont reprises.

3. Procédé conforme à la revendication 1 ou 2, caractérisé en ce qu'une interférence n'est signalée que lorsque des différences

sont détectées entre les données comparées (Dln, D2n) des deux systè-

mes (MC1, MC2) dans un nombre prédéterminé de cycles de programme consécutifs.

4. Procédé conforme à la revendication 1 ou 2, caractérisé en ce qu'une interférence n'est signalée que lorsque des différencxes

sont détectées entre les données comparées (Dln, D2n) des deux systè-

mes (MC1, MC2) dans un nombre prédéterminé de cycles de programme par

unité de temps.

5. Procédé conforme à l'une quelconque des revendications 1

82422

_ 2

à 4, caractérisé er. ce que les données transfér6es sont respective-

ment comparées avec les données mémorisées, détectées dans le cycle

de programme précédent.

6. Procédé conforme à l'une quelconque des revendications 1

à 5, caractérisé en ce que, dans trois systèmes de circuits ou plus, indépendants l'un de l'autre, les signaux ou, respectivement, les données sont traités en parallèle, échangés cycliquement, et compares

pour en établir la concordance, et en ce que le traitement des don-

nées se poursuit sur la base des données transférées en cas de non-

concordance ou de concordance partielle des données transférées avec

les données existantes.

7. Arrangement de circuits pour mettre en oeuvre le procédé

conforme à l'une quelconque des revendications 1 à 6, en particulier

pour commander un système de freinage à régulation du glissement pour véhicules automobiles, comprenant des transducteurs pour recueillir des signaux électriques correspondant au comportement en rotation des roues et un circuit électronique de régulation servant à traiter par

redondance les signaux mis en forme, dérivés du comportement en rota-

tion des roues, dans deux systèmes de circuits électroniques qui sont indépendants l'un de l'autre et qui peuvent être synchronisés, et à produire des signaux de commande de valve ou de pression de freinage, les données pouvant être cycliquement échangées entre les systèmes de circuits, c'est-à-dire pouvant être transférées de l'un des systèmes

à l'autre de cycle en cycle, et pouvant être contrôlées pour en fta-

blir la concordance, caractérisé en ce que, en cas de différences en-

tre les données fournies aux comparateurs (15, 16, 25', 41.2, 43.1, 46.2, 49.1), c'est-a-dire en cas de concordance partielle entre les données transférées et les données se trouvant temporairement dans le système, les systèmes de circuits (2, 3, MC1, MC2) reprennent les données transférées et poursuivent le traitement des données avec lesdites données transférées, et en ce qu'une interférence ne peut être signalée que lorsqu'une différence répétée apparait entre les

données transférées et les données existantes.

8. Arrangement de circuits conforme a la revendication 7, caractérisé en ce que, en cas de concordance partielle des données

82422

transférées avec les données existantes, les systèmes de circuits (2, 3, MC1, MC2) ne reprennent que les données divergentes et poursuivent

le traitement des données avec lesdites données divergentes.

9. Arrangement de circuits conforme à la revendication 7 ou 8, caractérisé en ce qu'une interférence peut être signalée après un nombre prédéterminé de cycles de programme consécutifs, dans lesquels

les données transférées diffèrent des données existantes.

10. Arrangement de circuits conforme à la revendication 7 ou 8, caractérisé en ce qu'une interférence peut être signalée après un nombre prédéterminé de cycles de programme par unité- de temps, dans

lesquels les données transférées diffèrent des données existantes.

11. Arrangement de circuits conforme à l'une quelconque des

revendications 7 à 10, caractérisé en ce que chaque système de cir-

cuits (2, 3, MC1, MC2) est relié à un circuit d'analyse (21, 22) et à

un circuit de surveillance (23, 24), qui coupent partiellement ou to-

talement le circuit de régulation (ER) lorsqu'une interférence est signalée.

12. Arrangement de circuits conforme à la revendication 11, caractérisé en ce que les circuits d'analyse et de surveillance (21 à 24) mettent le circuit de régulation (ER) hors service pendant une

durée prédéterminée.

13. Arrangement de circuits conforme à la revendication 11 ou 12, caractérisé en ce que les circuits de surveillance (23, 24)

mettent le circuit de régulation (ER) hors service jusqu'au déclen-

chement manuel ou automatique d'une instruction de mise en circuit.

14. Arrangement de circuits conforme à l'une quelconque des

revendications 11 à 13, caractérisé en ce que les circuits de sur-

veillance (23, 24) interrompent l'alimentation électrique (UB) du

circuit de régulation (ER).