JPS5937878Y2 - 情報処理装置 - Google Patents

情報処理装置

Info

Publication number
JPS5937878Y2
JPS5937878Y2 JP2289078U JP2289078U JPS5937878Y2 JP S5937878 Y2 JPS5937878 Y2 JP S5937878Y2 JP 2289078 U JP2289078 U JP 2289078U JP 2289078 U JP2289078 U JP 2289078U JP S5937878 Y2 JPS5937878 Y2 JP S5937878Y2
Authority
JP
Japan
Prior art keywords
information processing
bus
information
processing device
verification
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP2289078U
Other languages
English (en)
Other versions
JPS53132233U (ja
Inventor
直祥 「蓑」田
俊彦 中山
敏夫 田中
利夫 寿福
和正 大川
博史 井上
Original Assignee
富士通株式会社
日本電信電話株式会社
沖電気工業株式会社
日本電気株式会社
株式会社日立製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 富士通株式会社, 日本電信電話株式会社, 沖電気工業株式会社, 日本電気株式会社, 株式会社日立製作所 filed Critical 富士通株式会社
Priority to JP2289078U priority Critical patent/JPS5937878Y2/ja
Publication of JPS53132233U publication Critical patent/JPS53132233U/ja
Application granted granted Critical
Publication of JPS5937878Y2 publication Critical patent/JPS5937878Y2/ja
Expired legal-status Critical Current

Links

Landscapes

  • Hardware Redundancy (AREA)
  • Multi Processors (AREA)

Description

【考案の詳細な説明】 本考案はクロックレベルでの同期運転可能な二重化情報
処理装置において、他情報処理装置の内部情報を自情報
処理装置に読出す情報処理装置に関するものである。
近年、二重化された情報処理装置間で情報の授受手段を
持つことは、情報処理装置に課せられる負荷の分割、片
系情報処理装置の障害時の自動診断等の目的から見受け
られるようになったが、手段実現のためには多大の素子
を必要としている。
本考案の目的は経済n情報授受手段を提供することにあ
り、以下図面に従って本考案を詳細に説明する。
第1図は従来前なわれている情報処理装置間での情報授
受手段の構成例を示す概念図であシ、図からもわかるよ
うに画情報処理装置100,110+は同一構成を取る
のが普通で情報転送に必要な構成のみを示す。
診断用の情報授受は104.114の照合用母線で行わ
れ、情報処理装置の動作であらかじめ定められた情報は
サンプリングされて、104.114に伝えられ、さら
に受入照合用母線107,117を通して、互いに他の
情報処理装置へ転送され、各々の情報処理装置に設けら
れている。
ioi、iilの照合回路により、画情報処理装置の同
期動作の比較一致を常時監視し、不一致の場合は障害検
出として、それに応じた処理を行うよう構成しである。
また、情報処理装置間での通信用情報の授受は102.
112で示す送出情報蓄積回路に送出すべき情報を蓄積
して105,115経由で118゜108に情報を送出
し、106.116で示す制御線を通して、他の情報処
理装置に通知し通知を受けた情報処理装置は、各々10
8,118を読出すことにより、他情報処理装置からの
通信情報を受取ることで実現している。
108,118は上記の動作を行う□際の制御用回路で
ある。
以上のように、従来の装置では照合用情報、通信用情報
の授受は、2つの母線で行なっていたが、本願の装置で
は、1つの母線で行う事ができ、また、106.116
のような制御線も必要としなくなり、非常に経済化が図
れる。
さらに、通信用情報の授受は、プログラムにより複数命
令の実行により完成されるのが普通であるが、本願では
一命令の実行により完成することが可能となる。
第2図は、本考案の構成例を示す概念図で、画情報処理
装置200.220は従来と同じく同一構成を取り、情
報転送に必要な構成と演算系の一部を図示している。
201.202,221 。222は演算結果、内部状
態等を蓄積するためのレジスタで、図では各情報処理装
置に2個ずつ示されているが、一般には多数個で構成す
るのが普通であり、これらはフリップフロップ等の記憶
素子により構成されている。
204.224は演算用母線B 、205.225fd
演算用母線Aで、演算用母線は上記レジスタの情報を時
分割的に203゜223に示す演算回路に付勢するため
のものである。
特に205,225の演算用母線Aは自情報処理装置の
レジスタ以外にも、他情報処理装置の204.224の
演算用母線Bの出力情報227゜207を208,22
8を経由して入力され、通常時は207−228 、2
27−208は照合用母線として使用される。
203および223は演算回路で204.205および
224.225の演算用母線を入力として、加算、減算
、論理代数演算(桁毎論理積、桁毎論理和、桁毎排他的
論理和等)を行なう回路で、演算した結果は206,2
26の演算結実用母線に出力する。
206.226演算結実用母線は上記レジスタ等に演算
結果を分配する回路で、209.229は制御回路で内
部の情報転送の制御を行なう。
第3図に209.229の制御回路のうち、本考案に関
する部分の詳細が示されている。
303.313は情報処理装置に読み込1れた命令によ
るトリガー信号で、これらは自情報処理装置内の300
,310のタイミング回路起動用に使用される。
304,314は命令に含1れるレジスタ指定信号で、
それぞれ301,311のデコード回路に送られてデコ
ードされる。
300゜310タイミング回路の出力は、302.31
2のゲート制御回路に付勢されて、情報処理装置内のゲ
ート制御信号を発生する。
第4図は本考案に関する命令の関係部分のみの形式で、
40Fは命令指定部、402は命令指定補助部、403
はレジスタ指定部である。
以下、動作の詳細を一例を増って説明する。
同期運転中の画情報処理装置で401の命令指定部と4
03のレジスタ指定部で、202 (222)のレジス
タ(R1)に蓄積されている情報を201(221)の
レジスタ(RO)に転送するように指定され402の命
令指定補助部で、他情報処理装置指定がない場合には、
命令の解読にり303(313)にトリガー信号が与え
られ、300(310)が動作し、302(’312)
のゲート制御回路から順次ゲート制御信号が送出されて
、202 (222)のレジスタ(R1)の情報は20
4(224)の演算用母線Bに読出され、203(22
3)の演算回路、206(226)の演算結実用母線を
経て、201(221)のレジスタ(RO)に蓄積され
る。
この場合205(225)の演算用母線Aは、この命令
の動作には関係しない。
402の命令指定補助部で、他情報処理装置指定がある
場合には、命令の解読により303(313)にトリガ
ー信号が与えられ、300 (310)が動作し、30
2(312)のゲート制御回路から順次ゲート制御信号
が送出されて、202(222:のレジスタ(R1)の
情報は204(224)の演算用母線Bに読出され、2
24(204)上の情報は227(207)を経て、2
08(227)に到達しているのでゲート制御を開くこ
とにより205(225)の演算・母線Aに読出される
204(224)と205(225)の情報は203
(223)の演算回路で桁毎排他的論理和算を行ない2
06(226)に出力し、201(221)のレジスタ
(RO)に蓄積される。
201 (221)のレジスタ(RO)は、202(2
22)と222(202)とを比較して異なるピットだ
けが情報111として蓄積されたことになる。
例からもわかるように、同期運転可能な情報処理装置で
、演算用母線を交叉して照合用母線としている構成では
、わずかの制御回路の付加により他情報処理装置の内容
読出しが可能となる。
尚、共通りロックを使用する二重化情報処理装置で、上
記のような照合母線を有している場合には制御に必要な
トリガー信号とレジスタ指定信号を互いに交叉すること
により、非同期運転の場合にも可能である。
【図面の簡単な説明】
第1図は従来行なわれている情報処理装置間での情報授
受手段の構成例を示す概念図、第2図は本発明の構成例
を示す概念図、第3図は第2図における制御回路のうち
、本考案に関する部分の詳細図、第4図は本考案に関す
る命令の関係部分のみの形成を示した図である。 第1図において、100.110は同−構成をもつ情報
処理装置、101,111は照合回路、102.112
は送出情報蓄積回路103 、113は制御回路、10
4,114は照合母線、107゜117は受入照合用母
線、105,115,108゜118は互いに他の情報
処理装置へ情報を送り出すための線、106.116は
制御線である。 第2図において、202.220は同一構成をもつ情報
処理装置、201.202,221 .222は演算結
果、内部状態等を蓄積するためのレジスタ、203,2
23//′i演算回路、204,224゜205.22
5は演算用母線、206.226は演算結実用母線、2
09,229は制御回路である。 第3図において、300,310はタイミング回路、3
01.311はデコード回路、302゜312はゲート
制御回路、303.313は情報処理装置に読込オれた
命令によるトリガー信号、304.314は命令に含1
れるレジスタ指定信号である。 第4図において、401 tri命令指定部、402/
li命令指定補助部、403はレジスタ指定部である。

Claims (1)

    【実用新案登録請求の範囲】
  1. 二重化された同期運転可能な情報処理装置において、該
    情報処理装置内に有する二群の演算用母線Bの出力信号
    を送出照合用母線として、他方の情報処理装置の受入照
    合用母線と接続され、他方の演算用母線Aには受入照合
    用母線の出力が付勢されるようにした照合用母線回路と
    、命令の指定により受入照合用母線の情報を演算用母線
    Aに出力する制御回路と、該演算用母線Bと該演算用母
    線Aからの情報を排他的論理和演算する演算回路とを有
    することにより、他情報処理装置内の内部情報と自情報
    処理装置の内部情報との照合動作を命令により適宜指定
    できることを特徴とする情報処理装置。
JP2289078U 1978-02-23 1978-02-23 情報処理装置 Expired JPS5937878Y2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2289078U JPS5937878Y2 (ja) 1978-02-23 1978-02-23 情報処理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2289078U JPS5937878Y2 (ja) 1978-02-23 1978-02-23 情報処理装置

Publications (2)

Publication Number Publication Date
JPS53132233U JPS53132233U (ja) 1978-10-20
JPS5937878Y2 true JPS5937878Y2 (ja) 1984-10-20

Family

ID=28858474

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2289078U Expired JPS5937878Y2 (ja) 1978-02-23 1978-02-23 情報処理装置

Country Status (1)

Country Link
JP (1) JPS5937878Y2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3518105A1 (de) * 1985-05-21 1986-11-27 Alfred Teves Gmbh, 6000 Frankfurt Verfahren und schaltungsanordnung zur unterdrueckung von kurzzeitigen stoerungen

Also Published As

Publication number Publication date
JPS53132233U (ja) 1978-10-20

Similar Documents

Publication Publication Date Title
JPH01280843A (ja) 状態マシンチェッカー
US4371926A (en) Input/output information indication system
JPS5937878Y2 (ja) 情報処理装置
JPS6229829B2 (ja)
JPS603227B2 (ja) 共通母線の制御装置
JPS60217446A (ja) 高速プログラマブルロジツクコントロ−ラ
JPH02108359A (ja) 画像データ送出装置および画像形成装置
JPS62214465A (ja) 2重化コントロ−ラの制御方法
JP2527335B2 (ja) 高速転送方式
JP2505792B2 (ja) マイクロコンピュ−タシステム
JPH0764602A (ja) 二重化制御装置
JPS5953564B2 (ja) デ−タ処理装置
JPH05292555A (ja) スイッチの制御方法およびスイッチシステム
JP2611410B2 (ja) プロセッサを用いた通信制御回路の初期化回路
JPS54140439A (en) Composite computer device
JPS6261976B2 (ja)
JPS6048780B2 (ja) マルチタイマ装置
JPS6237859B2 (ja)
JPS5975354A (ja) プロセッサ装置
JPS5930294B2 (ja) 情報転送制御装置
JPS6037062A (ja) メモリ読出し方法
JPS6160163A (ja) デ−タ転送方式
JPH04114253A (ja) データ転送方式
JPS5825741A (ja) デ−タ転送方法
JPS62249250A (ja) 記憶装置