FR2572836A1 - Matrice de memoire morte electriquement programmable a cellules elementaires metal-oxyde-semi-conducteur symetriques et procede d'ecriture de cette matrice - Google Patents
Matrice de memoire morte electriquement programmable a cellules elementaires metal-oxyde-semi-conducteur symetriques et procede d'ecriture de cette matrice Download PDFInfo
- Publication number
- FR2572836A1 FR2572836A1 FR8516513A FR8516513A FR2572836A1 FR 2572836 A1 FR2572836 A1 FR 2572836A1 FR 8516513 A FR8516513 A FR 8516513A FR 8516513 A FR8516513 A FR 8516513A FR 2572836 A1 FR2572836 A1 FR 2572836A1
- Authority
- FR
- France
- Prior art keywords
- lines
- source
- drain
- grid
- metallization
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000015654 memory Effects 0.000 title claims description 30
- 239000011159 matrix material Substances 0.000 title claims description 10
- 238000000034 method Methods 0.000 title claims description 7
- 239000004065 semiconductor Substances 0.000 title claims description 3
- 238000001465 metallisation Methods 0.000 claims description 22
- 239000000758 substrate Substances 0.000 claims description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 5
- 229910052710 silicon Inorganic materials 0.000 claims description 5
- 239000010703 silicon Substances 0.000 claims description 5
- CIWBSHSKHKDKBQ-JLAZNSOCSA-N Ascorbic acid Chemical compound OC[C@H](O)[C@H]1OC(=O)C(O)=C1O CIWBSHSKHKDKBQ-JLAZNSOCSA-N 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 235000003197 Byrsonima crassifolia Nutrition 0.000 description 1
- 240000001546 Byrsonima crassifolia Species 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
- G11C16/0416—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a single floating gate transistor and no select transistor, e.g. UV EPROM
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
- Read Only Memory (AREA)
Abstract
DEUX SERIES DE LIGNES DE SOURCE S1, S2 PARALLELES ALTERNENT AVEC DES LIGNES DE DRAIN D PARALLELES; DES ZONES DE GRILLE FLOTTANTE F SONT PLACEES A CHEVAL ENTRE LES LIGNES DE SOURCE ET DE DRAIN, ET DES LIGNES DE GRILLE DE COMMANDE G PARALLELES SONT DISPOSEESPERPENDICULAIREMENT AUX LIGNES DE SOURCE ET DE DRAIN ET SONT SUPERPOSEES AUX ZONES DE GRILLE FLOTTANTE ET AUTO-ALIGNEES SUR CES ZONES. EN PHASE D'ECRITURE, LA LIGNE DE GRILLE G ET LA LIGNE DE DRAIN D QUI CORRESPONDENT A UNE CELLULE SELECTIONNEE C SONT CONNECTEES A UNE TENSION POSITIVE ET LA LIGNE DE SOURCE S1, S2 QUI CORRESPOND A LA CELLULE SELECTIONNEE EST CONNECTEE A LA MASSE EN MEME TEMPS QUE TOUTES LES AUTRES LIGNES DE SOURCE DE LA MEME SERIE, TANDIS QUE TOUTES LES LIGNES DE SOURCE DE L'AUTRE SERIE SONT LAISSEES A UN POTENTIEL INTERMEDIAIRE ENTRE LA TENSION POSITIVE ET LA MASSE.
Description
La présente invention concerne une matrice de mémoire morte électriquement
programmable formée de cellules élémentaires métal-oxyde- semiconducteur symétriques, ainsi qu'un procédé
d'écriture pour cette mémoire.
Ainsi qu'il est bien connu, les mémoires EPROM classiques ("Electrically Programmable Read-Only Memory" ou mémoire morte électriquement programmable) réaliséesavec des cellules élémentaires
MOS symétriques ("Metal-Oxide-Semiconducteur" ou métal-oxyde-semi-
conducteur) prévoient la constitution de paires de lignes de grille de commande superposées et auto-alignées sur des zones de grille flottante, et séparées par des lignes de source parallèles connectées à la masse, cependant que des contacts de drain sont interposés entre l'une et l'autre des deux lignes de chaque paire de lignes de grille et connectés électriquement à des lignes de métallisation perpendiculaires aux lignes de-grille et de source. Des zones d'oxyde de champ sont formées entre les lignes de grille et un substrat de silicium sous-jacent pour isoler les unes des autres
les diverses cellules élémentaires de la matrice.
La limite des mémoires réalisées avec cette technologie est de nature dimensionnelle, c'est-à-dire qu'il n'est pas possible de descendre audessous de certaine dimension minimale, surtout en raison des tolérances entre les lignes de grille et les lignes de source, des distances entre les lignes de grille et les contacts de
drain et des dimensions latérales des cellules élémentaires.
Un but de la présente invention est de réaliser une
structure de matrice de mémoire EPROM possédant des cellules élé-
mentaires MOS symétriques qui soit moins affectée par des limites dimensionnelles et qui permette en définitive d'atteindre des
dimensions totales réduites et une plus grande compacité d'ensemble.
Selon l'invention, ce but est atteint au moyen d'une matrice de mémoire EPROM à cellules élémentaires MOS symétriques, caractérisée en ce qu'elle comprend, sur un substrat de silicium, une première et une deuxième série de lignes de source parallèles entre elles alternant avec des lignes de drain parallèles entre elles, des zones de grille flottante placées à cheval entre lesdites lignes de source et lesdites lignes de drain, et des lignes de
grille de commande parallèles entre elles qui s'étendent perpendi-
culairement auxdites lignes de source et de drain et sont superposées
auxdites zones de grille flottante et auto-alignées sur celles-ci.
Cette structure de mémoire permet de résoudre Les problèmes dimensionnels des mémoires du type traditionnel, en atteignant des limites de miniaturisation, une densité de cellules et une compacité très intéressantes. Pour fixer les idées, avec une technologie de 1,5 pm, la surface à affecter à chaque cellule de' la mémoire selon l'invention est de 9 pm2 contre les 36 pm2 de la
cellule traditionnelle.
Il convient en outre de prendre en considération le fait que, grâce à sa conformation décrite ci-dessus, la mémoire selon l'invention n'exige pas d'alignements critiques, qu'elle ne possède pas de contacts de drain interposés, qu'elle n'exige pas d'oxyde de champ pour l'isolement entre les différentes cellules et que, du fait qu'on prévoit une double pluralité de Lignes de
source, elle possède un-intervalle de drain qui facilite la dispo-
sition des circuits de décodage à associer à la mémoire.
Pour l'écriture ou la programmation d'une cellule sélectionnée de la mémoire selon l'invention, il a été imaginé, toujours selon l'invention, un procédé d'écriture qui prévoit de connecter à une source de tension positive la ligne de grille et la ligne de drain qui correspondent à la cellule sélectionnée et de connecter à la masse la ligne de source qui correspond à ladite cellule sélectionnée et toutes les autres lignes de source de la même série, tandis que toutes les lignes de source de l'autre série sont laissées à un potentiel intermédiaire entre ladite tension
positive et la masse.
De cette façon, sont exclues de l'écriture non seulement toutes les cellules dont les lignes de grille sont autres que celle qui est connectée à la source de tension positive, mais également celles qui sont associées à la même ligne de grille et qui sont interposées entre la ligne de drain connectée à la source de tension positive et la ligne de source suivante de la même série que celle qui correspond à la cellule sélectionnée. En effet, ces cellules, au nombre de trois, se trouvent ainsi connectées en série entre lesdites lignes de source et de drain mises à une tension positive, avec pour résultat qu'elles sont traversées par un courant insuffisant pour provoquer leur écriture. De cette façon, on assure l'écriture correcte de la celluLe sélectionnée et uniquement celle de cette cellule. Un problème résiduel de la mémoire selon l'invention pourrait être celui consistant dans la haute résistivité des lignes de source et de drain, qui sont toutes essentiellement constituées
par des diffusions du type N dans le substrat de silicium. Toute-
fois, selon l'invention, ce problème est lui aussi résolu par le fait qu'on connecte électriquement entre elles les lignes de source de chaque série au moyen de paires de lignes de métallisation disposées parallèlement aux lignes de grille, dans des intervalles préétablis entre groupes adjacents de lignes de grille et que, d'autre part, on courtcircuite les lignes de drain à l'aide d'autres lignes de métallisation qui s'étendent sur les lignes de drain entre l'un ou l'autre des intervalles précités. De cette façon, les lignes de source et de drain sont connectées, à des intervalles préétablis, à un potentiel commun qui assure des différences de potentiel minimes aux points les plus étoignés
des contacts avec les lignes de métallisation.
La résolution du problème précité en pose cependant
un autre, représenté par la réalisation des contacts de métallisa-
tion. Une solution préférable du point de vue dimensionnel et fonc-
tionnel est actuellement celle qui prévoit l'auto-alignement des contacts de métallisation sur les lignes de source et de drain et sur les lignes de métallisation. De cette façon, la surface perdue pour les contacts est plus petite et le nombre de lignes de grille est d'autant plus grand, à égalité de surface utile de
la matrice.
D'autres caractéristiques et avantages de l'invention
seront mieux compris à la lecture de la description qui va suivre
d'une forme de réalisation et en se référant aux dessins annexés, sur lesquels: - la figure I montre schématiquement la répartition en plan des lignes de source, de drain et de grille dans une portion de matrice de mémoire selon L'invention; - la figure 2 montre ladite partie de mémoire en coupe selon la ligne II-II de la figure 1; - la figure 3 montre ladite partie de mémoire en coupe selon la ligne III-III de la figure 1; - la figure 4 montre schématiquement la distribution en plan des lignes de source, de drain et de grille, ainsi que celle des lignes et contacts de métallisation dans une autre portion de matrice de mémoire, qui correspond à un intervaLtle entre des portions adjacentes telles que celte de la figure 1; - la figure 5 montre ladite autre portion de mémoire en coupe selon La ligne V-V de la figure 4; - la figure 6 montre une solution qui forme une
variante par rapport à la distribution de la figure 4.
Si l'on considère initialement les figures 1, 2 et 3, on voit qu'on y a représenté la structure d'une portion de matrice de mémoire M formée d'une pluralité de cellules élémentaires MOS symétriques dont chacune est indiquée par la lettre de référence C.
La structure comprend un substrat de silicium mono-
cristallin SS sur lequeL sont formées,par diffusion d'un dopant N, deux séries de lignes de source 51 et S2, paraLlèles entre elles,
et qui alternent avec des lignes de drain D parallèles entre elles.
Lesdites lignes N sont séparées électriquement par des zones de
dopage P+ du substrat SS interposées entre elles.
L'ensemble décrit jusqu'à présent est recouvert d'une couche d'oxyde thermique 01, sur lequel sont placées, à cheval entre les lignes de source et de drain adjacentes, des zones de grille flottante F réalisées en silicium polycristallin. Une autre couche d'oxyde thermique 01 recouvre également lesdites zones F et, sur cette couche, sont placées et alignées sur les zones F des lignes
parallèles de grille de commande G, réalisées en silicium polycris-
taLlin. Une couche d'oxyde déposée 02 recouvre l'ensemble de la structure décrite en complétant ainsi une portion de matrice de cellule de mémoire C, chacune de ces cellules étant essentiettllement constituée par une source formée par une ligne de source S1 ou S2, un drain formé par une ligne de drain D, une grille flottante F et une grille de commande G formée par une ligne de grille G. La matrice de mémoire comprend à son tour une pLuralité de portions telles que celle représentée sur les figures 1 à 3, disposées côte à côte, avec des intervalles I préétablis qui sont utilisés pour les contacts avec des lignes de métallisation ayant pour fonction de limiter les variations de potentiel sur la longueur
des lignes de source et de drain, qui sont dues à la haute résisti-
vité des diffusions N. L'un de ces intervalles est représenté sur les figures 4 et 5 et il prévoit, pour les lignes de source, une paire de lignes de métallisation MS1 et MS2 disposées parallèlement aux lignes de grille G et connectées électriquement aux lignes de source S1 et S2,
respectivement, par l'intermédiaire de zones de contact CS1 et CS2.
Pour les lignes de drain, il est prévu, d'autre part, des lignes de métallisation MD superposées auxdites lignes de drain (figure 3) et connectées à ces dernières avec des fonctions de court-circuit au droit de zones de contact CD incluses dans les intervalles précités et connectées entre elles par des bandes de liaison SD en silicium
polycristallin ou en siliciure.
A la solution des figures 4 et 5, on peut préférer
celle de la figure 6, qui prévoit la formation de contacts auto-
alignés CS1 et CS2 entre les lignes de source S1 et S2 et les lignes de métallisation MS1 et MS2. Avec ce système, les dimensions des contacts sont réduites et il en est évidemment de même pour les intervalles réservés aux lignes de métallisation et aux contacts eux-mêmes. En outre, chaque ligne de source possède un contact de métallisation dans chaque intervalle I, au lieu d'un contact tous les deux intervalles comme dans le cas de la figure 4, o le manque
d'espace oblige à laisser sans contact de métallisation, en alter-
nance, une série de lignes de source d'une portion de matrice M telle que celle de la figure 1 et l'autre série de lignes de source de la portion M adjacente. Le nombre de lignes de grille et, par conséquent, de cellules de mémoire, entre un intervalle et l'autre,
peut donc être plus grand.
L'utilisation fonctionnelle de la matrice de mémoire
représentée sur les dessins prévoit le procédé d'écriture suivant.
Si l'on suppose que la cellule sélectionnée pour l'écriture est
7 2 8 3 6
celle indiquée par C' sur la figure 1, on effectue la connexion de la Ligne de drain D correspondante et de la ligne de grille G correspondante à une source de tension positive, tandis que toutes les autres lignes de drain sont laissées flottantes et que toutes les autres lignes de grille sont connectées à la masse. La ligne de source S2 correspondante est à son tour connectée à la masse en même temps que toutes les autres Lignes de source S2 de la même série, qui sont connectées à cette ligne par les lignes de métallisation MS2, tandis que toutes les lignes de source S1 de l'autre série, qui sont interconnectées par les lignes de métallisation MS1, sont Laissées flottantes. De cette façon, la cellule sélectionnée C' se trouve avec son drain et sa grille de commande à un potentiel positif et sa source à la masse et elle reçoit donc l'écriture. Les cellules dont la ligne de grille est autre que celle de C' restent au contraire
dans l'état d'origine parce que leur grille de commande est à la masse.
Il en est de même pour les autres cellules pLacées sur la même ligne de grille entre ladite ligne de drain correspondant à la cellule C' et la ligne de source la plus rapprochée de la même série S2 que celle qui correspond à la cellule C', cette fois parce trois cellules
se trouvent connectées électriquement en série et sont donc traver-
sées par un courant trop faible pour pouvoir provoquer l'écriture des cellules traversées. Seule la cellule sélectionnée C' est donc
ainsi soumise à un processus d'écriture.
Bien entendu, diverses modifications pourront être apportées par l'homme de l'art au dispositif et au procédé qui viennent d'être décrits uniquement à titre dexemple non limitatif
sans sortir du cadre de l'invention.
Claims (4)
1. Matrice de mémoire morte électriquement programmable, ou EPROM, à cellules élémentaires métal-oxyde-semiconducteur, ou MOS symétriques, caractérisée en ce qu'elle comprend, sur un substrat de silicium (SS), une première et une deuxième série de lignes de source (S1, S2) parallèles entre elles, alternant avec des lignes de drain (D) parallèles entre elles, des zones de grille flottante (F) placées à cheval entre lesdites lignes de source et lesdites lignes de drain, et des lignes de grille de commande (G) parallèles entre elles, qui s'étendent perpendiculairement auxdites lignes de source et de drain et sont superposées auxdites zones de grille
flottante et auto-alignées sur celles-ci.
2. Matrice de mémoire selon la revendication 1, caractérisée
en ce que les lignes de source de chaque série (S1, -S2) sont connec-
tées entre elles par des paires de lignes de métallisation (MS1, MS2) disposées parallèlement aux lignes de grille (G) dans des intervalles préétablis entre les groupes adjacents de lignes de grille, et Les lignes de drain (D) sont court-circuitées par d'autres lignes de métallisation (MD) qui s'étendent sur lesdites lignes de drain
entre l'un et l'autre desdits intervalles, des contacts de métallisa-
tion (CS1, CS2; CD) qui établissent le contact entre lesdites lignes
de source (SI, S2) et de drain (D) et lesdites lignes de métallisa-
tion (MS1, MS2; D) étant réalisés dans lesdits intervalles.
3. Matrice de mémoire selon la revendication 2, caractérisée
en ce que lesdits contacts de métallisation (CS1, CS2; CD) sont auto-
alignés sur lesdites lignes de source et de drain et sur lesdites
lignes de métallisation.
4. Procédé d'écriture pour une matrice de mémoire selon la revendication 1, caractérisé en ce qu'on prévoit, pour chaque cellule sélectionnée, la connexion à une source de tension positive de la ligne de grille et de la ligne de drain qui correspondent à la cellule sélectionnée, et la connexion à la masse de la ligne de source qui correspond à la cellule sétlectionnée et de toutes les autres Lignes de source de la même série, tandis que toutes les autres lignes de source de l'autre série sont laissées à un potentiel
intermédiaire entre ladite tension positive et la masse.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| IT8423479A IT1213241B (it) | 1984-11-07 | 1984-11-07 | Matrice di memoria eprom con celle elementari simmetriche mos e suo metodo di scrittura. |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2572836A1 true FR2572836A1 (fr) | 1986-05-09 |
| FR2572836B1 FR2572836B1 (fr) | 1993-09-17 |
Family
ID=11207465
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR8516513A Expired - Fee Related FR2572836B1 (fr) | 1984-11-07 | 1985-11-07 | Matrice de memoire morte electriquement programmable a cellules elementaires metal-oxyde-semi-conducteur symetriques et procede d'ecriture de cette matrice |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US4792925A (fr) |
| JP (1) | JP2523275B2 (fr) |
| DE (1) | DE3539234C2 (fr) |
| FR (1) | FR2572836B1 (fr) |
| GB (1) | GB2166591B (fr) |
| IT (1) | IT1213241B (fr) |
| NL (1) | NL193296C (fr) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0337529A2 (fr) * | 1988-04-12 | 1989-10-18 | STMicroelectronics S.r.l. | Matrice de mémoire sous forme de nappe avec cellules EPROM disposées en quinconce |
| EP0352830A1 (fr) * | 1988-07-29 | 1990-01-31 | STMicroelectronics S.r.l. | Matrice de cellules de mémoire EPROM, sous forme de nappe, individuellement accessibles par un décodeur traditionnel |
| EP0392587A2 (fr) * | 1989-04-10 | 1990-10-17 | STMicroelectronics S.r.l. | Cellule de mémoire UPROM ayant une structure compatible avec la fabrication de matrices en forme de nappe de cellules de mémoires EPROM à lignes de source et de drain auto-alignées et son procédé de fabrication |
| EP0436475A2 (fr) * | 1989-12-22 | 1991-07-10 | STMicroelectronics S.r.l. | Dispositif EPROM comprenant des connexions de source métalliques et son procédé de fabrication |
| EP0486444A2 (fr) * | 1990-11-16 | 1992-05-20 | STMicroelectronics S.r.l. | Mémoire flash-EPROM à double métallisation et effaçable par groupes |
| EP0487468A2 (fr) * | 1990-11-20 | 1992-05-27 | STMicroelectronics S.r.l. | Mémoire de type Flash-EPROM avec une unique couche métallique, effaçable par blocs de cellules |
| US5289423A (en) * | 1990-11-16 | 1994-02-22 | Sgs-Thomson Microelectronics S.R.L. | Bank erasable, flash-EPROM memory |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| IT1215380B (it) * | 1987-03-12 | 1990-02-08 | Sgs Microelettronica Spa | Cella di memoria eprom a due semicelle simmetriche con gate flottante separata. |
| US5296396A (en) * | 1988-12-05 | 1994-03-22 | Sgs-Thomson Microelectronics S.R.L. | Matrix of EPROM memory cells with a tablecloth structure having an improved capacitative ratio and a process for its manufacture |
| IT1227989B (it) * | 1988-12-05 | 1991-05-20 | Sgs Thomson Microelectronics | Matrice di celle di memoria eprom con struttura a tovaglia con migliorato rapporto capacitivo e processo per la sua fabbricazione |
| IT1229131B (it) * | 1989-03-09 | 1991-07-22 | Sgs Thomson Microelectronics | Matrice di memoria eprom con struttura a tovaglia e procedimento per la sua fabbricazione. |
| IT1235690B (it) * | 1989-04-07 | 1992-09-21 | Sgs Thomson Microelectronics | Procedimento di fabbricazione per una matrice di celle eprom organizzate a tovaglia. |
| US5122985A (en) * | 1990-04-16 | 1992-06-16 | Giovani Santin | Circuit and method for erasing eeprom memory arrays to prevent over-erased cells |
| JP3002309B2 (ja) * | 1990-11-13 | 2000-01-24 | ウエハスケール インテグレーション， インコーポレイテッド | 高速ｅｐｒｏｍアレイ |
| DE69231356T2 (de) * | 1992-01-22 | 2000-12-28 | Macronix International Co. Ltd., Hsinchu | Nichtflüchtige Speicherzelle und Anordnungsarchitektur |
| US5618742A (en) * | 1992-01-22 | 1997-04-08 | Macronix Internatioal, Ltd. | Method of making flash EPROM with conductive sidewall spacer contacting floating gate |
| US5526307A (en) * | 1992-01-22 | 1996-06-11 | Macronix International Co., Ltd. | Flash EPROM integrated circuit architecture |
| JP3474614B2 (ja) * | 1993-12-14 | 2003-12-08 | マクロニクス インターナショナル カンパニイ リミテッド | 不揮発性半導体メモリ装置及びその動作方法 |
| WO1996041346A1 (fr) * | 1995-06-07 | 1996-12-19 | Macronix International Co., Ltd. | Algorithme de programmation automatique pour memoire flash en mode page a largeur et amplitude d'impulsions de programmation variables |
| EP0957521A1 (fr) | 1998-05-11 | 1999-11-17 | STMicroelectronics S.r.l. | Matrice de mémoire à semiconducteur ayant des cellules ROM réalisée par un procédé de fabrication auto-aligné des sources (SAS), et procédé de fabrication correspondant |
| EP1139409A3 (fr) * | 2000-02-29 | 2003-01-02 | Agere Systems Guardian Corporation | Recuit selectif par laser d'un materiau semiconducteur |
| JP2007220218A (ja) * | 2006-02-17 | 2007-08-30 | Fujitsu Ltd | 半導体記憶装置およびその制御方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4258466A (en) * | 1978-11-02 | 1981-03-31 | Texas Instruments Incorporated | High density electrically programmable ROM |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4151021A (en) * | 1977-01-26 | 1979-04-24 | Texas Instruments Incorporated | Method of making a high density floating gate electrically programmable ROM |
| US4384349A (en) * | 1979-10-01 | 1983-05-17 | Texas Instruments Incorporated | High density electrically erasable floating gate dual-injection programmable memory device |
| US4282446A (en) * | 1979-10-01 | 1981-08-04 | Texas Instruments Incorporated | High density floating gate EPROM programmable by charge storage |
| JPS56108259A (en) * | 1980-02-01 | 1981-08-27 | Hitachi Ltd | Semiconductor memory device |
| JPS5771587A (en) * | 1980-10-22 | 1982-05-04 | Toshiba Corp | Semiconductor storing device |
| JPS57186289A (en) * | 1981-05-13 | 1982-11-16 | Hitachi Ltd | Semiconductor memory |
| JPS57196627A (en) * | 1981-05-29 | 1982-12-02 | Hitachi Ltd | Electronic circuit device |
| US4594689A (en) * | 1984-09-04 | 1986-06-10 | Motorola, Inc. | Circuit for equalizing bit lines in a ROM |
-
1984
- 1984-11-07 IT IT8423479A patent/IT1213241B/it active
-
1985
- 1985-10-03 US US06/783,650 patent/US4792925A/en not_active Expired - Lifetime
- 1985-10-28 GB GB08526482A patent/GB2166591B/en not_active Expired
- 1985-11-05 DE DE3539234A patent/DE3539234C2/de not_active Expired - Fee Related
- 1985-11-07 NL NL8503054A patent/NL193296C/nl not_active IP Right Cessation
- 1985-11-07 FR FR8516513A patent/FR2572836B1/fr not_active Expired - Fee Related
- 1985-11-07 JP JP24815385A patent/JP2523275B2/ja not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4258466A (en) * | 1978-11-02 | 1981-03-31 | Texas Instruments Incorporated | High density electrically programmable ROM |
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0337529A2 (fr) * | 1988-04-12 | 1989-10-18 | STMicroelectronics S.r.l. | Matrice de mémoire sous forme de nappe avec cellules EPROM disposées en quinconce |
| EP0337529A3 (en) * | 1988-04-12 | 1990-01-31 | Sgs-Thomson Microelectronics S.R.L. | Tablecloth memory matrix with staggered eprom cells |
| EP0352830A1 (fr) * | 1988-07-29 | 1990-01-31 | STMicroelectronics S.r.l. | Matrice de cellules de mémoire EPROM, sous forme de nappe, individuellement accessibles par un décodeur traditionnel |
| EP0392587A3 (fr) * | 1989-04-10 | 1992-05-06 | STMicroelectronics S.r.l. | Cellule de mémoire UPROM ayant une structure compatible avec la fabrication de matrices en forme de nappe de cellules de mémoires EPROM à lignes de source et de drain auto-alignées et son procédé de fabrication |
| EP0392587A2 (fr) * | 1989-04-10 | 1990-10-17 | STMicroelectronics S.r.l. | Cellule de mémoire UPROM ayant une structure compatible avec la fabrication de matrices en forme de nappe de cellules de mémoires EPROM à lignes de source et de drain auto-alignées et son procédé de fabrication |
| EP0436475A2 (fr) * | 1989-12-22 | 1991-07-10 | STMicroelectronics S.r.l. | Dispositif EPROM comprenant des connexions de source métalliques et son procédé de fabrication |
| EP0436475A3 (en) * | 1989-12-22 | 1992-04-29 | Sgs-Thomson Microelectronics S.R.L. | Eprom device with metallic source connections and fabrication thereof |
| US5210046A (en) * | 1989-12-22 | 1993-05-11 | Scs-Thomas Microelectronics S.R.L. | Method of fabricating eprom device with metallic source connections |
| EP0486444A2 (fr) * | 1990-11-16 | 1992-05-20 | STMicroelectronics S.r.l. | Mémoire flash-EPROM à double métallisation et effaçable par groupes |
| EP0486444A3 (en) * | 1990-11-16 | 1993-06-02 | Sgs-Thomson Microelectronics S.R.L. | Double metal, bank erasable, flash-eprom memory |
| US5289423A (en) * | 1990-11-16 | 1994-02-22 | Sgs-Thomson Microelectronics S.R.L. | Bank erasable, flash-EPROM memory |
| EP0487468A2 (fr) * | 1990-11-20 | 1992-05-27 | STMicroelectronics S.r.l. | Mémoire de type Flash-EPROM avec une unique couche métallique, effaçable par blocs de cellules |
| EP0487468A3 (en) * | 1990-11-29 | 1993-06-09 | Sgs-Thomson Microelectronics S.R.L. | Flash-eprom memory with single metal level, erasable per blocks of cells |
Also Published As
| Publication number | Publication date |
|---|---|
| DE3539234C2 (de) | 1998-01-22 |
| GB2166591B (en) | 1988-02-17 |
| JP2523275B2 (ja) | 1996-08-07 |
| NL193296C (nl) | 1999-05-06 |
| IT1213241B (it) | 1989-12-14 |
| IT8423479A0 (it) | 1984-11-07 |
| GB8526482D0 (en) | 1985-12-04 |
| DE3539234A1 (de) | 1986-05-07 |
| NL8503054A (nl) | 1986-06-02 |
| JPS61120474A (ja) | 1986-06-07 |
| GB2166591A (en) | 1986-05-08 |
| US4792925A (en) | 1988-12-20 |
| FR2572836B1 (fr) | 1993-09-17 |
| NL193296B (nl) | 1999-01-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FR2572836A1 (fr) | Matrice de memoire morte electriquement programmable a cellules elementaires metal-oxyde-semi-conducteur symetriques et procede d'ecriture de cette matrice | |
| FR3066297B1 (fr) | Dispositif quantique a qubits de spin | |
| EP0810665B1 (fr) | Matrice de mémoire ROM compacte | |
| EP0367650B1 (fr) | Dispositif photosensible du type à amplification du signal au niveau des points photosensibles | |
| CA1052892A (fr) | Detecteur video transistorise a acces selectif et a lecture non destructive | |
| FR2737938A1 (fr) | Dispositif d'affichage a cristaux liquides et un procede de fabrication d'un tel dispositif | |
| EP0441934A1 (fr) | Appareil d'imagerie a charge couplee et procede de fonctionnement | |
| FR2616966A1 (fr) | Structure de transistors mos de puissance | |
| FR2838554A1 (fr) | Dispositif semiconducteur de memoire, non volatile, programmable et effacable electriquement, a une seule couche de materiau de grille, et plan memoire correspondant | |
| FR3065320A1 (fr) | Pixel de detection de temps de vol | |
| FR2496991A1 (fr) | Condensateur variable | |
| FR2621200A1 (fr) | Appareil de prise de vues du type monolithique a semiconducteurs | |
| FR2640081A1 (fr) | Transistor a effet de champ vertical | |
| EP0356346B1 (fr) | Mémoire de type EPROM à haute densité d'intégration | |
| FR2476916A1 (fr) | Dispositif de detection et de traitement de rayonnement electromagnetique | |
| WO1988002172A2 (fr) | Memoire non-volatile a grille flottante sans oxyde epais | |
| FR3091019A1 (fr) | Mémoire de puce électronique | |
| FR2823900A1 (fr) | Memoire non volatile de type famos | |
| CA1219940A (fr) | Retine de photodetecteurs adressables | |
| FR2495380A1 (fr) | Dispositif de memoire a semiconducteur | |
| FR2521335A1 (fr) | Memoire a semiconducteur a deux niveaux de conducteurs | |
| FR3091018A1 (fr) | Mémoire de puce électronique | |
| FR2888667A1 (fr) | Capteur d'image a couche photosensible continue | |
| FR2929750A1 (fr) | Dispositif securise de memoire du type programmable une fois | |
| EP0840378B1 (fr) | Mémoire ROM et procédé de fabrication correspondant en technologie MOS |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| D6 | Patent endorsed licences of rights | ||
| ST | Notification of lapse |