FR3065320A1 - Pixel de detection de temps de vol - Google Patents

Pixel de detection de temps de vol Download PDF

Info

Publication number
FR3065320A1
FR3065320A1 FR1753344A FR1753344A FR3065320A1 FR 3065320 A1 FR3065320 A1 FR 3065320A1 FR 1753344 A FR1753344 A FR 1753344A FR 1753344 A FR1753344 A FR 1753344A FR 3065320 A1 FR3065320 A1 FR 3065320A1
Authority
FR
France
Prior art keywords
zone
transistor
pixel
photosensitive
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR1753344A
Other languages
English (en)
Other versions
FR3065320B1 (fr
Inventor
Francois Roy
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics Crolles 2 SAS
Original Assignee
STMicroelectronics Crolles 2 SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics Crolles 2 SAS filed Critical STMicroelectronics Crolles 2 SAS
Priority to FR1753344A priority Critical patent/FR3065320B1/fr
Priority to US15/953,925 priority patent/US10951844B2/en
Publication of FR3065320A1 publication Critical patent/FR3065320A1/fr
Application granted granted Critical
Publication of FR3065320B1 publication Critical patent/FR3065320B1/fr
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S7/00—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00
    • G01S7/48—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00 of systems according to group G01S17/00
    • G01S7/483—Details of pulse systems
    • G01S7/486—Receivers
    • G01S7/4861—Circuits for detection, sampling, integration or read-out
    • G01S7/4863—Detector arrays, e.g. charge-transfer gates
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/702—SSIS architectures characterised by non-identical, non-equidistant or non-planar pixel layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H01L27/14607—Geometry of the photosensitive area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/1461—Pixel-elements with integrated switching, control, storage or amplification elements characterised by the photosensitive area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H01L27/14614—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor having a special gate structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H01L27/14616—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor characterised by the channel of the transistor, e.g. channel having a doping gradient
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14641—Electronic components shared by two or more pixel-elements, e.g. one amplifier shared by two pixel elements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/53—Control of the integration time
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S17/00—Systems using the reflection or reradiation of electromagnetic waves other than radio waves, e.g. lidar systems
    • G01S17/88—Lidar systems specially adapted for specific applications
    • G01S17/89—Lidar systems specially adapted for specific applications for mapping or imaging
    • G01S17/894—3D imaging with simultaneous measurement of time-of-flight at a 2D array of receiver pixels, e.g. time-of-flight cameras or flash lidar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Remote Sensing (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Optical Radar Systems And Details Thereof (AREA)

Abstract

L'invention concerne un capteur de détection de temps de vol comprenant une pluralité de pixels, chaque pixel comprenant une zone photosensible (PD) et au moins deux ensembles (Qi) comprenant chacun : une zone de stockage de charges (memi) ; un transistor de transfert (Tmem-j) adapté à contrôler des transferts de charges de la zone photosensible (PD) vers la zone de stockage de charges ; et un moyen de lecture (Vri, 23, 25, LECT) apte à mesurer de manière non-destructive la quantité de charges stockée dans la zone de stockage.

Description

(54) PIXEL DE DETECTION DE TEMPS DE VOL
©) L'invention concerne un capteur de détection de temps de vol comprenant une pluralité de pixels, chaque pixel comprenant une zone photosensible (PD) et au moins deux ensembles (Qi) comprenant chacun: une zone de stockage de charges (memi); un transistor de transfert (Tmem-j) adapté à contrôler des transferts de charges de la zone photosensible (PD) vers la zone de stockage de charges; et un moyen de lecture (Vri, 23, 25, LECT) apte à mesurer de manière non-destructive la quantité de charges stockée dans la zone de stockage.
Jp Vsclj ' TV-· '
-j|-Vr2 |-'--Z
VrespD Vdd f-p
C
Trispo
JHVr3 l-r-?’3 ïsef.j ;
|p Vscf-3 I EECT
READ
CONTROL
Figure FR3065320A1_D0001
B15739 FR - 16-GR3-0522
PIXEL DE DETECTION DE TEMPS DE VOL
Domaine
La présente demande concerne un capteur de distance fonctionnant sur le principe de la mesure de temps de vol, ou capteur TOF (Time Of Flight - temps de vol).
Exposé de l'art antérieur
Dans un capteur TOF, une source lumineuse émet de la lumière en direction d'une scène. Un pixel de détection de temps de vol, ou pixel TOF, reçoit la lumière renvoyée par un point de la scène conjugué avec ce pixel. La mesure du temps de vol, c'est10 à-dire du temps mis par la lumière pour effectuer le trajet de la source lumineuse vers le point de la scène auguel est conjugué le pixel, et de ce point jusgu'au pixel, permet de calculer la distance séparant le pixel de ce point.
Dans le cas où on cherche à obtenir une image en relief d'une scène, le capteur TOF comprend une matrice de pixels TOF pour mesurer la distance séparant chague pixel du point de la scène auguel ce pixel est conjugué. Cela permet d'obtenir une cartographie des distances séparant le capteur des différents points de la scène auxguels les pixels sont conjugués, et une
0 image en relief de la scène peut alors être reconstruite. Un problème gui se pose dans un tel capteur résulte du fait gu'un pixel conjugué à un point de la scène proche du capteur reçoit
B15739 FR - 16-GR3-0522 plus de lumière qu'un pixel conjugué à un point de la scène éloigné du capteur. Cela entraîne que pour une durée d'illumination donnée du capteur (durée d'intégration), la quantité de lumière reçue par le capteur et donc la quantité de charges produite peut être insuffisante pour déterminer la distance entre le capteur et un point éloigné du capteur. Les points éloignés du capteur sont alors mal distingués dans l'image reconstruite.
Pour éviter cet inconvénient, on est amené à prévoir des temps d'intégration longs, ce qui constitue un problème, notamment dans le cas d'analyse d'objets mobiles.
Résumé
On cherche ici à éviter la prévision de temps d'intégration systématiquement longs.
Ainsi, un mode de réalisation prévoit de procéder à des analyses pendant des temps d'intégration modérés, à transférer les charges photogénérées dans des zones de stockage, à lire les quantités de charges stockées de façon non destructive, et à répéter les phases d'intégration, de transfert et de lecture si la ou les premières lectures révèlent des quantités insuffisantes de charges stockées. Ainsi, la durée d'intégration est adaptée de façon dynamique à la quantité de charges photogénérées.
Plus particulièrement, un mode de réalisation prévoit un capteur de détection de temps de vol comprenant une pluralité de pixels, chaque pixel comprenant une zone photosensible et au moins deux ensembles comprenant chacun : une zone de stockage de charges ; un transistor de transfert adapté à contrôler des transferts de charges de la zone photosensible vers la zone de stockage de charges ; et un moyen de lecture apte à mesurer de manière non-destructive la quantité de charges stockée dans la zone de stockage.
Selon un mode de réalisation, le moyen de lecture comprend : un transistor de lecture dont le corps correspond à la zone de stockage de charges; une source de courant constant alimentant le transistor de lecture ; et un moyen de mesure de la tension aux bornes du transistor.
B15739 FR - 16-GR3-0522
Selon un mode de réalisation, le capteur comprend en outre un moyen de commande pour répéter un transfert de charges vers la zone de stockage si la quantité de charges transférée est insuffisante pour être mesurée.
Selon un mode de réalisation, chaque transistor de lecture est couplé à la source de courant par l'intermédiaire d'un transistor de sélection.
Selon un mode de réalisation, chaque zone de stockage contient un mur conducteur isolé de remise à zéro.
Selon un mode de réalisation, le capteur comprend une source d'émission d'un signal lumineux périodique, et des moyens adaptés à synchroniser ladite source et des potentiels de commande appliqués aux grilles de transistors de chaque pixel.
Selon un mode de réalisation, un pixel du capteur comprend un substrat semiconducteur et, dans le pixel, la zone photosensible comporte une première couche dopée d'un premier type de conductivité ; chaque zone de stockage de charges s'étend depuis un bord de la zone photosensible, à partir d'une première portion de la première couche revêtue de la grille du transistor de transfert correspondant, la zone de stockage de charges comprenant un caisson plus fortement dopé du premier type que la première couche, et étant délimitée latéralement par deux murs verticaux conducteurs isolés, parallèles et en vis-à-vis l'un de l'autre ; pour chaque caisson, une grille annulaire revêt une portion dudit caisson et entoure une zone fortement dopée du deuxième type pénétrant dans le caisson et étant couplée à une source de courant constant du capteur ; et une deuxième couche dopée du deuxième type revêt les zones de stockage de charges et la zone photosensible à l'exception des portions revêtues de grilles.
Selon un mode de réalisation, chaque zone de stockage comprend en outre un mur vertical conducteur isolé de remise à zéro, disposée entre lesdits deux murs verticaux conducteurs isolés, dans une portion du caisson autre que la portion revêtue de la grille annulaire (63).
B15739 FR - 16-GR3-0522
Selon un mode de réalisation, chaque première portion de la première couche comprend une première zone intermédiaire adjacente à la zone de stockage correspondante, la première zone intermédiaire étant dopée du premier type, plus fortement que le reste de la première couche et moins fortement que le caisson de la zone de stockage.
Selon un mode de réalisation, chaque zone de stockage de charges comprend une deuxième zone intermédiaire, intercalée entre le caisson de la zone de stockage et la zone photosensible, la deuxième zone intermédiaire étant dopée du premier type, plus fortement que la première portion et moins fortement que le caisson.
Selon un mode de réalisation, la zone photosensible a la forme d'un carré en vue de dessus, et chaque zone de stockage s'étend le long d'un bord de la zone photosensible.
Selon un mode de réalisation, la première couche repose sur une portion du substrat dopée du deuxième type et dont le niveau de dopage diminue en se rapprochant de la première couche.
Selon un mode de réalisation, un pixel du capteur comprend en outre une zone de remise à zéro plus fortement dopée du premier type que la zone photosensible, s'étendant depuis un bord de la zone photosensible, à partir d'une deuxième portion de la première couche revêtue d'une deuxième grille.
Selon un mode de réalisation, la zone photosensible comprend en outre, une zone de collection de charges comportant une portion centrale disposée sensiblement au centre de la zone photosensible, et des bras s'étendant à partir de cette portion centrale, entre les grilles revêtant lesdites portions de la première couche.
Selon un mode de réalisation, le pixel est destiné à recevoir un signal lumineux périodique, et les grilles revêtant lesdites portions de la première couche sont en des matériaux transparents aux longueurs d'onde du signal périodique reçu.
B15739 FR - 16-GR3-0522
Brève description des dessins
Ces caractéristiques et avantages, ainsi que d'autres, seront exposés en détail dans la description suivante de modes de réalisation particuliers faite à titre non limitatif en relation avec les figures jointes parmi lesquelles :
la figure 1 est une vue de dessus représentant schématiquement un exemple d'un capteur TOF ;
la figure 2 représente un mode de réalisation d'un circuit de pixel TOF ;
la figure 3 est un chronogramme illustrant un mode de fonctionnement du pixel de la figure 2 ;
les figures 4A à 4D représentent schématiquement un mode de réalisation du pixel TOF de la figure 2 ; et les figures 5A à 5C illustrent schématiquement l'évolution des potentiels électrostatiques dans diverses régions du pixel des figures 4A à 4D lors d'une étape de transfert de charges.
Description détaillée
De mêmes éléments ont été désignés par de mêmes références dans les différentes figures et, de plus, les diverses figures ne sont pas tracées à l'échelle. Par souci de clarté, seuls les éléments utiles à la compréhension des modes de réalisation décrits ont été représentés et sont détaillés.
Dans la description qui suit, les termes au-dessus, sous, supérieur, inférieur, vertical, etc., il est fait référence à l'orientation des éléments concernés dans les figures correspondantes. Sauf précision contraire, les expressions sensiblement et environ signifient à 10 % près, de préférence à 5 % près.
La figure 1 est une vue de dessus schématique d'un exemple de capteur TOF. Le capteur 1 comprend une matrice 3 de pixels TOF, par exemple une matrice de 1000 lignes par 1000 colonnes. La matrice 3 est associée à un décodeur de ligne 7 et à un décodeur de colonne 9. Le décodeur de ligne 7 fournit des signaux 11 permettant de sélectionner l'une ou l'autre des lignes
B15739 FR - 16-GR3-0522 de la matrice. Le décodeur de colonne 9 permet de lire les informations des pixels d'une ligne sélectionnée. Le décodeur de ligne 7 et le décodeur de colonne 9 sont commandés par des signaux 13 fournis par un circuit de commande et de traitement 15. Le circuit de commande et de traitement 15 comprend, par exemple, un processeur associé à une ou plusieurs mémoires. Le capteur 1 est associé à une source lumineuse 17, par exemple un laser, pour illuminer une scène dont on souhaite obtenir l'image en relief. La source lumineuse 17 est connectée aux moyens de commande et de traitement 15 pour synchroniser les signaux de commande appliqués aux pixels TOF de la matrice 3 et la source lumineuse 17.
Dans la suite de la description, on s'intéresse au cas d'un capteur 1 dans lequel la source lumineuse 17 émet un signal sinusoïdal Lg dont la fréquence peut être comprise entre 20 et 160 MHz, par exemple 25 MHz. Pour chaque pixel, on détermine le déphasage φ entre le signal lumineux Lg émis et le signal lumineux Lg reçu. La distance séparant le pixel de son point conjugué est ensuite déterminée à partir de ce déphasage φ.
La figure 2 représente un mode de réalisation sous forme de circuit d'un pixel TOF.
Le pixel TOF comprend un élément photosensible tel qu'une photodiode PD dont une borne est connectée à un noeud 21 et dont l'autre borne est connectée à un rail d'alimentation mis à un potentiel bas de référence, par exemple la masse. Le noeud 21 est couplé à un noeud de lecture LECT par l'intermédiaire de trois ensembles identiques de transfert, stockage et lecture Qg, Qg et Q3 en parallèle. Chaque ensemble Qg, avec i égale 1, 2 ou 3 dans cet exemple, comprend un transistor MOS à canal N de transfert, Tmemg, une zone de stockage de charges memg, un transistor MOS à canal P de lecture, Trg, et un transistor MOS à canal P de sélection, Tselg. Les transistors Trg et Tselg sont connectés en série. Le drain du transistor Trg est connecté à un rail d'alimentation mis au potentiel bas, et la source du transistor Trg est connectée au drain du transistor Tselg, le transistor Trg étant commandé par un signal Vrg. La source du
B15739 FR - 16-GR3-0522 transistor Tselp est connectée au noeud de lecture LECT, le transistor Tselp étant commandé par un signal Vselp. La source du transistor Tmemp est connectée au noeud 21 de l'élément photosensible, et le drain du transistor Tmemp est couplé à la zone de stockage memp, le transistor Tmemp étant commandé par un signal Vmemp appliqué sur sa grille. La région de corps du transistor Trp correspond à une partie au moins de la zone de stockage memp. La zone de stockage memp comprend en outre une borne d'application d'un signal de remise à zéro Vres.
La tension de seuil du transistor de lecture Trp dépend de la quantité de charges injectées dans la zone de stockage de charges. La détermination de cette tension de seuil constitue donc un moyen de mesure non destructive de cette quantité de charges.
Le pixel TOF comprend, en outre, un transistor MOS à canal N, Trespp, de remise à zéro de l'élément photosensible PD. La source du transistor Trespp est connectée au noeud 21 et le drain du transistor Trespp est connecté à un rail d'alimentation mis à un potentiel haut de référence, par exemple le potentiel d'alimentation Vdd. Le transistor Trespp est commandé par un signal Vrespp appliqué sur sa grille.
Pour déterminer le déphasage φ entre un signal lumineux émis Lp et un signal lumineux reçu Lp, le signal Lp est échantillonné en transférant, successivement et à intervalles réguliers pendant une phase d'intégration, des charges photogénérées dans l'élément photosensible PD vers les zones de stockage memp puis memg et finalement menu·, ces transferts étant contrôlés par les transistors Tmemp correspondants. La durée totale pour réaliser l'ensemble de ces trois transferts successifs est égale à une période des signaux Lp et Lp, et l'ensemble de ces trois transferts successifs est répété un nombre déterminé de fois, par exemple 1000 à 100000 fois. Chaque transfert de charges de la zone photosensible PD vers une zone memp entraîne une modification du potentiel dans cette zone memp. Du fait que le corps du transistor de lecture Trp est inclus dans la zone de stockage memp correspondante, cette modification de potentiel
B15739 FR - 16-GR3-0522 entraîne une modification de la tension de seuil du transistor. Ainsi, une phase de lecture des charges accumulées dans les zones de stockage consiste à mesurer les tensions de seuil des transistors Tr-j_. De manière avantageuse, cette lecture des charges accumulées dans les zones mémoires n'est pas destructive. Il est donc possible de répéter les opérations d'intégration, transfert, lecture jusqu'à ce qu'une charge mesurable soit transférée dans la zone de stockage de charges.
Le noeud de lecture est couplé à un circuit de lecture et de commande (READ & CONTROL) 25, qui commande notamment les signaux de remise à zéro Vres des zones de stockage en fonction des signaux lus.
La figure 3 représente des chronogrammes du signal lumineux Lg émis par la source lumineuse 17 associée au capteur 1, du signal lumineux Lg reçu par le pixel TOF, et des signaux numériques Vrespp, Vmem-j_, Vselg, Vr-j_ et Vres lors d'une phase d'intégration et lors d'une phase de lecture, à des instants successifs tp à t]_g.
En fonctionnement, par défaut, les signaux Vrespp, Vmem-j_, et Vres sont à un niveau bas et les signaux Vselg sont à un niveau haut de sorte que les transistors Trespp, Tmemg, Très et Tselg sont à l'état bloqué. Du fait que les transistors Tselg sont à l'état bloqué, la source de chaque transistor Trg est déconnectée du noeud de lecture LECT, et, par défaut, les signaux Vr-j_ peuvent être à un niveau bas tel que les transistors Tr-j_ correspondants sont à l'état passant.
On procède tout d'abord à une remise à zéro de l'élément photosensible PD en mettant le transistor Trespp à l'état passant entre des instants tg et t]_. A l'instant t]_, le transistor Trespp est remis à l'état bloqué et une phase d'intégration du pixel, synchronisée sur le signal Lg, peut commencer. A titre d'exemple, le signal Vrespp est à un potentiel de 2 V à l'état passant, et à un potentiel de - 1 V à l'état bloqué.
Pendant la phase d'intégration, les électrons photogénérés dans l'élément photosensible PD sont transférées vers
B15739 FR - 16-GR3-0522 les zones de stockage memg. Pour cela, les transistors de transfert Tmemg sont mis à l'état passant chacun à leur tour entre des instants respectifs tg et ίβ, tg et ίβ, et tg et . L'ensemble de ces trois transferts est ensuite répété un nombre déterminé de fois.
A partir de l'instant tg correspondant à la fin de la phase d'intégration et au début d'une phase de lecture, on procède à la lecture non destructive des électrons accumulés dans chacune des zones de stockage memg.
Une lecture des zones de stockage memg est effectuée de la manière suivante, pour chaque ensemble Qg successivement. Le transistor de sélection Tselg est mis à l'état passant pour coupler la source du transistor Trg correspondant au noeud de lecture LECT. Pendant que le transistor Tselg est à l'état passant, le signal Vrg initialement à l'état bas, par exemple au potentiel de masse, est mis à l'état haut. Comme cela est représenté en figure 2, une source de courant 23, connectée entre le noeud LECT et le rail d'alimentation Vdd, fournit alors un courant ipect' Par exemple de 1 μΑ, qui circule entre la source et le drain du transistor Trg. Du fait qu'un courant déterminé circule dans le transistor et que ses tensions de grille et de drain sont fixées, la tension de source ne peut prendre qu'une seule valeur qui dépend de la tension de seuil du transistor, donc de la quantité de charges accumulée dans la zone memg correspondante. Un premier potentiel Vg dont la valeur dépend de la tension de seuil du transistor Trg est alors mesuré au niveau du noeud LECT. Ce premier potentiel Vg est mémorisé, par exemple par les moyens de lecture et de commande 25. Le signal Vrg appliqué à la grille du transistor Trg est remis à l'état bas et le transistor Tselg est remis à l'état bloqué. Plus particulièrement, dans l'exemple de la figure 3, le transistor Tselg est mis à l'état passant de l'instant tg à l'instant tg, le transistor Tselg est mis à l'état passant de l'instant tgg à l'instant tgg, et le transistor Tselg est mis à l'état passant de l'instant tgg à l'instant tgg.
B15739 FR - 16-GR3-0522
Une phase de remise à zéro des zones de stockage mem-j_ est alors effectuée si les quantités de charges stockées sont suffisantes. Dans ce mode de réalisation, la phase de remise à zéro des zones mem-j_ est effectuée, entre les instants t]_3 et t]_4, en commutant plusieurs fois le signal Vres entre son état bas et son état haut. Une deuxième lecture des zones de stockage peut alors être effectuée pour mettre en oeuvre un double échantillonnage corrélé (CDS de l'anglais Correlated Double Sampling) de chaque zone de stockage de manière à éliminer une partie du bruit comme cela est bien connu de l'homme du métier. Dans l'exemple représenté, la deuxième lecture de zone de stockage memp memg, menu· est effectuée entre les instants respectivement tig et t]_5, t]_6 et t]_ç, et t]_g et t]_g.
Après la première lecture des zones mem-j_ d'un pixel, la somme des premiers potentiels V-j_ est calculée, par exemple par les moyens de lecture et de commande 25. Cette somme permet d'évaluer grossièrement la quantité de lumière reçue par le pixel au cours de la phase d'intégration précédente. Il est alors possible de savoir, avant la remise à zéro des zones de stockage mem-j_, si cette quantité de lumière est suffisante pour que le point de la scène conjugué à ce pixel puisse être distingué dans l'image reconstruite. Pour cela, la somme des premiers potentiels V-j_ est par exemple comparée à un seuil prédéterminé, par les moyens de lecture et de commande 25. Dans le cas où la quantité de lumière reçue par un pixel n'est pas suffisante, la phase d'intégration est reprise et prolongée, de préférence après que l'élément photosensible PD a été remis à zéro. A titre d'exemple, la phase d'intégration est prolongée d'une durée correspondant à sa durée initiale. Du fait que la première lecture des zones mem-j_ n'est pas destructive, les électrons accumulés lors de la phase d'intégration initiale sont toujours présents dans les zones mem-j_ et les électrons transférés vers ces zones mem-j_ pendant la prolongation de la phase d'intégration s'ajoutent aux électrons déjà présents. Une fois la phase d'intégration prolongée terminée, une nouvelle phase de lecture du pixel est mise en oeuvre de la
B15739 FR - 16-GR3-0522 manière décrite en relation avec la figure 3. Bien entendu, tant que la quantité de lumière reçue par le pixel n'est pas suffisante, la phase d'intégration pourra être prolongée de nouveau comme décrit ci-dessus.
Ainsi, dans un capteur TOF comprenant des pixels du type de celui de la figure 2, la durée de la phase d'intégration peut être ajustée dynamiquement pour chaque pixel du capteur en fonction de la lumière reçue par ce pixel. Cette adaptation dynamique de la durée de la phase d'intégration pour chaque pixel du capteur est rendue possible du fait que la lecture des zones de stockage memy du pixel n'est pas destructive.
Un mode de réalisation d'un pixel du type de celui de la figure 2 va maintenant être décrit plus en détail en relation avec les figures 4A à 4D.
Les figures 4A à 4D représentent schématiquement un exemple de réalisation du pixel TOF de la figure 2. La figure 4A est une vue de dessus du pixel, les figures 4B et 4C sont des vues en coupe respectivement selon les plans BB et CC de la figure 4A, et la figure 4D est une vue en coupe selon la ligne brisée DD de la figure 4A. Dans ce mode de réalisation, le pixel TOF comprend trois ensembles Qy, avec i égal à 1, 2 ou 3, et un transistor de remise à zéro Trespp. Chaque ensemble Qy comprend un transistor de transfert Tmemy, une zone de stockage memy et un transistor de lecture Try.
Le pixel TOF comprend une zone photosensible PD, par exemple de forme carrée en vue de dessus. Comme cela est illustré par les figures 4C et 4D, la zone photosensible PD comporte une couche 41 dopée de type N, de niveau de dopage Ny. La couche Ny 41 est formée au niveau de la face supérieure d'un substrat semiconducteur 43 dopé de type P dont le niveau de dopage peut diminuer quand on se rapproche de la couche Ny 41.
Comme cela est illustré par la figure 4C, le pixel TOF comprend également, dans la zone photosensible PD, une zone de collection de charges 45 dopée de type N, de niveau de dopage Ny supérieur à Ny. La zone Ny 45 est revêtue d'une couche 47 fortement
B15739 FR - 16-GR3-0522 dopée de type P (P+) . La zone N2 45 s'étend à travers tout ou partie de l'épaisseur de la couche N]_ 41. Dans cet exemple, la zone de collection de charges N2 45 pénètre dans le substrat P 43 plus profondément que la couche N]_ 41.
Comme cela est illustré par les figures 4A, 4B et 4D, chaque zone de stockage mem-j_ est délimitée par un mur conducteur isolé (ou électrode verticale isolée) 49. Plus particulièrement, chaque zone de stockage mem-j_ s'étend à partir d'une portion 41A de la couche 41 entièrement revêtue de la grille 51 du transistor de transfert Tmem-j_ correspondant. La grille 51 est séparée de cette portion N]_ 41A par une couche d'isolant de grille 53. Dans ce mode de réalisation, comme cela est illustré par la figure 4A, chaque zone de stockage mem-j_ s'étend le long d'un bord de la zone photosensible PD, et l'électrode 49 délimitant la zone mem-j_ du côté de la zone photosensible PD délimite également ce bord de la zone photosensible PD. En outre, les électrodes 49 délimitant latéralement chaque zone de stockage mem-j_ sont reliées l'une à l'autre par une électrode 55 correspondant à un prolongement des électrodes 49. L'électrode 55 délimite latéralement la zone de stockage mem-j_ du côté opposé à la portion 41A correspondante.
Comme cela est illustrée par les figures 4B et 4C, les murs isolés 49, 55 s'étendent depuis la face supérieure du pixel, traversent la couche N]_ 41 et pénètrent dans le substrat P 43. Ces murs 49, 55 comprennent un matériau conducteur 57, par exemple du silicium polycristallin dopé, bordé d'une couche isolante 59, par exemple d'oxyde de silicium.
Chaque zone de stockage mem-j_ comprend, comme cela est illustré par les figures 4B et 4D, un caisson 61 dopé de type N, de niveau de dopage N5 supérieur à celui de la couche N]_ 41. Chaque caisson N5 61 pénètre dans le substrat 43 sur une profondeur supérieure ou égale à celle de la couche N]_ 41 et inférieure à celle des électrodes isolées 49, 55. Chaque caisson N5 61 comprend une portion 61A revêtue de la grille 63 du transistor de lecture Tr-j_ correspondant, la grille 63 étant séparée du caisson 61 par une couche d'isolant de grille 65. La grille 63 est une grille
B15739 FR - 16-GR3-0522 annulaire entourant une zone 67 fortement dopée de type P+ et pénétrant sur une partie de l'épaisseur du caisson N5 61. La grille annulaire 63 s'étend de préférence de l'un à l'autre des murs 49 délimitant latéralement la zone de stockage memy correspondante. Dans cet exemple, la portion 61A du caisson N5 61 est du côté de la portion 41A de la couche Ny 41, comme cela est représenté en figure 4D. Chaque zone memy est revêtue de la couche P+ 47 à l'exception de la portion 61A du caisson N5 61 revêtue de la grille annulaire 63. Pour chaque transistor Try, la zone 67 constitue la région de source du transistor, la couche P+ 47 autour de la grille 61 du transistor constitue la région de drain du transistor, et le caisson 61 forme la région de corps du transistor.
Chaque zone de stockage memy comprend une électrode verticale isolée ou mur 69 disposée dans le caisson N5 61 correspondant, au-delà de la portion 61A. L'électrode 69 est en les mêmes matériaux et pénètre dans le substrat sur la même profondeur que les électrodes 49 et 55. Dans ce mode de réalisation, l'électrode est parallèle aux électrodes 49 délimitant la zone memy et est disposée à égale distance de chacune de ces électrodes 49. En figure 4D, l'électrode n'est pas visible mais ses contours ont été représentés en pointillés. L'électrode 69 est une électrode de remise à zéro de la zone memy.
Comme l'illustre la figure 4D, chaque zone memy comprend en outre une zone 71 dopée de type N, de niveau de dopage Ny supérieur à Ny et inférieur à N5, la zone 71 étant adjacente à la portion 41A correspondante. Chaque zone Ny 71 pénètre dans le substrat P 43, par exemple sur une profondeur supérieure ou égale à celle de la couche Ny 41 et inférieure ou égale à celle des caissons N5 61. Dans l'exemple représenté, la zone 71 est intercalée entre la portion 41A et le caisson N5 61 avec lesquels elle est en contact. A titre de variante, la zone 71 peut être formée dans le caisson N5 61 qui s'étend alors jusqu'à la portion Ny 41A. A titre de variante encore, la zone 71 peut être omise,
B15739 FR - 16-GR3-0522 et, dans ce cas le caisson N5 61 vient au contact de la portion N! 41A.
Chaque portion N3 41A comprend une zone 73 de niveau de dopage N3 supérieur à N]_ et inférieur à N4, N5 et N2. La zone 73 est revêtue de la grille 51 du transistor Tmem-j_ correspondant, et est adjacente à une zone de stockage mem-j_ correspondante. Ces zones N3 73 pénètrent dans le substrat P 43, par exemple sur une profondeur sensiblement égale à celle de la couche N]_ 41. A titre de variante, la portion N]_ 41A peut être dépourvue de zone N3 73.
Comme cela est représenté en figure 4D, à partir de la zone de collection de charges N2 45 et jusqu'à une électrode 55, s'étendent successivement et en contact deux à deux, la zone de collection de charges N2 45, une portion N]_ 41A, une zone N3 73, une zone N4 71, et un caisson N5 61.
Le transistor de remise à zéro Trespp du pixel TOF comprend, comme cela est représenté en figure 4C, une zone de drain 75 fortement dopée de type N (N+) s'étendant depuis un bord de la zone photosensible PD, de préférence un bord à partir duquel ne s'étend aucune zone de stockage mem-j_. La zone de drain N+ 75 s'étend plus particulièrement à partir d'une portion 41B de la couche N]_ 41 entièrement revêtue de la grille 77 du transistor Trespp, la grille 77 étant séparée de cette portion N]_ 41B de la zone photosensible PD par une couche d'isolant de grille 79. La zone de drain N+ 75 est par exemple formée dans la couche N4 41, en dehors de la zone photosensible PD.
En vue de dessus illustrée par la figure 4A, la zone de drain N+ 75 s'étend en longueur depuis la zone PD jusqu'à une électrode verticale isolée 81 alignée avec l'électrode 55 d'une zone mem-j_ voisine, la zone meim? dans l'exemple représenté, et en largeur entre une électrode 49 délimitant cette zone mem-j_ voisine et une portion d'une électrode verticale isolée annulaire 83. Les électrodes 81 et 83 sont en les mêmes matériaux et pénètrent dans le substrat sur la même profondeur que les électrodes 49, 55 et 69. L'électrode annulaire 83 délimite une région rectangulaire 85 s'étendant le long du bord de la zone photosensible PD à partir
B15739 FR - 16-GR3-0522 duquel s'étend la zone de drain 75. Des transistors non représentés, par exemple les transistors Tselj_, peuvent être formés dans la région 85. Les dimensions et l'arrangement des zones mem-j_, de la zone de drain 75 et de la région 85 sont de préférence choisis pour que le pixel ait la forme d'un carré en vue de dessus comme cela est illustré par la figure 4A. En pratique, comme cela est illustré en figure 4A, les murs 49, 55, 81 et 83 sont des portions d'un même mur qui délimite entièrement la périphérie du pixel, des portions de ce mur pouvant être partagées par plusieurs pixels adjacents.
Comme cela se voit en figure 4A, la zone de collection de charges 45 a la forme d'une croix comprenant une portion centrale disposée au centre de la zone photosensible, et des bras s'étendant depuis cette portion centrale, entre les grilles 51, 77 reposant sur la zone photosensible. Les épaisseurs et les matériaux des grilles des transistors Tmem-j_ et Trespp peuvent alors être choisis pour que ces grilles soient transparentes aux rayonnements du signal lumineux Lp reçu par le pixel. De plus, ces épaisseurs et ces matériaux peuvent être choisis pour que ces grilles filtrent au moins une partie des rayonnements lumineux parasites ayant des longueurs d'onde éloignées de celles du signal Lr.
Un écran opaque à la lumière (non représenté) comprenant une ouverture en regard de la zone photosensible PD est prévu audessus du pixel. Ainsi, les rayonnements du signal lumineux Lp n'atteignent que la zone photosensible PD du pixel.
En fonctionnement, les électrodes 49, 55, 81 et 85 sont connectées à un potentiel négatif ou nul, par exemple - 1 V, de sorte que des trous s'accumulent le long de leurs parois. Cela permet de réduire les courants d'obscurité. Cela permet également de mettre la couche P+ 47 et le substrat P 43 à un même potentiel bas de référence, par exemple la masse, appliqué au substrat 43 ou à la couche 47. Par défaut, le signal Vres appliqué au matériau conducteur 57 des électrodes 69 est à l'état bas correspondant à un potentiel négatif ou nul, par exemple le même potentiel que
B15739 FR - 16-GR3-0522 celui appliqué aux autres électrodes verticales isolées du pixel. Il résulte de la polarisation des électrodes verticales isolées que la zone photosensible PD et les zones de stockage mem-j_ correspondent alors à des diodes dites pincées. Les niveaux de dopage de la zone photosensible PD et des zones de stockage mem-j_ sont choisis pour que, en l'absence d'éclairement, ces diodes pincées soient complètement déplétées.
Une phase de transfert entre la zone photosensible PD et une zone mem-j_ va maintenant être décrite plus en détail en relation avec les figures 5A à 5C.
Les figures 5A à 5C représentent schématiquement l'évolution des niveaux des potentiels électrostatiques le long de la ligne brisée DD de la figure 4A, en fonction de l'état passant ou bloqué du transistor Tmem-j_ correspondant. Ces figures 5A à 5C sont tracées à la même échelle horizontale que la figure 4D. Dans ces figures, les potentiels électrostatiques sont croissants du haut vers le bas.
Pour des signaux de commande Vmem-j_ à l'état bas (par exemple à la masse) , du fait que les niveaux de dopage N]_, N3, N4, N5 sont croissants, les potentiels électrostatiques VIA, V3, V4, V5 respectivement dans la portions 41A, la zone N3 73, la zone Ng 71, et le caisson N5 61 sont croissants. En outre, du fait que le niveau de dopage N2 est supérieur aux niveaux N]_ et N3, le potentiel électrostatique V2 dans la zone de collection de charges est supérieur aux potentiels électrostatiques VIA et V3.
Dans le caisson N5 61, plus on s'éloigne des parois des électrodes 49, 55 et 69 où le potentiel électrostatique est bas et fixé par les trous accumulés le long de ces parois, plus le potentiel électrostatique est élevé. Il en résulte que le caisson N5 61 présente un niveau de potentiel plus faible dans la portion du caisson où est formée l'électrode de remise à zéro 69 que dans la portion 61A. Ainsi, les électrons qui sont transférés depuis la zone photosensible PD s'accumulent d'abord dans cette portion 61A. Il en résulte que même le transfert d'une petite quantité d'électrons dans la zone mem-j_ entraîne une modification de la
B15739 FR - 16-GR3-0522 tension de seuil du transistor Trg correspondant. L'électrode de remise à zéro 69 permet donc avantageusement d'augmenter la sensibilité du pixel.
A l'étape de la figure 5A, le transistor Tmemg est à l'état bloqué. Le potentiel du signal Vmemg à l'état bas est choisi de sorte que les potentiels VIA et V3 restent inférieurs aux potentiels V2 et V4. Bien que cela ne soit pas représenté dans ces figures, le signal Vrespp est à l'état bas et au même potentiel que les signaux Vmemg, d'où il résulte que le potentiel électrostatique dans la portion Ng 41B (voir figure 4C) sous la grille 77 du transistor Trespp est le même que le potentiel VIA dans les portions Ng 41A sous les grilles 51 des transistors Tmemg. Ainsi, les électrons photogénérés restent confinés dans la zone Ng.
A l'étape de la figure 5B, le transistor Tmemg est mis à l'état passant de façon que le potentiel VIA et le potentiel V3 deviennent supérieurs aux potentiels V2 et V4. Il en résulte que les électrons accumulés dans la zone de collection de charges Ng 45 sont tous transférés jusqu'à la zone N3 73 où ils sont temporairement stockés, bloqués entre les barrières de potentiel VIA et V4. Les électrons (non représentés) qui ont déjà été transférés dans la zone de stockage memg lors de transferts précédents restent confinés dans le caisson N5 par la barrière de potentiel V4.
A l'étape de la figure 5C, le transistor Tmemg est remis à l'état bloqué ce qui entraîne que les potentiels VIA et V3 redeviennent inférieurs aux potentiels V4 (et V5). Les électrons qui se trouvaient dans la zone N3 73 sont alors tous transférés vers le caisson N5 61 correspondant, à travers la zone N4 71. De manière avantageuse, le potentiel VIA forme une barrière de potentiel empêchant le retour d'électrons depuis la zone N3 71 vers la zone de collection de charges Ng 45.
On a décrit précédemment en relation avec la figure 3 une phase de remise à zéro des zones memg consistant en plusieurs commutations successives du signal Vres entre un potentiel négatif
B15739 FR - 16-GR3-0522 et un potentiel positif. Dans le pixel des figures 4A à 4D, ce signal est appliqué au matériau conducteur des électrodes de remise à zéro 69. Il résulte alors de ces commutations successives que les électrons accumulés dans les zones memy se recombinent le long des parois des électrodes 69, et sont évacués des zones memy vers la couche P+ 47 et/ou le substrat P 43.
De manière avantageuse, la prévision d'une électrode de remise à zéro 69 dans le caisson 61 de la zone memy permet d'éviter que la remise à zéro de la zone memy ne se fasse en appliquant un très fort potentiel sur la grille 51 du transistor Try, par exemple plus de 5 V. Cette électrode de remise à zéro 69 permet également d'éviter une remise à zéro de la zone memy en appliquant le signal Vres aux électrodes 49 ce qui modifierait le comportement de la zone photosensible PD du pixel et/ou influencerait des pixels adjacents partageant des portions de ces électrodes 49.
Un autre avantage des modes de réalisation décrits cidessus est que, par défaut, chaque transistor Try est à l'état passant d'où il résulte une accumulation de trous sous sa grille 63. Cette accumulation de trous, entre la couche P+ 47 et la zone 67 correspondante est alors au même potentiel que la couche 47 et permet de réduire les courants d'obscurité, notamment pendant les phases d'intégration.
Dans le mode de réalisation décrit ci-dessus en relation avec les figures 4A à 4D, chaque zone memy ne comprend qu'une seule électrode de remise à zéro 69, disposée entre les électrodes 49 correspondantes, parallèlement à celles-ci et à équidistance de chacune des électrodes 49. L'homme du métier est en mesure de modifier le nombre et/ou la disposition de ces électrodes de remise à zéro dans la zone de stockage en fonction de la forme du puits de potentiel électrostatique qu'il souhaite obtenir dans cette zone memy. De préférence, comme cela a été décrit ci-dessus, l'homme du métier choisira un nombre et/ou une disposition d'électrodes de remise à zéro qui permettent d'obtenir un puits de potentiel plus profond sous la grille du transistor Try correspondant.
B15739 FR - 16-GR3-0522
Des modes de réalisation particuliers ont été décrits. Diverses variantes et modifications apparaîtront à l'homme de l'art. En particulier, le substrat 43 peut être dopé de type N, à un niveau de dopage inférieur à N]_, et il peut alors présenter un niveau de dopage croissant jusqu'à la couche N]_ 41.
De manière similaire à ce qui a été décrit pour les portions N]_ 41A, la portion N]_ 41B du transistor Trespp peut comprendre une zone N3 73 adjacente à la zone N+ 75 pour améliorer le transfert de charges contrôlé par le transistor Trespp.
Comme indiqué précédemment, le nombre d'ensembles Qj_ peut être choisi supérieur à 3, éventuellement en prévoyant que la zone photosensible ait la forme d'un polygone, par exemple un polygone régulier, autre qu'un carré. Par exemple, dans un pixel comprenant cinq ensembles Qj_ et un transistor de remise à zéro Trespp, la zone photosensible PD a par exemple une forme sensiblement hexagonale. On peut également prévoir que chaque pixel ne comprenne que deux ensembles Qj_ ce qui est suffisant pour calculer le déphasage φ.
Plus généralement, on pourra modifier la forme, le nombre et la disposition des divers éléments constitutifs du pixel TOF décrit en relation avec les figures 4A à 4D. Par exemple on pourra prévoir que chaque zone de stockage mem-j_ ne s'étende pas le long d'un bord de la zone photosensible PD mais plutôt de façon orthogonale à ce bord.
Bien que l'on ait décrit ici des types de conductivité pour les diverses zones, couches et caissons d'un pixel dans le cas où les charges photogénérées accumulées, collectées, transférées, stockées et lues sont des électrons, ces types de conductivité peuvent tous être inversés pour que ces charges soient des trous. L'homme du métier sera alors en mesure d'adapter les potentiels commande appliqués aux divers transistors du pixel.
On a décrit ci-dessus un mode de fonctionnement dans lequel le transistor Trespp n'est utilisé que comme transistor de remise à zéro de la zone photosensible. L'homme du métier est en mesure de modifier le potentiel appliqué sur la grille du
B15739 FR - 16-GR3-0522 transistor Trespp à l'état bloqué de sorte qu'un excès d'électrons photogénérés dans la zone photosensible PD soit évacué vers la région N+ 71 plutôt que vers une zone de stockage mem-j_, le transistor Trespp étant alors utilisé comme transistor anti5 éblouissement en plus de servir de transistor de remise à zéro de la zone photosensible PD.
Divers modes de réalisation avec diverses variantes ont été décrits ci-dessus. On notera que l'homme de l'art pourra combiner divers éléments de ces divers modes de réalisation et variantes sans faire preuve d'activité inventive.
B15739 FR - 16-GR3-0522

Claims (16)

  1. REVENDICATIONS
    1. Capteur de détection de temps de vol comprenant une pluralité de pixels, chaque pixel comprenant une zone photosensible (PD) et au moins deux ensembles (Q-j_) comprenant chacun :
    une zone de stockage de charges (mem-jj ;
    un transistor de transfert (Tmem-j_) adapté à contrôler des transferts de charges de la zone photosensible (PD) vers la zone de stockage de charges ; et un moyen de lecture apte à mesurer de manière nondestructive la quantité de charges stockée dans la zone de stockage.
  2. 2. Capteur selon la revendication 1, dans lequel le moyen de lecture comprend :
    un transistor de lecture (Tr-j_) dont le corps correspond à la zone de stockage de charges (mern-J ;
    une source de courant constant (23) alimentant le transistor de lecture ; et un moyen de mesure (LECT, 25) de la tension aux bornes du transistor.
  3. 3. Capteur selon la revendication 1 ou 2, comprenant en outre un moyen de commande (25) pour répéter un transfert de charges vers la zone de stockage si la quantité de charges transférée est insuffisante pour être mesurée.
  4. 4. Capteur selon la revendication 2, dans lequel chaque transistor de lecture (Tr-jJ est couplé à la source de courant par l'intermédiaire d'un transistor de sélection (Tsel-jJ .
  5. 5. Capteur selon l'une quelconque des revendications 1 à 4, dans lequel chaque zone de stockage (mem-j_) contient un mur conducteur isolé de remise à zéro (69).
  6. 6. Capteur d'image selon l'une quelconque des revendications 1 à 5, comprenant une source d'émission d'un signal lumineux périodique (Lj?) , et des moyens (15, 25) adaptés à synchroniser ladite source et des potentiels de commande appliqués aux grilles de transistors (Tmem-j_) de chaque pixel.
    B15739 FR - 16-GR3-0522
  7. 7. Pixel de détection de temps de vol d'un capteur selon la revendication 1, comprenant un substrat semiconducteur (43), dans lequel :
    la zone photosensible (PD) comporte une première couche (41) dopée d'un premier type de conductivité ;
    chaque zone de stockage de charges (memg) s'étend depuis un bord de la zone photosensible, à partir d'une première portion (41A) de la première couche revêtue de la grille (51) du transistor de transfert (Tmemg) correspondant, la zone de stockage de charges comprenant un caisson (61) plus fortement dopé du premier type que la première couche, et étant délimitée latéralement par deux murs verticaux conducteurs isolés (49), parallèles et en vis-àvis l'un de l'autre ;
    pour chaque caisson, une grille annulaire (63) revêt une portion (61A) dudit caisson et entoure une zone (67) fortement dopée du deuxième type pénétrant dans le caisson et étant couplée à une source de courant constant (23) du capteur ; et une deuxième couche dopée du deuxième type (47) revêt les zones de stockage de charges et la zone photosensible à l'exception des portions (41A, 41B, 61A) revêtues de grilles (51, 77, 63).
  8. 8. Pixel selon la revendication 7, dans lequel chaque zone de stockage (memg) comprend en outre un mur vertical conducteur isolé (69) de remise à zéro, disposée entre lesdits deux murs verticaux conducteurs isolés (49), dans une portion du caisson (61) autre que la portion (61A) revêtue de la grille annulaire (63).
  9. 9. Pixel selon la revendication 7 ou 8, dans lequel chaque première portion (41A) de la première couche comprend une première zone intermédiaire (73) adjacente à la zone de stockage (memg) correspondante, la première zone intermédiaire étant dopée du premier type, plus fortement que le reste de la première couche et moins fortement que le caisson (61) de la zone de stockage.
  10. 10. Pixel selon l'une quelconque des revendications 7 à 9, dans lequel chaque zone de stockage de charges (memg) comprend
    B15739 FR - 16-GR3-0522 une deuxième zone intermédiaire (71), intercalée entre le caisson (61) de la zone de stockage et la zone photosensible (PD), la deuxième zone intermédiaire étant dopée du premier type, plus fortement que la première portion (41A) et moins fortement que le caisson.
  11. 11. Pixel selon l'une quelconque des revendications 7 à
    10, dans lequel la zone photosensible (PD) a la forme d'un carré en vue de dessus, et chaque zone de stockage (memy) s'étend le long d'un bord de la zone photosensible.
  12. 12. Pixel selon l'une quelconque des revendications 7 à
    11, dans lequel la première couche (41) repose sur une portion du substrat (43) dopée du deuxième type et dont le niveau de dopage diminue en se rapprochant de la première couche.
  13. 13. Pixel selon l'une quelconque des revendications 7 à
    12, comprenant en outre une zone de remise à zéro (75) plus fortement dopée du premier type que la zone photosensible (PD) , s'étendant depuis un bord de la zone photosensible, à partir d'une deuxième portion (41B) de la première couche (41) revêtue d'une deuxième grille (77) .
  14. 14. Pixel selon l'une quelconque des revendications 7 à
    13, dans lequel la zone photosensible (PD) comprend en outre, une zone de collection de charges (47) comportant une portion centrale disposée sensiblement au centre de la zone photosensible, et des bras s'étendant à partir de cette portion centrale, entre les grilles (51, 77) revêtant lesdites portions (41A, 41B) de la première couche (41) .
  15. 15. Pixel selon l'une quelconque des revendications 7 à
    14, destiné à recevoir un signal lumineux périodique (Lr), dans lequel les grilles (51, 77) revêtant lesdites portions (41A, 41B) de la première couche (41) sont en des matériaux transparents aux longueurs d'onde du signal périodique reçu.
    B 15739 FR
  16. 16-GR3-0522
    1/4
FR1753344A 2017-04-18 2017-04-18 Pixel de detection de temps de vol Active FR3065320B1 (fr)

Priority Applications (2)

Application Number Priority Date Filing Date Title
FR1753344A FR3065320B1 (fr) 2017-04-18 2017-04-18 Pixel de detection de temps de vol
US15/953,925 US10951844B2 (en) 2017-04-18 2018-04-16 Time-of-flight detection pixel

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR1753344 2017-04-18
FR1753344A FR3065320B1 (fr) 2017-04-18 2017-04-18 Pixel de detection de temps de vol

Publications (2)

Publication Number Publication Date
FR3065320A1 true FR3065320A1 (fr) 2018-10-19
FR3065320B1 FR3065320B1 (fr) 2020-02-07

Family

ID=60302158

Family Applications (1)

Application Number Title Priority Date Filing Date
FR1753344A Active FR3065320B1 (fr) 2017-04-18 2017-04-18 Pixel de detection de temps de vol

Country Status (2)

Country Link
US (1) US10951844B2 (fr)
FR (1) FR3065320B1 (fr)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IL274955B2 (en) * 2017-12-13 2024-05-01 Magic Leap Inc A general shutter pixel circuit and method for computer vision applications
JP2020148706A (ja) * 2019-03-15 2020-09-17 オムロン株式会社 投光装置およびこれを備えたｔｏｆセンサ、距離画像生成装置
US11923465B2 (en) * 2019-12-19 2024-03-05 Stmicroelectronics (Crolles 2) Sas Photodiode comprising a memory area
GB2590645A (en) * 2019-12-20 2021-07-07 Teledyne Uk Ltd Imaging device
FR3109841B1 (fr) 2020-04-30 2022-07-15 St Microelectronics Crolles 2 Sas Pixel comprenant une zone de stockage de charges
JP2022071539A (ja) * 2020-10-28 2022-05-16 凸版印刷株式会社 距離画像撮像素子及び距離画像撮像装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8928792B1 (en) * 2011-01-31 2015-01-06 Aptina Imaging Corporation CMOS image sensor with global shutter, rolling shutter, and a variable conversion gain, having pixels employing several BCMD transistors coupled to a single photodiode and dual gate BCMD transistors for charge storage and sensing
US20150281618A1 (en) * 2014-04-01 2015-10-01 Canon Kabushiki Kaisha Image capturing apparatus and control method thereof, and storage medium
EP3016141A1 (fr) * 2014-10-27 2016-05-04 Commissariat A L'energie Atomique Et Aux Energies Alternatives Capteur d'image à électrodes verticales
EP3188238A1 (fr) * 2015-12-30 2017-07-05 STMicroelectronics (Crolles 2) SAS Pixel de détection de temps de vol

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1622200A1 (fr) * 2004-07-26 2006-02-01 CSEM Centre Suisse d'Electronique et de Microtechnique SA Pixel photodetecteur à l'état solide et méthode de photo-détection
DE102015112398A1 (de) * 2015-07-29 2017-02-02 Infineon Technologies Ag Bilderzeugungsvorrichtung und Bilderzeugungsverfahren zum Erfassen von Bilderzeugungsdaten über ein Pixelarray
IL274955B2 (en) * 2017-12-13 2024-05-01 Magic Leap Inc A general shutter pixel circuit and method for computer vision applications

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8928792B1 (en) * 2011-01-31 2015-01-06 Aptina Imaging Corporation CMOS image sensor with global shutter, rolling shutter, and a variable conversion gain, having pixels employing several BCMD transistors coupled to a single photodiode and dual gate BCMD transistors for charge storage and sensing
US20150281618A1 (en) * 2014-04-01 2015-10-01 Canon Kabushiki Kaisha Image capturing apparatus and control method thereof, and storage medium
EP3016141A1 (fr) * 2014-10-27 2016-05-04 Commissariat A L'energie Atomique Et Aux Energies Alternatives Capteur d'image à électrodes verticales
EP3188238A1 (fr) * 2015-12-30 2017-07-05 STMicroelectronics (Crolles 2) SAS Pixel de détection de temps de vol

Also Published As

Publication number Publication date
FR3065320B1 (fr) 2020-02-07
US10951844B2 (en) 2021-03-16
US20180302582A1 (en) 2018-10-18

Similar Documents

Publication Publication Date Title
EP3188238B1 (fr) Pixel de détection de temps de vol
FR3065320A1 (fr) Pixel de detection de temps de vol
FR3060250B1 (fr) Capteur d'image pour capter une image en 2d et une profondeur
EP2216817B1 (fr) Capteur d'images à semiconducteur à éclairement par la face arrière
EP2503596B1 (fr) Capteur d'image à multiplication d'electrons
EP3332548B1 (fr) Procédé de commande d'un capteur d'image à pixels actifs
EP2503776B1 (fr) Capteur d'image à très haute dynamique
EP0367650B1 (fr) Dispositif photosensible du type à amplification du signal au niveau des points photosensibles
EP2315251A1 (fr) Capteur d'image à grille de transfert verticale et son procédé de fabrication
FR2888989A1 (fr) Capteur d'images
FR3052297A1 (fr) Capteur d'image de type a obturation globale
BE1025050A1 (fr) Démodulateur doté d’une photodiode pincée génératrice de porteurs et procédé de fonctionnement associé
FR2963163A1 (fr) Procede de reinitialisation d'un photosite et photosite correspondant
FR2549328A1 (fr) Dispositif photosensible a l'etat solide
FR2662853A1 (fr) Detecteur d'image a dispositif a couplage de charge.
EP2312832A1 (fr) Circuit de pixel de capteur d'image
FR2824664A1 (fr) Photodetecteur cmos comportant une photodiode en silicium amorphe
FR2627922A1 (fr) Matrice photosensible a deux diodes par point, sans conducteur specifique de remise a niveau
FR3013546A1 (fr) Mise en commun de deux colonnes de pixels d'un detecteur d'images
EP4075506A1 (fr) Matrice de pixel à sommation analogique à obturation globale
FR2513015A1 (fr) Dispositif de detection d'image en couleurs du type transfert de charge
FR3037440A1 (fr) Capteur d'image a haute dynamique, a nœud de stockage en trois parties
EP1269543B1 (fr) Cellule active avec memoire analogique pour un capteur photosensible realise en technologie cmos
FR3083001A1 (fr) Capteur d'images
FR3109841A1 (fr) Pixel comprenant une zone de stockage de charges

Legal Events

Date Code Title Description
PLFP Fee payment

Year of fee payment: 2

PLSC Publication of the preliminary search report

Effective date: 20181019

PLFP Fee payment

Year of fee payment: 3

PLFP Fee payment

Year of fee payment: 4

PLFP Fee payment

Year of fee payment: 5

PLFP Fee payment

Year of fee payment: 6

PLFP Fee payment

Year of fee payment: 7

PLFP Fee payment

Year of fee payment: 8