FR2555364A1 - Procede de fabrication de connexions d'un dispositif a circuits integres a semi-conducteurs comportant en particulier un mitset - Google Patents
Procede de fabrication de connexions d'un dispositif a circuits integres a semi-conducteurs comportant en particulier un mitset Download PDFInfo
- Publication number
- FR2555364A1 FR2555364A1 FR8414909A FR8414909A FR2555364A1 FR 2555364 A1 FR2555364 A1 FR 2555364A1 FR 8414909 A FR8414909 A FR 8414909A FR 8414909 A FR8414909 A FR 8414909A FR 2555364 A1 FR2555364 A1 FR 2555364A1
- Authority
- FR
- France
- Prior art keywords
- layer
- film
- insulating film
- thickness
- refractory metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/5329—Insulating materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
- H01L21/76889—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances by forming silicides of refractory metals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823462—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/5329—Insulating materials
- H01L23/53295—Stacked insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
L'INVENTION CONCERNE UN PROCEDE DE FABRICATION D'UN DISPOSITIF A CIRCUITS INTEGRES A SEMI-CONDUCTEURS. CE PROCEDE CONSISTE A FORMER, SUR UN SUBSTRAT SEMI-CONDUCTEUR 1, UNE COUCHE CONDUCTRICE 9 FORMEE D'UNE COUCHE DE SILICIUM POLYCRISTALLIN 9A ET D'UNE COUCHE 9B SITUEE SUR LA PRECEDENTE ET CONTENANT UN METAL REFRACTAIRE A POINT DE FUSION ELEVE, A FORMER UNE PREMIERE PELLICULE ISOLANTE 11 RECOUVRANT LA COUCHE 9 ET D'UNE EPAISSEUR REDUISANT LA FORCE D'ECAILLEMENT DE LA COUCHE 9B A PARTIR DE LA COUCHE 9A, ET A FORMER UNE SECONDE PELLICULE ISOLANTE 12 FORMEE DE VERRE AU PHOSPHOSILICATE SUR LA PREMIERE PELLICULE ISOLANTE 11, CE VERRE AU PHOSPHOSILICATE ETANT CHAUFFE DE MANIERE A S'ECOULER LORSQU'IL A ETE DEPOSE. APPLICATION NOTAMMENT A LA FABRICATION DE MEMOIRES DYNAMIQUES A ACCES DIRECT.
Description
La présente invention concerne un procédé
de fabrication d'un dispositif à circuits intégrés à semicon-
ducteurs et plus particulièrement une technique efficace lors-
qu'elle est appliquée à un dispositif à circuits intégrés à semiconducteurs, qui possède une couche conductrice préparée par recouvrement d'une couche de silicium polycristallin par soit une couche contenant un métal réfractaire, c'est-à-dire une couche de métal réfractaire, soit une couche de siliciure
constituée par un composé d'un métal réfractaire et de silicium.
Afin d'obtenir un fonctionnement à grande vitesse, l'un des objectifs les plus importants dans une mémoire DRAM (abréviation provenant de l'anglais Dynamic Random Access
Memory, c'est-à-dire mémoire dynamique à accès direct ou aléa-
toire) à lignes repliées de transmission de bits est de réduire
la résistance d'une ligne de transmission de mots. C'est pour-
quoi on peut imaginer d'utiliser comme ligne de transmission de mots une couche conductrice qui est préparée en recouvrant
une couche de silicium polycristallin par une couche de sili-
cium constituée par un métal réfractaire et par du silicium.La
couche de siliciure est agencée de manière à posséder une ré-
sistance inférieure à celle de la couche de silicium polycris-
tallin et de telle manière qu'elle soit remarquablement stable vis-à-vis del'atmosphère intervenant dans les différentes phases opératoires de traitement du procédé de fabrication, tout comme la couche de silicium polycristallin. Cette couche
de silicium polycristallin entraîne de nombreux avantages lors-
qu'elle est utilisée dans la technique des semiconducteurs et possède une telle fiabilité élevée qu'un métal réfractaire situé dans la couche de siliciure ne peut pas affecter les caractéristiques électriques du dispositif à circuits intégrés
à semiconducteurs.
Dans une mémoire DRAM, l'électrode de grille
d'un transistor MISFET agissant en tant qu'élément de commuta-
tion d'une cellule de mémoire est fréquemment intégrée dans la
ligne de transmission de mots, au cours d'une même phase opé-
ratoire de fabrication. Dans la demande de brevet japonais pu-
bliée n 57-194 567 se trouve décrit le concept selon lequel la couche de silicium polycristallin est formée au-dessous de la couche de siliciure de manière que la tension de seuil du transitor MISFET ne puisse pas varier.
Les auteurs à la base de la présente inven-
tion ont découvert que les problèmes indiqués ci-après se pré-
sentent dans le cas o l'on utilise une couche de verre au phos-
phosilicate en tant que pellicule isolante entre-couches, qui est disposée entre une ligne de transmission de mots, qui est constituée par une couche de silicium polycristallin et une
couche de siliciure de molybdène (MoSi2), et une ligne de trans-
mission de bits, qui est formée au-dessus de la ligne de trans-
mission de mots et qui est constituée par de l'aluminium, et dans le cas o la concentration en phosphore est accrue jusqu'à environ 10 % en moles de manière à obtenir "l'écoulement de verre" bien connu (se reporter au brevet US n 3.825.442) de
manière à favoriser l'aplanissement.
La couche de siliciure de molybdène, qui doit
être disposée sur la couche de silicium polycristallin, s'écail-
le en se détachant de la couche de silicium polycristallin sur les parties périphériques (ou parties d'extrémité) situées
dans la zone limitrophe de la couche de silicium polycristallin.
Ce phénomène d'écaillage apparatt non seulement dans la ligne
de transmission de bits, mais également dans la partie du cir-
cuit périphérique de la mémoire DRAM, qui est équipée d'une
couche conductrice constituée par une couche de silicium poly-
cristallin et par une couche de siliciure de molybdène. Les
auteurs à la base de la présente invention ont également cons-
taté que la couche de siliciure de molybdène non seulement s'écaille en partie, mais se détache également totalement de
la couche de silicium polycristallin.
Les auteurs à la base de l'invention esti-
ment que les causes de ce phénomène sont les suivantes.
La pellicule de verre au phosphosilicate possède un coefficient de dilatation thermique supérieur à ceux de la couche de silicium polycristallin et de la couche de siliciure de molybdène. En outre la divisibilité entre la couche de silicium en molybdène et la pellicule de verre au phosphosilicate est plus forte qu'entre la couche de silicium polycristallin et la couche de siliciure de molybdène. Après que le verre au phosphosilicate ait été soumis à l'opération
d'écoulement du verre à environ 100 C pendant environ 30 minu-
tes, de façon plus spécifique, une contrainte inutile provo-
quant l'écaillage de la couche de silicium de molybdène est produite sous l'effet d'un allongement ou d'une contraction
dans la partie périphérique de la couche conductrice.
Un but de la présente invention est-de four-
nir la technique permettant d'empêcher la couche incluant un métal réfractaire de s'écailler en se détachant du dispositif à circuits intégrés à semiconducteurs, qui est constituée par
une couche conductrice formée en réalité de deux couches in-
cluant une couche contenant un métal réfractaire, c'est-à-dire une couche d'un métal réfractaire ou une couche de siliciure du métal réfractaire, sur une couche de silicium polycristallin,
et une pellicule isolante formée de manière à recouvrir la cou-
che conductrice par l'effet d'écoulement de verre et qui est
constituée par du verre au phosphosilicate.
Un autre but de la présente invention con-
siste à fournir une technique permettant d'améliorer la fiabi-
lité d'un dispositif à circuits intégrés à semiconducteurs.
Un autre but de la présente invention con-
siste à fournir une technique permettant d'accélérer le fonc-
tionnement du dispositif à circuits intégrés à semiconducteurs.
Les objectifs indiqués ci-dessus ainsi que
d'autres objectifs et caractéristiques nouvelles de la présen-
te invention ressortiront de la description donnée ci-après
prise en référence aux dessins annexés. On va décrire ci-après
brièvement un exemple représentatif de la présente invention.
Entre une couche conductrice, qui est prépa-
-2555364
rée au moyen du recouvrement d'une couche de silicium poly-
cristallin soit par une couche contenant un métal réfractaire, par exemple une couche d'un métal réfractaire, soit par une couche de siliciure de ce métal réfractaire, et une première pellicule isolante qui est formée de manière à recouvrir la- dite couche conductrice au moyen de l'effet d'écoulement du verre et qui est constituée par du verre au phosphosilicate,
on forme une seconde pellicule isolante qui réduit la contrain-
te inutile provoquant l'écaillage de la couche de métal réfrac-
taire ou de la couche de siliciure déposée au moyen de l'écou-
lement du verre de manière à recouvrir au moins la couche con-
ductrice.
De façon plus précise, selon un premier as-
pect de l'invention, il est prévu un procédé de fabrication
dans un dispositif à circuits intégrés à semiconducteurs, carac-
térisé en ce qu'il inclut: a) la phase opératoire consistant à former, sur un substrat
semiconducteur, une couche conductrice qui comporte une cou-
che de silicium polycristallin et une couche formée sur cette
couche de silicium polycristallin et contenant un métal réfrac-
taire possédant un point de fusion élevé;
b) la phase opératoire consistant à former une première pelli-
cule isolante recouvrant ladite couche conductrice et possé-
dant une épaisseur telle qu'elle provoque une réduction de la
force d'écaillage de ladite couche contenant le métal réfrac-
taire possédant un point de fusion élevé, à partir de ladite couche de silicium polycristallin;
c) la phase opératoire consistant à former une seconde pelli-
cule isolante formée par du verre au phosphosilicate sur ladite première pellicule isolante, ce verre au phosphosilicate étant
chauffé de manière à s'écouler après qu'il a été déposé.
Selon un autre aspect de la présente inven-
tion, il est prévu un procédé de fabrication d'un dispositif à circuits intégrés à semiconducteurs caractérisé en ce qu'il inclut: a) la phase opératoire consistant à former -sur un substrat semiconducteur une couche conductrice qui comprend une couche de silicium polycristallin et une couche formée sur ladite
couche de silicium polycristallin et contenant un métal réfrac-
taire possédant un point de fusion élevé; et
b) la phase opératoire consistant à former une pellicule iso-
lante constituée par du verre au phosphosilicate sur ladite couche conductrice, ce verre au phosphosilicate étant chauffé de manière à s'écouler après qu'il a été déposé, tandis que
ladite pellicule isolante est constituée par une première pel-
licule possédant une concentration élevée en phosphore de ma-
nière à s'écouler lors de la phase opératoire de chauffage, et par une seconde pellicule possédant une faible concentration
de phosphore au point de ne pas s'écouler, la première pellicu-
le étant située sur ladite seconde pellicule.
Selon un troisième aspect de la présente
invention, il est prévu un procédé de fabrication d'un dispo-
sitif à circuits intégrés à semiconducteurs comportant un transistor MISFET, caractérisé en ce qu'il comprend: a) la phase opératoire consistant à former sur un substrat semiconducteur possédant un premier type de conductivité une
électrode de grille, qui est constituée par une couche de sili-
cium polycristallin et par une couche formée sur ladite couche de silicium polycristallin et contenant un métal réfractaire à point de fusion élevé,
b) la phase opératoire consistant à former des régions semi-
conductrices possédant le second type de conductivité afin de réaliser les régions de sourceetde drain dans ledit substrat semiconducteur, des deux côtés de ladite électrode de grille,
c) la phase opératoire consistant à former une première pelli-
cule isolante recouvrant ladite électrode de grille et lesdites
régions semiconductrices, et possédant une épaisseur lui per-
mettant d'affaiblir une force d'écaillage de ladite couche con-
tenant le métal réfractaire à point de fusion élevé par rapport à ladite couche de silicium polycristallin, et
d) la phase opératoire consistant. à former une seconde pelli-
cule isolante constituée par du verre au phosphosilicate sur
ladite première pellicule isolante, ce verre au phosphosilica-
te étant chauffé de manière à s'écouler après qu'il a été dé-
posé, tandis que la première pellicule isolante possède une épaisseur apte à empêcher le phosphore situé dans ledit verre au phosphosilicate de pénétrer par diffusion dans lesdites régions semiconductrices, lors de ladite phase opératoire de chauffage. D'autres caractéristiques et avantages de
la présente invention ressortiront de la description donnée
ci-après prise en référence aux dessins annexés, sur lesquels: - la figure 1A est une vue en plan montrant
une partie essentielle de la mémoire DRAM, permettant d'expli-
citer une forme de réalisation de la présente invention; - la figure lB est une coupe prise suivant la ligne I-I sur la figure 1A; - les figures 2A, 3A, 4A, 5, 6 et 7A sont des vues en plan des coupes montrant des parties essentielles de la mémoire DRAM au cours de différentes phases opératoires
de fabrication et permettant d'expliquer une forme de réalisa-
tion de la présente invention; - la figure 2B est une coupe prise suivant la ligne II-II sur la figure 2A; - la figure 3B est une coupe prise suivant la ligne III-III de la figure 3A; - la figure 4B est une coupe prise suivant la ligne IV-IV de la figure 4A; - la figure 7B est une coupe prise suivant la ligne VII-VII de la figure 7A; - la figure 8 est un graphique montrant la distribution de la concentration en impuretés de phosphore dans
une pellicule isolante constituée par du verre au phosphosili-
cate et permettant d'expliciter une forme de réalisation de la présente invention; - la figure 9 est une coupe montrant une partie essentielle du circuit périphérique de la mémoire DRAM
et permettant d'expliquer une forme de réalisation de la pré-
sente invention; et - la figure 10 est un schéma illustrant un
procédé de mesure du voilement ou du gauchissement d'une pas-
tille ou puce.
On va décrire ci-après la présente forme de réalisation dans le cas o elle est appliquée à la mémoire DRAM
du type à lignes de transmission de bits repliées.
On va tout d'abord expliquer une réalisation concrète. La figure 1A est une vue en plan montrant la partie essentielle de la mémoire DRAM et une cellule de mémoire de manière à expliciter une forme de réalisation de la présente invention, tandis que la figure lB est une vue en coupe prise
suivant la ligne I-I du dispositif de la figure 1A.
A ce sujet, sur l'ensemble des figures, les parties possédant les mêmes fonctions sont repérées par les mêmes chiffres ou caractères de référence et les explications
relatives à ces éléments ne seront pas reprises.
Sur les figures 1A et lB, une pellicule iso-
lante 2, qui est formée dans une région située sur un substrat
semiconducteur de type p- (p-SUB) 1 constitué par un monocris-
tal de silicium et dans laquelle doit être formée une cellule de mémoire, est formée de manière à réaliser principalement un condensateur de la cellule de mémoire. La surface principale du substrat semiconducteur 1, autre que la région dans laquelle doivent être formés le condensateur et le transistor MISFET, est occupée par une pellicule d'isolant de champ 3 et par un dispositif 4 d'arrêt de canal de type p situé au-dessus de la pellicule d'isolant de champ 3. Ces éléments sont formés de
manière à mieux isoler électriquement les éléments semicon-
ducteur. On forme une pellicule isolante 5 au-dessus de la pellicule isolante 2 et au-dessus de la pellicule d'isolant de
champ 3 dans la région dans laquelle doit être formée une élec-
trode (plaque conductrice) du condensateur, comme cela sera
décrit ci-après. La pellicule isolante 5 constitue le conden-
sateur. La pellicule isolante 2 et la pellicule d'isolant de champ 3 peuvent être constituées par des pellicules de bioxyde de silicium par exemple et la pellicule isolante 5 peut être
constituée par une pellicule possédant une constante diélec-
trique supérieure à celle de la pellicule isolante 2, par exemple une pellicule de nitrure de silicium. Sur la pellicule isolante 5 autre que la région dans laquelle doit être formé un transistor MISFET agissant en tant qu'élément de commutation, on forme une plaque conductrice 6 qui est constituée par du silicium polycristallin. Le condensateur C de la cellule de
mémoire est constitué essentiellement par le substrat semicon-
ducteur 1,les pellicules isolantes 2 et 5 et la plaque conduc-
trice 6. Cette plaque conductrice 6 est électriquement isolée
par rapport à une ligne de transmission de mots, par une pel-
licule isolante 7 qui est formée de manière à recouvrir la plaque conductrice 6. On forme une pellicule isolante 8 sur une région de la surface principale du substrat semiconducteur 1 dans laquelle doit être formé le transistor MISFET, cette pellicule isolante constituant principalement la pellicule
d'isolant de grille du transistor MISFET.
La référence 9 désigne une couche conduc-
trice qui s'étend suivant la direction des colonnes sur les pellicules isolantes 7 et 8 et qui constitue une électrode de
grille dans la région dans laquelle doit être formé le tran-
sistor MISFET, et une ligne de transmission de mots dans les autres régions. Il est exigé que la couche semiconductrice 9 possède une faible résistance afin qu'elle puisse améliorer les durées de mise à l'état conducteur et de mise à l'état bloqué du transistor MISFET afin d'accélérer le fonctionnement
de la mémoire RAM. La référence 9A désigne une couche de sili-
cium polycristallin qui est formée sur les pellicules isolantes 8 et 7. La référence 9B désigne une couche qui est formée de manière à recouvrir la couche de silicium polycristallin 9A et qui est constituée par une composition d'un métal réfractaire ou de molybdène et de silicium, comme par exemple du siliciure de molybdène (MoSi2). La couche de silicium polycristallin 9A piège une impureté qui est contenue à l'état de traces dans la couche de siliciure 9B et qui n'est pas avantageuse pour
les caractéristiques électriques du transistor MISFET. La cou-
che de siliciure 9B possède une résistance inférieure à celle de la couche de silicium polycristallin 9A et est extrêmement stable, tout comme la couche de silicium polycristallin 9A, pour les atmosphères des différentes phases opératoires de
traitement du procédé de fabrication.
La couche de silicium 9B peut être également formée par un composé d'un métal réfractaire et de silicium, comme par exemple du siliciure de tantale (TaSi2), du siliciure
de tungstène (WSi2) ou du siliciure de titane (TiSi2). La cou-
che de siliciure 9B peut être une couche de métal réfractaire possédant une résistance plus faible, comme par exemple du
molybdène, du tungstène, du tantal ou du titane. De façon abré-
gée, la couche de silicium 9B doit être une couche contenant un métal réfractaire. Ce métal réfractaire peut résister au traitement thermique du procédé de fabrication de la mémoire DPAM. On utilise une région semiconductrice de
type n+ 10, qui est formée dans la surface principale du sub-
strat semiconducteur 1 des deux côtés de la couche conductrice
9 dans laquelle doit être formé le transistor MISFET, c'est-à-
dire l'électrode de grille (G), en tant que région de source ou région de drain et cette région constitue le transistor
MISFET agissant en tant qu'élément de commutation de la cellu-
le de mémoire. La région semiconductrice 10 située sur le côté, o la ligne de transmission de bitsest raccordée, est dopée de façon analogue avec l'impureté qui est introduite dans le verre au phosphosilicate décrit ultérieurement, de sorte que sa jonction est à une profondeur (xj), qui est partiellement
conséquente, par rapport à la surface du substrat semiconduc-
teur 1. Ceci empêche que la jonction pn entre ladite région semiconductrice 10 et le substrat semiconducteur 1 soit rompue sous l'effet d'un claquage lorsqu'une tension est appliquée à la région semiconductrice 10.
Le transistor MISFET Qn agissant comme élé-
ment de commutation de la cellule de mémoire est constitué
principalement par l'électrode de grille(G) de la couche con-
ductrice 9, par la pellicule isolante(8) et par un couple de
régions semiconductrices (10)formées sur les deux parties laté-
rales de l'électrode de grille (G) dans la surface principale
du substrat semiconducteur (1).
La référence 11 désigne une pellicule iso-
lante qui est formée sur toute la surface de manière à couvrir la couche conductrice 9. La pellicule isolante 11 réduit la
contrainte inutile qui est produite sous l'effet de l'écoule-
ment du verre au phosphosilicate en provoquant l'écaillement de la couche de siliciure 9B, de manière à empêcher la séparation
de la couche de siliciure 9B de la couche de silicium polycris-
tallin 9A.
Afin d'affaiblir la contrainte inutile qui, sinon, pourrait provoquer l'écaillage de la couche de siliciure 9B, on utilise par exemple en tant que pellicule isolante 11 une pellicule de bioxyde de silicium (SiO2) préparée au moyen du dépôt CVD (abréviation tirée de l'anglais Chemical Vapour Deposition, signifiant dépôt chimique en phase vapeur). En outre comme pellicule isolante 11, on pourrait utiliser une
pellicule de nitrure de silicium formée au moyen du dépôt chi-
mique en phase vapeur, une pellicule de bioxyde de silicium et une pellicule de nitrure de silicium obtenue à l'aide du dépôt CVD plasmatique, et une pellicule de verre au phosphosilicate possédant une teneur en impuretés de phosphore, suffisamment faible (par exemple 4 % en moles) de manière à ne provoquer
aucun écoulement du verre.
Une pellicule isolante 12 entre-oouches 12 est constituée par une pellicule de verre au phosphosilicate (PSG) qui est formée de manière à recouvrir l'ensemble de la surface de la couche conductrice 9. Ceci isole électriquement la couche conductrice 9 et une ligne de transmission de bits décrite ultérieurement et aplatit les ondulations provoquées par l'agencement à couches multiples, en améliorant de ce
fait le recouvrement fourni par la couche conductrice supérieu-
re. La pellicule isolante 12 est soumise à l'effet d'écoulement du verre grâce à un réglage de la concentration de phosphore à
environ 10 % en moles de manière à aplatir les ondulations ré-
sultant de la réalisation à couches multiples. Plus spécifique-
ment, la pellicule de verre au phosphosilicate PSG déposée
possède une épaisseur d'une manière générale uniforme sur l'en-
semble du substrat. La pellicule de PSG est tenue de s'écouler lorsqu'elle est chauffée à environ 1000 C. Les étagements de la
surface de la pellicule de PSG sont aplanis et ses coins pré-
sentent un gradient atténué. La pellicule isolante 12 s'allon-
ge et se contracte respectivement lorsque le verre est chauffé
et refroidi. La contrainte inutile apte à provoquer l'écaille-
ment de la pellicule de siliciure 9B apparait lorsque la pelli-
cule isolante 12 se contracte. Cependant, conformément à la
présente invention, cette contrainte peut être réduite de ma-
nière à empêcher l'écaillement de la pellicule de siliciure 9B étant donné qu'il est prévu la pellicule isolante 11 servant à
recouvrir la couche conductrice 9.
On forme un trou de contact 13 en éliminant de façon sélective les pellicules isolantes 8, 11 et 12 situées au-dessus de la région semiconductrice 10, dans laquelle la ligne de transmission de bits doit être raccordée. On forme une ligne de transmission de bits (BL) 14 de manière qu'elle soit raccordée électriquement à la région semiconductrice 10 par l'intermédiaire du trou de contact prédéterminé 13 et de telle sorte qu'elle s'étende suivant la direction des lignes sur la pellicule isolante 12. La ligne de transmission de bits
14 peut être réalisée par exemple par une pellicule d'aluminium.
Afin d'atteindre l'objectif visant à empê-
cher l'écaillement, il faut que la pellicule isolante 11 soit une pellicule qui soit formée non pas par oxydation thermique,
mais par dépôt.
En outre, il est nécessaire que la pellicu- le isolante 11 possède une épaisseur égale ou supérieure à une valeur prédéterminée. A ce sujet, on va décrire ci-après les résultats expérimentaux obtenus par les auteurs à la base de
l'invention, ainsi que les conclusions tirées de ces résultats.
Tableau 1 Pellicules Epaisseur 0 nm 100 nm 150 nm 350 nm CVD Température élevée, basse pression x O O O CVD Normal x O O
Le tableau 1 indique la présence d'écaille-
ments de la couche de silicium polycristallin 9A et de la cou-
che de siliciure 9B lorsque l'épaisseur (en nanomètres) de la pellicule isolante 11 varie. Il faut noter ici que les valeurs
de l'épaisseur apparaissant dans le tableau sont celles obte-
nues dans l'état de la figure 6, c'est-à-dire immédiatement après la formation de la pellicule isolante. Ceci sera justifié plus loin. En tant que pellicule isolante 11, on a utilisé une pellicule de SiO2, qui a été formée en utilisant le procédé CVD de dépôt chimique en phase vapeur à une température élevée (par exemple 700 à 800 C) et sous une basse pression (par exemple 1,33.10-3 à 1,33.10-1 Pa), et la pellicule de SiO2 qui a été formée en utilisant le procédé de dépôt chimique normal en phase vapeur (à une température d'environ 400 C sous une
pression de 10,1 Pa).
Dans le tableau le symbole x indique que de nombreux écaillements sont apparus et le symbole O indique aucun écaillement. En réalité le nombre des microplaquettes, qui ont fait l'objet d'un écaillement pour une pastille,était
égal à zéro ou égal à un et était limité à la partie périphé-
rique de lapastille. Le symbole indique qu'un nombre plus ou moins important d'écaillements était apparu. Le rapport entre les microplaquettes, dans lesquelles les écaillements étaient apparus, et le nombre total des microplaquettes était égal à environ 2/17.
Comme cela ressort de la description précé-
dente, de nombreux écaillements sont apparus lorsque la pelli-
cule isolante 11 possédait une épaisseur de zéro nanomètre,
c'est-à-dire lorsque cette pellicule n'existait pas. Le phéno-
mène d'écaillement ou de pelage peut être empêché d'une maniè-
re essentiellement complète lorsque la pellicule isolante 11
possède une épaisseur égale ou supérieure à 150 nanomètres.
Tableau 2
Phases opératoires Epaisseur 0 nm 350 nm Formation de la pellicule de PSG 42 à 49 Mm 50 à 52 Nm Ecoulement du verre 16 Nm 28 à 30 Nm L'intensité de la contrainte provoquant ces écaillements est indiquée dans le tableau 2. Ce tableau indique la contrainte, qui est produite dans la pastille dans l'état obtenu après la phase opératoire de fabrication tabulée, sous la forme du voilement ou gauchissement b de la pastille (en
microns im). La pellicule isolante 11 est dans ce cas la pelli-
cule de SiO2 qui a été formée au moyen du procédé de dépôt chi-
mique CVD à haute température et à basse pression.
En l'absence de la pellicule isolante 11g la réduction (ou modification) du voilement de la pastille sous l'effet de l'écoulement du verre possède une valeur s'étageant de 49 et 42 im jusqu'à 16 Nm. Dans le cas de la présence de la pellicule isolante 11 d'une épaisseur de 350 nm, la réduction (ou modification) du voilement de la pastille par suite de l'écoulement du verre possède une valeur s'étageant de 50 à 52
gm jusqu'à 28 à 30 Nm.
Conformément aux conclusions établies par les auteurs à la base de la présente invention, l'écaillement ne dépend pas du voilement même de la pastille, mais de la
* variation du voilement de la pastille lors de chaque phase opé-
ratoire. L'écaillement n'est pas provoqué sous l'effet d'une faible modification, mais d'une modification importante. La pellicule isolante 11 atténue la variation du voilement inter-
venant sous l'effet de l'écoulement du verre. En d'autres ter-
mes, la pellicule isolante 11 atténue la variation de la con-
trainte. En outre, grâce à la présence de la pellicule isolan- te 11, la force exercée par l'écoulement du verre lorsque la contrainte
varie, n'est pas appliquée à l'interface présente entre la couche de silicium polycristallin 9A et la couche de
silicium 9B.
Eventuellement, le voilement utilisé de la pastille est une moyenne des voilements ou gauchissements au
niveau des points A à F, obtenue selon le procédé connu illus-
tré sur la figure 10. Il a également été établi que le voile-
ment de la pastille varie lors de chaque phase opératoire après la formation de l'électrode de grille 9 et avant la formation de la pellicule isolante 11. On peut également imaginer que les variations du voilement de la pastille dans les différentes phases opératoires ont un rapport avec l'écaillement. Cependant il est également établi que l'écaillement apparait en réalité uniquement lors de l'écoulement du verre et peut être empêché grâce à la présente invention. Conformément au tableau 1, le pourcentage d'apparitions des écaillements est différent en fonction du procédé de formation de la pellicule, lorsque la
pellicule isolante 1il possède une épaisseur de 100 nanomètres.
A ce sujet, les études faites par les auteurs de la présente
invention révèlent les faits indiqués ci-après.
Dans le cas o l'on utilise la pellicule de SiO2 en tant que pellicule isolante 11, le phosphore diffuse dans la pellicule à partir de lapellicule de PSG 12. La vitesse de diffusion du phosphore diffère pour la pellicule de SiO2 formée selon le procédé CVD à haute température et à basse
pression et pour la pellicule de SiO2 formée au moyen du procé-
dé CVD normal et que cette vitesse de diffusion est inférieure
pour la première pellicule. Ceci est dû au fait que les pelli-
cules possèdent des densités différentes. La pellicule de SiO2, dans laquelle le phosphore diffuse, possède la même propriété que la pellicule de PSG. Etant donné que la pellicule isolante
possède une épaisseur aussi faible que 100 nanomètres, la pel-
licule de SiO2 pure ne contenant pas de phosphore n'est pas
présente pour l'essentiel et la concentration en phosphore au-
dessus de cette pellicule (c'est-à-dire sur le côté de la pellicule de PSG 12) est extrêmement élevée et possède une valeur proche de celle de la pellicule de PSG 12. En outre on a trouvé que la partie supérieure de la pellicule isolante dans
laquelle il existe une concentration prédéterminée ou supérieu-
re de phosphore diffusé, est tenue de subir un reflux en même
temps qu'intervient l'écoulement du verre. Ace sujet, la con-
centration ou teneur du phosphore diffusé dépend de la concen-
tration en phosphore de la pellicule de PSG 12 et de la tempé-
rature et de la durée de l'écoulement du verre. On obtient un état fluide lorsque la concentration en phosphore est à 4 %
en moles ou plus.
En outre, les résultats des études basées sur les faits indiqués cidessus ont abouti à la découverte du
fait qu'aucun écaillement n'intervient si la partie de la pel-
licule isolante 11, qui n'est pas soumise à un reflux alors que se produit l'écoulement du verre, possède une épaisseur
prédéterminée ou plus. Cette épaisseur peut être égale à envi-
ron 60 nm. Afin que l'on soit certain d'avoir une épaisseur d'environ 60 nm au niveau de la partie non soumise au reflux, il est nécessaire que la pellicule de SiO2 déposée selon le procédé CVD à haute température et à basse pression ait une épaisseur égale à 100 nanomètres et que la pellicule de SiO2
fabriquée selon le procédé CVD normal soit plutôt plus épaisse.
Il en résulte que, dans le cas o la pelli-
cule isolante 11 est constituée par une pellicule de nitrure de silicium telle qu'elle se prête peu à être dopée avec du phosphore pour obtenir l'effet d'écoulement du verre dans la pellicule de verre au phosphosilicate, la contrainte inutile
contribuant à réaliser l'écaillement de la pellicule de sili-
ciure 9B peut être suffisamment réduite si la pellicule isolan-
te 11 possède une épaisseur d'environ 60 nanomètres ou plus, lors de sa formation. Dans le cas o la pellicule isolante 11 est constituée par une pellicule de bioxyde de silicium qui est apte à être dopée par l'impureté en vue d'obtenir l'effet d'écoulement du verre, la partie devant être présente pour réduire la contrainte inutile doit posséder une épaisseur d'environ 60 nanomètres, en incluant la partie qui doit être
fortement dopée avec du phosphore, jusqu'à ce qu'elle reflue.
A cet effet, il faut contrôler l'épaisseur de la pellicule isolante 11 lors de sa phase opératoire de formation pendant le procédé de fabrication. Dans le cas o la pellicule isolante 11 est une pellicule de nitrure de silicium, son épaisseur peut être égale à environ 60 nanomètres lors de sa formation. Cette valeur varie plus ou moins en fonction du
procédé de formation de la pellicule, comme on peut le suppo-
ser d'après le tableau I. La description qui précède peut se
rapporter au cas de la pellicule de bioxyde de silicium. Dans le cas de la pellicule de PSG possédant une concentration en
phosphore d'environ 1 % en moles, il faut donner à la pelli-
cule une épaisseur plus importante que dans le cas de la pelli-
cule de bioxyde de silicium. Par conséquent on peut empêcher
l'écaillement. En d'autres termes la variation de la contrain-
te, qui a été indiquée en référence au tableau 2, peut être réduite.
A ce sujet, il existe une valeur souhaita-
ble pour l'épaisseur totale des pellicules isolantes 11 et 12,
c'est-à-dire pour l'épaisseur de la pellicule isolante entre-
couches. Afin que l'impureté inutile puisse être introduite dans la pellicule isolante 8 du transitor MISFET de manière à modifier ses caractéristiques électriques, il est souhaitable que l'épaisseur soit plus importante afin que l'isolation électrique entre les couches conductrices soit garantie de
façon suffisante par la pellicule de verre au phosphosilicate.
Au contraire, du point de vue de la faisabilité lors du perça-
ge du trou de contact pour le raccordement de la ligne de ten-
sion de bits, il est souhaitable que l'épaisseur totale soit
plus faible.Dans le cas o la pellicule isolante 11 estla pel-
licule de SiO2, il faut prendre en considération la différence
de vitessesd'attaque chimiquesà partir de la pellicule de PSG.
En outre, pour réaliser un aplatissement de la pellicule de
PSG au moyen de l'écoulement du verre, il faudrait que la pel-
licule de PSG possède une épaisseur égale ou supérieure à une épaisseur prédéterminée. Compte tenu des points de vue indiqués ci-dessus, il est souhaitable que la pellicule isolante 11 soit
de 400 nanomètres ou moins. Cette valeur est préférable en par-
ticulier dans le cas de la pellicule de SiO2.
En tenant compte de la dispersion des condi-
tions de fabrication, on peut par ailleurs déterminer l'épais-
seur de la pellicule isolante 11, en la perçant. Dans le cas de la pellicule de SiO2, le plus avantageux est que l'épaisseur de la pellicule pendant la formation soit comprise entre 150 et
350 nm.
On va expliciter ci-après un procédé spécifi-
que de fabrication.
Les figures 2A, 3A, 4A, 5, 6 et 7 sont des
vues en plan et des coupes des parties essentielles de la mémoi-
re DRAM montrant une cellule de mémoire au cours des différentes
phases opératoires de fabrication permettant d'expliquer la for-
me de réalisation de la présente invention. La figure 2B est une coupe prise suivant la ligne II-II de la figure 2A. La figure 3B est une coupe prise suivant la ligne III-III de la figure 3A. La figure 4B est une coupe prise suivant la ligne IV-IV de la figure 4A. La figure 7B est une coupe prise suivant
la ligne VII-VII de la figure 7A.
Tout d'abord on prépare un substrat semi-
conducteur de type p- 1 en monocristal de silicium. En outre, comme cela est représenté sur les figures 2A et 2B, on forme une pellicule d'isolant de champ 3 sur la surface principale du substrat semiconducteur 1 entre les régions, sur lesquelles
doit être formé l'élément semiconducteur, et on forme simulta-
nément une région 4 formant dispositif d'arrêt de canal de ty- pe p. sur la surface principale du substrat semiconducteur
1 au-dessous de la pellicule d'isolant de champ 3. Sur la sur-
face du substrat 1 autre que la région sur laquelle est formée
la pellicule d'isolant de champ 3, on forme une pellicule iso-
lante 2 qui est préparée au moyen de la technique d'oxydation
thermique de la surface, par exemple sous la forme d'une pelli-
cule de SiO2 possédant une épaisseur de 30 à 50 nm. La pellicu-
le d'isolant de champ 3 peut être constituée par une pellicule
de bioxyde de silicium grâce à la technique d'oxydation thermi-
que sélective du substrat bien connu 1, de manière qu'elle pos-
sède par exemple une épaisseur d'environ 1 gm.
Après la phase opératoire illustrée sur les figures 2A et 2B, on recouvre la pellicule isolante 2 et la pellicule d'isolant de champ 3, sur toutes leurs surfaces, par une pellicule isolante 5. Cette pellicule isolante 5 peut être constituée par une pellicule de nitrure de silicium formée selon la technique de dépôt chimique en phase vapeur CVD, de manière qu'elle possède par exemple une épaisseur comprise entre 10 et 20 nm. Sur la pellicule isolante 5 constituée par la pellicule de nitrure de silicium, bien que ceci ne soit pas représenté, on forme une pellicule de bioxyde de silicium qui possède une épaisseur comprise entre 3 et 5 nm, par exemple de manière à réduire la contrainte qui est provoquée par la
différence des coefficients de dilatation thermique entre la-
dite pellicule isolante 5 et une plaque conductrice devant être formée lors d'une phase opératoire ultérieure. Après cela, on forme de façon sélective la plaque conductrice 6 sur
la pellicule isolante 5, à un endroit autre que la région.
dans laquelle doit être formé le transistor MISFET agissant en tant qu'élément de commutation de la cellule de mémoire. Cette plaque conductrice 6 peut être constituée par une pellicule de silicium polycristallin,qui est préparéeselon la technique de dépôt chimique en phase vapeur CVD de manière à posséder par exemple une épaisseur comprise entre 300 et 500 nm et dont la résistance est réduite par suite de l'introduction de phospho- re. En outre la pellicule isolante 5 mise à nu est utilisée en tant que masque pour accéder thermiquement la couche d'oxyde
polycristallin ou la plaque conductrice 6, de manière à for-
mer de façon sélective une pellicule isolante 7 (par exemple en SiO2) recouvrant la plaque conductrice 6, comme cela est représenté sur les figures 3A et 3B. Par ailleurs la pellicule
isolante devant être formée entre les différentes couches con-
ductrices, c'est-à-dire la pellicule isolante 7, n'est pas représentée sur les figures 3A et 4A afin de rendre plus claire la configuration de la plaque conductrice 6 et de faciliter sa représentation.
Après la mise en oeuvre de la phase opéra-
toire illustrée sur les figures 3A et 3B, on élimine de façon sélective les pellicules isolantes 5 et 2 dans les régions,
dans lesquelles doit être formé le transitor MISFET, de maniè-
re à mettre à nu le substrat semiconducteur 1. Puis on forme une pellicule isolante 8 sur la surface principale à nu du substrat semiconducteur 1. La pellicule isolante 8 peut être constituée par une pellicule de bioxyde de silicium obtenue par oxydation thermique de la surface du substrat et peut posséder une épaisseur comprise entre 50 et 60nm de sorte que
l'on peut réaliser la pellicule d'isolant de grille du tran-
sistor MISFET. En outre, en vue de former la ligne de trans-
mission de mots et l'électrode de grille du transistor MISFET, on recouvre la pellicule isolante 7 et la pellicule isolante 8
sur toutes leurs surfaces par une couche de silicium polycris-
tallin 9A, que l'on recouvre sur toute sa surface par une couche de siliciure 9B. La couche de silicium polycristallin
9A peut être préparée au moyen de la technique du dépôt chimi-
que en phase vapeur CVD, de manière que par exemple sa résis-
tance soit réduite par l'introduction de phosphore et de ma-
nière qu'elle possède une épaisseur comprise entre environ et 300 nm. D'autre part, la couche de siliciure 9B peut être constituée par une pellicule de siliciure de molybdène grâce à la technique de pulvérisation de manière à posséder une épaisseur comprise entre 250 et 350 nm. Apres cela, on structure de façon sélective la couche de siliciure 9B et la couche de silicium polycristallin 9A de manière à former la
couche conductrice 9 afin de réaliser une ligne de transmis-
sion de mots (WL) et une électrode de grille (G) du transis-
tor MISFET, comme représenté sur les figures 4A et 4B, puis on
soumet ces couches 9A et 9B à un traitement thermique à envi-
ron 1000 C dans l'atmosphère d'un gaz inerte tel que de l'argon.
A ce sujet, il est possible d'effectuer ce traitement thermi-
que avant la phase opératoire de structuration servant à for-
mer la couche conductrice 9.
Après la phase opératoire illustrée sur les figures 4A et 4B, comme représenté sur la figure 5, on forme
une région semiconductrice de type n+ 10 dans la surface prin-
cipale du substrat semiconducteur 1 à travers la pellicule iso-
lante 8 des deux côtés de la couche conductrice 9 (G) dans la région dans laquelle le transistor MISFET doit être formé. On forme cette région semiconductrice 10 en utilisant un masque servant à doper la couche conductrice 9 (G) et la pellicule isolante (7) avec une impureté et on peut former cette région semiconductrice d'une manière autoalignée en utilisant par exemple la technique d'implantation ionique. Dans ce cas on utilise une énergie à un niveau d'environ 70 à 90 keV pour
introduire l'impureté d'ions d'arsenic (As) en une concentra-
tion d'environ 1.1015 à 1.1017 atomes/cm2.
Après la phase opératoire illustrée sur la figure 5, on forme une pellicule isolante 11 recouvrant la couche conductrice 9, comme représenté sur la figure 6, de manière à réduire la contrainte inutile qui est à la base de l'effet d'écaillement de la couche de silicium 9B sous l'effet
de l'écoulement du verre de la pellicule de verre au phospho-
silicate formée lors de la phase opératoire ultérieure. Cette pellicule isolante 11 peut être constituée par une pellicule de bioxyde de silicium qui est préparée selon le procédé de dépôt chimique en phase vapeur CVD à une température élevée
d'environ 700 à 800 C et à une pression comprise entre 1,33.
-3 et 1,33.10-1 Pa, inférieure à la pression atmosphérique.
Par ailleurs, conformément au raisonnement ci-dessus, la pellicule isolante 11 doit avoir une épaisseur
égale ou supérieure à 100 nm. Dans la présente forme de réali-
sation, il est souhaitable que l'épaisseur de la pellicule iso-
lante 11 soit comprise entre environ 100 et 400 nm et puisse
être comprise de préférence entre 150 et 350 nm.
Après la mise en oeuvre de la phase opéra-
toire illustrée sur la figure 6, on forme une pellicule isolan-
te 12 de verre au phosphosilicate. Cette pellicule isolante
peut posséder une concentration en impuretés de phosphore d'en-
viron 10 % en moles par exemple et une épaisseur comprise entre environ 600 et 900 nm de manière à garantir l'écoulement du verre. En outre on élimine de façon sélective les pellicules isolantes 8, 11 et 12 qui sont situées au-dessous de la région semiconductrice prédéterminée 10 et qui doivent être raccordées à la ligne de transmission de bits devant être formée lors d'une phase opératoire ultérieure, de manière à former un trou de contact 13. Après cela, afin d'améliorer le recouvrement
fourni par la couche conductrice formée sur la pellicule iso-
lante 12, on réaliser un écoulement du verre pendant 30 minutes à une température d'environ 1000 C de manière à aplatir les ondulations de la surface supérieure de la pellicule isolante
12 de manière à favoriser l'aplatissement. En outre, comme-
cela est représenté sur les figures 7A et 7B, on forme de façon sélective une ligne de transmission de bits 14 de telle manière
qu'elle soit électriquement raccordée à la région semiconduc-
trice 10 par l'intermédiaire du trou de contact 13 et qu'elle
s'étende suivant la direction des lignes sur la pellicule iso-
lante 12. La ligne de transmission de bits 14 peut être cons-
tituée par une pellicule en aluminium de manière à posséder
par exemple une épaisseur comprise entre environ 0,8 et 1 gm.
Par ailleurs la région semiconductrice 10 est réalisée par diffusion lors de l'introduction de l'impureté et lors de
différentes phases opératoires ultérieures de traitement ther-
mique de manière qu'elle possède une profondeur prédéterminée (xj). En outre on dope la région semiconductrice 6 raccordée à
la ligne de transmission de lignes 14, avec l'impureté de phos-
phore par l'intermédiaire du trou de contact 13 pendant l'écou-
lement du verre de telle sorte qu'elle est rendue partiellement
plus profonde que les autres parties.
Au cours des différentes phases opératoires
de traitement thermique après la formation, on introduit l'im-
pureté utilisée pour réaliser l'écoulement du verre, à laquel-
le est soumise la pellicule isolante 12, dans la partie supé-
rieure de la pellicule isolante 11. Etant donné que l'on consi-
dère qu'il est vraisemblable que l'écoulement du verre se pro-
duise au niveau de la partie dopée, il en résulte qu'on se trouve en présence d'une partie servant à empêcher l'écaillement de la pellicule de siliciure 9B. D'une manière plus spécifique,
lors de la réalisation complète de la mémoire DRAM, la pellicu-
le isolante 11 servant à réduire la contrainte inutile qui est
la cause de l'écaillement de la pellicule de siliciure 9B, ré-
sultant de l'écoulement du verre que subit la pellicule isolan-
te 12, peut posséder une épaisseur égale ou supérieure à envi-
ron 60 nm. Apres cela, on forme une pellicule protectrice sur
l'ensemble de la surface.
Dans la présente forme de réalisation, la
contrainte inutile de la pellicule isolante 12 provoquant l'é-
caillement de la couche de siliciure 9B sous l'action de l'écou-
lement du verre est réduite par la pellicule isolante 11. En dépit de cela, une pellicule isolante 12A constituée par du verre au phosphosilicate peut recevoir à la fois la fonction consistant à provoquer l'écoulement du verre et la fonction
consistant à réduire la contrainte inutile.
La figure 8 est un graphique montrant la distribution de la teneur ou concentration en impureté formée par du phosphore dans la pellicule isolante 12A constituée par du verre au phosphosilicate, et permettant d'expliquer la
forme de réalisation de la présente invention.
Sur la figure 8, l'axe des abscisses indique l'épaisseur ( x 102 nm) de la pellicule isolante (G) 12 à
partir de la limite entre la couche conductrice 9 et la pelli-
cule isolante 12A, tandis que sur l'axe des ordonnées on a ap-
porté la concentration en pourcentage en moles de l'impureté
formée sur le phosphore. Dans ce cas l'épaisseur de la pelli-
cule isolante 12A peut être comprise par exemple entre 800 et
1200 nm.
Comme cela ressort de la même figure, la partie de la pellicule isolante 12A, qui recouvre et qui est contiguë à la couche conductrice 9, c'est-àdire la partie
possédant une épaisseur égale ou inférieure à une valeur com-
prise entre 100 et 200 nm possède une concentration remarqua-
blement faible en impureté formée par du phosphore. La con-
centration en impureté formée par du phosphore, qui est né-
cessaire pour la pellicule isolante 12A, pour réaliser l'effet
d'écoulement de verre est égale ou supérieure à 4 % en moles.
C'est pourquoi la concentration en impuretés formée de phos-
phore, que contient la pellicule 12A qui recouvre et est conti-
gUe à la couche conductrice 9, peut être inférieure à celle des autres parties et posséder une valeur égale par exemple
à environ 4 % en moles. Il en résulte que la contrainte inu-
tile de la pellicule isolante 12A, qui est provoquée par l'é-
coulement du verre et provoque l'écaillement de la couche de silicium 9B, peut être réduite par la pellicule isolante 12A
au voisinage de la couche conductrice 9.
Conformément au procédé spécifique de for-
mation, on forme la pellicule isolante 12A en réalisant la pellicule de verre au phosphosilicate au moyen de la technique
de dépôt chimique en phase vapeur CVD de manière à recou-
vrir la couche conductrice 9 et en introduisant l'impureté
formée de phosphore dans la pellicule de verre au phospho-
silicate à partir de sa surface, jusqu'à une profondeur prédéterminée de manière à obtenir l'effet d'écoulement du verre. Cette formation ne conduit pas à un accroissement
notable du nombre des phases opératoires du procédé de fa-
brication étant donné qu'elle peut être mise en oeuvre dans
un four.
La description, que l'on vient de faire,
concerne principalement la cellule de mémoire qui constitue le réseau à cellules de mémoire de la mémoire RAM. On va décrire ci-après un transistor CMIS (abréviation de l'anglais
- Complementary MISFET, c'est-à-dire transistor MISFET com-
plémentaire) constituant le circuit périphérique de la mé-
moire RAM.
La figure 9 est une vue en coupe montrant la par-
tie essentielle du circuit périphérique de la mémoire RAM et permettant d'expliquer une réalisation concrète d'une
forme de réalisation de la présente invention.
Sur la figure 9 la référence 1A désigne une ré-
gion de puits de type n (puits N-) qui est formée dans une surface principale prédéterminée du substrat semiconducteur 1
de manière à former un transistor MISFET à canal p. La ré-
férence 4A désigne une région formant dispositif d'arrêt de canal n et formée au-dessous de la pellicule d'isolant de champ 3 dans la région de puits 1A. La référence 8A désigne
une pellicule isolante qui est formée sur la surface princi-
pale de la région de puits 1A dans la région, dans laquelle
doit être formé un élément semiconducteur tel que le transis-
tor MISFET à canal p, et qui est utilisé pour réaliser la pellicule d'isolant de grille du transistor MISFET à canal p. La référence 1OA désigne une région semiconductrice de +
type p qui est formée dans la surface principale de la ré-
gion de puits 1A, à travers la pellicule isolante 8A, des deux c6tés de la couche conductrice 9 dans la région dans laquelle doit être formée le transistor MISFET à canal p
et qui est utilisée pour réaliser ce transistor MISFET.
Ce transistor MISFET à canalg Qp est constitué essentiel-
lement par l'électrode de grille (G), par la couche conductri-
ce 9, par la pellicule isolante 8A et par un couple de ré-
gions semiconductrices 10A formées au niveau des deux par-
ties latérales de l'électrode de grille (G) dans la surfa-
ce principale de la région de puits A. Tout comme dans la forme de réalisation précédente, on réalise la pellicule
isolante 11 de manière qu'elle recouvre la couche conductri-
ce 9 et qu'elle réduise la contrainte inutile de la pelli-
cule isolante 12 du verre au phopiosilicate, tendant à pro-
voquer l'éclatement de la couche de silicium 9V sous l'ac-
tion de l'écoulement du verre. En outre on forme la pelli-
cule isolante 11 de manière qu'elle recouvre les régions semiconductrices 10 et 10A, en même temps que la couche
conductrice. La pellicule isolante agit de manière à empê-
cher l'impureté de phosphore, qui est introduite dans la pel-
licule isolante 12 de manière à provoquer l'écoulement de
* verre, d'être introduite inutilement dans les régions semi-
conductrices 10 et 1OA à travers les pellicules isolantes 8 et 8A, étant donné que les pellicules isolantes 8 et 8A du transistor MISFET Qn' Q sont remarquablement minces et possèdent par exemple une épaisseur comprise entre environ et 60 nm. En d'autres termes la pellicule isolante 11 empêche un écaillement de la pellicule de silicium 9B et
empêche à cet instant l'introduction de l'impureté de phos-
phore inutile, ce qui a pour effet que les caractéristiques
électriques du transistor MISFET Qn et Qp ne sont pas per-
turbées. La pellicule isolante 11 est remarquablement effi-
cace en particulier dans le transistor CMIS étant donné que la partie du transistor MISFET Qp située au voisinage de
la région semiconductrice 10A possède une concentration d'im-
pureté réduite, de manière à présenter une résistance accrue, si bien que la durée de fonctionnement est susceptible
d'être réduite. La référence 13A désigne un trou de con-
tact qui est formé par l'élimination sélective des pel-
licules isolantes 8,11 et 12 de la région semiconductrice prédéterminée 10 du transistor MISFET Qn et qui est utili-
sée pour raccorder électriquement la région semiconductri-
ce 10 et un fil décrit ultérieurement. La référence 13B désigne un trou de contact qui est formé par élimination
sélective des pellicules isolantes 8A, 11 et 12 de la par-
tie située au-dessus de la région semiconductrice prédéter-
minée 1OA du transistor MISFET Qp et qui est utilisée pour raccorder électriquement cette région semiconductrice 10A et un fil décrit ultérieurement. La référence 14A désigne un fil, qui est formé sur la pellicule isolante 12 de telle sorte qu'il peut être raccordé électriquement à la région semiconductrice 10 par l'intermédiaire du trou de contact 13A. La référence 14B désigne un fil qui est formé sur la
pellicule isolante 12 de telle manière qu'il peut être rac-
cordé électriquement à la région semiconductrice 1OA par l'in-
termédiaire du trou de contact 13B.
On peut obtenir les effets indiqués ci-après, con-
formément à la présente invention.
La seconde pellicule isolante, qui possède l'é-
paisseur prédéterminée, est formée entre la couche conductrice et la première pellicule isolante de manière à recouvrir au moins la couche conductrice. La contrainte inutile (ou la
variation de la contrainte) exercée dans la première pelli-
cule isolante par suite de l'effet d'écoulement du verre
provoquant la couche de siliciure est réduite par la secon-
de pellicule isolante. Il en résulte qu'il est possible de réaliser un dispositif à circuits intégrés à semiconducteurs hautement fiable, dans laquelle la couche de silicium ne
présente aucun inconvénient. La seconde pellicule isolante, qui possède l'é-
paisseur prédéterminée et une concentration d'une impureté
formée de phosphore qui est située à un niveau ne per-
mettant pas l'apparition de l'écoulement du verre, est for-
mée au voisinage de la première pellicule isolante recou-
vrant au moins la couche conductrice. La contrainte inuti-
le (ou la variation de la contrainte), qui est exercée par la première pellicule isolante par l'écoulement de verre provoquant l'écaillement de la pellicule de siliciure, est
réduite par la seconde pellicule isolante. Ladite contrain-
te inutile n'exerce aucune influence sur la couche conduc-
trice. Il en résulte qu'il est possible de réaliser un dis-
positif à circuits intégrés à semiconducteurs hautement fia-
ble, dont la couche de siliciure est exempte de tout écail-
lement.
Comme couche conductrice de la ligne de trans-
mission de mots ou analogue, on peut utiliser la couche con-
ductrice qui est constituée par la couche de silicium poly-
cristallin et soit par la couche de métal réfractaire possé-
dant une résistance inférieure, soit par la couche de sili-
ciure. Il en résulte que la résistance de câblage de la cou-
che conductrice, qui ne peut aps être constituée par de l'a-
luminium ou par ces alliages, peut être réduite de manière à fournir un dispositif à circuits intégrés à semiconducteurs
présentant une vitesse de fonctionnement accrue.
La seconde pellicule isolante, qui possède l'é-
paisseur prédéterminée et qui recouvre l'électrode de grille et la région semiconductrice, est formée entre l'électrode de grille (c'est-à-dire la couche conductrice) et la région semiconductrice, par exemple la région de source de drain et
la première pellicule isolante. La contrainte inutile provo-
quant l'écaillement de la couche de siliciure de la première pellicule isolante sous l'effet de l'écoulement du verre est réduite par la seconde pellicule isolante de sorte que cet effet ne peut pas affecter l'électrode de grille et que par
conséquent l'impureté de phosphore introduite dans la pre-
mière pellicule isolante pour réaliser l'écoulement du verre ne peut pas être introduite de façon inutile dans la région
semiconductrice. Il en résulte qu'il est possible de réa-
liser un dispositif à circuits intégrés à semiconducteurs hautement fiable, dans lequel tout écaillement de la couche de siliciure peut être empêché et dans laquelle les carac- téristiques électriques du transistor MISFET peuvent être stabilisées.
La présente invention a été décrite de façon spé-
cifique dans ce qui précède en référence à certaines formes de réalisation. Naturellement la présente invention n'est
en aucune manière limitée aux formes de réalisation précé-
dentes et peut naturellement faire l'objet de modifications
de différentes manières. Les formes de réalisations précé-
dentes concernent le cas o la présente invention est appli-
quée par exemple à la mémoire RAM. Cependant la présente in-
vention peut être appliquée à un dispositif à circuits in-
tégrés à semiconducteurs, tel qu'une mémoire SRAM ou une mé-
moire ROM de masques, qui est constituée par une couche con-
ductrice possédant une couche de silicium polycristallin et
soit une couche de métal réfractaire, soit une couche de si-
liciure du métal réfractaire, et une pellicule isolante re-
couvrant la couche conductrice et constituée par du verre au phosphosilicate de manière à obtenir un aplatissement des ondulations.
La description, qui a été faite jusqu'alors con-
cerne principalement le cas o la présente invention est ap-
pliquée au dispositif à circuits intégrés à semiconducteurs faisant partie du domaine d'application de l'invention, mais cette dernière ne se trouve en aucune manière limitée. Par
exemple la présente invention peut être appliquée à la tech-
nique de câblage d'un substrat à couches multiples.
Claims (15)
1. Procédé de fabrication d'un dispositif à circuits intégrés à semiconducteurs, caractérisé en ce qu'il comprend: a) la phase opératoire consistant à former, sur un substrat semiconducteur (1), une couche conductrice (9) qui comporte une couche de silicium polycristallin (9A) et une couche (9B)
formée sur ladite couche de silicium polycristallin et conte-
nant un métal réfractaire possédant un point de fusion élevé;
b) la phase opératoire consistant à former une première pel-
licule isolante (11) recouvrant laditecouche conductrice (9)
et possédant une épaisseur telle qu'elle provoque une réduc-
tion de la force d'écaillement de ladite couche (9B) contenant le métal réfractaire possédant un point de fusion élevé, à partir de ladite couche de silicium polycristallin (9A); et
c) la phase opératoire consistant à former une seconde pelli-
cule isolante (12) constituée par du verre au phosphosilicate sur ladite première pellicule isolante (11), ce verre au phosphosilicate étant chauffé de manière à s'écouler après
qu'il a été déposé.
2. Procédé selon la revendication 1, carac-
térisé en ce que laditepremière pellicule isolante (11) possè-
de une épaisseur égale ou supérieure à 60 nm.
3. Procédé selon la revendication 1,carac-
térisé en ce que ladite premièrepellicule isolante (11) pos-
sède une épaisseur comprise entre 60 nm et 400 nm.
4. Procédé selon la revendication 3, carac-
térisé en ce que ladite premièrepellicule isolante (11) pos-
sède une épaisseur comprise entre 150 nm et 350 nm.
5. Procédé selon la revendication 1, carac-
térisé en ce que ledit métal réfractaire à point de fusion
élevé est du molybdène.
6. Procédé selon la revendication 1, carac-
térisé en ce que ladite première pellicule isolante (11) est une pellicule de bioxyde de silicium possédant une épaisseur
égale ou supérieure à 100 nim.
7. Procédé selon la revendication 1, carac-
térisé en ce que ladite première pellicule isolante (11) est une pellicule de nitrure de silicium possédant une épaisseur égale ou supérieure à 60 nm.
8. Procédé selon la revendication 1, carac-
térisé en ce que ladite première pellicule isolante (11) est
une pellicule de verre au phosphosilicate possédant une épais-
seur comprise entre 100 nm et 200 nm et contenant une concen-
tration de phosphore égale ou inférieure à 4 % en moles.
9. Procédé selon la revendication 1, carac-
térisé en ce que ledit métal réfractaire à point de fusion
élevé est du molybdène.
10. Procédé selon la revendication 1, carac-
térisé en ce que ladite couche (9B) contenant du métal réfrac-
taire à point de fusion élevé est une couche de siliciure d'un composé du métal réfractaire avec du silicium, et que
ladite première pellicule isolante (11) est formée par dépôt.
11. Procédé selon la revendication 10, ca-
ractérisé en ce que ledit métal réfractaire à point de fusion
élevé est du molybdène.
12. Procédé selon la revendication 10, ca-
ractérisé en ce que ledit dépôt est un dépôt chimique en phase vapeur (CVD) effectué à une température élevée et sous
une faible pression.
13. Procédé de fabrication d'un dispositif à circuits intégrés à semiconducteurs,caractérisé en ce qu'il comprend: a) la phase opératoire consistant à former, sur un substrat semiconducteur (1), une couche conductrice (9) qui comprend une couche de silicium polycristallin (9A) et une couche (9B)
formée sur ladite couche de silicium polycristallin et conte-
nant un métal réfractaire à point de fusion élevé; et
b) la phase opératoire consistant à former une pellicule iso-
lante (12) constituée par du verre au phosphosilicate sur ladite couche conductrice (9B), ce verre au phosphosilicage étant chauffé de manière à s'écouler après qu'il a été déposé, tandis que ladite pellicule isolante (12) est constituée par une première pellicule possédant une concentration élevée en phosphore telle qu'elle s'écoule lors de la phase opératoire
de chauffage, et par une seconde pellicule possédant une fai-
ble concentration de phosphoret telle qu'elle ne s'écoule pas ladite première pellicule étant située sur ladite seconde pellicule.
14. Procédé selon la revendication 13, ca-
ractérisé en ce que ladite seconde pellicule (12) possède une concentration en phosphore égale ou supérieure à 4 % en moles
et une épaisseur comprise entre 100 nm et 200 nm.
15. Procédé de fabrication d'un dispositif
à circuits intégrés à semiconducteurs,comportant un transis-
tor MISFET (Qm), incluant: a) la phase opératoire consistant à former, sur un substrat semiconducteur (1) possédant un premier type de conductivité,
une électrode de grille (G) qui est constituée par une cou-
che de silicium polycristallin (9A) et par une couche (2B)
formée sur ladite couche de silicium polycristallin et conte-
nant un métal réfractaire à point de fusion élevé;
b) la phase opératoire consistant à former des régions semi-
conductrices (6) possédant le second type de conductivité de manière à former des régions de source ou de drain dans ledit substrat semiconducteur (1) des deux côtés de ladite électrode de grille (G);
c) la phase opératoire consistant à former une première pel-
licule isolante (11) recouvrant ladite électrode de grille (G) et lesdites régions semiconductrices (10) et possédant
une épaisseur lui permettant d'affaiblir la force d'écaille-
ment de ladite couche contenant le métal réfractaire à point
de fusion élevé à partir de ladite couche de silicium poly-
cristallin; et
d) la phase opératoire consistant à former une seconde pel-
licule (12) constituée par du verre au phosphosilicate sur
ladite première pellicule isolante (11), ce verre au phospho-
silicate étant chauffé de manière à s'écouler après qu'il a été déposé, tandis que la première pellicule isolante (11) possède une épaisseur apte à-empêcher le phosphore situé dans ledit verre au phosphosilicate de pénétrer par diffusion dans lesdites régions semiconductrices (10), lors de ladite phase
opératoire de chauffage.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58216319A JPS60109250A (ja) | 1983-11-18 | 1983-11-18 | 半導体集積回路装置 |
| JP58216320A JPS60109251A (ja) | 1983-11-18 | 1983-11-18 | 半導体集積回路装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2555364A1 true FR2555364A1 (fr) | 1985-05-24 |
| FR2555364B1 FR2555364B1 (fr) | 1990-02-02 |
Family
ID=26521363
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR848414909A Expired - Lifetime FR2555364B1 (fr) | 1983-11-18 | 1984-09-28 | Procede de fabrication de connexions d'un dispositif a circuits integres a semi-conducteurs comportant en particulier un mitset |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US4782037A (fr) |
| KR (1) | KR930004984B1 (fr) |
| DE (1) | DE3442037A1 (fr) |
| FR (1) | FR2555364B1 (fr) |
| GB (1) | GB2150349B (fr) |
| HK (1) | HK84188A (fr) |
| SG (1) | SG41888G (fr) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2501104A1 (fr) * | 1981-03-04 | 1982-09-10 | Gundle Holdings Pty Ltd | Procede et appareil pour souder des materiaux thermoplastiques |
Families Citing this family (32)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63128750A (ja) * | 1986-11-19 | 1988-06-01 | Toshiba Corp | 半導体装置 |
| US4935380A (en) * | 1987-08-04 | 1990-06-19 | Mitsubishi Denki Kabushiki Kaisha | Method for manufacturing semiconductor device |
| JPH01138734A (ja) * | 1987-11-25 | 1989-05-31 | Mitsubishi Electric Corp | 複導電体層を有する半導体装置およびその製造方法 |
| US5252504A (en) * | 1988-05-02 | 1993-10-12 | Micron Technology, Inc. | Reverse polysilicon CMOS fabrication |
| JPH0793354B2 (ja) * | 1988-11-28 | 1995-10-09 | 株式会社東芝 | 半導体装置の製造方法 |
| GB8907898D0 (en) * | 1989-04-07 | 1989-05-24 | Inmos Ltd | Semiconductor devices and fabrication thereof |
| JPH02291150A (ja) * | 1989-04-28 | 1990-11-30 | Hitachi Ltd | 半導体装置 |
| US4935376A (en) * | 1989-10-12 | 1990-06-19 | At&T Bell Laboratories | Making silicide gate level runners |
| US5026657A (en) * | 1990-03-12 | 1991-06-25 | Micron Technology, Inc. | Split-polysilicon CMOS DRAM process incorporating self-aligned silicidation of the cell plate, transistor gates, and N+ regions |
| US5030585A (en) * | 1990-03-22 | 1991-07-09 | Micron Technology, Inc. | Split-polysilicon CMOS DRAM process incorporating selective self-aligned silicidation of conductive regions and nitride blanket protection of N-channel regions during P-channel gate spacer formation |
| US4996167A (en) * | 1990-06-29 | 1991-02-26 | At&T Bell Laboratories | Method of making electrical contacts to gate structures in integrated circuits |
| US6008078A (en) | 1990-07-24 | 1999-12-28 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing a semiconductor device |
| JPH04282832A (ja) * | 1990-10-23 | 1992-10-07 | Samsung Electron Co Ltd | 半導体装置の平坦化方法および半導体装置 |
| KR960001611B1 (ko) | 1991-03-06 | 1996-02-02 | 가부시끼가이샤 한도다이 에네르기 겐뀨쇼 | 절연 게이트형 전계 효과 반도체 장치 및 그 제작방법 |
| US6849872B1 (en) * | 1991-08-26 | 2005-02-01 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor |
| US5323047A (en) * | 1992-01-31 | 1994-06-21 | Sgs-Thomson Microelectronics, Inc. | Structure formed by a method of patterning a submicron semiconductor layer |
| DE69318202T2 (de) * | 1992-02-20 | 1998-11-12 | Matsushita Electronics Corp | Festkörperbildaufnahme-Vorrichtung und Herstellungsverfahren |
| US6624450B1 (en) | 1992-03-27 | 2003-09-23 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for forming the same |
| JP3065829B2 (ja) * | 1992-12-25 | 2000-07-17 | 新日本製鐵株式会社 | 半導体装置 |
| US5719065A (en) | 1993-10-01 | 1998-02-17 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device with removable spacers |
| US6133620A (en) * | 1995-05-26 | 2000-10-17 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and process for fabricating the same |
| US6867432B1 (en) * | 1994-06-09 | 2005-03-15 | Semiconductor Energy Lab | Semiconductor device having SiOxNy gate insulating film |
| JP3337825B2 (ja) * | 1994-06-29 | 2002-10-28 | 三菱電機株式会社 | 内部配線を有する半導体装置およびその製造方法 |
| JP2755176B2 (ja) * | 1994-06-30 | 1998-05-20 | 日本電気株式会社 | 固体撮像素子 |
| KR0149256B1 (ko) * | 1995-08-25 | 1998-10-01 | 김주용 | 씨모스 트랜지스터 제조방법 |
| JP3565983B2 (ja) * | 1996-04-12 | 2004-09-15 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US5808353A (en) * | 1996-06-20 | 1998-09-15 | Harris Corporation | Radiation hardened dielectric for EEPROM |
| US7041548B1 (en) * | 1996-07-16 | 2006-05-09 | Micron Technology, Inc. | Methods of forming a gate stack that is void of silicon clusters within a metallic silicide film thereof |
| US7078342B1 (en) * | 1996-07-16 | 2006-07-18 | Micron Technology, Inc. | Method of forming a gate stack |
| JP3524326B2 (ja) * | 1997-05-07 | 2004-05-10 | キヤノン株式会社 | 微小短針の製造に用いる雌型基板と該雌型基板の製造方法、及び該雌型基板を用いた微小短針とプローブの製造方法 |
| KR100253311B1 (ko) * | 1997-09-02 | 2000-06-01 | 김영환 | 반도체 소자의 평탄화 방법 |
| US20020000626A1 (en) * | 1997-11-26 | 2002-01-03 | Advanced Micro Devices, Inc. | Improving field leakage by using a thin layer of nitride deposited by chemical vapor deposition |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3925572A (en) * | 1972-10-12 | 1975-12-09 | Ncr Co | Multilevel conductor structure and method |
| FR2506989A1 (fr) * | 1981-06-12 | 1982-12-03 | Hitachi Ltd | Dispositif de memoire a semi-conducteurs |
Family Cites Families (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3833919A (en) * | 1972-10-12 | 1974-09-03 | Ncr | Multilevel conductor structure and method |
| US4091406A (en) * | 1976-11-01 | 1978-05-23 | Rca Corporation | Combination glass/low temperature deposited Siw Nx Hy O.sub.z |
| US4097889A (en) * | 1976-11-01 | 1978-06-27 | Rca Corporation | Combination glass/low temperature deposited Siw Nx Hy O.sub.z |
| US4091407A (en) * | 1976-11-01 | 1978-05-23 | Rca Corporation | Combination glass/low temperature deposited Siw Nx Hy O.sub.z |
| US4180596A (en) * | 1977-06-30 | 1979-12-25 | International Business Machines Corporation | Method for providing a metal silicide layer on a substrate |
| US4273805A (en) * | 1978-06-19 | 1981-06-16 | Rca Corporation | Passivating composite for a semiconductor device comprising a silicon nitride (Si1 3N4) layer and phosphosilicate glass (PSG) layer |
| US4370798A (en) * | 1979-06-15 | 1983-02-01 | Texas Instruments Incorporated | Interlevel insulator for integrated circuit with implanted resistor element in second-level polycrystalline silicon |
| DE3131875A1 (de) * | 1980-08-18 | 1982-03-25 | Fairchild Camera and Instrument Corp., 94042 Mountain View, Calif. | "verfahren zum herstellen einer halbleiterstruktur und halbleiterstruktur" |
| US4392150A (en) * | 1980-10-27 | 1983-07-05 | National Semiconductor Corporation | MOS Integrated circuit having refractory metal or metal silicide interconnect layer |
| JPS5780739A (en) * | 1980-11-07 | 1982-05-20 | Hitachi Ltd | Semiconductor integrated circuit device and manufacture thereof |
| DE3045922A1 (de) * | 1980-12-05 | 1982-07-08 | Siemens AG, 1000 Berlin und 8000 München | Verfahren zum herstellen von strukturen von aus siliziden oder aus silizid-polysilizium bestehenden schichten durch reaktives sputteraetzen |
| JPS57113235A (en) * | 1980-12-29 | 1982-07-14 | Nec Corp | Semiconductor device |
| JPS57194567A (en) * | 1981-05-27 | 1982-11-30 | Hitachi Ltd | Semiconductor memory device |
| US4476482A (en) * | 1981-05-29 | 1984-10-09 | Texas Instruments Incorporated | Silicide contacts for CMOS devices |
| US4378628A (en) * | 1981-08-27 | 1983-04-05 | Bell Telephone Laboratories, Incorporated | Cobalt silicide metallization for semiconductor integrated circuits |
| DE3138960A1 (de) * | 1981-09-30 | 1983-04-14 | Siemens AG, 1000 Berlin und 8000 München | Verfahren zur erzeugung elektrisch leitender schichten |
| US4420344A (en) * | 1981-10-15 | 1983-12-13 | Texas Instruments Incorporated | CMOS Source/drain implant process without compensation of polysilicon doping |
| US4581815A (en) * | 1984-03-01 | 1986-04-15 | Advanced Micro Devices, Inc. | Integrated circuit structure having intermediate metal silicide layer and method of making same |
| US4640004A (en) * | 1984-04-13 | 1987-02-03 | Fairchild Camera & Instrument Corp. | Method and structure for inhibiting dopant out-diffusion |
-
1984
- 1984-09-28 FR FR848414909A patent/FR2555364B1/fr not_active Expired - Lifetime
- 1984-11-12 GB GB08428534A patent/GB2150349B/en not_active Expired
- 1984-11-15 KR KR1019840007169A patent/KR930004984B1/ko not_active IP Right Cessation
- 1984-11-16 DE DE19843442037 patent/DE3442037A1/de not_active Ceased
-
1986
- 1986-10-30 US US06/925,458 patent/US4782037A/en not_active Expired - Lifetime
-
1988
- 1988-06-27 SG SG418/88A patent/SG41888G/en unknown
- 1988-10-20 HK HK841/88A patent/HK84188A/xx unknown
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3925572A (en) * | 1972-10-12 | 1975-12-09 | Ncr Co | Multilevel conductor structure and method |
| FR2506989A1 (fr) * | 1981-06-12 | 1982-12-03 | Hitachi Ltd | Dispositif de memoire a semi-conducteurs |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2501104A1 (fr) * | 1981-03-04 | 1982-09-10 | Gundle Holdings Pty Ltd | Procede et appareil pour souder des materiaux thermoplastiques |
Also Published As
| Publication number | Publication date |
|---|---|
| KR930004984B1 (ko) | 1993-06-11 |
| US4782037A (en) | 1988-11-01 |
| HK84188A (en) | 1988-10-28 |
| SG41888G (en) | 1989-01-27 |
| KR850004353A (ko) | 1985-07-11 |
| DE3442037A1 (de) | 1985-05-30 |
| GB2150349A (en) | 1985-06-26 |
| GB8428534D0 (en) | 1984-12-19 |
| FR2555364B1 (fr) | 1990-02-02 |
| GB2150349B (en) | 1987-07-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FR2555364A1 (fr) | Procede de fabrication de connexions d'un dispositif a circuits integres a semi-conducteurs comportant en particulier un mitset | |
| EP0097848B1 (fr) | Procédé de fabrication d'un dispositif semi-conducteur | |
| FR2524709A1 (fr) | Dispositif a semi-conducteur et procede pour sa fabrication | |
| FR2664095A1 (fr) | Procede de fabrication d'un contact electrique sur un element actif d'un circuit integre mis. | |
| EP0296030B1 (fr) | Cellule de mémoire non volatile et son procédé de fabrication | |
| FR2711275A1 (fr) | Procédé automatiquement aligné de contact en fabrication de semi-conducteurs et dispositifs produits. | |
| FR2553576A1 (fr) | Dispositif a circuits integres a semi-conducteurs et procede de fabrication d'un tel dispositif | |
| JPS616822A (ja) | ドーパントの外拡散を禁止する方法及び半導体装置 | |
| FR2546664A1 (fr) | Procede de fabrication de transistors a effet de champ | |
| FR2663464A1 (fr) | Circuit integre en technologie silicium sur isolant comportant un transistor a effet de champ et son procede de fabrication. | |
| JPH11121399A (ja) | 半導体装置の製造方法 | |
| EP0007005A1 (fr) | Procédé de fabrication de transistors à effet de champ du type métal-oxyde-semiconducteur à grille et trous de contact auto-alignés | |
| EP0587401A2 (fr) | Fabrication d'une fiche ou d'une ouverture dans un dispositif à semiconducteur | |
| US5804506A (en) | Acceleration of etch selectivity for self-aligned contact | |
| EP0190243B1 (fr) | Procede de fabrication d'un circuit integre de type mis | |
| EP1014439B1 (fr) | Procédé de réalisation d'un isolement inter et/ou intra-métallique par air dans un circuit intégré | |
| EP0414618A1 (fr) | Transistor MOS en couche mince avec la zone de canal reliée à la source et son procédé de fabrication | |
| JPH07263674A (ja) | 電界効果型半導体装置とその製造方法 | |
| FR2571177A1 (fr) | Procede de realisation de grilles en siliciure ou en silicium pour circuit integre comportant des elements du type grille - isolant - semi-conducteur | |
| CN111430295A (zh) | 互连结构及其制作方法、半导体器件 | |
| KR100807065B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| JPS6044823B2 (ja) | 半導体装置の製造方法 | |
| JPH0562465B2 (fr) | ||
| JPH06104428A (ja) | 半導体装置及びその製造方法 | |
| JPS59169179A (ja) | 半導体集積回路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| ST | Notification of lapse | ||
| ST | Notification of lapse |