FR2529703A1 - Circuit dynamique generateur d'impulsions de source d'entree d'un dispositif a couplage de charge - Google Patents
Circuit dynamique generateur d'impulsions de source d'entree d'un dispositif a couplage de charge Download PDFInfo
- Publication number
- FR2529703A1 FR2529703A1 FR8310902A FR8310902A FR2529703A1 FR 2529703 A1 FR2529703 A1 FR 2529703A1 FR 8310902 A FR8310902 A FR 8310902A FR 8310902 A FR8310902 A FR 8310902A FR 2529703 A1 FR2529703 A1 FR 2529703A1
- Authority
- FR
- France
- Prior art keywords
- source
- voltage
- electrode
- charge
- capacitive element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000008878 coupling Effects 0.000 title claims abstract description 10
- 238000010168 coupling process Methods 0.000 title claims abstract description 10
- 238000005859 coupling reaction Methods 0.000 title claims abstract description 10
- 239000000758 substrate Substances 0.000 claims description 15
- 239000003990 capacitor Substances 0.000 claims description 14
- 230000008859 change Effects 0.000 claims description 5
- 230000004044 response Effects 0.000 claims description 4
- 102000004129 N-Type Calcium Channels Human genes 0.000 claims 2
- 108090000699 N-Type Calcium Channels Proteins 0.000 claims 2
- 230000001419 dependent effect Effects 0.000 claims 1
- 239000004065 semiconductor Substances 0.000 claims 1
- 230000004888 barrier function Effects 0.000 description 6
- 230000001052 transient effect Effects 0.000 description 5
- 239000002800 charge carrier Substances 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000005036 potential barrier Methods 0.000 description 3
- 230000000295 complement effect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 101000892301 Phomopsis amygdali Geranylgeranyl diphosphate synthase Proteins 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 230000000644 propagated effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
- G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
- G11C19/282—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements with charge storage in a depletion layer, i.e. charge coupled devices [CCD]
- G11C19/285—Peripheral circuits, e.g. for writing into the first stage; for reading-out of the last stage
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/762—Charge transfer devices
- H01L29/765—Charge-coupled devices
- H01L29/768—Charge-coupled devices with field effect produced by an insulated gate
- H01L29/76808—Input structures
Abstract
L'INVENTION CONCERNE UN CIRCUIT GENERATEUR D'IMPULSIONS POUR APPLIQUER UN SIGNAL A UNE ELECTRODE DE SOURCE D'ENTREE D'UN DISPOSITIF A COUPLAGE DE CHARGE AYANT UN FONCTIONNEMENT D'ENTREE DE "REMPLISSAGE ET DEVERSEMENT". SELON L'INVENTION, IL COMPREND UN CIRCUIT DE REFERENCE DE TENSION 30 POUR PRODUIRE LE NIVEAU DE TENSION DE "REMPLISSAGE" DU SIGNAL IMPULSIONNEL ET UN CIRCUIT D'ELEMENTS CAPACITIFS 52, 54 POUR AUGMENTER LE NIVEAU DE TENSION DU SIGNAL IMPULSIONNEL A UN NIVEAU DE TENSION DE "DEVERSEMENT" QUI DEPASSE LE POTENTIEL DE FONCTIONNEMENT APPLIQUE AU CIRCUIT GENERATEUR D'IMPULSIONS; L'INVENTION PERMET NOTAMMENT DE REDUIRE LE POTENTIEL DE FONCTIONNEMENT APPLIQUE AU CCD AINSI QU'A SON CIRCUIT DE SUPPORT AFIN D'ABAISSER LA CONSOMMATION DE COURANT DU SYSTEME TOUT EN GARANTISSANT UN BON FONCTIONNEMENT DE "DEVERSEMENT".
Description
La présente invention se rapporte à des circuits d'entrée de dispositifsà
couplage de charge (CCD), et plus particulièrement à ceux du type "remplissage et déversement". Le brevet US No 3 986 198 du 12 Octobre 1976 au nom de Walter F Kosonocky décrit un mode de fonctionnement à "remplissage et déversement" pour introduire un signal de charge dans un registre à CCD Pendant la partie de "remplissage" du cycle, une impulsion négative est appliquée à une région de source pour introduire une charge dans une région de puits de potentiel Alors, pendant la partie de "déversement" du cycle, le puits de potentiel est partiellement vidé, en appliquant une impulsion positive à la région de source, faisant ainsi fonctionner la région de source comme un drain Un potentiel du signal d'entrée est établi entre une électrode de stockage sous laquelle est formé le puits de potentiel et une électrode de porte entre l'électrode de stockage et la région de source La charge qui reste dans le puits de potentiel après la partie de déversement du cycle est fonction de l'amplitude
de ce signal.
Il est souhaitable de réduire la consommation de courant du registre à CCD et du circuit de support l'accompagnant an faisant fonctionner ces circuits à une tension relativement faible Cependant, un faible niveau de tension de fonctionnement peut ne pas permettre à la région de source d'être pulsée à une tension d'une grandeur suffisante pour permettre à la charge de s'écouler à travers la région du substrat sous l'électrode de porte, lors de son retour à la région de source pendant cette opération de déversement Pour un bon fonctionnement en déversement, la région de source doit avoir une impulsion d'une amplitude suffisante pour surmonter le potentiel du canal de la
région du substrat sous l'électrode de porte Malheureuse-
ment, ce potentiel de canal ne peut être prédit avec précision du fait des variations des divers paramètres de traitement qui se présentent pendant la fabrication du dispositif. Ainsi, il est souhaitable de produire un générateur d'impulsions de région de source pour un registre à CCD, garantissant un bon foncti onnement en conditions de faible tension. La présente inrvention concerne une source d'impulsions qui applique, à l'électrode de source d'un CC 4 un premier niveau de tension suffisant pour provoquer un transfert de la charge de la région de source pour remplir une région de puits de potentiel pendant une première période de temps et, un second niveau de tension suffisant pour provoquer un transfert de la charge de la région du puits de potentiel à la région de source, en laissant stockée, dans la région de puits de potentiel, une quantité de charge qui dépend de la différence relative de potentiel entre les électrodes de porte et de stockage pendant une seconde période de temps Plus particulièrement, selon une caractéristique de la présente invention, un premier élément capacitif est couplé à l'électrode de source et des moyens sont prévus pour établir le premier niveau de tension à travers le premier élément capacitif pendant la première période de temps Un second élément capacitif est couplé au premier élément capacitif et des moyens sont prévus pour changer la charge du second élément capacitif au début de la seconde période de temps afin de transférer la charge entre les premier et second éléments capacitifs pour changer ainsi le niveau de tension développé dans le premier élément capacitif, du premier niveau de tension au second niveau de tension Du fait du transfert capacitif, la seconde tension peut être
plus élevée que la tension d'alimentation du généra-
teur d'impulsions.
L'invention sera mieux comprise, et d'autres buts, caractéristiques, détails et avantages de celle-ci
apparaltront plus clairement au cours de la description
explicative qui va suivre faite en référence aux dessins schématiques annexés donnés uniquement à titre d'exemple illustrant un mode de réalisation de l'invention et dans lesquels: la figure 1 est une vue en coupe d'un circuit d'entrée à CCD connu; la figure 2 est une illustration graphique des profils de potentiel du substrat, utiles à la compréhension du fonctionnement de la figure 1; la figure 3 est un schéma d'un circuit générateur d'impulsions construit selon les principes de la présente invention; la figure 4 est une illustration graphique des formes d'ondes des signaux d'horloge employés pour faire fonctionner le CCD de la figure 1 et le circuit de la figure 3; et la figure 5 est un schéma d'un circuit pour
produire les signaux d'horloge de la figure 4.
La figure 1 illustre un registre à CCD typique employant le mode de fonctionnement à "remplissage et déversement V Il comprend un substrat en silicium 10 du type P ayant une région de source d'entrée S, qui peut être une diffusion d'un type de conductivité opposé à celui du substrat 10, une première quantité d'électrodes en polysilicium comme Gl et G 3, qui sont formées sur une couche d'oxyde 11 et une seconde quantité d'électrodes en polysilicium comme GO, G 2 et G 4 qui sont formées sur la couche d'oxyde 116 Un canal enfoui 12 du type N est
formé dans le substrat en dessous de la couche d'oxyde 11.
Des implantations d'ions I du type P sont formées dans le canal 12 en dessous des électrodes GI et G 3 pour établir des décalages en courant continu entre des électrodes adjacentes afin d'obtenir des puits asymétriques de potentiel dans les régions du substrat en dessous de ces électrodes adjacentes Cela établit une propagation unidirectionnelle de la charge lorsque sont appliqués
des signaux d'horloge à deux phases.
L'électrode GO est maintenue à une haute tension continue constante VDD (comme 12 volts) et elle sert à étendre la région de source S d'une façon bien définie par rapport aux électrodes restantes Une tension continue V 2 (comme + 8 volts) est appliquée à l'électrode de stockage G 2 pour former un puits de potentiel 14 ayant un potentiel de canal W 2, comme le montre la figure 2, en dessous de l'électrode de stockage G 2 Une tension continue VI (comme + 3 volts) est appliquée à l'électrode de porte GI pour former un puits de potentiel relativement peu profond (porte) ayant un potentiel de canal de Vl Un signal d'horloge 01 est appliqué à l'électrode G 4 Une version divisée en tension du signal d'horloge 01, produite par un diviseur de tension 16, est appliquée à l'électrode G 3 pour former un puits de potentiel relativement peu profond ayant un potentiel de-canal W 3 qui varie en réponse à 01 en dessous de
l'électrode G 3 Une composante de signal VIN est effica-
cement appliquée entre les électrodes Gi et G 2 (par exemple en la superposant par un condensateur sur la
tension VI à l'électrode GI).
Pendant la partie de "remplissage" du fonctionne-
ment, l'électrode de source 20 couple une impulsion négative du générateur 18 à la région S, qui force la région S à fonctionner comme une source de porteurs de charge Comme le montre la figure 2 a, les électrons passent sur la barrière de potentiel Wl en dessous de l'électrode GI et remplissent le puits de potentiel 14 en dessous de l'électrode de stockage G 2 quand le potentiel appliqué à la région S crée un potentiel de canal WI-, WF La barrière relativement peu profonde de potentiel W 3 emp&che tout signal de charge de s'écouler à travers le registre à CCD Dans le présent exemple, les implantations d'ions I sous les électrodes GI et G 3 établissent un seuil de tension d'environ -6 volts Si l'on a V 1 égale à + 3 volts, le potentiel de canal de la barrière Wl est d'environ 9 volts Pour une bonne opération de remplissage, la région S doit être pulsée d'environ 1 volt relativement négatif (A WF) par rapport au potentiel de canal de la barrière Wl ( c'est-à-dire 8 volts) Un seuil de tension d'environ -10 volts est établi sous les électrodes GO, G 2 et G 4 sans implantations d'ions Si V 2 est égale à + 8 volts, le potentiel de canal de la barrière W 2 formée sous l'électrode G 2 est d'environ 18 volts. Comme le montre la figure 2 b, pour une bonne opération de déversement, la région S doit tre pulsée relativement positivement par rapport au potentiel de canal de la barrière Wl d'une quantité i C WS (environ 1 volt) afin de servir de drain pour retirer les porteurs de charge en excès et laisser dans le puits de potentiel 14,
une quantité de charge comprenant une composante corres-
pondant au signal VIN Quand l'opération de déversement est accomplie, le signal 01 d'amplitude réduite appliqué
à l'électrode G 3 prélève la composante de charge corres-
pondant à VIN uniquement, laquelle composante est subséquemment propagée à travers le canal de CCD par les signaux d'horloge 01 et 02 On peut voir le brevet US NO 4 158 209 du 12 Juin 1979 au nom de Peter A Levine
pour plus de détail concernant l'opération de "prélèvement".
Il est important, dans l'opération décrite ci-dessus, que le potentiel de la région de diffusion d'entrée S établisse un potentiel de canal plus grand d'au moins Si WF que W 1 pour garantir que sensiblement tous les porteursde charge en excès (électrons) passeront sur la barrière Wl, en provenant du puits 14 Cependant, quand on fait fonctionner le circuit à CCD à un faible niveau de tension de fonctionnement, le niveau de tension requis pour la source S correspondant à Wl + à Ws peut dépasser le niveau de tension d'alimentation dont on dispose La présente invention se rapporte à un circuit générateur d'impulsions pour l'électrode de source d'un CCD, approprié à une utilisation comme circuit d'impulsions 18 avec possibilité de garantir une bonne opération de
déversement en conditions de faible tension d'alimentation.
Cela peut poser un problème particulier parce que, comme on l'a noté précédemment, les potentiels de canal formés sous les électrodes dln C^, comerenarnt Wl, ne peuvent être prédits avec précision du fai- de facteurs en
rapport avec le traitement déterminés pendant la fabrica-
tion du dispositif.
La figure 3 montre un mode de réalisation préféré de l'invention Dans la structure de la figure 3, des transistors à effet de chamn (FET) à canal du type N sont utilisés partout Ellecomtrend une source de tension de référence 30 comprenant trois MOS FET 32, 34 et 36 en mode d'appauvrissement, dont les trajets de conduction sont couplés en série entre une source de tension d'alimentation de fonctionnement V-D (comme + 12 volts) et
la masse Le FET 32 est fabriqué pour avoir des caracté-
ristiques électriques correspondant à la structure d'électrode d'entrée du CCD de la figure 1 Le FET 32 comprend trois électrodes de porte, dont deux sont couplées à son électrode de drain et lume troisième (électrode médiane) qui reçoit la tension de polarisation VI Les électrodes de porte des PET 34 et 36 sont connectéesàleur drain respectif Le trajet de conduction d'un PET 38 relie un noeud A, qui est à la jonction du drain du FET 34 et de la source du FET 32, au noeud B qui est connecté en courant continu à l'électrode de source d'un CCD tel que représenté sur la figure 1 Un FET 40 a son trajet de conduction connecté à un noeud F à la jonction entre les trajets de conduction des FET 34 et 36 et l'électrode de porte du FET 38 Un signal d'horloge 01 D est appliqué à la porte du FET 40 La porte du FET 38 est connectée à un noeud C par mun condensateur 42 Un PET 44 a son trajet de conduction connecté entre le noeud C et la masse et sa porte est couplée pour recevoir un signal d'horloge 1 ' Un FET 46 en mode d'appauvrissement a son électrode de porte et une extrémité de son trajet de conduction couplés au noeud C et l'autre extrémité de son trajet de conduction est couplée pour recevoir un signal d'horloge 02 D ' Des FET 48 et 50 ont leurs trajets de conduction couplés en série entre la source de potentiel de fonctionnement VDD et la masse L'électrode de porte du FET 50 est couplée au noeud C et l'électrode de porte du FET 48 est couplée pour recevoir le signal d'horloge 01 D' Un noeud D, à la Jonction entre les trajets de conduction des FET 48 et 50, est couplé au noeud B par un premier condensateur 52 Un second condensateur 54 relie le
noeud B à la masse.
Des représentations graphiques des signaux d'horloge 01 e 02, 01 D et 02 D sont montrées sur la figure 4 Un générateur d'horloge 60 montré sur la figure 5 que l'ond décrira ci-après, produit les signaux d'horloge 01 y 02 01 D et 02 D y que l'on peut voir sur la figure 4 et qui font fonctionner le CCD de la figure 1
et le circuit de la figure 3.
En fonctionnement, la source de tension de référence 30 applique une tension au noeud A, qui polarise de façon appropriée la région de source S pendant la partie de remplissage du cycle Comme on l'a précédemment noté, le FET 32 est polarisé et fabriqué pour correspondre aux caractéristiques électriques de la structure de porte d'entrée du CCD Ainsi, à la conduction, la tension établie à son électrode de source (noeud A) est de 9 volts (le potentiel de Wl sur la figure 2) Cependant, les EET 34 et 36 en mode d'appauvrissement connectés en résistance forcent une certaine quantité de courant être attirée à travers le FET 32, ce qui abaisse la tension au noeud A à environ 8 volts (c'est-à-dire Wl moins A W), laquelle est suffisante pour l'opération de remplissage Le diviseur de tension à FET 34, 36 établit + 4 volts au noeud F. En se référant aux figures 3 et 4, au temps to ç le FET 46 en mode d'appauvrissement applique le niveau -haut du signal 02 D au noeud C Ce niveau de haute tension est couplé en courant alternatif par le condensateur 42 à la porte du FET 38 et il est suffisant pour faire passer le FET 38 à la fermeture Quand le FET 38 est conducteur, les + 8 volts développés au noeud A sont appliqués au noeud B chargeant le condensateur 54 à + 8 volts Ainsi, la région de source est polarisée pour permettre une bonne opération de remplissage De plus, il faut noter qu'avant que la tension croissante au noeud C ait rendu le FET 38 conducteur, elle rend le
FET 50 conducteur Le but du FET 50 sera décrit ci-après.
Au temps t,, le FET 46 en mode d'appauvrisse-
ment couple un signal à un niveau bas 02 D au noeud C, qui force le FET 50 à devenir non conducteur et abaisse le niveau de tension au noeud E (par le condensateur 42),
suffisamment pour forcer le FET 38 à devenir non conduc-
teur Ainsi, le noeud B est isolé du noeud A et flotte à + 8 volts Immédiatement après le temps t 1, le signal d'horloge 01 D commence à augmenter Quand 01 D atteint la ID tension de seuil de passage à la fermeture du FET 48 (environ 1 volt), le PET 48 devient conducteur et la tension au noeud D augmente Les condensateurs 52 et 54 connectés en série fonctionnent comme un diviseur de tension de signal transitoire, et ils ont des capacités qui sont choisies pour produire, au noeud B, ime tension transitoire correspondant aux deux tiers du changement de tension au noeud D qui se superpose à la tension stockée au noeud B. Au temps t 2, le signal d'horloge 01 D a eu une excursion d'amplitude de + 12 volts, forçant le noeud D à changer d'environ 10 volts ( 12 volts moins VT) et un changement de + 6,7 volts se produit au noeud B, augmentant la tension au condensateur 54 à environ + 14,7 volts Cette tension est suffisamment plus importante que le potentiel de canal de la barrière Wl pour garantir une bonne opération de déversement du registre à CCD malgré la
relativement basse tension d'alimentation VDD de + 12 volts.
De même, entre le temps t 1 et le temps t 2, quand le signal d'horloge 01 D atteint un niveau de tension VT au-dessus du niveau de tension au noeud F, le PET 40 est rendu conducteur pour bloquer le noeud E au niveau de tension au noeud F ( 4 volts) et établit 4 volts dans le
condensateur 42.
Au temps t 3, le signal d'horloge 01 D est bas, ce qui force le FET 40 à devenir non conducteur et le noeud E à flotter. Au temps t 4, le signal d'horloge 02 D est haut, forçant le FET 46 à être conducteur de courant dans le noeud C Cependant, comme le signal 01 est également encore haut au temps t 4, le FET 44 est conducteur et
la tension au noeud C ne peut augmenter.
Au temps t S, le niveau de tension du signal d'horloge 01 tombe en dessous du seuil de conduction du FET 44, le forçant à devenir non conducteur En conséquence, la tension au noeud C commence à augmenter Quand elle atteint le seuil de passage à la fermeture du FET 50 (environ 1 volt), le FET 50 devient conducteur et ramène la tension au noeud 9 àla masse Par suite, il y a une chute brusque de -10 volts au noeud D Cette chute est appliquée par l'effet de division de tension transitoire des condensateurs 52 et 54 sous forme d'un transitoire à -6,7 volts au noeud B, superposé sur la tension précédemment stockée au noeud B Ce transitoire marque la fin de la partie de déversement du cycle et réduit la tension au noeud B de + 14,7 volts au niveau de + 8 volts requis pour un bon remplissage du puits de potentiel d'entrée 14 de la figure 2 Quand le FET 50 est devenu conducteur, la tension croissante au noeud C est couplée par le condensateur 42 au noeud E forçant le FET 38 à devenir de nouveau conducteur et à bloquer le noeud B au niveau de référence de 8 volts établi
au noeud A de la source de tension de référence 30.
Comme on l'a noté précédemment, les signaux d'horloge 01 Y 02 Y 01 D et 02 D illustrés sur la figure 4 sont produits par le circuit générateur d'horloge 60 de la figure 5 La structure de la figure 5 comprend une bascule ou flip-flop 62 à portes NON-OU à couplage croisé, qui produit les signaux d'horloge 01 D et 02 D en réponse à un signal d'horloge qui est appliqué à la bascule 62 par un condensateur 64 et un limiteur d'entrée 66 Les signaux d'horloge 01 D et 02 D sont appliqués aux entrées respectives de deux circuits en push-pull 68 et 70, chacun comprenant deux FET du m Sme type de conductivité,
dont les trajets de conduction sont connectés en série.
Les portes de chaque paire de FE Ten 6 O et 70 sont attaquées d'une façon complémentaire en réponse aux signaux d'horloge 1 D et 2 D pour produire, aux Jonctions entre les FET de chaque paire, les signaux d'horloge de phase complémentaire 01 et 02 Les circuits en push-pull 68 et 70 sont alimentés par une source de tension d'alimentation de 8 volts Le niveau en courant continu de l'entrée au limiteur 66 par rapport à son seuil de commutation détermine la durée
utile des signaux d'horloge et est contrôlé en contre-
réaction négative par un comparateur de phase 72 répondant à la valeur moyenne en courant continu des signaux d'horloge 01 et 02 pour établir une durée utile de 50 % pour les signaux d'horloge 01 et 02 Ainsi, l'on a décrit un générateur d'impulsions pour la diffusion de source d'un registre à CCD qui produit une impulsion de "remplissage et déversement" dont les amplitudes garantissent un bon fonctionnement d'entrée malgré ( 1) des niveaux réduits de tension de fonctionnement et ( 2) des variations de traitement qui affectent la hauteur des barrières de potentiel dans la
région d'entrée du substrat du CCD.
Tandis que l'invention a été illustrée en termes d'un CCD à canal enfoui du type N employant un substrat du type P, on comprendra que d'autres types de conductivité pourraient être employés et que le générateur d'impulsions de la présente demande peut également être utilisé avec d'autres structures de CCD, comme du type à canal de surface De plus, bien que le circuit générateur du présent exemple soit de préférence fabriqué sur le il même circuit intégré que le registre à CCD, on pourrait également le fabriquer sur un circuit intégré séparé ou
bien le produire en utilisant des composants distincts.
Claims (9)
1. Circuit, dans une structure d'entrée pour un dispositif à couplage de charge (CCD) qui comprend un substrat semi-conducteur, une électrode de source, une région de source dans ledit substrat connectée à ladite électrode, une électrode de stockage isolée dudit substrat, une région de puits de potentiel dans ledit substrat sous ladite électrode de stockage, et une électrode de porte isolée dudit substrat et placée entre ladite électrode de stockage et ladite électrode de source, un moyen pour coupler une première tension de référence à ladite électrode de porte, un moyen pour coupler une seconde tension de référence à ladite électrode de stockage, une source de signaux couplée à l'une desdites électrodes de porte et de stockage, et une source d'impulsions pour appliquer un signal impulsionnel à ladite électrode desource, ledit signal impuls 1 oel ayai t un premier niveau de tension pendant une première période de temps pour provoquer un transfert de charge de ladite région de source pour remplir ladite région de puits de potentiel et un second niveau de tension pendant une seconde période de temps pour provoquer un transfert de charge de ladite région de puits de potentiel à ladite région de source pour laisser stockée, dans ladite région de puits de potentiel, une quantité de charge dépendant de la différence relative de potentiel entre lesdites électrodes de porte et de stockage, caractérisé en ce que ladite source d'impulsions ( 18) comprend: un premier élément capacitif ( 54) couplé à ladite électrode de source; un premier moyen ( 30, 38) pour établir ledit premier niveau de tension à travers ledit premier élément capacitif pendant ladite première période de temps; un second élément capacitif ( 52) couplé audit premier élément capacitif; et un second moyen ( 48, 50) comprenant un moyen pour changer la charge dudit second élément capacitif au début de ladite seconde période de temps afin de transférer la charge entre lesdits premier et second éléments capacitifs et de changer ainsi le niveau de tension développé dans ledit premier élément capacitif dudit premier niveau de tension audit second niveau
de tension.
2. Circuit selon la revendication 1, caractérisé en ce que: le second moyen ( 48, 50) précité comprend un moyen pour changer la charge au second élément capacitif à la fin de la seconde période de temps pour transférer la charge entre les premier et second éléments capacitifs et changer ainsi le niveau de tension développé à travers ledit premier élément capacitif, dudit second niveau de
tension audit premier niveau de tension.
3. Circuit selon la revendication 2, caractérisé en ce que: le premier moyen précité comprend une source de tension ( 30) produisant le premier niveau de tension à une sortie; un premier élément de commutation ( 38) ayant un premier trajet de conduction connecté entre la sortie de la source de tension et l'électrode de source et une
première entrée de commande (E) pour contrôler la conduc-
tion du premier trajet de conductions et un moyen ( 42) pour coupler un premier signal de commande ( 02 D) a ladite premiere entrée de commande pour rendre le premier trajet de conduction conducteur pendant ladite première période de temps; le moyen précité pour changer la charge du second élément capacitif au début de la seconde période de temps comprend un second élément de commutation ( 48) ayant un second trajet de conduction connectê entre une source d'une troisième tension de référence (VDD) et le second élément capacitif ( 52) et une seconde entrée de commande (porte 48) pour contrôler la conduction du second trajet de conduction; et un moyen pour coupler un second signal de commande (I 01 D) à la seconde entrée de commande pour rendre le second tra Jat de conduction conducteur au début de la seconde période de temps; et le moyen précité pour changer la charge du second élément capacti if 1 a Lin des la seconcde p Sériode de temps comprend un trolsième élément de commutation ( 50) ayant un troisième trajet de conduotion ctiolnectc entre une source d'une quatrième tension de r C é re ce (nasse) et le second élément capacitif et une troisi-me entrée de commande pour commander la conduction du troisième trajet de conduction; et un moyen ( 42) pour coupler un troisième signal de commalde à la troisième entrée de commande pour rendre le troisième trajet de conduction
conducteur à la fin de la seconde période de temps.
4. Circuit selon la revendication 3, caractérisé par un moyen ( 46, 48) pour produire les premier, second et troisième signaux de commande précités,
dans l'ordre nomîé, en réponse à des impulsions d'horloge.
5 Circuit selon la revendication 4, caractérisé en ce que; le moyen ( 46, 48) précité pour produire les premier, second et troisième signaeux de commande comprend un moyen pour produire les premier et troisième signaux de commande à un noeud du circuit et un moyen couplé audit noeud du circuit pour retarder le couplage du
premier signal de commande au premier élément de commuta-
tion Jusqu'après le couplage du troisième signal de
commande au troisième moyen de commutation.
6 Circuit selon la revendication 5, caractérisé en ce que les second ( 48) et troisième ( 50) trajets de conduction précités sont connectés en série entre les sources des troisième (VDD) et quatrième (masse) tensions de référence; les premier ( 52) et second ( 54) éléments capacitifs sont couplés en série entre la jonction entre les premier et second trajets de conduction et la source de quatrième tension de référence; et l'électrode de source est connectée à la jonction
(B) entre les premier et second condensateurs.
7. Circuit selon la revendication 6, caractérisé en ce que: le second niveau de tension précité a une grandeur plus importante que celle de la troisième tension de référence.
8. Circuit selon la revendication 7, caractérisé en ce que: le dispositif à CCD est un dispositif à canal du type N; les premier, second et troisième éléments de commutation sont des dispositifs à canal du type N; et la troisième tension de référence est une
tension positive.
9. Circuit selon la revendication 3, caractérisé en ce que: la source de tension précitée comprend un premier MOS FET ( 32) en mode d'appauvrissement ayant une électrode de porte couplée à la première tension de référence (Vi) et des première et seconde électrodes définissant un trajet de conduction entre la source de troisième tension de référence (VDD) et l'électrode de source respectivement, et configuré comme suiveur de source et ayant un niveau de seuil de conduction qui correspond sensiblement au niveau du potentiel dans la région de substrat en dessous de l'électrode de porte; et un second MOS FET ( 34) en mode d'appauvrissement ayant un trajet de conduction couplé entre la seconde électrode du premier MOS FET en mode d'appauvrissement et la source de quatrième tension de référence (masse), la sortie de la source de tension étant appliquée à la jonction (A) des premier et second MOS FET en mode
d'appauvrissement -
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US06/394,313 US4503550A (en) | 1982-07-01 | 1982-07-01 | Dynamic CCD input source pulse generating circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2529703A1 true FR2529703A1 (fr) | 1984-01-06 |
| FR2529703B1 FR2529703B1 (fr) | 1989-11-24 |
Family
ID=23558411
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR8310902A Expired FR2529703B1 (fr) | 1982-07-01 | 1983-06-30 | Circuit dynamique generateur d'impulsions de source d'entree d'un dispositif a couplage de charge |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US4503550A (fr) |
| JP (1) | JPS5931063A (fr) |
| KR (1) | KR910001376B1 (fr) |
| DE (1) | DE3323799A1 (fr) |
| FR (1) | FR2529703B1 (fr) |
| GB (1) | GB2123633B (fr) |
| HK (1) | HK54689A (fr) |
| IT (1) | IT1170164B (fr) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0728029B2 (ja) * | 1987-05-21 | 1995-03-29 | 株式会社東芝 | 電荷転送素子 |
| JPH0821712B2 (ja) * | 1990-06-12 | 1996-03-04 | 株式会社東芝 | 電荷転送素子の入力バイアス回路 |
| JP3069373B2 (ja) * | 1990-11-28 | 2000-07-24 | 株式会社日立製作所 | 固体撮像装置の駆動方法 |
| JPH05174591A (ja) * | 1991-12-25 | 1993-07-13 | Sharp Corp | チャージポンプ回路 |
| JP3758285B2 (ja) * | 1997-03-17 | 2006-03-22 | ソニー株式会社 | 遅延回路およびそれを用いた発振回路 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4035667A (en) * | 1975-12-02 | 1977-07-12 | International Business Machines Corporation | Input circuit for inserting charge packets into a charge-transfer-device |
| EP0008219A1 (fr) * | 1978-08-16 | 1980-02-20 | General Electric Company | Dispositif à transfert de charges |
| US4191896A (en) * | 1976-07-26 | 1980-03-04 | Rca Corporation | Low noise CCD input circuit |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3648181A (en) * | 1970-10-22 | 1972-03-07 | Spacetac Inc | Pulse generating circuit for producing pulses of amplitude which is a multiple of the amplitude of the source voltage |
| US3801826A (en) * | 1972-05-12 | 1974-04-02 | Teletype Corp | Input for shift registers |
| US3986198A (en) * | 1973-06-13 | 1976-10-12 | Rca Corporation | Introducing signal at low noise level to charge-coupled circuit |
| DE2430947C2 (de) * | 1974-06-27 | 1984-10-25 | Siemens AG, 1000 Berlin und 8000 München | Halbleiterspeichereinheit |
| JPS51122721A (en) * | 1975-04-21 | 1976-10-27 | Hitachi Ltd | Boosting circuit |
| US4048525A (en) * | 1975-09-02 | 1977-09-13 | General Electric Company | Output circuit for charge transfer transversal filter |
| US4194133A (en) * | 1975-09-05 | 1980-03-18 | U.S. Philips Corporation | Charge coupled circuit arrangements and devices having controlled punch-through charge introduction |
| GB1562774A (en) * | 1976-03-26 | 1980-03-19 | Ibm | Circuits for generating sequences of signals |
| US4158209A (en) * | 1977-08-02 | 1979-06-12 | Rca Corporation | CCD comb filters |
| US4165541A (en) * | 1977-12-12 | 1979-08-21 | Fairchild Camera And Instrument Corporation | Serial-parallel-serial charge-coupled device memory having interlacing and ripple clocking of the parallel shift registers |
| EP0031583B1 (fr) * | 1979-12-26 | 1988-08-17 | Kabushiki Kaisha Toshiba | Circuit d'attaque pour dispositif couplé par charge |
-
1982
- 1982-07-01 US US06/394,313 patent/US4503550A/en not_active Expired - Lifetime
-
1983
- 1983-06-27 GB GB08317408A patent/GB2123633B/en not_active Expired
- 1983-06-28 KR KR1019830002930A patent/KR910001376B1/ko not_active IP Right Cessation
- 1983-06-30 JP JP58120132A patent/JPS5931063A/ja active Granted
- 1983-06-30 IT IT21883/83A patent/IT1170164B/it active
- 1983-06-30 FR FR8310902A patent/FR2529703B1/fr not_active Expired
- 1983-07-01 DE DE19833323799 patent/DE3323799A1/de active Granted
-
1989
- 1989-07-06 HK HK546/89A patent/HK54689A/xx not_active IP Right Cessation
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4035667A (en) * | 1975-12-02 | 1977-07-12 | International Business Machines Corporation | Input circuit for inserting charge packets into a charge-transfer-device |
| US4191896A (en) * | 1976-07-26 | 1980-03-04 | Rca Corporation | Low noise CCD input circuit |
| EP0008219A1 (fr) * | 1978-08-16 | 1980-02-20 | General Electric Company | Dispositif à transfert de charges |
Also Published As
| Publication number | Publication date |
|---|---|
| GB8317408D0 (en) | 1983-07-27 |
| IT8321883A0 (it) | 1983-06-30 |
| KR910001376B1 (ko) | 1991-03-04 |
| US4503550A (en) | 1985-03-05 |
| FR2529703B1 (fr) | 1989-11-24 |
| KR840005592A (ko) | 1984-11-14 |
| DE3323799C2 (fr) | 1990-06-13 |
| JPH035659B2 (fr) | 1991-01-28 |
| JPS5931063A (ja) | 1984-02-18 |
| GB2123633B (en) | 1986-04-16 |
| DE3323799A1 (de) | 1984-01-05 |
| GB2123633A (en) | 1984-02-01 |
| IT1170164B (it) | 1987-06-03 |
| IT8321883A1 (it) | 1984-12-30 |
| HK54689A (en) | 1989-07-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4139784A (en) | CCD Input circuits | |
| EP0578526B1 (fr) | Circuit de commutation de haute tension | |
| EP1608069B1 (fr) | Procédé de commande d'un interrupteur analogique | |
| EP0237365A1 (fr) | Dispositif photosensible | |
| FR2509931A1 (fr) | ||
| FR2655196A1 (fr) | Circuit d'isolation dynamique de circuits integres. | |
| FR2515405A1 (fr) | Registre a decalage dynamique rapide utilisant des transistors mes | |
| EP3032729B1 (fr) | Convertisseur continu-continu à démarrage à froid | |
| FR2529703A1 (fr) | Circuit dynamique generateur d'impulsions de source d'entree d'un dispositif a couplage de charge | |
| EP0323367B1 (fr) | Circuit de remise sous tension pour circuit intégré en technologie MOS | |
| EP0280097B1 (fr) | Dispositif de transfert de charge avec circuit amplificateur | |
| FR2538193A1 (fr) | Interface de sortie pour circuit logique a trois etats dans un circuit integre a transistors mos | |
| US4377755A (en) | Signal compressor apparatus | |
| EP1073203A1 (fr) | Dispositif de commande d'un commutateur haute tension de type translateur | |
| CH649162A5 (fr) | Circuit de regulation de basse tension. | |
| EP0678868A1 (fr) | Circuit multiplicateur de tension | |
| FR2515443A1 (fr) | Montage d'excitation a couplage par transformateur | |
| FR2572574A1 (fr) | Cellule de memoire de registre a decalage | |
| EP0012667A1 (fr) | Procédé de filtrage d'un signal électrique par transfert de charges dans un semi-conducteur et filtre à capacités commutées utilisant un tel procédé | |
| KR910006247B1 (ko) | 전하전송소자 | |
| FR2802698A1 (fr) | Circuit de lecture de charges protege contre des surcharges provenant de charges de polarite non desiree | |
| FR2677771A1 (fr) | Circuit de detection de niveau de polarisation inverse dans un dispositif de memoire a semiconducteurs. | |
| FR3088507A1 (fr) | Cellule logique adiabatique | |
| FR2630860A1 (fr) | Circuit cmos comprenant un multiplicateur de tension/redresseur associe a un transistor de puissance | |
| FR2575013A1 (fr) | Porte logique a coincidence, et circuits logiques sequentiels mettant en oeuvre cette porte a coincidence |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TP | Transmission of property | ||
| ST | Notification of lapse |