FR2486682A1 - Systeme de traiteme - Google Patents

Abstract

SYSTEME DE TRAITEMENT DE SIGNAUX, CARACTERISE EN CE QU'IL COMPREND PLUSIEURS ELEMENTS, COMPRENANT UN PROCESSEUR DE SIGNAL, UNE MEMOIRE DE MASSE, ET UN CONTROLEUR D'ENTREESORTIE; DES MOYENS POUR INTERCONNECTER LESDITS PLUSIEURS ELEMENTS DE FACON A FORMER UN SYSTEME DE TRAITEMENT DE SIGNAUX DISTRIBUES; ET DES MOYENS POUR INTERCONNECTER PLUSIEURS DES SYSTEMES AINSI FORMES.

Description

La présente invention concerne un dispositif de

traitement distribué de signaux, tolérant les dérange-

ments, auto-réparables et à reconfiguration possible, comn-

prenant des éléments redondants constitués par des pro-

cesseurs de signaux, des mémoires de masse et des moni- teurs d'entréesortie interconnectés par des lignes

d'omnibus redondantes, formant un ensemble de haute fiabi-

lité. Des processeurs de signaux à haut rendement sont nécessaires dans de nombreuses applications modernes, comme des systèmes de détection, de communication et de commande. Ces processeurs de signauxsont souvent réalisés sous forme de combinaisons en parallèles ou distribuées de plusieurs éléments de traitement de signaux qui sont identiques ou d'un petit nombre de types àfin de réduire

leurs prix de conception, de fabrication et d'entretien.

Des réalisations en parallèles ou distribuées sont égale-

ment préférées dans des applications pour lesquelles la capacité totale de traitement nécessaire n'est pas connue avec précision au moment de la conception, ou lorsqu'il y a lieu de penser qu'elle va changer pendant l'utilisation future de l'équipement sous forme de modifications ou de changements d'application. Dans ces applications, des traitements de signaux peuvent être ajoutés ou supprimés selon les besoins pour adapter la capacité disponible de

traitement de signaux aux conditions d'utilisation.

Des tentatives ontdéjà été faites pour réaliser

des systèmes de haute fiabilité, auto-réparables, en met-

tant en oeuvre une substitution automatique d'éléments de seconds, mais les circuits de commutation imbriqués ou les circuits de commande de reconfiguration qui sont nécessaires pour effectuer la substitution des éléments de secours, en plus des circuits de contrôle compliqués, constituent généralement une autre source de dérangements ponctuels, allant ainsi à l'encontre du but recherché de tolérances aux dérangements. L'utilisation des circuits de commutation et de contrôle séparés des éléments actifs de l'ensemble imposent généralement une reconfiguration étendue des circuits si des éléments sont ultérieurement

ajoutés ou supprimés, allant ainsi à l'encontre de l'in-

tention de devenir un ensemble souple, grâce au parallèlis-

me.

D'autres tentatives pour obtenir une haute fiabi-

lité ont mis en oeuvre une redondance modulaire triple ou plus que triple, dans laquelle chaque élément est répété trois fois ou davantage et une interrogation est effectuée

parmi les éléments. Le choix majoritaire parmi les élé-

ments est considéré comme la sortie correcte. Ces solu-

tions conduisent à des ensembles exempts de dérangements, dans lesquels une faute d'un élément n'a aucun impacte sur le fonctionnement de l'ensemble, et ellespeuvent être préférées dans des applications qui imposent qu'aucune erreur ne soit commise pendant une période relativement courte. Cependant, la fiabilité de ces systèmes diminue

sur de longues périodes, car la probabilité de dérange-

ments multiples d'éléments devient significative. Ces so-

lutions sont particulièrement désavantageuses dans les applications qui n'imposent une auto-réparation plutôt qu'un fonctionnment exempt de fautes, en raison du grand

nombre des composants supplémentaires qui sont nécessai-

res. Ces composants supplémentaires augmentent le prix

initial de l'ensemble et le prix de son entretien, l'aug-

mentation des dimensions, du poids et de la licence néces-

saire pour ces composants supplémentaires est particuliè-

rement gênant dans les applications aéronautiques et spa-

tiales des systèmes tolérant les dérangements.

L'invention concerne donc un dispositif de trai-

tement de signaux distribués (DSPS) tolérant les dérange-

ments, auto-réparables et pouvant. être reconfigurés. Ce dispositif est constitué par plusieurs éléments comprenant un processeur -de signaux (CP) , une mémoire de masse (MM), et un moniteur d'entrée-sortie (niveau C). Ces éléments

sont interconnectés par au moins une ligne omnibus for-

mant l'ensemble,et ils sont commandés par un système

d'exploitation distribué (DOS) tolérant les dérangements.

L'invention permet de réaliser un dispositif distribué

de traitement de signaux tolérant les dérangements, rnou-

veaux et améliorés, grâce à la substitution automatique de sous-ensembles de réserve sans qu'il soit nécessaire d'utiliser des éléments de commutation spéciaux qui cons-

titueraient en eux-mêmes une source de dérangements ponc-

tuels dans l'ensemble. En outre, un procédé distribué d'arbitrage de lignes d'omnibus est prévu dans chaque élément, éliminant la nécessité d'un arbitre central de

lignes omnibus. Ce procédé d'arbitrage de lignes d'omni-

bus est basé sur le décodage d'un composite de codes

d'arbitrage d'éléments produits par chaque élément.

Le dispositif de traitement de signaux qui sera dJcrit utilise lune organisation distribuée, dans laquelle de nombreux sous-ensembles identiques et interconnectés se partagent les tâches d'ensemble de traitement. Cette

solution permet que le processeur de signaux soit suffi-

samment général pour répondre à de nombreuses applica-

tions en modifiant le nombre des sous-ensembles. Dans la plupart des applications au traitement des signaux de

radar, la nature des tâches à remplir impose l'inter-

connexion de plus d'un ensemble distribué de traitement

de signaux. L'invention se rapporte également à l'inter-

connexion d'ensembles multiples pour former un réseau de

traitement de signaux distribués.

L'invention concerne également un procédé des-

tiné à obtenir une tolérance aux dérangements par une simple reconfiguration des éléments, Les dérangements sont détectés par une combinaison de circuits de détection de

fautes et par le logiciel du système d'exploitation dis-

tribué (DOS). Les circuits de détection de fautes com-

prennent des circuits de contrôle de parité et des tempo-

risateurs de contrÈle de séquences prévus dans tous les circuits d'interface de lignes omnibus. Le processeur de

signaux dispose de circuits de contrôle de codes d'opéra-

tion invalides ou privilégiés ainsi que des circuits de contrôle pour des adresses de mémoire hors-numérotation,

ainsi que d'un jeu étendu de sous-programmes de diagnos-

tics, micro-programmés. La mémoire de masse, qui peut être réalisée selon la technologie des mémoires à accès direct MOS comporte trois bits de réserve dans chaque mot de mémoire pour permettre une reconfiguration interne

de mémoires à la détection d'un bit défaillant. Le logi-

ciel du système d'exploitation distribué peut effectuer

une interrogation d'état des sous-ensembles et une rota-

tion des éléments de réserve. Lorsqu'un élémentdéfectueux

- est couvert, le système d'exploitation reconfigure l'en-

semble, éliminant l'élément défectueux du service et af-

fectant les taches à un élément de réserve.

A chaque élément d'un ensemble est affecté une

adresse sur la base de sa position physique dans les cir-

cuits, mais après une procédure d'initialisation à la mise sous tension, le système d'exploitation DOS peut changer l'adresse de cet élément en lui affectant une "adresse virtuelle". Cette caractéristique du dispositif de traitement distribué des signaux constitue un moyen

de reconfiguration.

Le système d'exploitation distribué permet de commander, de gérer et de reconfigurer les différents éléments. Il comporte un segment de niveau local,

DOS O permettant d'assurer la gestion des processeurs in-

dividuels de signaux et le contrôle des fautes, et un segment au niveau du système, DOS, 1, pour assurer la gestion des taches d'ensemble, le contrôle des fautes et la reconfiguration. Le segment de niveau local, DOS 0,

comporte des mémoires permanentes (ROM) qui sont distri-

buées de façon redondante dans chaque processeur de sig-

naux. Le segment de niveau de système DOS 1 est le pro-

gramme exécutif résidant dans la mémoire à accès direct

d'un ou plusieurs processeurs de signaux, après une sé-

quence d'initialisation à la mise sous tension.

Des instructions spéciales d'exploitation sont

exécutées dans l'unité de commande de l'élément de pro-

cesseur de signaux. Ces instructions d'exploitation con-

stituent le moyen de communication entre un programme d'application et le segment de niveau local, DOS-O, du

système d'exploitation distribuée, pour effectuer des opé-

rations de traitement de signaux, comme le multiplication de deux matrices complexes, dans le but d'une détection de cibles ou d'une correction d'une distribution de para- sites, ainsi que pour la gestion de ressources priviligiées du processeur de signaux. La vitesse et l'efficacité de ces instructions de traitement de signaux sont assurées grâce à l'exécution de multiplications et d'additions dans un cycle d'horloge de l'unité arithmétique de l'élément

de processeur de signaux.

L'invention concerne également un procédé de déter-

mination de celui des processeurs de signaux d'un ensemble qui assure l'exécution et qui contient donc le segment de niveau du système DOS-1 quand l'alimentation est appliquée initialement. Chaque processeur de signaux effectue des programmes d'auto-contrôle pour vérifier qu'il n'existe aucune faute. Quand ces programmes d'auto-contrôle ont

été exécutés avec succès, un message "disponibilité et de-

mande d'exécution" est émis par le processeur de signaux

vers une mémoire de masse, à une adresse particulière.

Mais si deux ou plusieurs processeurs de signaux tentent d'utiliser simultanément la ligne omnibus pour émettre ce

message, un procédé d'arbitrage de lignes omnibus est ap-

pliqué. Le processeur de signaux dont l'adresse a la plus haute priorité bénéficie de l'arbitrage et utilise la

ligne omnibus en premier. Le premier processeur de sig-

naux qui sollicite l'exécution dans la mémoire de masse particulière adressée, provoque le changement d'adresses

de cette mémoire de masse, de sorte que les autres proces-

seurs de signaux émettent un message vers une adresse qui n'existe plus. Les autres processeurs de signaux entrent alors dans un état d'inactivité jusqu'à ce qu'ils soient

affectés à l'exécution d'une tache par le programme d'exé-

cution du segment de niveau de système DOS-i.

L'invention concerne donc un dispositif de traite-

ment de signaux distribué, tolérant les dérangements, auto-réparables sur la base de nouvelles combinaisons d'éléments de réserve, de lignes omnibus redondantes,

d'adresses virtuelles d'éléments, d'un système d'exploi-

tation distribué, d'un appareil d'arbitrage distribué des lignes omnibus et d'une configuration de réseau à

systèmes multiples.

D'autres avantages et caractéristiques de l'in-

vention apparaîtront au cours de la description qui va

suivre. Aux dessins annexés, donnés uniquement à titre d'exemples nullement limitatifs: La Figure 1 est un diagramme fonctionnel d'un dispositif selon l'invention de traitement distribué de signaux, la Figure 2 est un diagramme fonctionnel selon l'invention illustrant un réseau de systèmes distribués de traitement de signaux, identifiant la position du programme d'exécution, DOS-1 et de l'exécution alternée ADOS- 1 dans ce réseau, la Figure 3 est un schéma fonctionnel d'un élément de traitement de signaux d'un dispositif de traitement distribué de signaux,

la Figure 4 est un schéma fonctionnel d'un élé-

ment de mémoire de masse d'un dispositif de traitement distribué de signaux,

la Figure 5 est un schéma fonctionnel d'un élé-

ment de moniteur d'entrée-sortie d'un dispositif de seg-

traitement distribué de signaux,

la Figure 6 est un schéma simplifié d'un appa-

reil l'arbitrage distribué de lignes omnibus faisant par-

tie de chaque élément d'un dispositif de traitement dis-

tribué de signaux et la Figure 7 est un schéma fonctionnel d'un

autre mode de réalisation d'un appareil d'arbitrage dis-

tribué de lignes omnibus incorporé dans chaque élément

d'un dispositif de traitement distribué de signaux.

La Figure 1 est donc un schéma simplifié d'un dispositif de traitement distribué de signaux (DSPS). Ce dispositif comporte des éléments identiques, comprenant des moniteurs d'entrée-sortie (IOC) 10, des processeurs de signaux (SP) 12 et des mémoires de masse (MM) 14. Ces éléments sont interconnectés par deux lignes omnibus re- dondantes, la ligne 16 et la ligne 18, de manière que chaque élément soit connecté à chaque ligne omnibus et

que si l'une de ces lignes est -minse lors du service, le dis-

positif de traitement distribué reste opérationnel. Bien

que cela n'apparaisse pas sur la Figure 1, une alimenta-

tion est fournie à chaque élément d'un ensemble par un système de distribution d'alimentation double redondant

selon les pratiques bien connues.

Chacun des éléments 10, 12 et 14 de la Figure 1 comporte un émetteurrécepteur, 20 de lignes omnibus qui constitue un moyen de communication entre les éléments, et un dispositif d'arbitrage 20 qui constitue un moyen

de déterminer l'élément qui peut accéder à une ligne om-

nibus lorsqu'elle est sollicitée simultanément pour être utilisée par d'autres éléments. Ur. procédé d'arbitrage distribué élimine la nécessité d'un arbitre central de lignesomnibus ou d'une ligne de sollicitation de lignes

omnibus en série, et évite également les modes de dérange-

ment ponctuels inhérant à cette technique antérieure d'ar-

2, bitrage.

Comme le montre la Figure 1, l'élément 10 des moniteurs d'entrée/sortie comporte deux lignes omnibus supplémentaires, les lignes 22 et 24-et des circuits 21

associés d'émetteur-récepteur de lignes omnibus et d'ar-

bitrage, en plus desllignes omnibus 16 et 18, offrant un moyen de connecter le dispositif à des organes d'entrée/ sortie de données 26 et 28, comme par exemple avec les lignes omnibus 38 et 41. En outre, les lignes omnibus 22 et 24 peuvent être utilisées comme moyen d'expansion pour interconnecter des systèmes multiples (comme le montre la Figure 2) afin de former un réseau DSPS susceptible de résoudre les problèmes les plus complexes de traitement

des signaux radars.

Tous les éléments du dispositif de la Figure 1 sont commandés par un système d'exploitation distribué (DOS) 30, placé dans les processeurs de signaux 12,- 13 et 15, comme le montre la Figure 1, et réagissant à la gestion de tous les éléments pour permettre leur fonction- nement ordonné sur des tâches affectées. En raison de la nature distribuée du dispositif de traitement de signauxy le système d'exploitation est également organisé comme une fonction distribuée avec une commande et une gestion locale des ressources d'un processeur de signaux, assurées par un segment de niveau local DOS-O, résidant de façon

redondante dans une mémoire permanente de chaque proces-

seur de signaux 12, 13 et 15. La commande de système de

haut niveau de l'ensemble du dispositif distribué de trai-

tement de signaux est assuré par le segment de niveau de système DOS-1, mémorisé dans la mémoire de masse 14, et résidant opérationnellement dans le premier processeur des signaux 12, par exemple, affecté à l'exécution. Pour

assurer la tolérance aux dérangements, un second proces-

seur de signaux 13 est affecté à contrôler le DOS-1 exé-

cutif, avec une exécution alternée (ADOS-1) illustrée par

le système 32 de la Figure 2. Si le segment DOS-1 est dé-

faillant, le segment ADOS-1 prend la commande et affecte

sa propre tache de contrôle d'exécution à un autre proces-

seur de signaux.

L'ensemble d'éléments distri.bué de traitement de signaux, représenté sur la Figure 1 et interconnecté à au moins une. ligne omnibus est appelé un système. Le nombre des systèmes interconnectés est déterminé par les conditions de traitement de-signaux dans une application particulière. La Figure 2 montre à titre d'exemple les interconnexions d'un réseau de traitement de signaux à quatre systèmes, bien que d'autres configurations puissent facilement convenir. Chaque système est constitué par l'un au moins de chacun des éléments suivants: moniteurs

- d'entrée-sortie (IOC), processeur de signaux (SP) et mé-

moire de masse (MM). Le système 32 est connecté de façon

redondante au système 36, par une ligne omnibus 24 prove-

nant du circuit d'entrée-sortie 10, connectée à la ligne

omnibus 31 du système 36, et une ligne omnibus 40 du moni-

teur 46 connecté à la ligne omnibus 33 du système 36- Le système 32 est également connecté de façon redondante au système 35 par une ligne omnibus 22 provenant du moniteur et connectée à la ligne omnibus 47 du système 35 et une ligne omnibus 43 du moniteur 46 connecté à la ligne omnibus 48 du système 35. Un autre moniteur d'entrée-sortie 42 dans le système 35 constitue le moyen de connexion avec

des dispositifs périphériques d'entrée-sortie 39. La com-

munication avec les dispositifs d'entrée-sortie 39 est as--

surée aussi par une ligne omnibus 57 provenant du moniteur

51 du système 36. Ce dernier est connecté de façon redon-

dante avec le système 37 par une ligne omnibus 49-prove-

nant du moniteur 50 relié à la ligne omnibus 44 du système

37 et une ligne omnibus 55 provenant du moniteur 51 et con-

nectée à la ligne omnibus 45 du système 37. Le système 36 dispose aussi d'un circuit de communication avec le système par le moniteur d'entréesortie 50 et la ligne omnibus

53 connectée à la ligne omnibus 48 du système 35.

Dans le but de maintenir la possibilité de tolé-

rance aux dérangements dans une configuration en réseau

tel que celle de la Figure 2, deux circuits de communica-

tion au moins sont prévus vers chaquessystème par des moni-

teurs d'entrée-sortie séparés. En général, cela impose dans

le réseau à plusieurs systèmes completsd'utiliser un moni-

teur d'entrée-sortie de plus que le nombre total de systèmes.

Par exemple, le réseau de la Fig. 2 comporte quatre systèmes

et cinq moniteurs d'entrée-sortie 10, 42, 46, 50 et 51 uti-

lisés pour interconnecter ces systèmes. La gestion des communications entre des systèmes et la gestion duréseau à plusieurs systèmes se font sous la commande d'un système d'exploitation distribué; le segment au niveau de systèmes DOS-1 remplit le rôle d'exécution de systèmes o de gestion générale du réseau, et il réside dans le système 32 comme le montre la Figure 2. Le fonctionnement et l'utilisation du dispositif distribué représenté sur la Figure 1 et le

procédé selon l'invention seront maintenant décrits.

Lorsque l'alimentation est appliquée à un système

32 de traitement distribué de signaux, ou après une opéra-

tion de mise au repos, le segment DOS-O dans chacun des

processeurs de signaux 12 exécute des programmes d'auto-

contrôle. Si les résultats d'exécution de ces programmes dans un processeur de signaux sont satisfaisants, ils tentent d'utiliser la ligne omnibus. Si deux processeurs

de signaux tentent d'utiliser simultanément la ligne om-

nibus, le procédé d'arbitrage de ligne omnibus est appli-

qué, comme cela sera décrit en regard du moniteur d'en-

trée-sortie pour déterminer celui des processeurs qui ac-

cède à la ligne omnibus. Initialement, à chaque élément est affectée une adresse de position sur la base de la position physique de cet élément dans le système, et la

priorité est accordée avec l'élément dont l'adresse numéri-

que est la plus élevée. Mais lorsqu'un processeur de si-

gnaux 12, 13 ou 15 est affecté à l'exécution d'une tâche et contient donc le segment DOS-1, l'exécution peut changer

l'adresse d'un élément et lui affecter une adresse vir-

tuelle modifiant l'importance ou la priorité des éléments

lorsque un arbitrage a lieu. Ce procédé de changement d'a-

dresse d'éléments donne aussi des possibilités de reconfi-

guration lorsqu'un élément défectueux est détecté et rem-

placé par un élément de réserve affecté à l'adresse de l'élément défectueux. Des tâches communiquant avec d'autres

tâches, avec des connexions d'entrée-sortie et avec le pro-

gramme d'exécution au moyen de cette adresse virtuelle, de

sorte que les informations logicielles de taches ou de con-

figuration du système ne dépendent pas des affectations par-

ticulières de la tache d'un élément. Le registre d'adresses

d'éléments affecté à chaque élément et qui mémorise l'adres-

se virtuelle est représenté sur les figures 3, 4 et 5.

Lorsqu'un premier processeur de signaux occupe la ligne omnibus, il émet un message vers une mémoire de

masse 14 avec une adresse d'éléments spécifique. A la ré-

ception du premier message d'un processeur de signaux, la mémoire de masse change son adresse d'éléments de sorte i1

que d'autres processeurs de signaux terminent leurs pro-

grammes d'auto-contrôle et tentent d'occuper la ligne om-

nibus pour émettre un message, il n'existera aucun élément avec cette adresse spécifique pour recevoir ledit message de sorte que les processeurs de signaux entreront simplement dans un mode inactif. Mais la mémoire de masse procède au chargement du programme d'exécution DOS-1 dans l'élément de processeur de signaux qui émet le premier message de disponibilité. Le programme d'exécution se poursuit alors

en interrogeant les autres éléments du système pour déter-

miner s'ils sont disponibles, et il procède à l'affectation des tâches aux différents éléments. Chaque élément auquel

une tâche est affectée, procède au chargement de sa mé-

moire à accès direct avec des programmes de tâches prove-

nant de la mémoire de masse 14. Cette procédure permet le

démarrage du système dans un mode dégradé de fonctionne-

ment avec au minimum un processeur de signaux opérationnel,

une mémoire de masse et une ligne omnibus.

Quand le dispositif de traitement distribué commence à fonctionner, la tolérance aux dérangements est obtenue par une combinaison de circuits de détection de fautes

et par le logicial du système d'exploitation distribué DOS.

Le procédé de tolérances aux dérangements est tel que lors-

qu'un dérangement apparaît et qu'il est détecté, une auto-

réparation est effectuée en éliminant l'élément défectueux du service et en le remplaçant par un élément de réserve

sans aucune commutation spéciale ou circuit de reconfigura-

tion. Le programme exécutif DOS-1 qui réside dans une mé-

moire à accès direct 76 d'un processeur de signaux, comme le montre la figure 3 constitue le moyen d'auto-réparation de manière que l'adjonction ou la suppression des éléments

dans un ensemble puissent se faire sans nécessité de modi-

fication de système. Les procédés de détection de dérange-

ments individuels des circuits sont courants, consistant

en des diagnostics micro-programmés, des contrôles de pari-

té et des temporisateurs de contrôle de séquence. Par exem-

ple, si un élément émetteur a besoin d'un temps exces-

1-2 sif pour arbitrer l'utilisation d'une ligne omnibus ou pour émettre les informations, l'émission est suspendue et des marqueurs de fautes sont positionnés dans un registre d'état

non représenté, mais placé dans chaque élément d'un système.

D'autres circuits de détection contrôlent des codes d'opé-

rations invalides ou privilégiés et des adresses de mémoires

hors numérotations.

Deux procédés de détection de fautes sont mis en oeuvre dans les circuits d'exécution DOS-1, à savoir une interrogation d'état et une rotation des réserves. Le segment DOS-1 interroge tous les éléments actifs avec un message de sollicitation d'état de système, à une fréquence programmable.Le format de ce massage est indiqué sur le tableau 1. Dans le cas d'absence de réponse ou d'une réponse d'un mot d'état d'entrée-sortie contenant une faute, le segment DOS-1 reconfigure le dispositif de traitement distribué en éliminant l'élément fautif du service et en, le remplaçant par un élément de réserve. Le tableau 2

indique le format de mot d'état d'éntrée et de non-sortie.

Toutes les adresses possibles d'éléments sont interro-

gés pour découvrir des éléments nouvellement introduits; cette caractéristique permet qu'un élément soit réparé sans arrêt de l'ensemble. Des éléments de réserve peuvent être affectés à une tâche d'auto- contrôle pour vérifier entièrement toutes les fonctions. Grâce à une rotation périodique des éléments de réserve et des éléments actifs, le segment DOS-1 assure que tous les éléments exécutent les tâches d'auto- contrôle, ce qui offre un moyen de détecter

des fautes plus substiles.

La Fig. 3 représente l'élément 12 de processeur de signaux (SP) du dispositif de traitement distribué de signaux; il comporte une unité 52 d'interface de lignes omnibus, une unité de mémoire 54, une unité arithmétique 56 et une unité de commande 58 interconnectées

* par une ligne ombinus de données (SP)72 et une ligne om-

nibus de commande 80. Le processeur de signaux fonctionne comme un minicalculateur micro-programmé à 16 bits en parallèle, avec des instructions d'exécution spéciales

en vue d'un traitement efficace de données en temps réel.

L'unité 52 d'interface de lignes omnibus représentées sur la Fig. 3 comporte deux connexions représentées par

l'émetteur-récepteur 60 de lignes omnibus et l'émetteur-

récepteur 62 de lignes omnibus. Ces-connexions d'entrée-

sortie constituent des circuits redondant pour charger des instructions de programmes et des données dans l'unité de mémoire 54. Les circuits d'émetteur-récepteur 60 et 62 émettent des données vers les autres éléments du dispositif et en reçoivent par l'intermédiaire du circuit logique de commande 64 et la ligne omnibus 16 ou 18, comportant chacune 16 lignes de données, une ligne de parité et quatre lignes de commande en configuration OU cablées à collecteur ouvert. Le registre 63 d'adresse d'éléments constitue le moyen de mémorisé l'adresse d'un élément de processeur de signaux et il permet également de changer une adresse d'éléments lorsqu'un élément défectueux est détecté. Le circuit de parité. 70 produit une imparité sur des données émises et il contrôle la ligne de parité pour les données reçues. Des données sont émise5et reçues en: des blocs allant jusqu'à 256 mots, par le circuit logique de commande 64. Lorsqu'un bloc de donnée est reçu de la ligne omnibus 16 ou 18, il est placé dans le tampon d'entrée 66 jusqu'à ce que l'unité de mémoire 54soit-prête à le recevoir. Lorsqu'un bloc de données doit être émis, il est prélevé dans l'unité de mémoire 54 et placé dans le tampon de sortie 68 par la ligne omnibus de données(SP) 72. Etant donné que plusieurs émetteurs-récepteurs de différents éléments peuvent tenter d'utiliser la ligne omnibus 16 ou 18 en même temps, un procédé d'arbitrage 60 est mis en

oeuvre pour décider de l'émetteur qui commande la ligne.

Chaque élément d'émetteur -émetteur associé avec une ligne omnibus produit un code d'arbitrage unique qui détermine la priorité d'émetteur sur la ligne omnibus. Les émetteurs de priorité plus basse laissent la ligne omnibus et seul l'élément de priorité plus élevé subsiste. Ce procédé d'arbitrage sera décrit plus en détail en regard de l'élément

de moniteur d'entrée -sortie.

L'unité de mémoire de la figure 3 comporte une mé-

moire permanente (ROM) 74, une mémoire à aspect direct (RAM) 76 et un moniteur de mémoire 78. Les adresses des positions de mémoire sont émises vers le moniteur de mémoire 78 depuis l'unité arithmétique 56, soit pour lire des instructions ou des données dans la mémoire 74 ou la mémoire 76, soit pour

écrire des instructions ou des données dans la mémoire 76.

La mémoire 74 de type courant, organisée en 4096 mots de 16

bits chacun, contient le segment DOS-O 75 du système d'ex-

ploitation distribué, assurant la commande locale et la ges-

tion du processeur de signaux 12, comme la fréquence d'ini-

tialisation à la mise sous tension, le contrôle des fautes, le chargement d'interruption, les interruptions illégales, les demandes de desserte d'entrée-sortie, et qui fournit des

informations d'état au segment d'exécution au niveau du sys-

tème, du système d'exploitation distribué DOS-1, résidant dans le processeur de signaux qui remplit le rble de gestion de système ou d'exécution. La mémoire à accès direct 76 est réalisée, dans un exemple de réalisation, avec des mémoires MOS dynamiques à 16K et des mots de 16 bits, de type bien connu, dont les détails ne sont pas nécessaires pour la

compréhension de l'invention.

L'unité de commande 58 représentée sur la figure 3 est du type courant à micro-programme, bien connu dans

la technique, comprenant un registre 94 de macro-instruc-

tion, une mémoire permanente 96 de topographie, un circuit séquentiel d'adresse 98, un multiplexeur 100, une mémoire

de micro-programme 102, un registre 104 de micro-instruc-

tion et un décodeur 106. Lorsqu'une macro-instruction est chargée dans le registre 94 par la ligne omnibus 72 de donnée, une séquence d'une ou plusieurs micro-instructions se déroulent pour exécuter les macroinstructions. La séquence des micro-instructions de la mémoire 102 est commandée par la mémoire 96 et le circuit séquentiel d'adresse 98 et le multiplexeur 100. Les.micro-instructions individuels sont lues dans la mémoire permanente 102 de micro-programmes qui, dans un exemple de réalisation est

organisée avec 2048 mots de 80 bits chacun, et ces micro-

instructions sont chargées dans le registre 104. Les bits de sortie du registre 104 sont distribués sur la ligne omnibus 80 dans le processeur de signaux 12 -pour remplir les fonctions de commande et exécuter les micro-instructions nécessaires pour l'exécution de la macro-instruction. Le décodeur 106 constitue un moyen d'un autre niveau de décodage des bits de micro-instruction, pour exécuter

d'autres micro-opérations.

Il existe deux types de formats de macro-instructions,

comme l'indique la tableau 3, comprenant un mode d'adres-

se de base (BAM) et un mode d'adresse prolongée (EAM).

Le mode d'adresse de base forme une adresse effective de l'opérande en utilisant les 8 bits de moindre poids du format de macro-instruction, comme un décalage entier avec un signe, pour être combiné avec le contenu d'un ou plusieurs registres. Le mode d'adresse prolongé forme une adresse effective en utilisant le contenu du registre

spécifié dans la zone Rl du format..

Les instructions exécutées par l'unité de commande

micro-programmée de la Fig. 3 consistent en un jeu d'instruc-

tion de traitement de donnée courant, représenté sur la Fig. 4, et en des instructions d'exploitation indiquées

dans le tableau 5. Les instructions d'exploitation ef-

fectues des opérations de commande et des opérations de

traitement de signaux à la demande, et elles sont exécu-

tées par le générateur 103 de la mémoire de micro-programme 102. Il existe des instructions d'exploitation de programme

d'application, des instructions d'exploitation de program-

mation de système et des instructions de traitement de signaux

à usage spécial.

Les instructions d'exploitation de programme d'ap-

plication établissent la communication entre le program-

me d'application et le segment local du système d'exploitation distribué DOS-0. Elles comportent des instructions telles

que les suivantes: retour d'un sous-programme, àutori-

sation/inhibition d'interruption, reprise d'opération,

lecture d'horloge en temps réel, et appels du système.

L'instruction d'appel du système permet à un programmeur de solliciter le système d'exploitation DOS-0 pour remplir une fonction de service spécifique, indiquÉe dans le

tableau 6.

Les instructions d'exploitation de programmation de système manipulent et gèrent les ressources du processeur de signaux et la majorité de ces instructions sont privilégiées, comme l'indique le tableau 5, en ce qu'elles ne peuvent être exécutées que par des programmes déclenchés avec un mot d'état de programmes privilégiés, comme l'indique le tableau 7. Toutes tentatives d'exécution d'une instruction privilégière par un programme non privilégié entraînent une interruption d'erreurs et un arrêt du programme. Les instructions d'essai de diagnostic logique et d'essai de diagnostic de mémoire sont des exemples d'instructions d'exploitation de programmation

de système qui ne sont pas privilégiés.

Les instructions d'exploitation de traitement de

signaux à usage spécial comprennent par exemple l'instruc-

tion de multiplication de matrices et l'instruction de

détection et de correction de topographie qui sont parti-

culièrement efficaces pour le traitement de signaux de données de radar dopler, utilisant une topographie de

parasites pour établir des seuils de détection, indépendam-

ment pour chaque portée du radar, azimut et cellules dopler. D'autres instructions d'exploitation à usage spécial, non indiquées dans le tableau 5, remplissent des fonctions de transformation de fourrier rapide (FFT) et des opérations vectorielles. Pour d'autres applications d'un dispositif de traitement distribué de signaux, des instructions d'exploitation d'usage spécial peuvent être

facilement exécutées dans l'unité de commande micro-programmée.

L'unité arithmétique 56 représentée sur la Fig. 3 comporte une unité arithmétique et logique (ALU) 82 à multiplicateur 84, à multiplexeur 86, une mémoire de

fichier 88, un générateur d'adresse 90 et une ligne omni-

bus de données (AU)92. L'unité arithmétique et logique 82effectue des opérations arithmétiques et logiques sur des o',randes reçus de diverses sources, comme l'unité de mémoire 54, la mémoire de fichier 88 ou le multiplicateur 84. L'unité arithmétique et logique 82 comporte les quatre registres suivants: le compteur de programme 81 détermine l'adresse de la macro-instruction suivante prove- nant de l'unité de mémoire 54; l'indicateur de données 83 détermine l'adresse-à laquelle des données à traiter sont situées; le registre ACC1 85 et le registre ACC2 87 sont des accumulateurs de travail pour des opérations arithmétiques itéractives, ou ils fonctionnent comme des registres de matiens temporaires pour des opérants intermédiaires. Le multiplcateur 84 effectue une multiplicatif à grande vitesse de 16 bits par 16 bits en un cycle

d'horloge du processeur.

Le multiplexeur 86,constitue le moyen de transférer

des données entre le multiplicateur 84 et l'unité arithmé-

tique et logique 82, de manière qu'une addition dans l'unité arithmétique et logique soit effectuée dans le même cycle d"horloge de processeur qu'une multiplication dans le multiplicateur 84. En général, le produit précédant formé par le multiplicateur est transféré à l'unité arithmétique et logique 82 pour être additionné avec les produits précédemment accumulés dans cette unité; en même temps, des données provenant de la mémoire de fichier 2_' 88 et de l'unité de mémoire 54 sont multipliées dans le multiplicateur 84 pendant le cycle d'horloge. Ce procédé permet d'effectuer les calculs sur des données par les instructions d'exploitation de traitement de signes spéciaux, plus rapidement que les procédés courants. Le multiplicateur 86 onstitue également un circuit direct pour un transfert de données depuis la mémoire de fichier 88

vers l'unité arithmétique et logique 82.

Le générateur d'adresse 90 reçoit des informations de l'unité de commande 58 pour déterminer les positions 3.; de la mémoire de fichier 88 qu'il faut utiliser pendant une exécution d'une macro-instruction particulière. La ligne omnibus AU de donnCes 92 comporte 16 lignes connectées à des composants Plassiques d'entrée-sortie à trois états, et elle constitue un moyen efficace de transfert de données ou d'adresses vers le fichier 88, le générateur d'adresses , l'unité arithmétique et logique 82, le multiplicateur

84 et le multiplexeur 86.

La mémoire de fichier 88 de l'unité arithmétique 56 constitue un moyen de mémoriser huit groupes de registres, chaque groupe contenant huit mots. Dans leur organisation, les registres sont tous des registres à usage général, mais ils remplissent des fonctions spécialisées déterminées par

le micro-code de l'unité de commande 58, ces fonctions com-

prenant celles de compteurs de programme, d'indicateur de pi-

les, d'accumulateurs et de registres d'index. Chaque jeu de registre est associé avec un mot d'état de programme (PSW)

qui contient des informations concernant l'exécution du pro-

gramme avec ce groupe de registre. Ce mot d'état contient les huit bits de plus fort poids d'un mot dans la mémoire de

fichier, et contient les informations indiquées sur le ta-

bleau 7. Le reste de la mémoire de fichier est utilisé pour des fonctions courantes de gestion de processeur de signaux internes, et comme mémoire de travail pour les instructions

d'exploitation de traitement de signaux.

Les relations mutuelles entre les unités du processeur de signaux 12 peuvent se décrire comme suit: le compteur de programme de l'unité arithmétique et logique 82 détermine l'adresse à laquelle il trouve la macro-instruction suivante

dans la mémoire permanente 74 ou la mémoire vive 76 de l'uni-

té de mémoire 54. L'instruction est transférée par la ligne omnibus de données 72 vers le registre de macro-instructions

94 dans l'unité de commande 58. La mémoire permanente de to-

pographie 96 détermine une adresse de départ ou un mode d'a-

dresse accédant à la mémoire permanente 102 pour obtenir les microinstructions. Une adresse effective peut alors être calculée par l'intermédiaire de la mémoire de fichier 88 et l'unité arithmétique et logique 82. L'adresse effective est mémorisée dans l'indicateur de données 82 pour accéder aux données de l'unité de mémoire 54, qui sont nécessaires

pour l'exécution de la macro-instruction.

L'élément de mémoire de masse (MM) 14 du dispo-

sitif de traitement distribué de signaux, représenté sur la fig. 4, comporte une unité 110 d'interface de lignes omnibus, une mémoire 122, un moniteur 124 et une ligne omnibus 126 de données de mémoire. L'unité 110 d'interface de lignes omnibus comporte un circuit 112,

116, d'émetteur-récepteur et d'arbitrage de lignes omni-

bus, un circuit logique de commande 114, un registre d'adresses d'éléments 115 et un circuit de parité 118

qui sont identiques aux circuits fonctionnels équiva-

lents de l'unité 52 d'interface de lignes omnibus du pro-

cesseur de signaux 12 de la Fig. 3. L'unité 110 d'inter-

face de lignes omnibus comporte également une mémoire 120 qui remplace les tampons d'entrée et de sortie 66 et 68

du processeur de signaux 12 de la Fig. 3. Toutes les in-

formations écrites ou lues dans la mémoire de masse pas-

sent par la mémoire tampon 120, par l'intermédiaire de la ligne omnibus 126 de données de mémoire. La mémoire tampon 120 est cinq fois plus rapide que la mémoire 122 ce qui lui permet de recevoir et d'émettre des blocs

d'informations avec-les débits de donnée des lignes om-

nibus 16 et 18. Tous les transferts d'informations dans la mémoire de masse 14 se font par la ligne omnibus 126 de données de mémoire qui comporte seize lignes avec des

composants bidirectionnels classiques à trois étapes.

Dans le présent mode de réalisation, la mémoire tampon est organisée avec un minimum de 4096 mots de 16 bites chacun. Des informations sont transférées vers et depuis

la mémoire 122 par la ligne omnibus 126 de données de mé-

moire à la commande du moniteur 124.

Dans le présent mode de réalisation, la mémoire 122 est organisée sous forme de huit segments de 16K mots

chacun, soit un total de 128K mots de 19 bites chacun.

Trois bites de réserve sont prévues dans chaque mot pour augmenter la fiabilité. Des données sont déplacées vers

et depuis la mémoire 122 en pages-de 240 mots. Des don-

nées sont transmises vers et depuis la mémoire de masse

14 par des paquets de messages de 256 mots. Les informa-

tions d'en-tête comprenant jusqu'à 16 mots sont ajoutées

aux pages de 240 mots par le moniteur 124, pour les in-

formations sortantes. Quand des données arrivent dans la mémoire de masse 14, les informations d'en-tête dans le

paquet sont interprêtées par le moniteur 124 pour déter-

miner si une extraction normale ou une mémorisation doit se faire, ou si une action de commande est sollicitée, par exemple une demande d'état, une mise au repos,ou une

mise sous tension, ou une coupure d'alimentation. Un pa-

quet de données peut consister en un maximum de 256 mots,

mais il peut aussi ne contenir qu'un seul mot comme infor-

mation d'en-tête. La mémoire de masse 14 fonctionne comme

un élément-passif dans le dispositif de traitement dis-

tribué de signaux, car elle ne déclenche aucune action mais répond simplement aux messages provenant d'autres

éléments de l'ensemble.

La Fig. 5 représente un moniteur d'entrée-sortie

(IOC) 10 du dispositif de traitement distribué de signaux.

Ce moniteur fonctionne comme un centre de messages dans

l'ensemble, avec des possibilités d'aiguillage, de com-

mande et de contrôle d'erreurs. Chaque moniteur comporte quatre connections distinctes d'émetteurs-récepteurs de lignes omnibus d'entréesortie, constituant le moyen de connecter la ligne omnibus 16, la ligne omnibus 18, la ligne omnibus 22 ou la ligne omnibus 24. Chacune de ces lignes omnibus comporte 16 lignes de données, une ligne de parité et quatre lignes de commande en configuration OU cablées à collecteur ouvert. Chaque ligne omnibus est

connectée à l'un de quatre circuits identiques d'émet-

teurs-récepteurs 130, 132, 134 et 136 qui sont les mêmes que les circuits émetteurs-récepteurs de lignes omnibus

déjà décrits pour d'autres éléments de l'ensemble.

Les émetteurs-récepteurs de lignes omnibus 130 et

132 de la Fig. 5 sont toujours connectés aux lignes omni-

bus de système 16 et 18 dans lesquelles réside le moni-

teur, comme le montre la Fig. 1. Dans un réseau à plu-

sieurs systèmes, comme celui de la Fig. 2, les émetteurs-

récepteurs de lignes omnibus du moniteur 10 fonctionnent en un mode prolongé, établi par le moniteur de bloc 152, de manière que les lignes omnibus 22 et 24 du système 32 soient connectées à la ligne omnibus 47 du système 35 et à la ligne omnibus 31 du système 36. lorsqu'un moniteur

d'entrée-sortie est utilisé pour transmettre des informa-

tions vers et depuis des organes périphériques d'entrée-

sortie, il fonctionne dans un mode d'entrée-sortie dyna-

mique établi par le moniteur de bloc 152, comme le mon-

tre la Fig. 2, à propos du moniteur 42 du système 32. Les signaux de sortie du sélecteur 139 et du sélecteur 141 de la Fig. 5 contiennent chacun des codes à quatre bites pour

sélectionner l'un parmi seize organes périphériques con-

nectés à une ligne omnibus. Le circuit de parité 138 de

type courant contrôle la ligne de parité en ce qui con-

cerne les données reçues par un moniteur d'entrée-sortie

et établit la parité pour les données émises par un mo-

niteur.

Le moniteur d'entrée-sortie de la Fig. 5 comporte deux tampons 146 et 148 destinés à émettre et à recevoir simultanément des blocs entiers de 256 mots de données, par des connections séparées de lignes omnibus. Le tampon X 146 peut recevoir des données d'une ligne omnibus à la commande du circuit logique 140 de commande de réception, tandis que le circuit logique 140 de commande d'émission émet des données sur une autre ligne omnibus. La ligne omnibus d'entrée 142 et la ligne omnibus de sortie 144 de la Fig. 5 constituent les circuits de transfert de

données à l'intérieur du moniteur 10.

Le moniteur de bloc 152 de la Fig. 5 délivre les

signaux de commande pour le circuit logique 140 de com-

mande de réception et d'émission et il dessert des mes- sages de commande et d'état, indiqués sur les tableaux 1, 2 et 8, pour le programme du système d'exploitation

distribué, DOS-1, résidant dans le processeur de si-

gnaux 12, comme le montre la Fig. 2. Le moniteur de bloc 152 place un moniteur d'entrée-sortie dans l'un de quatre modes, en fonction de l'exécution avec un mot de commande d'entrée-sortie, comme l'indique le tableau 8. Le mot de

commande de moniteur d'entrée-sortie est reçu par l'émet-

teur-récepteur 130 ou l'émetteur- récepteur 132 et il est

transféré au moniteur de bloc par la ligne omnibus d'en-

trée 142. Deux de quatre modes sont simplement la coupure

et la réserve; les deux autres modes fonctionnels consis-

tent à configurer le moniteur d'entrée-sortie pour qu'il fonctionne comme un prolongement de ligne omnibus pour le fonctionnement en réseau à systèmes multiples, et à configurer le moniteur d'entrée-sortie pour fonctionner comme un moniteur d'organes périphériques de données. Le

moniteur d'entrée-sortie ne peut fonctionner simultané-

ment dans plusieurs modes. Dans tous les modes-de fonc-

tionnement, le moniteur de bloc 152 doit répondre à des messages de "demandes d'état" indiqués sur le tableau 1, provenant d'un processeur de signaux exécutif, en mettant

en format et en émettant un message de "retour d'état".

Ce message de "retour d'état" comporte plusieurs mots, non représentés, contenant des informations telles que le nombre des erreurs depuis la dernière interrogation, le type d'erreurs, le mode actuel de fonctionnement, la connection d'entrée-sortie sélectionnée, la ligne omnibus

actuellement sélectionnée et l'adresse virtuelle du moni-

teur d'entrée-sortie.

Comme cela a été expliqué ci-dessus pour les au-

tres éléments, chaque élément dans un dispositif de trai-

tement distribué de signaux comporte une adresse de posi-

tion distincte basée sur la position physique des circuits

de l'élément, qui est chargée dans les registres d'adres-

ses d'éléments 150 représentés sur la Fig. 5, à la mise sous tension; cependant, une adresse différente peut être affectée à chaque élément par le programme d'exécution, appelée "adresse virtuelle" qui remplace l'addresse de position. Ce procédé de changement d'adresse d'élément

offre un moyen de reconfiguration lorsqu'un élément dé-

fectueux est détecté et remplacé par un élément de ré-

serve. Mais un élément de moniteur d'entrée-sortie com-

porte deux registres d'adresses, tandis que les autres éléments n'en comportent qu'un. Un registre d'adresses est destiné au fonctionnement des émetteurs-récepteurs de lignes omnibus 130 et 132 et le second registre

d'adresses est destiné au fonctionnement des deux au-

tres émetteurs-récepteurs de lignes omnibus 134 et 136.

Lorsque des informations doivent être émises par un moniteur d'entréesortie 10 ou autre élément dans un dispositif de traitement distribué, l'élément émetteur

doit d'abord obtenir la commande de la ligne omnibus.

Chaque élément émetteur dans l'ensemble commence à occu-

per une ligne omnibus, par exemple la ligne 16 de la Fig. , en-émettant un code 170 unique d'arbitrage d'éléments (comme le montre la Fig. 6) sur la ligne omnibus OU cablée à collecteur ouvert. Ce code d'arbitrage est basé'sur l'adresse de l'élément qui sollicite l'utilisation de la ligne omnibus. Il comporte les huit bits de l'adresse d'élément (EO à E7) plus les huit bits du complément de l'adresse d'élément (EON à E7N) pour un total de 16 bits Si plusieurs éléments tentent d'utiliser simultanément la même ligne omnibus, un procédé d'arbitrage est mis en oeuvre dans chaque élément pour décider celui d'entre

eux qui utilise la ligne.

L'appareil d'arbitrage est représenté sur la Fig.6 et il se trouve dans chaque élément d'un dispositif de

traitement distribué. Le circuit 150-de registre d'adres-

ses d'éléments et de générateur de codes d'arbitrage con-

tient un registre ou des registres d'adresses à huit -bits

(deux dans le cas d'un moniteur d'entrée-sortie) qui, se-

lon un procédé de décodage à un-parmi-deux permet d'arbi-

trer jusqu'à 256 adresses. Il produit une adresse d'élé-

ments 157 à huit bits qui a été chargée par l'entrée 155 de chargement d'adresses d'éléments, et il produit le code 170 d'arbitrage d'éléments mentionné ci-dessus. En plus du générateur et registre 150, le reste du circuit logique d'arbitrage 131 d'un moniteur d'entrée-sortie 10 comporte huit portes ET 161 à 168, un codeur de priorité

158 et un multiplexeur de conflit 160, effectuant le dé-

codage du code 169 d'arbitrage d'éléments composites, situé dans le circuit d'interface d'émetteur-récepteur de ligne omnibus comme l'émetteur-récepteur 130 de la

Fig. 5.

Le code 170 d'arbitrage d'éléments de la Fig. 6 consiste en seize bites provenant de chaque élément sur une ligne omnibus commune, il est détecté sur une ligne omnibus sous la forme d'un code composite 169 d'arbitrage d'éléments par les circuits d'émetteurs-récepteurs (déjà décrits) et un procédé de décodage à un-parmi-deux est appliqué. Les signaux CO à C7 et CON à C7N représentent le code composite 169 d'arbitrage d'éléments, avec une

combinaison OU cablée, pour tous les éléments sollici-

tant d'utiliser la ligne omnibus. Deux "1" logiques à l'entrée de la porte ET 161 indiquent qu'un élément avec un 1" pour ce bite d'adresses et un autre élément avec

un "" pour ce même bit- d'adresses sont sur la ligne om-

nibus, ce dont il résulte un conflit de priorité. Mais si

toutes les sorties des huit portes ET connectées au co-

deur de priorité 158 sont au niveau bas ("0-"), il n'existe aucun conflit car un seul code d'arbitrage d'éléments est présent sur la ligne omnibus et l'arbitrage a été acquis, de sorte que le signal WIN est émis. Ce signal est produit

par la section 156 de détection de "O" du codeur de prio-

rité 158, permettant à l'élément qui sollicite la ligne

omnibus de l'occuper et de passer à l'émission.

- S'il existe un conflit en raison de deux ou plu-

sieurs éléments qui veulent occuper simultanément la li-

gne omnibus, le codeur de priorité 158 produit un. code à trois bits sur les lignes de signaux PO, Pl et P2 de la Fig. 6, correspondant au bit d'adresses d'éléments de plus grand poids dans lequel un conflit existe, ce que détermine les entrées de l'une des huit portes ET 161 à 168. Le multiplexeur de conflit 160 reçoit ce code à trois bits- et examine les bits de son adresse d'éléments EO à E7, 159. Si le bit- particulier sur l'une des huit lignes binaires d'adresses spécifiées par le code à trois bits

provenant du codeur de priorité 158 et "0", le multiple-

xeur de conflit 160 produit le signal LOSE signifiant que cet élément a perdu l'arbitrage. Ce signal est appliqué

au générateur 150 d'adresses d'éléments et de code d'ar-

bitrage, de sorte que le code d'arbitrage est éliminé de la ligne omnibus; cela se produit dans tous les éléments pour lesquels il est déterminé le même conflit de bit d'adresses. Cette procédure de détection des conflits de bit d'adresses utilisant le code d'arbitrage d'éléments se répète jusqu'à ce que seul l'élément de priorité soit

laissé sur la ligne omnibus. L'élément dont l'adresse nu-

mérique est la plus élevée a toujours la priorité d'uti-

lisation de la ligne omnibus.

Format message système

TABLEAU 1

- - - --16 bits- - -

Entête Compte Corps du message . 1-8 mots 1 mot 0-254 mots Format Entête

9 4

c Adresse de Adresse de Code du destination source message Type de message Message de données Premier bloc Bloc du milieu Dernier bloc Simple bloc Message retourné Chercher la page (MM) Chargement de la page (MM) Etat retour Etat demande Message erreur Charger le mot de commande (MM, IOC) Etaleur Bus (IOC) Adressage, adresse virtuelle Mise sous tension - Remise à zéro Message exécution Mise hors tension Bit N -l Code du message Il 4-

C- - - 6- - --*- - 6 -

Format mot d'état entrée/sortie.

TABLEAU 2

COMPTE DE MOT RECEPTION ETAT RECEPTION I-ETAT EMISSION | BUS

8 7 5 4 1 0

Définition champ d'état -8 Réception mot reçu pour le dernier

le mot d'entete initial.

7-5 Etat de réception - Inactif - Erreur de parité sur Bus 16 101 - Erreur de parité sur Bus 18 - Bloc 16 incomplet 001 - Bloc 18 incomplet 000 Tampon de réception plein Les autres - Illégal 4-1 Etat il Il fol I de transmission - Transmission commandée - Bus occupé - Arbitrage faute Réponse faute - Récepteur occupé - Erreur de parité - Erreur de synchronisation - Fait - Inactif Tous les autres - Illégal O Dernier Bus O - Bus 16 1 - Bus 18 bloc reçu. N'inclue pas Octal (Bits 7-0) 3O0 240 pas d'interruption Octal (Bits 7-0) de transmission Format macro- instruction

TABLEAU 3

Bits Mode d'adresse de base (BAM)

OP CODE BAM 1 DEPLACEMENT

11 10 8 7 0

Mode d'adressage étendu (EAM)

OP CODE BAM EAM R1 I R2

11 10 8 7 6 5 3 2 0

Codes registre pour R1 et R2

000 = P 100 = A

001 = S 101 = E

= B 110 = I

011 = X 111 = W

! Instructions de traitement de données

TABLEAU 4

Mnémonique Instructions STS Mémoire simple mot STD Mémoire double mot LDS Charger simple mot LDD Charger double mot LDC Charger le complément LDN Charger en négatif DWP Echanger ADD Ajouter en simple précision ADPAjouter en double précision SUB Soustraire en simple précision SDP Soustraire en double précision AND Et logique IOR Ou logique inclusif XOR Ou logique exclusif MPY Multiplier DIV Diviser JUMP Saut inconditionnel JPZ Saut si positif ou zéro JNG Saut si négatif JEZ Saut si égal à zéro JNZ Saut si non égal à zero JOVF Saut si indicateur de dépassement positionné JSUB Saut vers sous-programme SAD Décalage arithmétique double ISEZ Incrémenter et saut si zéro DSEZ Décrémenter et saut si zéro CSL Comparer et saut si inférieur CSE Comparer et saut si égal ASZ Et avec masque et saut si zéro 0SF Ou avec masque et saut si plein RSP Tourner en simple précision Instructions de fonctionnement

*TABLEAU 5

Instructions Etablir groupe d'instructions Etablir adresse virtuelle (Reg A) Appeler sous-programme d'interruption Descendre à niveau O pile de registres Sélection pas-à-pas (n; 4=ON; O=OFF) Marche-arrêt retour sousprogramme Demander service système (Reg A; nn = nombre demandé Etablir horloge temps réel (Regs A,E) Interruption autorisation/interdiction Commande écriture (Regs A,I,W) Commande lecture (Regs I,W) Résumé programme interrompu (n, 1=E; O=D' Choisir bus de transmission (O=BusA; I=BusB) Rétablissement lecture Rétablissement écriture Demander état entrée/sortie (Reg A) Interruption horloge (n: I=E, O=D) Autorisation/interruption Test diagnostic logique Test diagnostic mémoire Envoi message d'interruption Débuter programme utilisateur (Regs X,A,E) Retour du sous-programme d'interruption Eclatement lecture réelle (Regs A, I,W) Eclatement lecture complexe (Regs A,I,W) Résumer avec trace (n: I=ON, O=OFF) Choisir Horloge lecture réelle (Regs A,E) Charger matrice de pondération (Regs A,I,W) (n: O=Réel; I=complexe) Multiplier matrice Mise à jour détection et organisation

Instruction privilégiée.

Mnémonique

SELINS

SETVAD

TRAP DROP

"TRACE

RETURN

SYSREQ

oSETCLK

INTERR

WRITE

OREAD

RESUME

oSELBUS

READR

WRITER

REQIOS

CLOCK

LOGSTST

MEMTST

oSENDIN oSTARTU

TRPRET

oSREADR oSREADC

RESTRA

GETCLK

LWGTMX

HXMULT

DETMUP

Fonction de service DOS-O

TABLEAU 6

Numéro demande Service réalisé O Ecrire un message 1 Demander un message 2 Demande d'interruption 3 Mise à jour non sollicitée de contrôle d 'entrée 4 Mise à jour commande horloge Demande de contrôle de tâche DOS-1 6 Faute registre utilisateur 7 Demande enregistrement données 8 Information de mise à jour de commande d'enregistrement 9 Modifier adresse virtuelle CE Supprimer une demande d'écriture i1 Supprimer une demande de lecture 12 Autoriser demande de sortie ajournée 13 Autoriser demande d'entrée ajournée 14 Demande sortie directe Lecture horloge temps réel (double mot) Mot d'état de programme

TABLEAU 7

NON UTILISE RS OF I T- - M E

8 7 5 4 3 2 I o Nom de la zone RS OF I T M E

Description

Numéro d'ensemble de registre Indicateur de dépassement Instruction ensemble N Indicateur de pas-à-pas Mode de programme Interruption autorisée Valeurs 0-7 0 - pas de dépassement 1 - dépassement 0 - Ensemble O 1 - Ensemble 1 O - non pas-à-pas 1 - un pas-à-pas 0 - utilisateur(non privilégié) I - système (privilégié) 0 - non autorisé 1 - autorisé Les interruptions comprennent: a. Sortie terminée b. Entrée en attente c. Interruption d'horloge d. Interruption pas-à-pas Bits 7-5 ! Mot de commande IOC provenant du superviseur (DOS-1)

TABLEAU 8

Mot I: Mode: O0 - Hors service Ol - Réserve -Extension Bus - Demande mot 2 - Adresse virtuelle Il - Entrée-sortie dynamique - Dispositifs périphériques Bus émetteur Bit 13 O - Bus 16, 1 - Bus 18 Bit 12 O - Bus 22, 1 - Bus 24 Bus récepteur Bit 11 O - Bus 22 non autorisé, I - Bus 22 autorisé Bit 10 O - Bus 24 non autorisé, I - Bus 24 non autorisé Mot 2: Adresse virtuelle de IOC vue par le bus pour le mode d'extension

du bus dans une configuration à systèmes multiples.

14 13 12 Il 10 9 8 7 6 5 4 3 2 1 0 Mode Bus émetteur Bus récepteur non utilisé La Fig. 7 représente un autre mode de réalisation d'un appareil d'arbitrage distribué de lignes omnibus

pour chaque élément d'un dispositif de traitement distri-

bué de signaux. Le mode de réalisation de l'appareil d'arbitrage de la Fig. 6 permet d'arbitrer des éléments dans un système allant jusqu'à 256 adresses, tandis que

le mode de réalisation de la Fig. 7 est limité à l'arbi-

trage d'éléments allant jusqu'à 64 adresses, et le pro-

cédé d'arbitrage est plus lent lorsqu'il s'agit d'arbi-

trer de petits nombres d'éléments.

Selon la Fig. 7, une adresse d'éléments à six bits est chargée dans le registre 192 d'adresses d'éléments avant le début de l'arbitrage. Au début de l'arbitrage, les trois bits de plus grand poids 191 du registre d'adresses d'éléments sont décodés par un décodeur 188 à trois-parmi-huit, pour placer un "0" sur l'une des huit

lignes de code d'arbitrage de plus grand poids E8 à EI5.

D'une façon similaire, les trois bits de moindre poids

AL 193 de l'adresse d'éléments sont décodés par le déco-

deur 190 à trois-parmi-huit pour placer un "0" sur l'une des huit lignes de code d'arbitrage de moindre poids E0 à E7. Le code d'arbitrage 196 résultant à seize bits est

placé sur la ligne.

Les huit lignes C8 à C15 de plus grand poids du code composite 172 d'arbitrage d'éléments provenant de la ligne omnibus sont décodées par le codeur de priorité 174 pour produire un nombre à trois bits CU 179 représentant la ligne de code d'arbitrage d'éléments d'ordre le plus élevé avec un "0", et le détecteur 175 deux "0" unique produit une indication si une seule ligne est au niveau

"0". De façon similaire, les huit lignes CO à C7 de moin-

dre poids du code composite d'arbitrage d'éléments sont décodées par le codeur de priorité 176 pour produire un nombre à trois bits CL181 et le détecteur 177 délivre

une indication si une seule ligne est au niveau "O".

Les trois bits de plus grand poids du code compo-

site CU179 et l'adresse d'éléments AU 191 sont comparés

par le comparateur 178 de la Fig. 7 pour détecter la con-

dition d'égalité entre CU 179 et AU 191, et la condition que CU est supérieur à AU. Si CU est supérieur à AU, un autre élément à bénéficier de l'arbitrage et le signal LOSE est produit par la porte NON OU 186, de sorte que le code d'arbitrage d'éléments 187 est éliminé de la ligne

omnibus. Si une seule ligne de C8 à C15 est au niveau lo-

gique "0" et si CU 179 est égal à AU 191, la porte ET 182

permet au comparateur 180 de comparer les trois bits co-

dés de moindre poids CL 181 du code composite d'arbitrage d'éléments provenant du codeur de priorité 176 avec les trois bits de moindre poids AL 193 du registre d'adresses d'éléments.Si CL est supérieur à AL, un autre élément à bénéficier de l'arbitrage et le signal LOSE est produit par la porte NON OU 186, de sorte que le code d'arbitrage

196 est éliminé de la ligne omnibus.

Si une seule ligne de CO à C7 est au niveau "0" et

si CL 181 est égal à AL 193, l'élément bénéficie de l'ar-

bitrage et le signal WIN est produit par la porte ET 184

permettant à l'élément d'utiliser la ligne omnibus.

Cela termine la description des modes dé réalisation

de l'invention. Cependant, de nombreuses modifications

peuvent y être apportées sans sortir du cadre ni de l'es-

prit de l'invention. Par exemple, des mémoires permanen-

tes programmables pourraient être utilisées au lieu des mémoires permanentes dans l'unité de mémoire 54 et l'unité

de commande 56 du processeur de signaux 12. Dans la con-

figuration en réseau de la Fig. 2, chaque système pourrait être constitué par plusieurs éléments de chaque type et

le système 37 pourrait être connecté directement au sys-

tème 32 au lieu de communiquer avec ce dernier par l'in-

36 termédiaire du système 36.

Claims (54)

REVENDICATIONS

1. Système de traitement de signaux, caractérisé en ce qu'il comprend plusieurs éléments, comprenant un

processeur de signal, une mémoire de masse,et un con-

trôleur d'entrée/sortie; des moyens pour interconnecter lesdits plusieurs éléments de façon à former un système de traitement de signaux distribués; et des moyens pour

interconnecter plusieurs des systèmes ainsi formés.

2. Système de traitement de signaux selon la reven-

dication 1, caractérisé en ce qu'au moins un desdits éléments comprend des moyens pour détecter un élément défectueux.

3. Système de traitement de signaux selon la reven-

dication 1, caractérisé en ce qu'au moins un desdits

éléments comprend des moyens pour initialiser l'auto-

dépannage dudit système.

4. Système de traitement de signaux selon la reven-

dication 1, caractérisé en ce que lesdits moyens pour

interconnecter les éléments comprend-au moins un bus.

5. Système de traitement de signaux selon la reven-

dication 1, caractérisé en ce que lesdits moyens pour interconnecter les systèmes entre eux comprennent au

moins un bus.

6. Système de traitement de signaux, caractérisé en ce qu'il comprend plusieurs éléments formant un système de traitement de signal distribué; lesdits plusieurs éléments comprenant un processeur de signaux, une mémoire de masse et un contrôleur d'entrée/sortie; des moyens pour interconnecteur lesdits plusieurs éléments; et des moyens pour connecter plusieurs appareils de données

d'entrée/sortie audit élément contrôleur d'entrée/sortie.

7. Système de traitement de signaux selon la reven-

dication 6, caractérisé en ce qu'au moins un desdits éléments comprend des moyens pour détecter un élément défectueux.

8. Système de traitement de signaux selon la reven-

dication 6, caractérisé en ce qu'au moins un desdits

éléments comprend des moyens pour initialiser un auto-

dépannage dudit système.

9. Système de traitement de signaux selon la reven-

dication 6, caractérisé en ce ledit moyen pour inter-

connecter lesdits éléments comprend au moins un bus.

10. Système de traitement de signaux selon la reven-

dication 6, caractérisé en ce que ledit moyen pour connecter des appareils de données d'entrée/sortie a un élément contrôleur d'entrée/sortie comprend au moins un

bus.-

11. Système de traitement de signaux, caractérisé en -ce qu'il comprend plusieurs éléments; lesdits plusieurs éléments comprenant un processeur de signaux, une mémoire de masse et un contrôleur d'entrée/sortie;des moyens pour interconnecter lesdits plusieurs éléments de façon à former un système de traitement de signaux distribués; et des moyens pour interconnecter plusieurs desdits systèmes et pour connecter plusieurs des appareils de données d'entrée/sortie à un élément contrôleur d'entrée/

sortie.

12. Système de traitement de signaux distribués selon

la reventication 11, caractérisé en ce qu'au moins un des-

dits éléments comprend des moyens pour détecter un élément défectueux.

13. Système de traitement de signaux selon la revendi-

cation 11, caractérisé en ce qu'au moins un desdits élé-

ments comprend des moyens pour initialiser l'autodépan-

nage des systèmes.

14. Système de traitement de signaux selon la revendi-

cation 11, caractérisé en ce que lesdits moyens pour interconnecter plusieurs éléments comprend au moins un bus.

15. Système de traitement de signaux selon la revendi-

cation 11, caractérisé en ce que lesdits moyens pour inter-

connecter la pluralité desdits systèmes comprennent au moins

un bus et lesdits moyens pour connecter plusieurs appa-

reils d'entrée/sortie à un élément contrôleur d'entrée/

sortie comprennent au moins un bus.

16. Système de traitement de signaux, caractérisé en ce qu'il comprend plusieurs éléments; lesdits plusieurs éléments comprenant un processeur de signaux, une mémoire de masse et un contrôleur d'entrée/sortie; des moyens pour interconnecter lesdits plusieurs éléments de façon à former un systèmede traitement de signaux distribués; des moyens pour interconnecter plusieurs desdits systèmes et pour connecter plusieurs des appareils de données d'entrée/sortie audit élément contrôleur d'entrée/sortie; et des moyens situés dans un ou plusieurs desdits plusieurs éléments pour déterminer quel élément utilisera ledit moyen d'infraconnexion lorsque plus d'un élément essaye

d'utiliser ledit moyen d'infraconnexion simultanément.

17. Système de traitement de signaux selon la revendi-

cation 16, caractérisé en ce qu'au moins un desdits éléments comprend des moyens pour détecter un élément

défectueux.

18. Système de traitement de signaux selon la revendi-

cation 16, caractérisé en ce qu'au moins un desdits

éléments comprend un moyen pour initialiser l'auto-

dépannage dudit système.

19. Système de traitement de signaux selon la revendi-

cation 16, caractérisé en ce que ledit moyen pour inter-

connecter lesdits éléments comprend au moins un bus.

20. Système de traitement de signaux selon la re-

vendication 16, caractérisé en ce que ledit moyen pour interconnecter les systèmes entre eux comprend au moins un bus et en ce que ledit moyen pour connecter les ap-

pareils d'entrée/sortie, à un élément contrôleur d'en-

trée/sortie comprend au moins un bus.

21. Système de traitement de signaux selon la re-

vendication 16, caractérisé en ce que ledit moyen pour déterminer l'usage du moyen d'interconnexion comprend

un appareil de distribution du bus.

22. Système de traitement de signaux, caractérisé

en ce qu'il comprend plusieurs éléments; lesdits plu-

sieurs éléments comprenant un processeur de signaux, une mémoire de masse et un contrôleur d'entrée/sortie,

des moyens pour interconnecter lesdits plusieurs élé-

ments de façon à former un système de traitement de signaux distribués; des moyens pour interconnecter

plusieurs systèmes entre eux et pour connecter plu-

sieurs appareils-de données d'entrée/sortie à un élé-

ment contrôleur d'entrée/sortie; des moyens disposés dans un ou plusieurs desdits éléments pour déterminer quel élément utilisera ledit moyen d'interconnexion lorsque plus d'un élément essaie d'utiliser le moyen d'interconnexion simultanément; et des moyens pour commander, gérer et reconfigurer lesdits plusieurs

éléments comprenant dans un ou plusieurs desdits pro-

cesseurs de signaux un système d'opération distribué.

23. Système de traitement de signaux selon la re-

vendication 22, caractérisé en ce qu'au moins un des-

dits éléments comprend des moyens pour détecter un

élément défectueux.

24. Système de traitement de signaux selon la revendi-

cation 22, caractérisé en ce qu'au moins un desdits éléments comprend un moyen pour initialiser l'autodépannage dudit système.

25. Système de traitement de signaux selon la revendi-

cation 22, caractérisé en ce que ledit moyen pour déter-

miner l'usage dudit moyen d'interconnexion comprend un

appareil d'attribution du bus distribué.

26. Système de traitement de signaux selon la revendi-

cation 22, caractérisé en ce que ledit moyen pour inter-

connecter les éléments entre eux comprend plusieurs bus redondants.

27. Système de traitement de signaux selon la revendi-

cation 22, caractérisé en ce que lesdits plusieurs élé-

ments comprennent plusieurs éléments redondants.

28. Système de traitement de signaux selon la revendi-

cation 22, caractérisé en ce que ladite reconfiguration des éléments comprend des moyens pour remplacer un élément

défectueux par un élément de rechange.

29. Système de traitement de signaux selon la revendi-

cation 22, caractérisé en ce que ladite reconfiguration des éléments comprend des moyens pour changer l'adresse

desdits éléments.

30. Système de traitement de signaux selon la revendi-

cation 22, caractérisé en ce que ledit système de trai-

tement de signaux distribués comprend des moyens pour l'autodépannage ne nécessitant pas une redéfinition du système lorsque des éléments sont ajoutés ou retirés du système.

31. Système de traitement de signaux, caractérisé en ce qu'il comprend plusieurs éléments; lesdits plusieurs éléments comprenant un processeur de signaux, une mémoire de masse et un contrôleur d'entrée/sortie; des moyens pour interconnecter lesditsplusieurs éléments de façon

à former un système de traitement de signaux autodépan-

able ne nécessitant pas la mise en oeuvre de modes de faute particuliers; des moyens pour interconnecter plusieurs desdits systèmes et pour connecter plusieurs appareils de données d'entrée/sortie audit élément contrôleur d'entrée sortie; des moyens disposés dans un ou plusieurs desdits éléments pour déterminer quel élément utilisera lesdits moyens d'interconnexion lorsque

plus d'un des éléments essaye d'utiliser les moyens d'in-

terconnexion simultanément; et des moyens pour commander,

gérer et reconfigurer lesdits plusieurs éléments compre-

nant un système d'opération distribué dans un ou plusieurs

desdits processeurs de signaux.

32. Système de traitement de signaux selon la revendi-

cation 31, caractérisé en ce que ledit système de traite-

ment de signaux distribué comprend des moyens assurant l'autodépannage sans nécessiter une redéfinition du système lorsque des éléments sont ajoutés ou retranchés

dudit système.

33. Système de traitement de signaux, caractérisé en ce

qu'il comprend plusieurs éléments; lesdits plusieurs élé-

ments comprenant un processeur de signal, une mémoire de masse et un contrôleur d'entrée/sortie; des moyens pour interconnecter lesdits plusieurs éléments de façon à former un système de traitement de signaux distribué; des moyens pour interconnecter plusieurs desdits systèmes et pour connecter plusieurs appareils de données d'entrée/sortie à un élément contrôleur d'entrée/sortie; des moyens

disposés dans un ou plusieurs desdits éléments pour déter-

miner quel élément utilisera lesdits moyens d'interconne-

xion lorsque plus d'un élément essaye d'utiliser lesdits moyens d'interconnexion simultanément; et un système

Z486682

d'opération distribué dans un ou plusieurs des proces-

seurs de signaux pour commander, gérer et reconfigurer les éléments comprenant un segment de niveau local dudit système d'opération distribué, DOS-O pour exécuter la gestion individuelle de processeurs de signaux pour contrôler les fautes et un segment de niveau système

dudit système d'opération distribué, DOS-1, pour exé-

cuter la gestion des tâches du système, le contrôle

des fautes et la reconfiguration.

34. Système de traitement de signaux selon la re-

vendication 33, caractérisé en ce que le segment de niveau local DOS-O, dudit système d'opération distribué

comprend des mémoires ROM identiques situées dans cha-

cun desdits processeurs de signaux.

35. Système de traitement de signaux selon la reven-

dication 33, caractérisé en ce qu'au moins un desdits éléments comprend des moyens pour détecter un élément défectueux.

36. Système de traitement de signaux selon la reven-

dication 33, caractérisé en ce qu'au moins un desdits

éléments comprend des moyens pour initialiser l'auto-

dépannage du système.

37. Système de traitement de signaux selon la reven-

dication 33, caractérisé en ce que lesdits moyens de détermination de l'usage des moyens d'interconnexion

comprennent un appareil d'affectation du bus distri-

bué.

38. Système de traitement de signaux selon la reven-

dication 33, caractérisé en ce que lesdits moyens pour interconnecter lesdits éléments comprennent plusieurs

bus redondants.

39. Système de traitement de signaux selon la reven-

dication 33, caractérisé en ce que lesdits plusieurs

éléments comprennent des éléments redondants.

40. Système de traitement de signaux selon la revendi-

cation 33, caractérisé en ce que ladite reconfiguration des éléments entre eux comprend des moyens pour remplacer

un élément défectueux par un élément de rechange.

41. Système de traitement de signaux selon la revendi- cation 33, caractérisé en ce que ladite reconfiguration des éléments entre eux comprend des moyens pour changer

l'adresse desdits éléments.

42. Système de traitement de signaux selon la revendi-

cation 33, caractérisé en ce que le système de traitement

de signaux distribué comprend des moyens pour l'auto-

dépannage ne nécessitant pas une redéfinition du système lorsque les éléments sont ajoutés ou retranchés dudit système.

43. Système de traitement de signaux, caractérisé en ce qu'il comprend plusieurs éléments; lesdits plusieurs éléments comprenant un processeur de signaux, une mémoire de masse et un contrôleur d'entrée-sortie; des moyens pour interconnecter lesdits plusieurs éléments de façon à former un système de traitement de signaux distribué; des moyens pour interconnecter plusieurs desdits systèmes

et pour connecter plusieurs appareils de données d'entrée-

sortie audit élément contrôleur d'entrée-sortie; des

moyens situés dans un ou plusieurs des éléments pour dé-

terminer quel élément utilisera lesdits moyens d'inter-

connexion lorsque plus d'un élément essaye d'utiliser les-

dits moyens d'interconnexion simultanément; des moyens pour commander, gérer et reconfigurer lesdits éléments comprenant un système d ' opération distribué dans un ou plusieurs desdits processeurs de signaux; et des moyens pour exécuter la multiplication et l'addition d'opérations simultanément dans l'unité arithmétique à l'intérieur d'un

cycle d'horloge desdits processeurs de signaux.

44. Système de traitement de signaux, caractérisé en ce qu'il comprend plusieurs éléments; lesdits plusieurs éléments comprenant un processeur de signaux, une mémoire de masse et un contrôleur d'entrée/sortie; des moyens pour interconnecter lesdits plusieurs éléments de façon à former un système de traitement de signaux distribué;

des moyens pour interconnecter plusieurs desdits sys-

tèmes et pour connecter plusieurs appareils de données

d'entrée/sortie audit élément contrôleur d'entrée/sor-

tie; des moyens situés dans un ou plusieurs desdits

éléments pour déterminer quel élément utilisera les-

dits moyens d'interconnexion lorsque plus d'un élément

essaie d'utiliser lesdits moyens d'interconnexion si-

multanément; un système d'opération distribué situé

dans un ou plusieurs processeurs de signaux pour com-

mander, gérer et reconfigurer lesdits plusieurs élé-

ments comprenant un segment de niveau local dudit sys-

tème d'explôitation distribué, DOS-O, pour exécuter la gestion individuelle de processeur de signaux et contrôler les fautes, et un segment de niveau système dudit système d'exploitation distribué, DOS-1, pour exécuter la gestion des tâches du système, contrôler

les fautes et reconfigurer; et des moyens pour assu-

rer la communication entre un programme d'application et le segment de niveau local, DOS-O, dudit système

d'exploitation distribué, pour exécuter la multiplica-

tion de deux matrices complexes, pour exécuter la dé-

tection d'une cible, la mise à jour d'une organisation de mémoire et pour gérer les ressources d'un processeur

de signaux privilégiés, comprenant des moyens pour mé-

moriser des instructions OPERATE.-

45. Procédé pour déterminer quel élément processeur de signaux devient l'exécutant contenant le segment du niveau système du système d'exploitation distribué, DOS-1,

caractérisé en ce qu'il consiste à effectuer les étapes sui-

- 44 vantes: exécuter les programmes d'autotests situés dans le segment de niveau local, DOS-O, du système d'exploitation distribué chaque élément processeur de signaux lorsque l'alimentation est appliquée, envoyer un message " prêt et demande d'exécution " d'un proces- seur de signaux vers une mémoire de masse après que l'exécution des programmes d'autotests se soit terminée avec succès; exécuter la gestion du bus si deux ou plusieurs processeurs de signaux essayent d'utiliser le

bus simultanément pour envoyer le message " prêt et de-

mande d'exécution "; et prévenir plus d'un processeur de signaux de l'obtention d'un programme d'exécution, DOS-1 du système d'exploitationdistribué, en changeant l'adresse de ladite mémoire de masse aussitôt que la

mémoire de masse reçoit le premier message " prêt et de-

mande d'exécution " résultant dans les autres processeurs de signaux d'un état vacant jusqu'à ce qu'une tâche lui

soit assignée par le DOS-1.

46.Système de traitement de signaux, caractérisé en ce

qu'il comprend plusieurs éléments; lesdits plusieurs élé-

ments comprenant un processeur de signaux, une mémoire de masse et un contrôleur d'entrée-sortie; des moyens pour interconnecter lesdits plusieurs éléments de façon à former un système de traitement de signaux distribué; plusieurs systèmes de traitement de signaux distribués comprenant des moyens d' interconnexion pour former un réseau; et des moyens pour assurer la communication entre lesdits systèmes à l'aide d'au iwins deux bus séparés et en ce que lesdits plusieurs systèmes comprennent des moyens situés dans au moins un élément pour initialiser un autodépannage dudit dispositif.

47. Système de traitement de signaux, caractérisé en ce - qu'il comprend plusieurs systèmes de traitement distribués,

Z486682

des moyens pour interconnecter lesdits systèmes de fa-

çon à former un réseau et pour fournir au moins deux voies de communication vers chaque système à partir d'éléments contrôleurs d'entrée/sortie séparés; des moyens pour communiquer directement entre un premier et un second système; des moyens pour communiquer

entre un premier système et un troisième système com-

prenant des moyens pour envoyer l'information à travers un second système; et des moyens pour communiquer avec les appareils d'entrée/sortie par au moins deux voies

de communication.

48. Système de traitement de signaux, caractérisé en ce qu'il comprend plusieurs systèmes de traitement de signaux distribués; des moyens pour interconnecter lesdits systèmes de façon à former un réseau et pour fournir au moins deux voies de communication vers chaque système à partir d'éléments contrôleurs d'entrée/ sortie séparés; des moyens pour communiquer directement entre un premier et un second système; des moyens pour communiquer entre un premier système et un troisième

système pour envoyer l'information au travers d'un se-

cond système; des moyens pour communiquer avec des ap-

pareils d'entrée/sortie par au moins deux voies de commu-

nication et des moyens pour contrôler, gérer et reconfi-

gurer lesdits dispositifs comprenant une commande d'exé-

cution dans au moins un système.

49. Système de traitement de signaux selon la reven-

dication 48, caractérisé en ce que le système d'exploi-

tation distribué situé dans lesdits systèmes comprend

ladite commande d'exécution dans ledit premier système.

50. Système de traitement de signaux selon la reven-

dication 48, caractérisé en ce que les éléments à l'in-

térieur desdits systèmes comprennent des moyens de recon-

figuration par changement de l'adresse desdits éléments et par changement de l'élément défectueux par un élément

de rechange.

51. Système de traitement de signaux, caractérisé en ce qu'il comprend plusieurs éléments interconnectés par un bus commun; chacun desdits éléments comprenant un moyen d'arbitrage du bus pour déterminer la priorité d'un élément relativement à un autre élément lorsque plus d'un élément essaye d'utiliser ledit bus simultanément; et en ce que lesdits moyens d'attribution du bus comprennent des moyens pour décoder des codes composites de plusieurs éléments d'arbitrage placés simultanément sur ledit bus pour déterminer l'élément de priorité la plus haute qui

utilisera le bus en premier.

52. Système de traitement de signaux selon la revendi-

cation 51, caractérisé en ce que ledit moyen de décodage du code d'arbitrage de l'élément composite comprend une logique pour délivrer des signaux à l'intérieur de chaque élément pour indiquer le moment o ledit élément gagne ou

perd l'usage dudit bus.

53. Système de traitement de signaux, caractérisé en ce qu'il comprend plusieurs éléments interconnectés à l'aide d'un bus commun, chacun desdits éléments comprenant des moyens d'arbitrage du bus pour déterminer la priorité d'un élément relativement à un autre élément lorsque plus d'un élément essaye d'utiliser ledit bus simultanément; les moyens d'arbitrage du bus comprenant en plus des moyens pour décoder des codes d'arbitrage d'éléments composites placés sur ledit bus pour déterminer l'élément de plus haute priorité qui utilisera ledit bus en premier, des moyens pour mémoriser l'adresse d'un élément dans chaque élément, et des moyens pour délivrer un code d'arbitrage d'élément dans chaque élément pour le transfert vers ledit bus.

54. Système de traitement de signaux selon la revendi-

cation 53, caractérisé en ce que les moyens de décodage 47- du code d'arbitrage d'éléments composites comprennent une logique pour délivrer des signaux à l'intérieur de chaque élément pour indiquer l'instant o ledit élément

gagne ou perd l'usage dudit bus.