JPS59212930A - 端末主導型電源投入制御方法および制御装置 - Google Patents
端末主導型電源投入制御方法および制御装置Info
- Publication number
- JPS59212930A JPS59212930A JP58086860A JP8686083A JPS59212930A JP S59212930 A JPS59212930 A JP S59212930A JP 58086860 A JP58086860 A JP 58086860A JP 8686083 A JP8686083 A JP 8686083A JP S59212930 A JPS59212930 A JP S59212930A
- Authority
- JP
- Japan
- Prior art keywords
- power
- computer system
- power supply
- terminal
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
- G06F1/3215—Monitoring of peripheral devices
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は、端末主導型電子計算機システムに関し、詳し
くは端末の動作状態を常時監視して、自動的にシステム
電源のオン／オフ制御、オペレーティング・システムの
起動／停止を行う電子計算機システムに関するものであ
る。
くは端末の動作状態を常時監視して、自動的にシステム
電源のオン／オフ制御、オペレーティング・システムの
起動／停止を行う電子計算機システムに関するものであ
る。
（発明の背景〕
近年、電子計算機システムの利用の拡大に伴い、その利
用形態も従来のバッチ・ジョブ処理を主体とした利用形
態から、Ｔ Ｓ Ｓ （Ｔｉｍｅ Ｓｈａｒｉｎｇ ５
ｙｓｔθｍ）に見られるような端末を用いた会話型処理
を主体とした利用形態に移ってきている。特に、電子計
算機を利用して計測器等の実験制御を行う応用分野（ラ
ボラＦす・オートメーションの分野）においては、実験
者は電子計算機に接続された端末を用いて、電子計算機
と対話しながら実験制御を行う場合が多い。さらに、ラ
ボラトリ・オートメーショ’＞ （１Ｌａｂｏｒａｔｏ
ｒｙ Ａｕｔｏｍａｔｉｏｎ以下ＬＡと記す）の利用分
、野においては、研究・実験者にとって、実験のアイデ
ィアが浮かんだときに直ちに電子計算機システムを使用
できることが望ましい。
用形態も従来のバッチ・ジョブ処理を主体とした利用形
態から、Ｔ Ｓ Ｓ （Ｔｉｍｅ Ｓｈａｒｉｎｇ ５
ｙｓｔθｍ）に見られるような端末を用いた会話型処理
を主体とした利用形態に移ってきている。特に、電子計
算機を利用して計測器等の実験制御を行う応用分野（ラ
ボラＦす・オートメーションの分野）においては、実験
者は電子計算機に接続された端末を用いて、電子計算機
と対話しながら実験制御を行う場合が多い。さらに、ラ
ボラトリ・オートメーショ’＞ （１Ｌａｂｏｒａｔｏ
ｒｙ Ａｕｔｏｍａｔｉｏｎ以下ＬＡと記す）の利用分
、野においては、研究・実験者にとって、実験のアイデ
ィアが浮かんだときに直ちに電子計算機システムを使用
できることが望ましい。
上記の要求を満たすためには、電子計算機システムの運
用サービス、つまり電子計算機が２４時間中、停止する
ことなく稼動していることが必要である。
用サービス、つまり電子計算機が２４時間中、停止する
ことなく稼動していることが必要である。
通常、電子計算機システムを用いたＬＡにおいては、大
型電子計算機と小型電子計算機を階層的に接続し、大型
電子計算機に対しては大規模なデータ解析処理を、また
小型電子計算機に対しては実験装置の動作制御と実験装
置からのデータ収集をそれぞれ分担させるという利用方
法が多い。
型電子計算機と小型電子計算機を階層的に接続し、大型
電子計算機に対しては大規模なデータ解析処理を、また
小型電子計算機に対しては実験装置の動作制御と実験装
置からのデータ収集をそれぞれ分担させるという利用方
法が多い。
そして、小型電子計算機の処理能力の向上に伴い、１台
の小型電子計算機を複数の実験室、複数の使用者で共用
し、かつ小型電子計算機を実験室から遠く離れた場所に
設置して、これを利用するという方法がとられることに
なる。勿論、小型電子計算機を用いることなく、大型電
子引算機のみで、ＬＡの実験装置の制御からデータ解析
までを一貫して行っても差し支えない。
の小型電子計算機を複数の実験室、複数の使用者で共用
し、かつ小型電子計算機を実験室から遠く離れた場所に
設置して、これを利用するという方法がとられることに
なる。勿論、小型電子計算機を用いることなく、大型電
子引算機のみで、ＬＡの実験装置の制御からデータ解析
までを一貫して行っても差し支えない。
ところで、前述のように、実験者が電子計算機を使用し
たいとき、時間帯が深夜あるいは休日であっても直ちに
一使用できることが望ましく、そのためには電子計算機
システムの２４時間連続運転サービスが必須の条件とな
る。しかし、大型電子計算機システムのようにバッチ・
ジミブ処理とＴＳＳ等のような会話処理が混在している
場合には、２４時間連続運転サービスは計算機の使用効
率を高めることになり、きわめて有意義であるが、実験
制御のみを分担する電子計算機を２４時間連続運転サー
ビスさせる場合には、実験制御に利用しないときにも動
作させることになるので、電子計算機の使用効率を低下
させるとともに、無駄な電力消費を伴う。
たいとき、時間帯が深夜あるいは休日であっても直ちに
一使用できることが望ましく、そのためには電子計算機
システムの２４時間連続運転サービスが必須の条件とな
る。しかし、大型電子計算機システムのようにバッチ・
ジミブ処理とＴＳＳ等のような会話処理が混在している
場合には、２４時間連続運転サービスは計算機の使用効
率を高めることになり、きわめて有意義であるが、実験
制御のみを分担する電子計算機を２４時間連続運転サー
ビスさせる場合には、実験制御に利用しないときにも動
作させることになるので、電子計算機の使用効率を低下
させるとともに、無駄な電力消費を伴う。
一方、電子計算機を、実験装置の制御に必要なときにの
み動作させる場合には、次のような問題が生ずる。すな
わち、（１）複数台の小型電子計算機ごとに、システム
の動作管理のためのオペレータを配置する必要がある。
み動作させる場合には、次のような問題が生ずる。すな
わち、（１）複数台の小型電子計算機ごとに、システム
の動作管理のためのオペレータを配置する必要がある。
（ｎ）オペレータが不在のときには、実験者が遠隔地に
出向き、電子計算機システムの電源の給電開始とシステ
ムの初期化処理、あるいは給電停止とシステムの停止処
理を行う必要がある。
出向き、電子計算機システムの電源の給電開始とシステ
ムの初期化処理、あるいは給電停止とシステムの停止処
理を行う必要がある。
このように、電子計算機システムの２４時間運転サービ
スの必要性が高まってきた結果、電子計算機システムの
無人運転支援の一環として、あらかじめ指定された時刻
に電子計算機システムの稼動開始処理を起動したり、逆
に稼動を停止させたりする自動オンオフ方式が提案され
ている。しかし、これらの方式は時刻依存型であって、
電子計算機システムの利用者依存型ではないため、利用
者の不便は解消しない。
スの必要性が高まってきた結果、電子計算機システムの
無人運転支援の一環として、あらかじめ指定された時刻
に電子計算機システムの稼動開始処理を起動したり、逆
に稼動を停止させたりする自動オンオフ方式が提案され
ている。しかし、これらの方式は時刻依存型であって、
電子計算機システムの利用者依存型ではないため、利用
者の不便は解消しない。
本発明の目的は、このような従来の欠点を解消し、電子
計算機に接続されている端末群のうち１台でも使用され
る状態になったならば、電子計算機の電源給電を開始し
、またすべての端末が不使用状態になったならば、電源
給電を停止するようにして、利用者依存型つまり端末主
導型の電子計算機システムを提供することにある。
計算機に接続されている端末群のうち１台でも使用され
る状態になったならば、電子計算機の電源給電を開始し
、またすべての端末が不使用状態になったならば、電源
給電を停止するようにして、利用者依存型つまり端末主
導型の電子計算機システムを提供することにある。
上記目的を達成するため、本発明による端末主導型電子
計ｎ機システムは、演算処理部、記憶部、チャネル、操
作パネル、電源供給部、入出力装置、および遠隔地に設
けられた複数台のデータ端末装置ならびに該データ端末
装置を制御する端末制御装置を含む電子計算機システム
において、上記端末制御装置内に、上記複数台のデータ
端末装置を常時監視し、少なくとも１台以上のデータ端
末装置の電源オン状態を検出したとき、上記電源供給部
を起動させて電子計算機システムの電源供給を開始させ
る制御手段を設けることに特徴がある。
計ｎ機システムは、演算処理部、記憶部、チャネル、操
作パネル、電源供給部、入出力装置、および遠隔地に設
けられた複数台のデータ端末装置ならびに該データ端末
装置を制御する端末制御装置を含む電子計算機システム
において、上記端末制御装置内に、上記複数台のデータ
端末装置を常時監視し、少なくとも１台以上のデータ端
末装置の電源オン状態を検出したとき、上記電源供給部
を起動させて電子計算機システムの電源供給を開始させ
る制御手段を設けることに特徴がある。
第１図は、本発明の実施例を示す端末主導型電子計算機
システムのブロック図である。
システムのブロック図である。
符号１は中央処理装置（Ｃｅｎｔｒａ！Ｐｒｏａｅｓｓ
ｉｎｇＵｎ１ｔ ： 以下ＣＰＵ）、２は主記憶装Ｋ
ｉ （ＭａｌｒＬＳｔｏｒａｇｅ ：以下ＭＳ） 、３
はチャネル（Ｃｈａｎｎｅｊ：以下ＣＨ）、４は電源供
給部（Ｐｏｗｅｒ Ｃｏｎｔｒｏｌ：以下ＰＷＲ） 、
δはスイッチ部（Ｐａｎｎｅ！＝以下ＰＮＬ）、６は磁
気ディスク装置（Ｄｉｓｋ Ｓｔｏｒａｇｅ ：以下Ｄ
ＩＳＫ）、７は磁気テープ装置（Ｍａｇｎｅｔｉｃ Ｔ
ａｐｅ ：以下１’ｖｉＴ） 、５はユニット−レコ
ード装置（カード・リーダ（以下ＣＲ）およびライン・
プリンタ（以下ＬＰ）等）、９は入出力制御装置（Ｃｏ
ｎｔｒｏｌＵｎｉｔ ：以下ＣＵ）、ｌＯは端末制御
装置（ＴｅｒｍｉｎａｌＣｏｎｔｒｏｌ Ｅｑｕｉｐｍ
ｅｎｔ ：以下ＴＣＥ） 、１１はビデオ・データ端末
（Ｖｉｄｓｏ Ｄａｔａ Ｔｅｒｍｉｎａｌ：以下ＶＤ
Ｔ）である。
ｉｎｇＵｎ１ｔ ： 以下ＣＰＵ）、２は主記憶装Ｋ
ｉ （ＭａｌｒＬＳｔｏｒａｇｅ ：以下ＭＳ） 、３
はチャネル（Ｃｈａｎｎｅｊ：以下ＣＨ）、４は電源供
給部（Ｐｏｗｅｒ Ｃｏｎｔｒｏｌ：以下ＰＷＲ） 、
δはスイッチ部（Ｐａｎｎｅ！＝以下ＰＮＬ）、６は磁
気ディスク装置（Ｄｉｓｋ Ｓｔｏｒａｇｅ ：以下Ｄ
ＩＳＫ）、７は磁気テープ装置（Ｍａｇｎｅｔｉｃ Ｔ
ａｐｅ ：以下１’ｖｉＴ） 、５はユニット−レコ
ード装置（カード・リーダ（以下ＣＲ）およびライン・
プリンタ（以下ＬＰ）等）、９は入出力制御装置（Ｃｏ
ｎｔｒｏｌＵｎｉｔ ：以下ＣＵ）、ｌＯは端末制御
装置（ＴｅｒｍｉｎａｌＣｏｎｔｒｏｌ Ｅｑｕｉｐｍ
ｅｎｔ ：以下ＴＣＥ） 、１１はビデオ・データ端末
（Ｖｉｄｓｏ Ｄａｔａ Ｔｅｒｍｉｎａｌ：以下ＶＤ
Ｔ）である。
本発明は、ＴＣＥＩＯとＰＷＲ４に、特別な制御回路を
設けたことを特徴としている。
設けたことを特徴としている。
第１図においては、ＴＣＥｌｏは１個のみであるが、複
数個をＣＨ３に接続することができる。
数個をＣＨ３に接続することができる。
ＴＣＥＩＯは、複数個のＶＤＴ、１１を制御しているが
、ＴＣＥｌｏ内にはバッテリ電源等のようにＴＣＢＩＱ
本体とは別の電源で動作する特殊制御回路が設けられて
おり、この特殊制御回路によって常時ＶＤＴＩＩの使用
状態を監視する。いま、Ｖ Ｄ Ｔ ｌ １のうちのい
ずれか１つでも使用可能状態、例えばＶＤＴＩＩの電源
が使用者によって投入された状態になると、その状態信
号が電子計算機のＰ Ｗ Ｒ４に送出される。ＰＷＲ４
は、その信号を受取ると電源をオンにし、かつ電子計算
機システムが動作できるようにオペレーティング・シス
テム（以下Ｏ８）の初期化処理を起動するための契機信
号を発生する。
、ＴＣＥｌｏ内にはバッテリ電源等のようにＴＣＢＩＱ
本体とは別の電源で動作する特殊制御回路が設けられて
おり、この特殊制御回路によって常時ＶＤＴＩＩの使用
状態を監視する。いま、Ｖ Ｄ Ｔ ｌ １のうちのい
ずれか１つでも使用可能状態、例えばＶＤＴＩＩの電源
が使用者によって投入された状態になると、その状態信
号が電子計算機のＰ Ｗ Ｒ４に送出される。ＰＷＲ４
は、その信号を受取ると電源をオンにし、かつ電子計算
機システムが動作できるようにオペレーティング・シス
テム（以下Ｏ８）の初期化処理を起動するための契機信
号を発生する。
これにより、電子計算機システムは使用可能となる。一
方、電子計算機システムが動作した後に、ＴＣＥｌｏ内
の特殊制御回路がすべてのＶＤＴＩＩの電源がオフにな
っていることを検知すると、その状態信号なＰＷＲ４に
送出する。これにより、ＰＷＲ４は電子計算機のＣＰＵ
Ｉに外部割込みとして、Ｏ８に割込み動作を起させる。
方、電子計算機システムが動作した後に、ＴＣＥｌｏ内
の特殊制御回路がすべてのＶＤＴＩＩの電源がオフにな
っていることを検知すると、その状態信号なＰＷＲ４に
送出する。これにより、ＰＷＲ４は電子計算機のＣＰＵ
Ｉに外部割込みとして、Ｏ８に割込み動作を起させる。
Ｏ８は割込みを検知すると、システム停止処理を行った
後に、ＰＷＲ４に対して電源断の指令を発行し、電子計
算機システムの電源を切断する。すなわち、端末の主導
権によって電子計算機システムが動作することになる。
後に、ＰＷＲ４に対して電源断の指令を発行し、電子計
算機システムの電源を切断する。すなわち、端末の主導
権によって電子計算機システムが動作することになる。
ここで、ＴＣＥｌｏ内に組み込まれた特殊制御回路（Ｔ
ＣＥＩＯに接続されたすべてのＶＤＴＩＩの電源オン／
オフ状態を監視する回路）は、ＴＣＥｌｏ内の通常のデ
ータ送受信動作用の内部データ・バスと共用して動作し
、かつ通常のデータ送受信動作の回路とは別個の電源に
より駆動される。
ＣＥＩＯに接続されたすべてのＶＤＴＩＩの電源オン／
オフ状態を監視する回路）は、ＴＣＥｌｏ内の通常のデ
ータ送受信動作用の内部データ・バスと共用して動作し
、かつ通常のデータ送受信動作の回路とは別個の電源に
より駆動される。
また、電子計算機システムの電源の供給を開始した後、
Ｏ８の初期化処理中にすべてのＶＤＴＩＩの電源がオフ
状態となって、電子計算機システムの電源供給を停止さ
せる状態となっても、Ｏ８の初期化処理が終了するまで
は電子計′！ｆｆ様シスデシステム供給を停止させない
ように制御される。それとは逆に、すべてのＶＤＴＩ
１の電源がオフ状態であることを検知して、電子計算機
システムの電源の供給を停止するためにＯ８の動作を終
了させる処理が行われているとき、１台以上のＶＤＴｌ
ｌの電源がオン状態であることを検知して電子計１１．
機システムの電源を供給する状況になっても、Ｏ８の動
作を終了さぜる処理、および一旦電子計／ａ機システム
への電源供給を停止させる処理が終了するまで、その電
源オンの報告は無視される。
Ｏ８の初期化処理中にすべてのＶＤＴＩＩの電源がオフ
状態となって、電子計算機システムの電源供給を停止さ
せる状態となっても、Ｏ８の初期化処理が終了するまで
は電子計′！ｆｆ様シスデシステム供給を停止させない
ように制御される。それとは逆に、すべてのＶＤＴＩ
１の電源がオフ状態であることを検知して、電子計算機
システムの電源の供給を停止するためにＯ８の動作を終
了させる処理が行われているとき、１台以上のＶＤＴｌ
ｌの電源がオン状態であることを検知して電子計１１．
機システムの電源を供給する状況になっても、Ｏ８の動
作を終了さぜる処理、および一旦電子計／ａ機システム
への電源供給を停止させる処理が終了するまで、その電
源オンの報告は無視される。
各構成要素部とＰＷＲ４の間の信号授受について、さら
に詳述する。
に詳述する。
Ｔ ＣＥ １０は、常時ＶＤＴｌｌ群の状態を監視して
おり、その結果は信号線Ｌ１を介してＰＷＲ生に報告さ
れる。１’ ＣＥ １０の監視下のＶＤＴＩ１の１個、
例えば最左端のＶＤＴＩＩの電源がオン状態になると、
信号線Ｌｌの信号は°′１″となり、ＰＷＲ４に報告さ
れる。なお、ＴＣＥｌＯが複数個存在する場合には、各
々のＴＣＥＩＱから送出される信号線Ｌ１の信号を論理
和してその結果出力がＰＷＲ４に報告、される。Ｐ Ｗ
Ｒ４に対しては、Ｐ Ｎ、Ｌ ５から現在の動作モー
ドを伝える信号が、信号線Ｌ２を介して入力する。ここ
で、動作モードとは、この電子計算機が端末状態を監視
しながら動作するモード（信号線Ｌ２の信号が°“１″
）が、あるいは端末状態を無視して動作するモード（信
号線Ｌ２の信号が°゛０′″）のいずれかである。これ
らのモードの指定は、ＰＮＬ５のスイッチにより行われ
、信号線Ｌ２の信号に反映されている。
おり、その結果は信号線Ｌ１を介してＰＷＲ生に報告さ
れる。１’ ＣＥ １０の監視下のＶＤＴＩ１の１個、
例えば最左端のＶＤＴＩＩの電源がオン状態になると、
信号線Ｌｌの信号は°′１″となり、ＰＷＲ４に報告さ
れる。なお、ＴＣＥｌＯが複数個存在する場合には、各
々のＴＣＥＩＱから送出される信号線Ｌ１の信号を論理
和してその結果出力がＰＷＲ４に報告、される。Ｐ Ｗ
Ｒ４に対しては、Ｐ Ｎ、Ｌ ５から現在の動作モー
ドを伝える信号が、信号線Ｌ２を介して入力する。ここ
で、動作モードとは、この電子計算機が端末状態を監視
しながら動作するモード（信号線Ｌ２の信号が°“１″
）が、あるいは端末状態を無視して動作するモード（信
号線Ｌ２の信号が°゛０′″）のいずれかである。これ
らのモードの指定は、ＰＮＬ５のスイッチにより行われ
、信号線Ｌ２の信号に反映されている。
さらに、ＰＮＬ５からＰＷＲ４へは、ＰＮＬ５上の電源
オン／オフの指令信号が信号線群Ｌ３を介して入力され
ている。ＰＷＲ４から電子計算機の各構成要素部へは、
線Ｌ４を介して電源が供給されている。また、ＣＰＵ１
からＰＷＲ４へは、信号線Ｌ５を介して電源供給停止、
すなわち電源オフの要求信号が入力される。
オン／オフの指令信号が信号線群Ｌ３を介して入力され
ている。ＰＷＲ４から電子計算機の各構成要素部へは、
線Ｌ４を介して電源が供給されている。また、ＣＰＵ１
からＰＷＲ４へは、信号線Ｌ５を介して電源供給停止、
すなわち電源オフの要求信号が入力される。
（ｇ号ＭＬ６４；ｔ、ＣＰＯｌがら２ｗＲ４へ電源供給
停止の要求信号を伝え、信号線Ｌ７は、ＣＰＵ１からＰ
ＷＲ４に対して電子計算機の動作中を伝える信号線であ
る。
停止の要求信号を伝え、信号線Ｌ７は、ＣＰＵ１からＰ
ＷＲ４に対して電子計算機の動作中を伝える信号線であ
る。
電子計算機の動作モードがＶＤＴＩＩの状態を監視しな
いとき、つまり信号線Ｌ２の信号が°゛０′”であれば
、ＰＷＲ４における電子計算機への給電方法、および給
電停止方法は、従来から知られているものと同じ方法を
用いる。
いとき、つまり信号線Ｌ２の信号が°゛０′”であれば
、ＰＷＲ４における電子計算機への給電方法、および給
電停止方法は、従来から知られているものと同じ方法を
用いる。
動作モードが、Ｖ Ｉ） ’ｌ’ １１の状態を監視す
る場合、つまり信号線Ｌ２の信号がＩ Ｉ＋の場合の電
子計算機への給電、および給電停止の制御方式、ならび
に電子計算機システムの動作開始、終了処理制御方式が
、本発明により新しく提案される方式である。
る場合、つまり信号線Ｌ２の信号がＩ Ｉ＋の場合の電
子計算機への給電、および給電停止の制御方式、ならび
に電子計算機システムの動作開始、終了処理制御方式が
、本発明により新しく提案される方式である。
ＶＤＴＩＩを監視するための特殊制御回路は、ＴＣＥＩ
Ｏに内蔵され、ＴＣＥＩＯの電源とは独立したバッテリ
電源等の別系統電源により動作している。ＶＤＴＩＩの
中のいずれか１台のＶＤＴｌｌが使用可能状態であると
、信号線Ｌ１の信号が°“１”となり、Ｐ、ＷＢ２に報
告される。ＰＷＲ４は、ＰＮＬ５から信号線Ｌ２を介し
て送られたモード信号が１°″であると、電子計算機の
各構成部に電源供給線Ｌ４を介して給電を開始する。
Ｏに内蔵され、ＴＣＥＩＯの電源とは独立したバッテリ
電源等の別系統電源により動作している。ＶＤＴＩＩの
中のいずれか１台のＶＤＴｌｌが使用可能状態であると
、信号線Ｌ１の信号が°“１”となり、Ｐ、ＷＢ２に報
告される。ＰＷＲ４は、ＰＮＬ５から信号線Ｌ２を介し
て送られたモード信号が１°″であると、電子計算機の
各構成部に電源供給線Ｌ４を介して給電を開始する。
一定の時間経過後、（通常、１分程度の後）、ＣＰＵＩ
に対してマイクロプログラムのローディング、ならびに
ｏｓをＤＩＳＫ６からＭＳ２内にローディングして初期
化する要求を、信号線群Ｌ６を介して行う。ＣＰＵ１は
、この要求信号を受は取ると、マイクロプログラムをＣ
ＰＵＩ内にロードした後、ＤＩＳＫ６からＭＳ２内にＯ
８の基本部をロードし、そのＯ８の基本部のプログラム
によって初期化処理を行う。ここで、Ｏ８の初期化処理
とは、Ｏ８の基本部がＭＳ２にロードされると、その基
本部がＯ８動作に必要なプログラム群を順次ＭＳ２にロ
ードした後、定数値の設定を行ったり、あるいはＴＳＳ
ジョブの起動、オンライン・プログラムの起動、および
ジョブ・キュー・ファイルを使用可能状態にすることで
ある。Ｏ８の初期化処理が完了すると、研究・実験者は
ＶＤＴｌｌの端末群からＩ！芋計算機システムを自由に
使用することができる。
に対してマイクロプログラムのローディング、ならびに
ｏｓをＤＩＳＫ６からＭＳ２内にローディングして初期
化する要求を、信号線群Ｌ６を介して行う。ＣＰＵ１は
、この要求信号を受は取ると、マイクロプログラムをＣ
ＰＵＩ内にロードした後、ＤＩＳＫ６からＭＳ２内にＯ
８の基本部をロードし、そのＯ８の基本部のプログラム
によって初期化処理を行う。ここで、Ｏ８の初期化処理
とは、Ｏ８の基本部がＭＳ２にロードされると、その基
本部がＯ８動作に必要なプログラム群を順次ＭＳ２にロ
ードした後、定数値の設定を行ったり、あるいはＴＳＳ
ジョブの起動、オンライン・プログラムの起動、および
ジョブ・キュー・ファイルを使用可能状態にすることで
ある。Ｏ８の初期化処理が完了すると、研究・実験者は
ＶＤＴｌｌの端末群からＩ！芋計算機システムを自由に
使用することができる。
一方、電子計ｎｔ４システムの停止、および給電の停止
は、次のようにして行われる。
は、次のようにして行われる。
ＴＣＥＩＯに内蔵されている監視回路は、ＶＤＴＩＯが
すべて未使用状態、すなわち端末の電源が切断状態であ
ることを検出すると、信号線Ｌｌの信号を０”′にする
。ＰＷＲ４は、ＰＮＬ５から信号線Ｌ２を介して送出さ
れている端末監視モード信号が°１″であることを確認
すると、ＣＰＵ１、 に対して”システム停止″の外部
割込み状態信号を報告する。この信号は、信号線群Ｌ６
の中の１つを使用して行う。
すべて未使用状態、すなわち端末の電源が切断状態であ
ることを検出すると、信号線Ｌｌの信号を０”′にする
。ＰＷＲ４は、ＰＮＬ５から信号線Ｌ２を介して送出さ
れている端末監視モード信号が°１″であることを確認
すると、ＣＰＵ１、 に対して”システム停止″の外部
割込み状態信号を報告する。この信号は、信号線群Ｌ６
の中の１つを使用して行う。
ＣＰＵＩに対して外部割込み状態が発生ずると、Ｏ８の
外部割込み処理プログラムが動作する。
外部割込み処理プログラムが動作する。
このプログラムは、外部割込みの要因が“システム停止
″であることを認識する。なお、外部割込みの要因コー
ドは、ＣＰＵ１の外部割込み処理回路（図示せず）によ
って、ＭＳ２内の特定領域に格納されている。
″であることを認識する。なお、外部割込みの要因コー
ドは、ＣＰＵ１の外部割込み処理回路（図示せず）によ
って、ＭＳ２内の特定領域に格納されている。
次に、Ｏ８のシステム終了プログラムが動作し、Ｏ８の
終了処理を行った後に、ＣＰＵＩに対して“′電源切断
要求″の命令を発行する。
終了処理を行った後に、ＣＰＵＩに対して“′電源切断
要求″の命令を発行する。
ここで、Ｏ８の終了処理とは、先に述べた初期化処理と
逆の処理を行うことであり、具体的に番ま次の処理を行
う。すなわち、ＴＳＳジョブの停止、オンライン・プロ
グラムの停止、ジョブ・キュー・ファイルを使用不可状
態とする処理、Ｏ８で収集している課金用統計データ・
ファイルの終結、ならびに実行中のジョブの停止と再開
のための情報格納処理等である。なお、ジョブ・キュー
・ファイルとは、バッチ・ジョブの受付は用窓口となる
ものであり、ジョブ番号等を受付は順Ｇこ格納しておく
ファイルである。
逆の処理を行うことであり、具体的に番ま次の処理を行
う。すなわち、ＴＳＳジョブの停止、オンライン・プロ
グラムの停止、ジョブ・キュー・ファイルを使用不可状
態とする処理、Ｏ８で収集している課金用統計データ・
ファイルの終結、ならびに実行中のジョブの停止と再開
のための情報格納処理等である。なお、ジョブ・キュー
・ファイルとは、バッチ・ジョブの受付は用窓口となる
ものであり、ジョブ番号等を受付は順Ｇこ格納しておく
ファイルである。
°“電源切断要求”の命令の実行により、ＣＰＵＩから
信号線Ｌ５を介して”電源切断要求″の信号カー１）
Ｗ Ｒ４に報告される。ＰＷＲ４１よ、その電源切断要
求信号を受けると、電源給電回路のリレー回路を起動し
て給電を停止する。
信号線Ｌ５を介して”電源切断要求″の信号カー１）
Ｗ Ｒ４に報告される。ＰＷＲ４１よ、その電源切断要
求信号を受けると、電源給電回路のリレー回路を起動し
て給電を停止する。
以上の動作により、電子計算機システム力）ら隔離され
た端末の状態に゛よって、電子計算機システムの電源を
オンしたりオフしたり、さらに電子計算機システムで動
作するＯ８の起動、停止も可能となる。
た端末の状態に゛よって、電子計算機システムの電源を
オンしたりオフしたり、さらに電子計算機システムで動
作するＯ８の起動、停止も可能となる。
次に、ＴＣＥＩＯ内の端末状態監視回路、およびＰ Ｗ
Ｒ４内の制御回路の各動作を説明する。
Ｒ４内の制御回路の各動作を説明する。
第２図は、ＴＣＥＩＱのブロック構成図である。
符号１２は、ＴＣＥＩＯ内で、ｇＩ図に示すチャネル３
とＶ Ｄ Ｔ ｌ １間でのデータ送受信制御を行うマ
イクロ・コンピュータ（以下μＣＰＵ）、１３はＣＨ３
から送出されたデータを保持するレジスタ（以下ＣＩ
ＮＲＪうＧ）、１４−はＣＨ３に送出するデータを保持
するレジスタ、■５はメモリ （ＲＡＭで構成）、１６
はＶＤＴＩＩとの間でデータの送受化を行う制御部（以
下ＣＯＭＣ） 、１７は本発明により新しく付加された
ＶＤＴＩＩの状態を監視する制御部（以下ＷＡＴＣＨ）
、１５はＣ０ＭＣ１６とＷ Ａ ’Ｉ’ ＣＨ１７を駆
動させるためのバッテリ電源部（ＢＡＴＴＥＲＹ）であ
る。また、１９は割込み制御回路、２０は’Ｉ’ ＣＥ
１０内の各部をアドレス付けするためのデコーダであ
って、アドレス・バスＬｌｌのアドレス・データを入力
としている。また、アドレス・バスＬｌｌは、Ｃ０ＭＣ
１６にも送出される。ＬＩＱは、’１” ＣＥ １０内
のデータ・バスであ、す、通常のデータ送受信のための
利用と、ＷＡＴ、ＣＨ１７による監視動作との間で共用
される。
とＶ Ｄ Ｔ ｌ １間でのデータ送受信制御を行うマ
イクロ・コンピュータ（以下μＣＰＵ）、１３はＣＨ３
から送出されたデータを保持するレジスタ（以下ＣＩ
ＮＲＪうＧ）、１４−はＣＨ３に送出するデータを保持
するレジスタ、■５はメモリ （ＲＡＭで構成）、１６
はＶＤＴＩＩとの間でデータの送受化を行う制御部（以
下ＣＯＭＣ） 、１７は本発明により新しく付加された
ＶＤＴＩＩの状態を監視する制御部（以下ＷＡＴＣＨ）
、１５はＣ０ＭＣ１６とＷ Ａ ’Ｉ’ ＣＨ１７を駆
動させるためのバッテリ電源部（ＢＡＴＴＥＲＹ）であ
る。また、１９は割込み制御回路、２０は’Ｉ’ ＣＥ
１０内の各部をアドレス付けするためのデコーダであ
って、アドレス・バスＬｌｌのアドレス・データを入力
としている。また、アドレス・バスＬｌｌは、Ｃ０ＭＣ
１６にも送出される。ＬＩＱは、’１” ＣＥ １０内
のデータ・バスであ、す、通常のデータ送受信のための
利用と、ＷＡＴ、ＣＨ１７による監視動作との間で共用
される。
第３図は、第２図におけるＣ０ＭＣ１６の内部構成を示
す図、第４図は第２図におけるＷＡＴＣＨ１７の内部構
成を示す図、ならびに槙５図はＴＣＥＩＯに接続されて
いるＶＤＴＩ １の構成を示す図である。
す図、第４図は第２図におけるＷＡＴＣＨ１７の内部構
成を示す図、ならびに槙５図はＴＣＥＩＯに接続されて
いるＶＤＴＩ １の構成を示す図である。
第２図〜第５図を参照しながら、通常のデータ送受信の
動作と、ＶＤＴＩＩの電源オン／オフ状態監視動作を説
明する。
動作と、ＶＤＴＩＩの電源オン／オフ状態監視動作を説
明する。
第２図において、電子計算機システムのＣＨ３からＶＤ
Ｔｌｌにデータ送信する場合、データはデータ線Ｌ１４
を介してＣ’ＩＮＲＥＧ１３に保持される。このＣＩＮ
ＲＥＧ１３のデータは１バイト長（８ビツト長）であり
、μＣＰＵ１２がそのデータをメモリ１５に順次移す。
Ｔｌｌにデータ送信する場合、データはデータ線Ｌ１４
を介してＣ’ＩＮＲＥＧ１３に保持される。このＣＩＮ
ＲＥＧ１３のデータは１バイト長（８ビツト長）であり
、μＣＰＵ１２がそのデータをメモリ１５に順次移す。
ＣＨ３から送出きれるデータが終了すると、μｃｐｕ１
２はメモＩＪ １５に一時的に格納されているデータ列
をデータ・バスＬＩＯを介してＣ０ＭＣ１６に送出する
。このデータを送出する際に、アドレス・バスＬｌｌに
は、ＴＣＥｌｏに接続されている端末ＶＤＴｌｌＯ中で
どの端末であるかの番号を送出する。
２はメモＩＪ １５に一時的に格納されているデータ列
をデータ・バスＬＩＯを介してＣ０ＭＣ１６に送出する
。このデータを送出する際に、アドレス・バスＬｌｌに
は、ＴＣＥｌｏに接続されている端末ＶＤＴｌｌＯ中で
どの端末であるかの番号を送出する。
なお、アドレス・バスは２バイト長で構成されており、
Ｃ０ＭＣ１６へは後半の１バイトのみが送られる。その
１バイト長のデータの各ビットの意味は、第６図に示さ
れている。すなわち、ビット位置０はμＣＰＵ１２がＣ
０ＭＣ１５を使用中のフラグであって、μＣＰＵ１２と
ＶＤＴＩＩとの間でデータ送受信のためにデータ・バス
Ｌ １’ Ｏ。
Ｃ０ＭＣ１６へは後半の１バイトのみが送られる。その
１バイト長のデータの各ビットの意味は、第６図に示さ
れている。すなわち、ビット位置０はμＣＰＵ１２がＣ
０ＭＣ１５を使用中のフラグであって、μＣＰＵ１２と
ＶＤＴＩＩとの間でデータ送受信のためにデータ・バス
Ｌ １’ Ｏ。
アドレス・バスＬｌｌ、およびＣ０ＭＣｌ５を使用して
いるか否かを示している。したがって、その値が”１″
′のときは使用中、Ｏ１１のときは不使用を意味するの
で、μＣＰ［Ｊ１２が介在してデータ送受信を行うとき
にはｎ Ｉ Ｉ＋である。ビット位置１は、データ送受
信のタイミングの開始を指示し、ビット位置３から７ま
での値は端末番号を表している。
いるか否かを示している。したがって、その値が”１″
′のときは使用中、Ｏ１１のときは不使用を意味するの
で、μＣＰ［Ｊ１２が介在してデータ送受信を行うとき
にはｎ Ｉ Ｉ＋である。ビット位置１は、データ送受
信のタイミングの開始を指示し、ビット位置３から７ま
での値は端末番号を表している。
ＣＯへ４Ｃ１６は、μＣＰＩＪ、１．６から送られてく
る１バイト長ごとの、データを順次ビット単位でＶＤＴ
Ｉ１に送出し、終了した旨を報告するため、１１ＭＬ１
２を介した信号を割込み制御回路１９に送出する。μＣ
Ｐ’ Ｕ １２は、この割込みによって１バイトのデー
タ送信が終了したことを認識し、次のデータをメモリ１
５から取り員して、上記のデータ送イＢ°動作を繰返す
。
る１バイト長ごとの、データを順次ビット単位でＶＤＴ
Ｉ１に送出し、終了した旨を報告するため、１１ＭＬ１
２を介した信号を割込み制御回路１９に送出する。μＣ
Ｐ’ Ｕ １２は、この割込みによって１バイトのデー
タ送信が終了したことを認識し、次のデータをメモリ１
５から取り員して、上記のデータ送イＢ°動作を繰返す
。
第３図のＣ０ＭＣ１６において、符号２１はアドレス、
レジスタ （ＡＲＥＧ） 、２２はデータ・レジスタ
（ＤＲＥＧ） 、２３はデコーダ、２４はパラレル・デ
ータとシリアル・データを変換するときのタイミング制
御回路、２５は送受信制御部である。この送受信制御部
２５は、ＶＤＴｌｌとノ１ｍｌのデータ送受信を制御す
るもので、パラレル・シリアル変換回路（シフト・レジ
スタ）２６と１ビツトごとにデータを送受信する送受信
回路２７からなる。送受信制御部２５は、最大３２個ま
で設けることができ、ＶＤＴＩＩの端末１合ごとに１回
路ずつ設けられる。
レジスタ （ＡＲＥＧ） 、２２はデータ・レジスタ
（ＤＲＥＧ） 、２３はデコーダ、２４はパラレル・デ
ータとシリアル・データを変換するときのタイミング制
御回路、２５は送受信制御部である。この送受信制御部
２５は、ＶＤＴｌｌとノ１ｍｌのデータ送受信を制御す
るもので、パラレル・シリアル変換回路（シフト・レジ
スタ）２６と１ビツトごとにデータを送受信する送受信
回路２７からなる。送受信制御部２５は、最大３２個ま
で設けることができ、ＶＤＴＩＩの端末１合ごとに１回
路ずつ設けられる。
この端末番号は、第６図に示したように、Ｃ０ＭＣ１５
のＡＲＥＧ２１に保持された値の１バイト中、ビット位
置３から７までの値で決定される。
のＡＲＥＧ２１に保持された値の１バイト中、ビット位
置３から７までの値で決定される。
第３図において、符号２８は状態保持レジスタ、２９は
オア回路、３０．３２はアンド回路、３３はゲート回路
をそれぞれ表している。
オア回路、３０．３２はアンド回路、３３はゲート回路
をそれぞれ表している。
ＴＣＥＩＯでは、μＣＰＵ１２から送られた１バイト長
の送信データがデータ・バスＬＩＯを介してＣ０ＭＣ１
６のＤＲＥＧ２２に保持される。
の送信データがデータ・バスＬＩＯを介してＣ０ＭＣ１
６のＤＲＥＧ２２に保持される。
一方、アドレス・バスＬｌｌを介して送られてきた動作
状態（ピッ）Ｏ〜ビット２）と端末番号（ビット３〜ビ
ツト７）がＡＲＥＧ２２に保持される。なお、端末番号
は０−３１の最大３２台分の指定が可能であるが、この
個数はビット数を変更すれば簡単に拡張可能である。次
に、μＣＰＵ１２からの指令により、信号線Ｌ１５を介
して動作開始信号がオア回路２９を通りゲート３３を開
く。これによって、デコーダ２３の結果により送受信制
御部２５の１つが選択される。Ｄ、ＲＥ Ｇ２２のデー
タは、パラレル・シリアル変換回路２６に移され、同時
に状態保持レジスタ２８にも値がセットされる。
状態（ピッ）Ｏ〜ビット２）と端末番号（ビット３〜ビ
ツト７）がＡＲＥＧ２２に保持される。なお、端末番号
は０−３１の最大３２台分の指定が可能であるが、この
個数はビット数を変更すれば簡単に拡張可能である。次
に、μＣＰＵ１２からの指令により、信号線Ｌ１５を介
して動作開始信号がオア回路２９を通りゲート３３を開
く。これによって、デコーダ２３の結果により送受信制
御部２５の１つが選択される。Ｄ、ＲＥ Ｇ２２のデー
タは、パラレル・シリアル変換回路２６に移され、同時
に状態保持レジスタ２８にも値がセットされる。
通常のデータ送受信の場合における状態保持レジスタ２
８の値は、第６図に示すように、ビット位置０が１”、
ビット位置１が１”となっている。
８の値は、第６図に示すように、ビット位置０が１”、
ビット位置１が１”となっている。
次に、状態保持レジスタ２８のビット位［１の値が信号
線Ｌ１８を介してタイミング発生回路２４に通知される
ので、タイミング発生回路２４は送受信データの転送速
度に合致したタイミング信号をパラレル・シリアル変換
回路２６に送出する。
線Ｌ１８を介してタイミング発生回路２４に通知される
ので、タイミング発生回路２４は送受信データの転送速
度に合致したタイミング信号をパラレル・シリアル変換
回路２６に送出する。
パラレル・シリアル変換回路２６は、シフト・レジスタ
で構成されており、このタイミング信号により順次１ビ
ツトずつ取り出されて送受信動作部２７を経てＶＤＴＩ
Ｉに送出される。送信動作が終了すると、その終了報告
がアンド回路３０を経て信号線Ｌ１２を介し第２図の割
込み制御回路１９に報告され、その結果としてμＣＰＵ
１２に通知される。−Ｆ記の動作を繰返すことにより、
電子計算機システムからＴＣＥＩＱを経てＶＤＴＩＩに
対しデータ送信が行われる。
で構成されており、このタイミング信号により順次１ビ
ツトずつ取り出されて送受信動作部２７を経てＶＤＴＩ
Ｉに送出される。送信動作が終了すると、その終了報告
がアンド回路３０を経て信号線Ｌ１２を介し第２図の割
込み制御回路１９に報告され、その結果としてμＣＰＵ
１２に通知される。−Ｆ記の動作を繰返すことにより、
電子計算機システムからＴＣＥＩＱを経てＶＤＴＩＩに
対しデータ送信が行われる。
次に、通常のデータ受信動作について、説明する。μＣ
ＰＵ１２から設定するアドレス・バスＬ１１のデータ（
端末番号４８；）は、データ送信の場合と同一の方法で
あるため、説明を省略する。
ＰＵ１２から設定するアドレス・バスＬ１１のデータ（
端末番号４８；）は、データ送信の場合と同一の方法で
あるため、説明を省略する。
ＶＤＴＩＩから受信した１ビット単位のデ〜りは、送受
信回路２７を経てシリアル・パラレル変換回路２６に保
持される。次に、シリアル・パラレル変換回路２６のデ
ータはＤＲＥＧ２２に移され、μＣＰ Ｕ １２に対し
て信号線Ｌ１２を介して送出される。μＣＰＵ１２は、
データ・バスＬＩＯ上のデータを取り込み、第２図のメ
モＩＪ １５内に順次格納する。ＶＤＴｌｌからのデー
タ受信が終了すると、次にμＣＰＵ１２はメモリ１５内
の受信データを第１図に示す電子計算機システムにＣＨ
３を介して送出する。すなわち、μＣＰＵ１２は、メモ
リ１５内のデータを順次１バイトずつ取り出し、データ
・バスＬｌ’Ｏを経てＣ０ＵＴＲＥＧ１４に保持する。
信回路２７を経てシリアル・パラレル変換回路２６に保
持される。次に、シリアル・パラレル変換回路２６のデ
ータはＤＲＥＧ２２に移され、μＣＰ Ｕ １２に対し
て信号線Ｌ１２を介して送出される。μＣＰＵ１２は、
データ・バスＬＩＯ上のデータを取り込み、第２図のメ
モＩＪ １５内に順次格納する。ＶＤＴｌｌからのデー
タ受信が終了すると、次にμＣＰＵ１２はメモリ１５内
の受信データを第１図に示す電子計算機システムにＣＨ
３を介して送出する。すなわち、μＣＰＵ１２は、メモ
リ１５内のデータを順次１バイトずつ取り出し、データ
・バスＬｌ’Ｏを経てＣ０ＵＴＲＥＧ１４に保持する。
なお、ＣＯＵ ’Ｉ” ＲＥ Ｇ １４のアドレス付け
は、デコーダ２０により行われる。
は、デコーダ２０により行われる。
ＣＨ３は、Ｃ０ＵＴＲＥＧ１４に保持されたデータを取
り込み、電子計算機システムのＭＳ２に順次格納するこ
とによって、ＶＤＴＩＩからの受信データを取り込も。
り込み、電子計算機システムのＭＳ２に順次格納するこ
とによって、ＶＤＴＩＩからの受信データを取り込も。
これまでの説明は、ＴＣＥＩＯの通常のデータ送受信動
作であるが、ＴＣ’ＥＩＯ内のＷＡ Ｔ ＣＨＩ３はＶ
ＤＴＩＩの電源がオン状態であるか、オフ状態であるか
を監視するため、独立に動作している。次に、ＷＡＴＣ
Ｈ１７、Ｃ０ＭＣ１６によるＶＤＴＩＩの監視動作なら
びに電子計算機システムの電源の供給動作、供給停止動
作について、Ｏ８の処理を含めて説明する。なお、ＷＡ
ＴＣＨ１７、Ｃ０ＭＣ１６は、ＢＡＴＴＥＲＹ１８のよ
うにＴＣＥＩＯの通常のデータ送受信動作のための回路
駆動用電源とは別個の電源系統で駆動している。また、
Ｃ０ＭＣ１６は、両系統の電源により駆動されることに
なる。
作であるが、ＴＣ’ＥＩＯ内のＷＡ Ｔ ＣＨＩ３はＶ
ＤＴＩＩの電源がオン状態であるか、オフ状態であるか
を監視するため、独立に動作している。次に、ＷＡＴＣ
Ｈ１７、Ｃ０ＭＣ１６によるＶＤＴＩＩの監視動作なら
びに電子計算機システムの電源の供給動作、供給停止動
作について、Ｏ８の処理を含めて説明する。なお、ＷＡ
ＴＣＨ１７、Ｃ０ＭＣ１６は、ＢＡＴＴＥＲＹ１８のよ
うにＴＣＥＩＯの通常のデータ送受信動作のための回路
駆動用電源とは別個の電源系統で駆動している。また、
Ｃ０ＭＣ１６は、両系統の電源により駆動されることに
なる。
第２図、第４図において、ＷＡＴ、ＣＨ１７の監視動作
に必要な信号線と回路は、次のとおりである。符号Ｌ１
３は、Ｃ０ＭＣ１６に対して端末状態検査の要求信号を
伝達する信号線、Ｌ１６はＣ０ＭＣ１６内の状態保持レ
ジスタ２８の出力信号を伝達する信号線であり、この信
号線Ｌ１６の信号が°°１″のときにはμＣＰＵ１２が
データ・／くスＬＩＯを使用していることを意味する。
に必要な信号線と回路は、次のとおりである。符号Ｌ１
３は、Ｃ０ＭＣ１６に対して端末状態検査の要求信号を
伝達する信号線、Ｌ１６はＣ０ＭＣ１６内の状態保持レ
ジスタ２８の出力信号を伝達する信号線であり、この信
号線Ｌ１６の信号が°°１″のときにはμＣＰＵ１２が
データ・／くスＬＩＯを使用していることを意味する。
また、Ｌ１７は、Ｃ０ＭＣ１６からの応答信号を伝達す
る信号線であり、ＷＡＴＣＨ１７の要求に対する動作が
終了したときに、この信号線Ｌ１７あ信号はｌ“′とな
る。Ｌ］は、第１図に示すＰＷＲ４に対し、ＴＣＥＩＯ
に接続された端末群ＶＤＴＩＩの電源がオン状態である
か、オフ状態であるかを伝達する信号線であり、この信
号線Ｌ１の信号が”１″のときには少なくとも１台以上
のＶＤＴＩ ｌの電源がオン状態であることを表し、ま
た０”のときにはすべてのＶＤＴＩＩの電源がオフ状態
であることを表している。Ｌｌｌは、μＣＰＵ １２と
共用しているアドレス、バスである。
る信号線であり、ＷＡＴＣＨ１７の要求に対する動作が
終了したときに、この信号線Ｌ１７あ信号はｌ“′とな
る。Ｌ］は、第１図に示すＰＷＲ４に対し、ＴＣＥＩＯ
に接続された端末群ＶＤＴＩＩの電源がオン状態である
か、オフ状態であるかを伝達する信号線であり、この信
号線Ｌ１の信号が”１″のときには少なくとも１台以上
のＶＤＴＩ ｌの電源がオン状態であることを表し、ま
た０”のときにはすべてのＶＤＴＩＩの電源がオフ状態
であることを表している。Ｌｌｌは、μＣＰＵ １２と
共用しているアドレス、バスである。
第４図に示すように、Ｗ’ＡＴＣＨ１７では、ＴＣＥＩ
Ｏ内のμＣＰＵ１２とは別に、マイクロコンピュータ（
μＣＰＵＡ）３８が制御を行っており、ＷＡＴＣＨ１７
はバッテリー電源（ＢＡＴＴＥＲＹ）１８により駆動さ
れる。第４図において、符号３９は、μＣＰＵＡ３８で
実行されるプログラムや端末監視用の制御ブロック等が
格納されるメモリ、４０．４１はμＣＰＵＡ３８からア
ドレス付けが行われ、デコーダ４２で一意的に決められ
るレジスタ、４３はμＣＰＵＡ３８への割込み制御回路
、４４は一定周期ご店にμＣＰＵＡ３８に割込みを発生
させるタイマ制御回路である。割込み発生の周期は、３
０秒から２０分の範囲内で自由に設定可能である。また
、Ｌ２０は内部データ・バス、Ｌ２１は内部アドレス・
バスである。内部アドレス・バスＬ２１は２バイト長で
あるが、後半の１バイト（ビット８〜ビツト１δ）は、
通常のデータ送受信のときと同じようにバス・レジスタ
４５で保持された後、アドレス・バスＬｌｌを介してＣ
０ＭＣ１６に送出される。このアドレス・バスＬｌｌ内
のデータの各ビット位置の意味は、第６図に示したとお
りである。
Ｏ内のμＣＰＵ１２とは別に、マイクロコンピュータ（
μＣＰＵＡ）３８が制御を行っており、ＷＡＴＣＨ１７
はバッテリー電源（ＢＡＴＴＥＲＹ）１８により駆動さ
れる。第４図において、符号３９は、μＣＰＵＡ３８で
実行されるプログラムや端末監視用の制御ブロック等が
格納されるメモリ、４０．４１はμＣＰＵＡ３８からア
ドレス付けが行われ、デコーダ４２で一意的に決められ
るレジスタ、４３はμＣＰＵＡ３８への割込み制御回路
、４４は一定周期ご店にμＣＰＵＡ３８に割込みを発生
させるタイマ制御回路である。割込み発生の周期は、３
０秒から２０分の範囲内で自由に設定可能である。また
、Ｌ２０は内部データ・バス、Ｌ２１は内部アドレス・
バスである。内部アドレス・バスＬ２１は２バイト長で
あるが、後半の１バイト（ビット８〜ビツト１δ）は、
通常のデータ送受信のときと同じようにバス・レジスタ
４５で保持された後、アドレス・バスＬｌｌを介してＣ
０ＭＣ１６に送出される。このアドレス・バスＬｌｌ内
のデータの各ビット位置の意味は、第６図に示したとお
りである。
第２図、第４図により、ＶＤＴＩ１の状態を監視するた
めの動作を説明する。
めの動作を説明する。
ＷＡＴＣＨ１７内のμＣＰＵＡ３８で動作する端末監視
プログラムは、監視周期の間隔時間をタイマ制御４４に
セットする。タイマ制御２６は、その周期時間が経過す
ると、その旨を通知するために、μＣＰ Ｕ’ Ａ ３
８に割込み動作を起動する。
プログラムは、監視周期の間隔時間をタイマ制御４４に
セットする。タイマ制御２６は、その周期時間が経過す
ると、その旨を通知するために、μＣＰ Ｕ’ Ａ ３
８に割込み動作を起動する。
ここで、μＣＰＵＡ３８は、端末監視処理を開始する。
第７図は、μＣＰＵＡ３８が処理するプログラムの動作
フローチャートであり、第８図は上記処理プログラムが
使用する制御ブロックを示す図である。
フローチャートであり、第８図は上記処理プログラムが
使用する制御ブロックを示す図である。
第７図に示すように、先ず処理５１により監視処理の初
期化を行う。この初期化は、接続されている端末台数を
得ることと、ＦＬＡＧを°°０″にリセットすることと
、第８図のＴＣＴテーブル１０１を検査するためのイン
デックス（１で表す）を０にする処理である。ＦＬＡＧ
は、メモリ３９内に格納され、μＣＰＵＡ３８が使用す
る作業変数である。
期化を行う。この初期化は、接続されている端末台数を
得ることと、ＦＬＡＧを°°０″にリセットすることと
、第８図のＴＣＴテーブル１０１を検査するためのイン
デックス（１で表す）を０にする処理である。ＦＬＡＧ
は、メモリ３９内に格納され、μＣＰＵＡ３８が使用す
る作業変数である。
第８図に示す制御ブロックの関係は、ＴＣＴ（Ｔｅｒｍ
ｉｎａｌＣｏｎｔｒｏｌＴａｂｌｅ ）テーブル１０１
内の各エントリから各端末ごとのＴＲＭＢＬＫ （Ｔｅ
ｒｍｉｎａ／ ＢＪｏｃｋ ） ｌ Ｏ２がポイントさ
れている。
ｉｎａｌＣｏｎｔｒｏｌＴａｂｌｅ ）テーブル１０１
内の各エントリから各端末ごとのＴＲＭＢＬＫ （Ｔｅ
ｒｍｉｎａ／ ＢＪｏｃｋ ） ｌ Ｏ２がポイントさ
れている。
’Ｉ’ＲＭＢＬＫ１０２は、端末の特性等を格納してお
り、本発明に関係する情報は”認識文字”である。
り、本発明に関係する情報は”認識文字”である。
この”認識文字″は、各端末ＶＤＴＩＩに対して使用可
能、すなわち端末の電源がオンであるか否かを間合わせ
るときの制御文字となり、端末の型式、あるいは種類に
より異なっても差し支えない。
能、すなわち端末の電源がオンであるか否かを間合わせ
るときの制御文字となり、端末の型式、あるいは種類に
より異なっても差し支えない。
再び第７図に戻り、処理５２では、インデックス１に１
を加えてＬｍａｘ と比較する。なお、ＬｍａｘはＴ
ＣＥＩＯに接続されている端末台数を表す。
を加えてＬｍａｘ と比較する。なお、ＬｍａｘはＴ
ＣＥＩＯに接続されている端末台数を表す。
１がＬｍａｘ よりも小さいか等しいならば、処理５
３以降を実行する。処理５３では、ＴＣＥＩＯに接続さ
れているＶＤＴＩＩ対応の゛認識文字”を得ている。次
に、処理５４では、処理５３で得た”認識文字″をＣ０
ＭＣ１５に送出するためにデータ・バスＬ２０にその文
字を送出し、ＯＵＴＲＥＧ４１がその文字を保持する。
３以降を実行する。処理５３では、ＴＣＥＩＯに接続さ
れているＶＤＴＩＩ対応の゛認識文字”を得ている。次
に、処理５４では、処理５３で得た”認識文字″をＣ０
ＭＣ１５に送出するためにデータ・バスＬ２０にその文
字を送出し、ＯＵＴＲＥＧ４１がその文字を保持する。
ここで、第２図に示すように、データ・バスＬＩＯはμ
ＣＰＵ１２とＷ ＡＴ ＣＨ１７との間で共用されてい
るため、データ・バスＬＩＯの使用櫂を宣言する処理を
行う。先ず、ＷＡＴＣＨ１７内のμＣＰＵＡ３８は、レ
ジスタ４６を調べる。レジスタ４６の第７ビット位置は
、Ｃ０ＭＣ１６から信号線Ｌ ｌ ６を介して送出され
ている信号の値であり、値が°′１″のときにはデータ
・バスＬ１０、アドレス・バスＬ１１がＴＣＥｌＯのμ
ＣＰＵ１２によりデータ送受信のために使用されている
ことを意味している。したがって、この値がｌ′”であ
れば、この値が”ＯＩＩに変るまで処理５４を実行せず
に待機する。なお、前述の第２図におけるμＣＰＵ１２
のデータ送受信動作でも、μＣＰＵ１２がデータの送受
信動作を行う前に、共有アドレス・バスＬｌｌの使用状
態を調べる。これは、第３図の状態保持レジスタ２８の
第２ビット位置の値が信号線Ｌ１９を介して第２図のレ
ジスタ３４にセットされているので、そのレジスタ３４
のビット位置７を調べればよい。その値が°゛ｌ′′で
あれば、ＷＡＴＣＨ１７が使用中であることを意味して
いるので、”０″になるまで待つことになる。
ＣＰＵ１２とＷ ＡＴ ＣＨ１７との間で共用されてい
るため、データ・バスＬＩＯの使用櫂を宣言する処理を
行う。先ず、ＷＡＴＣＨ１７内のμＣＰＵＡ３８は、レ
ジスタ４６を調べる。レジスタ４６の第７ビット位置は
、Ｃ０ＭＣ１６から信号線Ｌ ｌ ６を介して送出され
ている信号の値であり、値が°′１″のときにはデータ
・バスＬ１０、アドレス・バスＬ１１がＴＣＥｌＯのμ
ＣＰＵ１２によりデータ送受信のために使用されている
ことを意味している。したがって、この値がｌ′”であ
れば、この値が”ＯＩＩに変るまで処理５４を実行せず
に待機する。なお、前述の第２図におけるμＣＰＵ１２
のデータ送受信動作でも、μＣＰＵ１２がデータの送受
信動作を行う前に、共有アドレス・バスＬｌｌの使用状
態を調べる。これは、第３図の状態保持レジスタ２８の
第２ビット位置の値が信号線Ｌ１９を介して第２図のレ
ジスタ３４にセットされているので、そのレジスタ３４
のビット位置７を調べればよい。その値が°゛ｌ′′で
あれば、ＷＡＴＣＨ１７が使用中であることを意味して
いるので、”０″になるまで待つことになる。
このようにして、データ・バスＬＩＯ，アドレス・バス
Ｌｌｌの共用が可能である。
Ｌｌｌの共用が可能である。
再び、第４図および第７図に戻り、処理５４で、対象と
する端末番号をアドレス・バスＬｌｌに送出する。端末
番号は、インデックス１の値より１を差引いた値を得る
。次に、第６図に示したように、ビット位置３〜７に端
末番号を設定し、ビット位Ｎｏの値を°°Ｏ″、ビット
位置１と２の値をｌ”とする。この１バイト長のデータ
を、２バイト長の内部アドレス・バスＬ２１上の後半１
バイトに設定する。なお、前半の１バイトは、ＷＡＴＣ
Ｈ１７内の各回路のアドレス付けのために使用される。
する端末番号をアドレス・バスＬｌｌに送出する。端末
番号は、インデックス１の値より１を差引いた値を得る
。次に、第６図に示したように、ビット位置３〜７に端
末番号を設定し、ビット位Ｎｏの値を°°Ｏ″、ビット
位置１と２の値をｌ”とする。この１バイト長のデータ
を、２バイト長の内部アドレス・バスＬ２１上の後半１
バイトに設定する。なお、前半の１バイトは、ＷＡＴＣ
Ｈ１７内の各回路のアドレス付けのために使用される。
これによって、ＷＡＴＣＨ１７の制御のもとでＣ０ＭＣ
１６が動作できる条件が整ったので、信号線Ｌ１３の値
を°°１”とすることにより、坑３図に示すＣ０ＭＣ１
６が動作を開始する。
１６が動作できる条件が整ったので、信号線Ｌ１３の値
を°°１”とすることにより、坑３図に示すＣ０ＭＣ１
６が動作を開始する。
Ｃ’ＯＭ０．１６の動作は一前述したように、通常のデ
ータ送受信のときと同じである。Ｃ０ＭＣ１６から、１
ビツトごとにＶ Ｄ Ｔ １１に°′詔認識字”が送出
されると、ＶＤＴＩＩは゛認識文字″との比較を行う。
ータ送受信のときと同じである。Ｃ０ＭＣ１６から、１
ビツトごとにＶ Ｄ Ｔ １１に°′詔認識字”が送出
されると、ＶＤＴＩＩは゛認識文字″との比較を行う。
第５図では、ＶＤＴＩＩにおいて、本発明に関係する処
理回路を示している。第５図において、符号９１はＴＣ
ＥＩＯとの１ｍｌの送受信制御部、９２はシリアル・パ
ラレル変換部、９３は比１ｊｌ Ｒ’ｒ 、９４はその
端末の認識文字発生器、９５は応答文字発生器、９６は
画面バッファ、９７は表示制御部、９８は表示スクリー
ン、９９はゲートをそれぞれ表している。また、Ｌ３１
は、内部データ・バネを表す。
理回路を示している。第５図において、符号９１はＴＣ
ＥＩＯとの１ｍｌの送受信制御部、９２はシリアル・パ
ラレル変換部、９３は比１ｊｌ Ｒ’ｒ 、９４はその
端末の認識文字発生器、９５は応答文字発生器、９６は
画面バッファ、９７は表示制御部、９８は表示スクリー
ン、９９はゲートをそれぞれ表している。また、Ｌ３１
は、内部データ・バネを表す。
ＶＤＴＩＩは、送受信制御部９１とシリアル・パラレル
変換部９２によりＴＣＥＩＯから送ら゛れてきた文字を
受けると、同時に比較器９３によってこの端末の°′詔
認識字″と等しいか否かを調べる。
変換部９２によりＴＣＥＩＯから送ら゛れてきた文字を
受けると、同時に比較器９３によってこの端末の°′詔
認識字″と等しいか否かを調べる。
比較の結果、一致したならば、その一致信号が信号線Ｌ
３２を介してゲート９９を開く。これによって、応答文
字がデータ・バスＬ３１を経てパラレル・シリアル変換
部９２を通り、ＴＣＥｌｏに返送される。したがって、
本実施例では、”認識文字″ と一致しないときには肯
定の応答文字を返送しないが、否定の応答文字をＴＣＥ
ＩＯに返送してもよいのは勿論である。
３２を介してゲート９９を開く。これによって、応答文
字がデータ・バスＬ３１を経てパラレル・シリアル変換
部９２を通り、ＴＣＥｌｏに返送される。したがって、
本実施例では、”認識文字″ と一致しないときには肯
定の応答文字を返送しないが、否定の応答文字をＴＣＥ
ＩＯに返送してもよいのは勿論である。
Ｃ０ＭＣ１６は、ＶＤＴｌｌがらの応答文字を受は取る
と、信号線Ｌ１７を介して動作完了信号を送り報告する
。なお、応答文字がＶＤＴＩＩがら返送されてこない場
合には、上記の動作は行われないことになる。
と、信号線Ｌ１７を介して動作完了信号を送り報告する
。なお、応答文字がＶＤＴＩＩがら返送されてこない場
合には、上記の動作は行われないことになる。
Ｓ７図に示す処理５４および処理５５の動作は、以上説
明した各部の動作である。なお、処理５５では、一定時
間だけ待機しても信号線Ｌ１７の信号が°°１″となら
ない場合には、その端末の電源がオフ状態であるものと
みなし、処理５２に戻る。
明した各部の動作である。なお、処理５５では、一定時
間だけ待機しても信号線Ｌ１７の信号が°°１″となら
ない場合には、その端末の電源がオフ状態であるものと
みなし、処理５２に戻る。
スナワチ、ＷＡＴＣＨ１７ｆ７）ｐｃＰＵＡ３８は判定
処理５６を実行することにより、その端末が使用可能で
あるか否かを判断する。これは、第８図のＴＲＭＢＬＫ
１０２内に格納されているその端末の”肯定文字′″、
°゛否定文字′”と゛応答文字″とを比較することによ
って判別できる。
処理５６を実行することにより、その端末が使用可能で
あるか否かを判断する。これは、第８図のＴＲＭＢＬＫ
１０２内に格納されているその端末の”肯定文字′″、
°゛否定文字′”と゛応答文字″とを比較することによ
って判別できる。
その端末が使用ｒｔｆ能であれば、処理５７を実行する
ことにより、’Ｉ’ＣＴ１０１の当該エントリのフラグ
を°１″とし、ＦＬＡＧを°１″にする。ＦＬＡＧは、
端末監視プログラムの作業変数であり、この値が°′Ｏ
１１であれば、ＴＣＥＩＯに接続されているすべての端
末Ｖ Ｄ １’ １１が未使用状態、すなわち端末の電
源がオフであることを意味する。
ことにより、’Ｉ’ＣＴ１０１の当該エントリのフラグ
を°１″とし、ＦＬＡＧを°１″にする。ＦＬＡＧは、
端末監視プログラムの作業変数であり、この値が°′Ｏ
１１であれば、ＴＣＥＩＯに接続されているすべての端
末Ｖ Ｄ １’ １１が未使用状態、すなわち端末の電
源がオフであることを意味する。
ＦＬＡＧが°°０″でなければ、少なくとも１台以上の
端末が使用中、あるいは使用可能であることを意味する
。
端末が使用中、あるいは使用可能であることを意味する
。
端末監視プログラムは、インデックス１がＬｍａｘより
も大きくなるまで判定処理５２から処理５７までを繰返
す。インデックス１がＬｍａ：ｃ よりも大きくなる
と、判定処理５８により処理５９または処理６０のいず
れか一方を実行する。処理５９は、ＴＣＥＩＱに接続さ
れているすべての端末ＶＤＴ１１が未使用の場合であり
、このときには第４図に示すレジスタ４６の第Ｏビット
目を”０″′とする。
も大きくなるまで判定処理５２から処理５７までを繰返
す。インデックス１がＬｍａ：ｃ よりも大きくなる
と、判定処理５８により処理５９または処理６０のいず
れか一方を実行する。処理５９は、ＴＣＥＩＱに接続さ
れているすべての端末ＶＤＴ１１が未使用の場合であり
、このときには第４図に示すレジスタ４６の第Ｏビット
目を”０″′とする。
これによって、信号線Ｌ１の信号は０″となり、第１図
のＰＷＲ４に報告される。また、処理６０は、ＴＣＥＩ
Ｏに接続されている端末ＶＤＴＩＩのうち、少なくとも
１台以上の端末が使用可能な状態のときであり、・この
場合には第４図のレジスタ４６の第Ｏビット目をｌ ｌ
１１にする。これによって、信号線Ｌ１の信号が”Ｉ
ＩＩとなって、第１図のＰＷＲ４に報告される。なお
、第４図のμＣＰＵＡ３８からレジスタ４６等へのアド
レス付けは、μＣＰＵＡ３８よりあらかじめ設定したア
ドレスをアドレス・バスＬ２１に送出すると、デコーダ
２４によってＷＡＴＣＨ１７内の各部がアドレス付けさ
れる。また、レジスタ４６へのデータの設定は、データ
・バスＬ２０にデータを送出することにより行われる。
のＰＷＲ４に報告される。また、処理６０は、ＴＣＥＩ
Ｏに接続されている端末ＶＤＴＩＩのうち、少なくとも
１台以上の端末が使用可能な状態のときであり、・この
場合には第４図のレジスタ４６の第Ｏビット目をｌ ｌ
１１にする。これによって、信号線Ｌ１の信号が”Ｉ
ＩＩとなって、第１図のＰＷＲ４に報告される。なお
、第４図のμＣＰＵＡ３８からレジスタ４６等へのアド
レス付けは、μＣＰＵＡ３８よりあらかじめ設定したア
ドレスをアドレス・バスＬ２１に送出すると、デコーダ
２４によってＷＡＴＣＨ１７内の各部がアドレス付けさ
れる。また、レジスタ４６へのデータの設定は、データ
・バスＬ２０にデータを送出することにより行われる。
以上の動作により、端末監視周期ごとに起動される端末
監視プログラムの流れが終了し、ＴＣＥｌｏに接続され
ている端末群ＶＤＴＩＩの状態を、逐次第１図のＰＷＲ
４に報告することが可能となる。
監視プログラムの流れが終了し、ＴＣＥｌｏに接続され
ている端末群ＶＤＴＩＩの状態を、逐次第１図のＰＷＲ
４に報告することが可能となる。
次ニ、Ｐ Ｗ Ｒ４カ、ＴＣＥｌＯから端末ＶＤＴ１１
のへ態を信号線Ｌ１を介して報告を受けたときの動作を
説明する。
のへ態を信号線Ｌ１を介して報告を受けたときの動作を
説明する。
第９図は、Ｐ〜ＶＲ４の中の本発明に関係する回路を示
す図である。
す図である。
ＴＣＥＩＯからの信号線Ｌｌの信号は、ゲート回路６３
，６６．６７を通って電源給電回路７４に入力される。
，６６．６７を通って電源給電回路７４に入力される。
信号線Ｌ１の信号はレベル信号であり、前述のように、
これがＩＩ Ｉ ＴのときはＴＣＥｌｏに接続されてい
る端末群のうち少なくとも１台以上の端末が使用可能で
あり、”０°”のときは、すべての端末が未使用状態、
つまりすべての端末の電源がオフであることを意味する
。
これがＩＩ Ｉ ＴのときはＴＣＥｌｏに接続されてい
る端末群のうち少なくとも１台以上の端末が使用可能で
あり、”０°”のときは、すべての端末が未使用状態、
つまりすべての端末の電源がオフであることを意味する
。
第９図の符号７５，７６は微分回路（ＤＩＦ）、７１〜
７３はフリップ・７０ツブ回路であり、Ｌ３５は電源給
電回路７４に対して電源オフを要求する４１号を与える
信号線、Ｌ３６は電源給電回路７４に対して電源オンを
要求する信号を与える信号線、Ｌ６−１はＣＰＵＩに対
してマイクロ・プログラムのローディング、およびＯ８
の初期化を要求する信号を与える信号線、Ｌ６−２はＣ
ＰＵ１に対してパシステム停止″の外部割込み信号を与
える信号線、Ｌ３−１はＰＮＬ５の電源オンのスイッチ
が押下されたとき、その信号を与える信号線、Ｌ３−２
は逆に・電源オンのスイッチが解除されたとき、つまり
電源オフの要求信号を与える信号線である。
７３はフリップ・７０ツブ回路であり、Ｌ３５は電源給
電回路７４に対して電源オフを要求する４１号を与える
信号線、Ｌ３６は電源給電回路７４に対して電源オンを
要求する信号を与える信号線、Ｌ６−１はＣＰＵＩに対
してマイクロ・プログラムのローディング、およびＯ８
の初期化を要求する信号を与える信号線、Ｌ６−２はＣ
ＰＵ１に対してパシステム停止″の外部割込み信号を与
える信号線、Ｌ３−１はＰＮＬ５の電源オンのスイッチ
が押下されたとき、その信号を与える信号線、Ｌ３−２
は逆に・電源オンのスイッチが解除されたとき、つまり
電源オフの要求信号を与える信号線である。
佐ず、電子計算機システムの電源を供給するとき、すな
わち電源オンの動作を説明する。ＰＮＬ５より信号線Ｌ
２を介して送られる“′動作モード°′の信号は、ＩＩ
Ｉ ＩＩとなっており、端末状態を監視して動作する
状態になっているものとする。なお、この信号線Ｌ２の
信号が”０°′のときには、端末状態を監視する動作モ
ードは解除され、従来の方法で電子計算機システムの電
源供給制御が行われる。
わち電源オンの動作を説明する。ＰＮＬ５より信号線Ｌ
２を介して送られる“′動作モード°′の信号は、ＩＩ
Ｉ ＩＩとなっており、端末状態を監視して動作する
状態になっているものとする。なお、この信号線Ｌ２の
信号が”０°′のときには、端末状態を監視する動作モ
ードは解除され、従来の方法で電子計算機システムの電
源供給制御が行われる。
ＴＣＥＩＯからの信号線Ｌ１の信号が°“１″になると
、アンド回路６３によって信号線Ｌ２の信号との間で論
理積がとられた後、アンド回路６６によってフリップ・
フリップ７２．７３の各否定出力と論理積がとられる。
、アンド回路６３によって信号線Ｌ２の信号との間で論
理積がとられた後、アンド回路６６によってフリップ・
フリップ７２．７３の各否定出力と論理積がとられる。
その結果が、オア回路６７の入力信号となる。なお、フ
リップ・フロップ７３は、電源を供給するときに°“１
″となり、電源の供給を停止する条件が成立したときに
０°′となる。
リップ・フロップ７３は、電源を供給するときに°“１
″となり、電源の供給を停止する条件が成立したときに
０°′となる。
オア回路６７では、上記の結果信号と７リツプ・フロッ
プ７１の出力との論理和をとり、電源給電回路７４への
°′電源オン要求′”の信号を作る。なお、フリップ・
フリップ７１は、操作パネル・スイッチの電源オンのス
イッチを押下したときに信号線Ｌ３−１の信号が“′ｌ
″となり、かつ動作モードの信号線Ｌ２の信号が′０゛
″のときにインバータ６１により反転された信号とをア
ンド回路６８で論理積がとられ、その結果が°１′″の
ときにセットされる。オア回路６７の出力信号は、微分
回路７５の人力となる。微分回路７５の出力は、信号線
Ｌ３６を介して電源給電回路７４に対する電源オンの要
求信号となる。電源給電回路７会は、この信号を受ける
とリレー回路（図示省略）を動作させ、電子計算機シス
テムの主電源をオンにした後、線Ｌ４を介して電子Ｋｌ
’算機システム内の各部に給電を開始する。その後、一
定の時間（通常は、１分程度であるが、可変にすること
ができる）が経過すると、信号線Ｌ６−１を介してＣＰ
ＵＩに対し、マイクロ・プログラムのローディング、な
らびにＯ８をＤＩＳＫ６からＭＳ２内にロードして初期
化する要求信号を送出する。
プ７１の出力との論理和をとり、電源給電回路７４への
°′電源オン要求′”の信号を作る。なお、フリップ・
フリップ７１は、操作パネル・スイッチの電源オンのス
イッチを押下したときに信号線Ｌ３−１の信号が“′ｌ
″となり、かつ動作モードの信号線Ｌ２の信号が′０゛
″のときにインバータ６１により反転された信号とをア
ンド回路６８で論理積がとられ、その結果が°１′″の
ときにセットされる。オア回路６７の出力信号は、微分
回路７５の人力となる。微分回路７５の出力は、信号線
Ｌ３６を介して電源給電回路７４に対する電源オンの要
求信号となる。電源給電回路７会は、この信号を受ける
とリレー回路（図示省略）を動作させ、電子計算機シス
テムの主電源をオンにした後、線Ｌ４を介して電子Ｋｌ
’算機システム内の各部に給電を開始する。その後、一
定の時間（通常は、１分程度であるが、可変にすること
ができる）が経過すると、信号線Ｌ６−１を介してＣＰ
ＵＩに対し、マイクロ・プログラムのローディング、な
らびにＯ８をＤＩＳＫ６からＭＳ２内にロードして初期
化する要求信号を送出する。
Ｏ８の初期化処理を、項目別に記載すると、次のとおり
である。（１） ｏ ｓの基本部をＭＳ２内にＤＩＳＫ
６よりロードする。（１１）その基本部がＯ８全体の動
作に必要なプログラム群を順次ＭＳ２内にＤＩＳＫ６よ
りロードする。０１１）制御テーブル類に値を設定して
、走行可能とする。＋ＩＶ）ＴＳＳジョブやオンライン
・プログラム等を起動する。（■）バッチ・ジョブを走
行させるための受付はジョブ・キューを初期化する。（
ｖＤバッチ・ジョブが走行できるようにする。＆ｉ）統
計情報、課金情報等が格納されているファイルを使用で
きる状態にする。
である。（１） ｏ ｓの基本部をＭＳ２内にＤＩＳＫ
６よりロードする。（１１）その基本部がＯ８全体の動
作に必要なプログラム群を順次ＭＳ２内にＤＩＳＫ６よ
りロードする。０１１）制御テーブル類に値を設定して
、走行可能とする。＋ＩＶ）ＴＳＳジョブやオンライン
・プログラム等を起動する。（■）バッチ・ジョブを走
行させるための受付はジョブ・キューを初期化する。（
ｖＤバッチ・ジョブが走行できるようにする。＆ｉ）統
計情報、課金情報等が格納されているファイルを使用で
きる状態にする。
以上によって、Ｏ８の初期化処理が終了すると、Ｏ８は
“走行中表示”のために７リツプ・７０ツブ７２をオン
とするための命令を発行し、これがＣＰＵＩから信号線
Ｌ７を介して伝達される。
“走行中表示”のために７リツプ・７０ツブ７２をオン
とするための命令を発行し、これがＣＰＵＩから信号線
Ｌ７を介して伝達される。
ＰＷＲ４は、７リツブ雫フ四ツブ７２をオンすることに
より％ＴｃＥ１０より信号線Ｌ１を介して報告された端
末■ＤＴ１１のうち、少なくとも１台以上の端末の電源
がオン状態である要因に対する処理が終了する。
より％ＴｃＥ１０より信号線Ｌ１を介して報告された端
末■ＤＴ１１のうち、少なくとも１台以上の端末の電源
がオン状態である要因に対する処理が終了する。
ここで、電子計算機システムの電源の供給中、およびＯ
８の初期化処理中に、ＴＣＥＩＯより信号ＭＬＩを介し
てすべての端末の電源がオフ状態であることを報告され
たときの対策を立てておく必要がある。これは、７リツ
プ・７０ツブ７２゜７３とアンド回路６６．６９で実現
している。すなわち、電子計算機の電源を供給する条件
は、（１）ＴＣＥＩＯからの信号線Ｌ１の信号が”１”
のとき、（ＩＩ）フリップ・フロップ７２の値が′０”
のとき、具体的には過去においてすてにＣＰＵＩから″
電源の切断要求″が発行されているとき、（１１０フリ
ツプ・フロップ７３の値が０“のとき、具体的には、過
去において”電源の切断条件′″が成立した状態のとき
、である。
８の初期化処理中に、ＴＣＥＩＯより信号ＭＬＩを介し
てすべての端末の電源がオフ状態であることを報告され
たときの対策を立てておく必要がある。これは、７リツ
プ・７０ツブ７２゜７３とアンド回路６６．６９で実現
している。すなわち、電子計算機の電源を供給する条件
は、（１）ＴＣＥＩＯからの信号線Ｌ１の信号が”１”
のとき、（ＩＩ）フリップ・フロップ７２の値が′０”
のとき、具体的には過去においてすてにＣＰＵＩから″
電源の切断要求″が発行されているとき、（１１０フリ
ツプ・フロップ７３の値が０“のとき、具体的には、過
去において”電源の切断条件′″が成立した状態のとき
、である。
したがって、電源の供給処理およびＯ８の初期化処理中
にＴＣＥＩＯに接続されているすべての端末の電源がオ
フ状態であるという報告が信号線Ｌ１を介して行われで
も、フリップ・）四ツブ７２の値は°゛０”であるため
、アンド回路６９の出力はＯ゛となり、その結果として
ＣＰＵＩに対する割込み信号が信号線Ｌ６−２を介して
報告されないことになる。
にＴＣＥＩＯに接続されているすべての端末の電源がオ
フ状態であるという報告が信号線Ｌ１を介して行われで
も、フリップ・）四ツブ７２の値は°゛０”であるため
、アンド回路６９の出力はＯ゛となり、その結果として
ＣＰＵＩに対する割込み信号が信号線Ｌ６−２を介して
報告されないことになる。
これとは逆に、電子計算機システムが動作中に、すべて
の端末の電源がオフ状態であることを検知し、それに伴
ってアンド回路６９の出力信号がＩＩ Ｉ ＩＩとなり
、Ｏ８の終了処理を実行中で、まだ電源が供給されてい
るときに、１合以上の端末の電源がオン状態であること
の報告（信号ｉＬ１の信号が”１′”となる）を受けた
ときには、フリップ・フロップ７３の否定出力（第９図
の＠）は”ｌ”となっているが、フリップ・７資ツブ７
２の値はセットされて、否定出力がＯＮとなっているた
め、アンド回路６６の出力は“０″である。すなわち、
このＴＣＥＩＯからの報告信号は無視され、電源給電回
路７４を駆動することはない。
の端末の電源がオフ状態であることを検知し、それに伴
ってアンド回路６９の出力信号がＩＩ Ｉ ＩＩとなり
、Ｏ８の終了処理を実行中で、まだ電源が供給されてい
るときに、１合以上の端末の電源がオン状態であること
の報告（信号ｉＬ１の信号が”１′”となる）を受けた
ときには、フリップ・フロップ７３の否定出力（第９図
の＠）は”ｌ”となっているが、フリップ・７資ツブ７
２の値はセットされて、否定出力がＯＮとなっているた
め、アンド回路６６の出力は“０″である。すなわち、
このＴＣＥＩＯからの報告信号は無視され、電源給電回
路７４を駆動することはない。
次に、電子計算機システムの停止、ならびに給電の停止
動作について説明する。
動作について説明する。
端末の動作状態にもとづく電子計算機システムの停止と
給電の停止は、ＰＮＬ５より送出される。
給電の停止は、ＰＮＬ５より送出される。
信号ｉＬ２の信号が“Ｉ ＩＩであり、かつＴＣＥＩＱ
から送出される信号線Ｌ ｌの信号が”Ｉ ＩＩから°
°Ｏ″に変わったときに起動される。信号線Ｌ１の信号
が”０”になるのは、ＴＣＥＩＯに接続されているすべ
ての端末の電源がオフになったときである。
から送出される信号線Ｌ ｌの信号が”Ｉ ＩＩから°
°Ｏ″に変わったときに起動される。信号線Ｌ１の信号
が”０”になるのは、ＴＣＥＩＯに接続されているすべ
ての端末の電源がオフになったときである。
この条件は、インバータ６４とアンド回路６５によって
保証され、アンド回路６５の出力信号は、アンド回路６
９と微分回路７６を経ることにより、信号線Ｌ６−２を
介してＣＰＵＩに対し゛°システム停止”の外部割込み
信号を発行する。
保証され、アンド回路６５の出力信号は、アンド回路６
９と微分回路７６を経ることにより、信号線Ｌ６−２を
介してＣＰＵＩに対し゛°システム停止”の外部割込み
信号を発行する。
ＣＰＵＩＦ動作するＯ８の外部割込み処理プログラムは
、この゛°システム停停止製要求認識するとＯ８の終了
処理を行う。ここで、Ｏ８の終了処理とは、ＣＰＵＩの
もとで実行される応用プログラムを一切実行しないよう
にした後、ＴＳＳ等のオンライン処理プログラムも停止
させ、統計情報、課金情報等が格納されているファイル
を使えない状態にし、ＣＰＵ１のもとではＯ８以外、何
も実行できない状態を作成することである。
、この゛°システム停停止製要求認識するとＯ８の終了
処理を行う。ここで、Ｏ８の終了処理とは、ＣＰＵＩの
もとで実行される応用プログラムを一切実行しないよう
にした後、ＴＳＳ等のオンライン処理プログラムも停止
させ、統計情報、課金情報等が格納されているファイル
を使えない状態にし、ＣＰＵ１のもとではＯ８以外、何
も実行できない状態を作成することである。
Ｏ８の終了処理が完了すると、その処理プログラムはＣ
ＰＵ１に対して゛電源切断要求″の命令を発行する。Ｃ
ＰＵＩは、この命令を解釈すると、信号線Ｌ５の信号を
”ｌ”にしてＰＷＲ４に対して電源給電回路３９での給
電停止要求を行う。ＰＷＲ４では、オア回路７０を経て
信号線Ｌ３５の信号を作り、電源給電回路７４に電源切
断要求を出す。このとき、フリップ・フロップ７２の値
も”０′”にリセットされる。信号ＭＬ３５の信号は、
ＰＮＬ５の電源オンのスイッチが解除されたとき、つま
り電源オフの要求信号が信号線Ｌ３−２を介してオア回
路７０に入力されたときにも、Ｉ ＩＩとなる。
ＰＵ１に対して゛電源切断要求″の命令を発行する。Ｃ
ＰＵＩは、この命令を解釈すると、信号線Ｌ５の信号を
”ｌ”にしてＰＷＲ４に対して電源給電回路３９での給
電停止要求を行う。ＰＷＲ４では、オア回路７０を経て
信号線Ｌ３５の信号を作り、電源給電回路７４に電源切
断要求を出す。このとき、フリップ・フロップ７２の値
も”０′”にリセットされる。信号ＭＬ３５の信号は、
ＰＮＬ５の電源オンのスイッチが解除されたとき、つま
り電源オフの要求信号が信号線Ｌ３−２を介してオア回
路７０に入力されたときにも、Ｉ ＩＩとなる。
電源給電回路７４は、信号線Ｌ３５の信号を受けると、
リレー回路（図示省略）を動作させて、電子計算機シス
テムの主電源をオフにする。
リレー回路（図示省略）を動作させて、電子計算機シス
テムの主電源をオフにする。
以上説明したように、・本発明によれば、電子計算機シ
ステムに接続された端末の電源がオンであるか否かの状
態を常時監視し、その監視結果にもとづいて、電子計算
幅システムの電源の供給開始や停止、ならびにＯ８の初
期化や終了処理等も自動的に行うための契機信号を発生
するので、電子計算機システムを運用管理するための専
用オペレータが不要となり、また利用者はシステムを使
用したいときいつでも使用できるとともに、システムを
誰も使用しないときには自動的に電源の給電を停止する
ので、電力消費を節約できるという効果がある。
ステムに接続された端末の電源がオンであるか否かの状
態を常時監視し、その監視結果にもとづいて、電子計算
幅システムの電源の供給開始や停止、ならびにＯ８の初
期化や終了処理等も自動的に行うための契機信号を発生
するので、電子計算機システムを運用管理するための専
用オペレータが不要となり、また利用者はシステムを使
用したいときいつでも使用できるとともに、システムを
誰も使用しないときには自動的に電源の給電を停止する
ので、電力消費を節約できるという効果がある。
第１図は本発明の実施例を示す端末主導型電子ＲＩ算機
システムのブロック図、第２図は第１図における端末制
御装置の内部ブロック図、第３図は第２図における端末
との交信制御を行う制御部（ＣＯＭＣ）のブロック図、
第４図は第２図における端末状態監視回路（ＷＡＴＣＨ
）のブロック図、第５図は第１８図における端末のブロ
ック図、第６図は第２図におけるアドレス・バスの後半
ｌバイトの各ビット割当て図、第７図は端末状態監視プ
ログラムの動作フレーチヤード、第８図は端末状態監視
プログラムが使用する制御ブロックの図、第９図は第１
図−における電源供給部のブロック図である。 ］−：ＣＰＵ、２：メモリ（ＭＳ）、３：チャネル（Ｃ
Ｈ）、４＝電源供給部（ＰＷＲ） 、５ ：操作パネル
・スイッチ部（ＰＮＬ） 、６ ：磁気ディスク装置ｆ
ｆ （ＤＩＳＫ） 、１０：端末制御装置（ＴＣＥ）、
ｌｌ：ビデオ・データ端末（ＶＤＴ）、１２：μＣＰＵ
、１３：ＣＩＮＲＥＧ、１４：Ｃ０ＵＴＲＥＧ、１５
： 、、！モ’Ｊ、１６ ： Ｃ０ＭＣ。 ＩＴ ：ｗＡ’ｒｃｉ−ｉ、１８ ：バッテリー、１９
；割込み制御回路、３８：μＣＰＵＡ、’３９：メモリ
、４０ ： ＩＮＲＥＧ、４１ ： ０ＵＴＲＥＧ、４
２ ：デコーダ、４３二割込み制御回路、４４＝タイマ
制御回路、４５：バス・レジスタ、
システムのブロック図、第２図は第１図における端末制
御装置の内部ブロック図、第３図は第２図における端末
との交信制御を行う制御部（ＣＯＭＣ）のブロック図、
第４図は第２図における端末状態監視回路（ＷＡＴＣＨ
）のブロック図、第５図は第１８図における端末のブロ
ック図、第６図は第２図におけるアドレス・バスの後半
ｌバイトの各ビット割当て図、第７図は端末状態監視プ
ログラムの動作フレーチヤード、第８図は端末状態監視
プログラムが使用する制御ブロックの図、第９図は第１
図−における電源供給部のブロック図である。 ］−：ＣＰＵ、２：メモリ（ＭＳ）、３：チャネル（Ｃ
Ｈ）、４＝電源供給部（ＰＷＲ） 、５ ：操作パネル
・スイッチ部（ＰＮＬ） 、６ ：磁気ディスク装置ｆ
ｆ （ＤＩＳＫ） 、１０：端末制御装置（ＴＣＥ）、
ｌｌ：ビデオ・データ端末（ＶＤＴ）、１２：μＣＰＵ
、１３：ＣＩＮＲＥＧ、１４：Ｃ０ＵＴＲＥＧ、１５
： 、、！モ’Ｊ、１６ ： Ｃ０ＭＣ。 ＩＴ ：ｗＡ’ｒｃｉ−ｉ、１８ ：バッテリー、１９
；割込み制御回路、３８：μＣＰＵＡ、’３９：メモリ
、４０ ： ＩＮＲＥＧ、４１ ： ０ＵＴＲＥＧ、４
２ ：デコーダ、４３二割込み制御回路、４４＝タイマ
制御回路、４５：バス・レジスタ、
Claims (1)
- 【特許請求の範囲】 α）演算処理部、記憶部、チャネル、操作パネル、電源
供給部、入出力装置、および遠隔地に設けられた複数台
のデータ端末装置ならびに該データ端末装置を制御する
端末制御装置を含む電子計算機システムにおいて、上記
端末制御装置内に、上記複数台のデータ端末装置を常時
監視し、少なくとも１台以上のデータ端末装置の電源オ
ン状態を検出したとき、上記電源供給部を起動させて電
子計算機システムの電源供給を開始させる制御手段を設
けることを特徴とする端末主導型電子計算機システム。 （２）前記制御手段は、すべてのデータ端末装置の電源
がオフ状態を検出したとき、電子計算機システムの電源
供給を停止させることを特徴とする特許請求の範囲第１
項記載の端末主導型電子計算機システム。 （３）前記制御手段は、端末制御装置が複数台設けられ
ているとき、各端末制御装置ごとに組込まれており、デ
ータ端末の電源オンの各検出信号の論理和をとって電源
供給部に送出することを特徴とする特許請求の範囲第１
項または第２項記載の端末主導型電子計算機システム。 （→前記制御手段は、操作パネルから電源供給部に対し
て動作モードを伝える信号が与えられているときのみ、
電源供給部を起動させることができることを特徴とする
特許請求の範囲第１項、第２項または第３項記載の端末
主導型電子計算機システム０ （５）演算処理部、記憶部、チャネル、操作／くネル、
電源供給部、入出力装置および遠隔地に設けられた少な
くとも１台のデータ端末装置ならびに該データ端末装置
を制御する端末制御装置を含む電子計算機システムにお
いて、上記端末制御装置内に、上記データ端末装置を常
時監視し、該データ端末装置の電源オン状態を検出した
とき、上記電源供給部を起動させて電子計算機システム
の電源供給を開始させる制御手段を設け、該制御手段０
才上記端末制御装置の演算処理回路と内部データ・バス
を共用して監視信号をデータ端末装置に送信することを
特徴とするＭ＃ｌｉ末主導型電子計算機システム。 （６）前記制御手段は、複数台のデータ端末装置のうち
の１台以上の電源がオン状態であることを検出したとき
、電子計算機システムの電源供給の開始を指示すること
を特徴とする特許請求の範囲第５項記載の端末主導型室
子計算機システム。 佇）前記制御手段は、通常のデータ送受信動作時の電源
とは別個に設けられた独立電源により駆動されることを
特徴とする特許請求の範囲第１１項ないし第５項、また
は第６項記載の端末主導型電子計算機システム。 （８）演算処理部、記憶部、チャネル、操作パネル、電
源供給部、入出力装置および遠隔地に設けられた少なく
とも１台のデータ端末装置ならびに該データ端末装置を
含む電子計算機システムにおいて、上記端末制御装置内
に、上記データ端末装置を常時監視し、該データ端末装
置の電源オン状態およ信号を上記電源供給部に送出する
手段を設け、上記電源供給部は、上記電源オン状態検出
信号を受けると、電子計算機、システムの電源供給を開
始した後、オペレーティング・システムの初期化処理を
起動し、また上記電源オフ状態検出信号を受けると、オ
ペレーティング・システムの動作を終了させる割込み信
号を送出した後、電子計算機システムの電源供給を停止
することを特徴とする端末主導型電子計算機システム。 （９）前記制御手段は、複数台のデータ端末装置のうち
の１台以上の電源がオン状態であることを検出したとき
に、電源オン検出信号を、また複数台のデータ端末装置
のすべての電源がオフ状態であることを検出したときに
、電源オフ検出信号を、それぞれ送出することを特徴と
する特許請求の範囲第８項記載の端末主導型電子計算機
システム。 （１０）前記電源供給部は、電源オン検出信号を受けて
、電子計算機システムの電源供給を開始した後、オペレ
ーティング・システムの初期化処理前、あるいは初期化
処理中に、電源オフ検出信号を受けた場合には、オペレ
ーティング・システムの初期化処理が終了してから電子
計算機システムの電源供給を停止させることを特徴とす
る特許請求の範囲第８項または第９項記載の端末主導型
電子計算機システム。 （１１）前記電源供給部は、電源オフ検出信号を受けて
、オペレーティング・システムの動作を終了させるため
の処理が行われ、・電子計算機システムへの電源がまだ
供給されている状態のときに、電源オン検出信号を受け
た場合には、該電源オン検出信号を無効にすることを特
徴とする特許請求の範囲第８項、第９項または第１０項
記載の端末主導型電子計算機システム。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58086860A JPS59212930A (ja) | 1983-05-18 | 1983-05-18 | 端末主導型電源投入制御方法および制御装置 |
| US07/038,307 US4809163A (en) | 1983-05-18 | 1987-04-14 | Computer system with power control based on the operational status of terminals |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58086860A JPS59212930A (ja) | 1983-05-18 | 1983-05-18 | 端末主導型電源投入制御方法および制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59212930A true JPS59212930A (ja) | 1984-12-01 |
| JPH0457017B2 JPH0457017B2 (ja) | 1992-09-10 |
Family
ID=13898562
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58086860A Granted JPS59212930A (ja) | 1983-05-18 | 1983-05-18 | 端末主導型電源投入制御方法および制御装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4809163A (ja) |
| JP (1) | JPS59212930A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61227633A (ja) * | 1985-03-30 | 1986-10-09 | 株式会社東芝 | 電源回路 |
| EP0458104A2 (en) * | 1990-05-25 | 1991-11-27 | International Business Machines Corporation | Power controller for multiprocessor computing system having shared input/output devices |
| US5404541A (en) * | 1987-08-28 | 1995-04-04 | Hitachi, Ltd. | Operation monitoring and controlling apparatus for computer system |
| JP2007293776A (ja) * | 2006-04-27 | 2007-11-08 | Funai Electric Co Ltd | クライアント・サーバシステム |
| JP2010186491A (ja) * | 2010-05-07 | 2010-08-26 | Buffalo Inc | ネットワーク接続型デバイスおよびプログラム |
| US8082460B2 (en) | 2007-11-05 | 2011-12-20 | Buffalo Inc. | Network-connectable device and method for managing power of the network connectable device using a plurality of power modes |
| US8819160B2 (en) | 2007-11-05 | 2014-08-26 | Buffalo Inc. | Network-connectable device and method for managing power thereof |
Families Citing this family (55)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5339446A (en) * | 1986-12-26 | 1994-08-16 | Kabushiki Kaisha Toshiba | Power supply and method for use in a computer system to confirm a save operation of the computer system and to stop a supply of power to the computer system after confirmation |
| JPH0650457B2 (ja) * | 1987-10-14 | 1994-06-29 | シャープ株式会社 | コンピュータシステムのデバイス電源制御装置 |
| US5121500A (en) * | 1988-12-30 | 1992-06-09 | International Business Machines Corporation | Preliminary polling for identification and location of removable/replaceable computer components prior to power-up |
| WO1991000566A1 (en) * | 1989-06-30 | 1991-01-10 | Poqet Computer Corporation | Computer power management system |
| US5167024A (en) * | 1989-09-08 | 1992-11-24 | Apple Computer, Inc. | Power management for a laptop computer with slow and sleep modes |
| DE3931924A1 (de) * | 1989-09-25 | 1991-04-04 | Standard Elektrik Lorenz Ag | Steuerung der zeitlichen zuordnung von datenverarbeitungsleistung einer rechenanlage |
| JP2877378B2 (ja) * | 1989-09-29 | 1999-03-31 | 株式会社東芝 | パーソナルコンピュータ |
| US5051720A (en) * | 1989-11-13 | 1991-09-24 | Secure Telecom, Inc. | Remote control system using power line of remote site |
| US5396635A (en) * | 1990-06-01 | 1995-03-07 | Vadem Corporation | Power conservation apparatus having multiple power reduction levels dependent upon the activity of the computer system |
| EP0463593A3 (en) * | 1990-06-25 | 1992-08-05 | Kabushiki Kaisha Toshiba | Portable computer powered by rechargeable batteries |
| JPH04107623A (ja) * | 1990-08-28 | 1992-04-09 | Seiko Epson Corp | 表示装置 |
| JPH0727445B2 (ja) * | 1990-09-04 | 1995-03-29 | インターナショナル・ビジネス・マシーンズ・コーポレイション | コンピュータプロセッサ動作用ユーザインターフェイス |
| US5239652A (en) * | 1991-02-04 | 1993-08-24 | Apple Computer, Inc. | Arrangement for reducing computer power consumption by turning off the microprocessor when inactive |
| US5410713A (en) * | 1992-01-02 | 1995-04-25 | Smith Corona/Acer | Power-management system for a computer |
| US5283906A (en) * | 1992-03-16 | 1994-02-01 | Silitek Corporation | Notebook computer CMOS firmware processing method and the related hardware |
| US5339445A (en) * | 1992-11-16 | 1994-08-16 | Harris Corporation | Method of autonomously reducing power consumption in a computer sytem by compiling a history of power consumption |
| US5483656A (en) * | 1993-01-14 | 1996-01-09 | Apple Computer, Inc. | System for managing power consumption of devices coupled to a common bus |
| US5465366A (en) * | 1993-09-03 | 1995-11-07 | Energy Concepts, Inc. | Power control module for computer monitors |
| US5594426A (en) * | 1993-09-20 | 1997-01-14 | Hitachi, Ltd. | Network station and network management system |
| US5640573A (en) * | 1994-02-02 | 1997-06-17 | Advanced Micro Devices, Inc. | Power management message bus for integrated processor |
| GB9405855D0 (en) * | 1994-03-24 | 1994-05-11 | Int Computers Ltd | Computer system |
| US5513361A (en) * | 1994-07-25 | 1996-04-30 | Intel Corporation | Method and apparatus for reducing power consumption of a fan in a computer system |
| US5793840A (en) * | 1994-08-30 | 1998-08-11 | Zhuang; Min | Method of sending a message through a phone system by turning on a computer |
| US5546590A (en) * | 1994-09-19 | 1996-08-13 | Intel Corporation | Power down state machine for PCMCIA PC card applications |
| EP0799442B1 (en) * | 1994-12-22 | 2007-08-22 | Intel Corporation | Power budgeting with device specific characterization of power consumption |
| US5958056A (en) * | 1995-05-26 | 1999-09-28 | Intel Corporation | Method and apparatus for selecting operating voltages in a backplane bus |
| KR100245202B1 (ko) * | 1997-03-07 | 2000-02-15 | 윤종용 | 컴퓨터 시스템의 전원차단 제어장치 및 그 제어방법 |
| US5987614A (en) * | 1997-06-17 | 1999-11-16 | Vadem | Distributed power management system and method for computer |
| US6115823A (en) * | 1997-06-17 | 2000-09-05 | Amphus, Inc. | System and method for task performance based dynamic distributed power management in a computer system and design method therefor |
| US5983371A (en) * | 1997-07-11 | 1999-11-09 | Marathon Technologies Corporation | Active failure detection |
| US6493827B1 (en) * | 1999-03-17 | 2002-12-10 | International Business Machines Corporation | Method and system for monitoring configuration changes in a data processing system |
| US6665802B1 (en) | 2000-02-29 | 2003-12-16 | Infineon Technologies North America Corp. | Power management and control for a microcontroller |
| US20070245165A1 (en) * | 2000-09-27 | 2007-10-18 | Amphus, Inc. | System and method for activity or event based dynamic energy conserving server reconfiguration |
| US7228441B2 (en) | 2000-09-27 | 2007-06-05 | Huron Ip Llc | Multi-server and multi-CPU power management system and method |
| US7032119B2 (en) * | 2000-09-27 | 2006-04-18 | Amphus, Inc. | Dynamic power and workload management for multi-server system |
| US7822967B2 (en) * | 2000-09-27 | 2010-10-26 | Huron Ip Llc | Apparatus, architecture, and method for integrated modular server system providing dynamically power-managed and work-load managed network devices |
| USRE40866E1 (en) | 2000-09-27 | 2009-08-04 | Huron Ip Llc | System, method, and architecture for dynamic server power management and dynamic workload management for multiserver environment |
| US6820207B2 (en) * | 2001-03-01 | 2004-11-16 | International Business Machines Corporation | Method for rebooting only a specific logical partition in a data processing system as per a request for reboot |
| US20030196126A1 (en) * | 2002-04-11 | 2003-10-16 | Fung Henry T. | System, method, and architecture for dynamic server power management and dynamic workload management for multi-server environment |
| US20060248360A1 (en) * | 2001-05-18 | 2006-11-02 | Fung Henry T | Multi-server and multi-CPU power management system and method |
| US7388248B2 (en) * | 2004-09-01 | 2008-06-17 | Micron Technology, Inc. | Dielectric relaxation memory |
| JP4574475B2 (ja) * | 2005-07-15 | 2010-11-04 | キヤノン株式会社 | 記録再生装置、記録再生装置の制御方法 |
| US20070070917A1 (en) * | 2005-09-23 | 2007-03-29 | Sbc Knowledge Ventures Lp | Method for installing a backup power source in a service access interface |
| US20090222832A1 (en) * | 2008-02-29 | 2009-09-03 | Dell Products, Lp | System and method of enabling resources within an information handling system |
| US8134565B2 (en) | 2008-08-08 | 2012-03-13 | Dell Products, Lp | System, module and method of enabling a video interface within a limited resource enabled information handling system |
| US7921239B2 (en) | 2008-08-08 | 2011-04-05 | Dell Products, Lp | Multi-mode processing module and method of use |
| US20100033433A1 (en) * | 2008-08-08 | 2010-02-11 | Dell Products, Lp | Display system and method within a reduced resource information handling system |
| JP2010067075A (ja) * | 2008-09-11 | 2010-03-25 | Sony Corp | Ｉｃチップ、情報処理装置、情報処理システム、およびプログラム |
| US8863268B2 (en) * | 2008-10-29 | 2014-10-14 | Dell Products, Lp | Security module and method within an information handling system |
| US8370673B2 (en) * | 2008-10-30 | 2013-02-05 | Dell Products, Lp | System and method of utilizing resources within an information handling system |
| US9407694B2 (en) | 2008-10-30 | 2016-08-02 | Dell Products, Lp | System and method of polling with an information handling system |
| US8065540B2 (en) * | 2008-10-31 | 2011-11-22 | Dell Products, Lp | Power control for information handling system having shared resources |
| US8037333B2 (en) | 2008-10-31 | 2011-10-11 | Dell Products, Lp | Information handling system with processing system, low-power processing system and shared resources |
| US8471781B2 (en) * | 2009-03-17 | 2013-06-25 | Litera Technologies, LLC | System and method for the auto-detection and presentation of pre-set configurations for multiple monitor layout display |
| IT1399695B1 (it) * | 2010-04-14 | 2013-04-26 | Sisvel Technology Srl | Metodo per visualizzare un flusso video secondo un formato personalizzato. |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54160129A (en) * | 1978-06-09 | 1979-12-18 | Hitachi Ltd | Power source control system |
| JPS5597621A (en) * | 1979-01-18 | 1980-07-25 | Mitsubishi Electric Corp | Remote control system for automatic operation of computer system |
| JPS5760417A (en) * | 1980-09-29 | 1982-04-12 | Fujitsu Ltd | Electric power source turn-on system of electric computer system |
| JPS5856115A (ja) * | 1981-09-30 | 1983-04-02 | Toshiba Corp | 電源制御方式 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| IT1047329B (it) * | 1975-09-30 | 1980-09-10 | C Olivetto E C S P A Ing | Dispositivo di teleaccensione e di inizzializzazione di un terminale |
| GB1536046A (en) * | 1976-06-30 | 1978-12-20 | Ibm | Data processing system power control |
| US4181950A (en) * | 1977-09-30 | 1980-01-01 | Westinghouse Electric Corp. | Adaptive priority determination power demand control method |
| US4324987A (en) * | 1978-05-26 | 1982-04-13 | Cyborex Laboratories, Inc. | System and method for optimizing shed/restore operations for electrical loads |
| US4245319A (en) * | 1979-03-19 | 1981-01-13 | Cyborex Laboratories, Inc. | Energy management method and apparatus utilizing duty cycle reduction synchronized with the zero points of the applied voltage |
| US4489385A (en) * | 1979-10-30 | 1984-12-18 | General Electric Company | Method and apparatus for controlling distributed electrical loads |
| US4412281A (en) * | 1980-07-11 | 1983-10-25 | Raytheon Company | Distributed signal processing system |
| FR2497373B1 (fr) * | 1980-12-30 | 1986-09-05 | Bull Sa | Systeme d'alimentation microprogrammable pour systeme de traitement de donnees comportant un panneau de service destine aux operations de maintenance et procedes d'exploitation de ce panneau de service |
| US4665501A (en) * | 1983-09-30 | 1987-05-12 | Esprit Systems, Inc. | Workstation for local and remote data processing |
| JPS615325A (ja) * | 1984-06-19 | 1986-01-11 | Hitachi Ltd | 自動電源投入切断方式 |
| US4627016A (en) * | 1984-08-22 | 1986-12-02 | Pitney Bowes Inc. | Memory address location system for an electronic postage meter having multiple non-volatile memories |
-
1983
- 1983-05-18 JP JP58086860A patent/JPS59212930A/ja active Granted
-
1987
- 1987-04-14 US US07/038,307 patent/US4809163A/en not_active Expired - Lifetime
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54160129A (en) * | 1978-06-09 | 1979-12-18 | Hitachi Ltd | Power source control system |
| JPS5597621A (en) * | 1979-01-18 | 1980-07-25 | Mitsubishi Electric Corp | Remote control system for automatic operation of computer system |
| JPS5760417A (en) * | 1980-09-29 | 1982-04-12 | Fujitsu Ltd | Electric power source turn-on system of electric computer system |
| JPS5856115A (ja) * | 1981-09-30 | 1983-04-02 | Toshiba Corp | 電源制御方式 |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61227633A (ja) * | 1985-03-30 | 1986-10-09 | 株式会社東芝 | 電源回路 |
| US5404541A (en) * | 1987-08-28 | 1995-04-04 | Hitachi, Ltd. | Operation monitoring and controlling apparatus for computer system |
| EP0458104A2 (en) * | 1990-05-25 | 1991-11-27 | International Business Machines Corporation | Power controller for multiprocessor computing system having shared input/output devices |
| US5251320A (en) * | 1990-05-25 | 1993-10-05 | International Business Machines Corporation | Power controller for permitting multiple processors to power up shared input/output devices and inhibit power down until all processors have ceased service with the I/O devices |
| JP2007293776A (ja) * | 2006-04-27 | 2007-11-08 | Funai Electric Co Ltd | クライアント・サーバシステム |
| US8082460B2 (en) | 2007-11-05 | 2011-12-20 | Buffalo Inc. | Network-connectable device and method for managing power of the network connectable device using a plurality of power modes |
| US8819160B2 (en) | 2007-11-05 | 2014-08-26 | Buffalo Inc. | Network-connectable device and method for managing power thereof |
| JP2010186491A (ja) * | 2010-05-07 | 2010-08-26 | Buffalo Inc | ネットワーク接続型デバイスおよびプログラム |
Also Published As
| Publication number | Publication date |
|---|---|
| US4809163A (en) | 1989-02-28 |
| JPH0457017B2 (ja) | 1992-09-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS59212930A (ja) | 端末主導型電源投入制御方法および制御装置 | |
| US4851987A (en) | System for reducing processor power consumption by stopping processor clock supply if a desired event does not occur | |
| EP0037875B1 (en) | Modular data processing system | |
| US5675364A (en) | Display wakeup control | |
| JP2782367B2 (ja) | 低電力モードを有するデジタル計算システム | |
| US5471625A (en) | Method and apparatus for entering a low-power mode and controlling an external bus of a data processing system during low-power mode | |
| US4519028A (en) | CPU with multi-stage mode register for defining CPU operating environment including charging its communications protocol | |
| EP0121373B1 (en) | Multilevel controller for a cache memory interface in a multiprocessing system | |
| US4168531A (en) | Real-time clock having programmable time initialization and read-out | |
| JPS6252345B2 (ja) | ||
| US20180329837A1 (en) | Input/output direction decoding in mixed vgpio state exchange | |
| TW200413889A (en) | Mechanism for processor power state aware distribution of lowest priority interrupts | |
| JPH0475700B2 (ja) | ||
| JPS6410856B2 (ja) | ||
| US7467308B2 (en) | Method for transmitting the system command of a computer system | |
| US7467313B2 (en) | Method for transmitting a power-saving command between a computer system and peripheral system chips | |
| JP2000047872A (ja) | 低消費電力動作機能を備えたマイクロプロセッサ | |
| TW202014904A (zh) | Ｉ３ｃ上的低等待時間虛擬通用輸入／輸出 | |
| US5463752A (en) | Method and system for enhancing the efficiency of communication between multiple direct access storage devices and a storage system controller | |
| US4084233A (en) | Microcomputer apparatus | |
| US7469349B2 (en) | Computer system and method of signal transmission via a PCI-Express bus | |
| EP4018308A1 (en) | Technology for dynamically grouping threads for energy efficiency | |
| CN109283875B (zh) | 基于arm9架构的高性能热电联产机组运行数据采集终端 | |
| WO1995026002A1 (en) | Method and apparatus for transmission of signals over a shared line | |
| US8060676B2 (en) | Method of hot switching data transfer rate on bus |