JPS61227633A - 電源回路 - Google Patents
電源回路Info
- Publication number
- JPS61227633A JPS61227633A JP60066868A JP6686885A JPS61227633A JP S61227633 A JPS61227633 A JP S61227633A JP 60066868 A JP60066868 A JP 60066868A JP 6686885 A JP6686885 A JP 6686885A JP S61227633 A JPS61227633 A JP S61227633A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- circuit
- input
- transistor
- supplied
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 description 4
- 239000007858 starting material Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 2
- 101100428764 Drosophila melanogaster vret gene Proteins 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Landscapes
- Power Sources (AREA)
- Direct Current Feeding And Distribution (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の技術分野］
この発明は、例えば半導体集積回路等における＊ｍ回路
を駆動する際に使用される電源回路に関する。
を駆動する際に使用される電源回路に関する。
［発明の技術的背景およびその問題点１一般に、半導体
集積回路における入力回路と電源回路とは、例えば同一
基板上においても全く別々の領域に形成され、上記電源
回路は電子回路に対して信号の入出力動作とは関係なく
、常時電源電圧を供給するように構成されている。つま
り、半導体集積回路基板に外部電源を供給すると、入力
信号がどのような状態にあっても、内部電源回路は既に
動作したままの状態となっている。
集積回路における入力回路と電源回路とは、例えば同一
基板上においても全く別々の領域に形成され、上記電源
回路は電子回路に対して信号の入出力動作とは関係なく
、常時電源電圧を供給するように構成されている。つま
り、半導体集積回路基板に外部電源を供給すると、入力
信号がどのような状態にあっても、内部電源回路は既に
動作したままの状態となっている。
しかし上記のようにして電源回路を構成したのでは、例
えば無信号入力時における電子回路の非作動時において
も、電源電圧が各回路素子に供給されたままの状態とな
るので、不要な電力を消費してしまうことになる。
えば無信号入力時における電子回路の非作動時において
も、電源電圧が各回路素子に供給されたままの状態とな
るので、不要な電力を消費してしまうことになる。
［発明の目的］
この発明は上記のような問題点に鑑みなされたもので、
例えば電子回路に対する無信号入力時においては、各回
路素子に電源電圧が供給されることなく、不要な電力消
費を抑制することが可能となる電源回路を提、供するこ
とを目的とする。
例えば電子回路に対する無信号入力時においては、各回
路素子に電源電圧が供給されることなく、不要な電力消
費を抑制することが可能となる電源回路を提、供するこ
とを目的とする。
［発明の概要］
すなわちこの発明に係わる電源回路は、入力ロジック信
号が供給された際にオン動作する入力回路素子の出力信
号をスタータ信号とし、このスタータ信号が出力された
際に各回路素子に対して電源電圧を供給する電源供給回
路を設けるようにしたものである。
号が供給された際にオン動作する入力回路素子の出力信
号をスタータ信号とし、このスタータ信号が出力された
際に各回路素子に対して電源電圧を供給する電源供給回
路を設けるようにしたものである。
［発明の実施例］
以下図面によりこの発明の一実施例を説明する。
第１図はその概略的ブロック構成を示すもので、この電
源回路は、複数の入力信号ラインＩＮＩ。
源回路は、複数の入力信号ラインＩＮＩ。
ＩＮ２．・・・が接続される入力ロジック回路１１と外
部電源端子Ｖｏに接続され基準電圧Ｖｒｅｆを発生する
内部電源供給回路１２とから構成される。
部電源端子Ｖｏに接続され基準電圧Ｖｒｅｆを発生する
内部電源供給回路１２とから構成される。
上記入力ロジック回路１１は、入力信号ラインＩＮ１．
ＩＮ２．・・・から何等かの入力信号が供給された際に
その出力信号を上記内部電源供給回路１２に供給するも
ので、内部電源供給回路１２はその信号をスタータ信号
として、外部電源電圧Ｖｏに基づく基準電圧Ｖｒｅｆを
発生する。
ＩＮ２．・・・から何等かの入力信号が供給された際に
その出力信号を上記内部電源供給回路１２に供給するも
ので、内部電源供給回路１２はその信号をスタータ信号
として、外部電源電圧Ｖｏに基づく基準電圧Ｖｒｅｆを
発生する。
第２図は上記第１図における電源回路の具体的構成例を
示すもので、まず、複数の入力信号ラインＩＮ１．ＩＮ
２．・・・をそれぞれそれ毎に設けられる入力ロジック
回路１１の各入力ＮＰＮトランジスタＴｒ１．Ｔｒ２．
・・・のベース電極に接続する。このトランジスタＴｒ
１およびＴｒ２それぞれのエミッタ電極は、例えば多数
の論理素子でなるロジック回路へと接続し、一方、コレ
クタ電極は内部電源供給回路１２のスイッチングトラン
ジスタＴｒｓのベース電極に接続する。そして、このス
イッチングトランジスタＴｒｓのエミッタ電極を、抵抗
Ｒを介して外部電源端子Ｖｏに接続すると共にトランジ
スタＴｒ３のベース電極に接続し、またコレクタ電極を
基準電圧ダイオードＤｚを介して接地（ＧＮＤ）させる
と共に、電圧供給トランジスタＴｒ４のベース電極に接
続する。次に、上記トランジスタＴｒ３のエミッタ電極
を外部電源端子ＶＯに、またコレクタ電極を上記スイッ
チングトランジスタＴｒＳのベース電極に接続する。さ
らに、電圧供給トランジスタＴｒ４のコレクタ電極を上
記外部電源端子■ｏに接続し、一方、エミッタ電極を基
準電圧発生端子Ｖｒｅｆとして、例えば半導体集積回路
内の各ブロック回路素子に接続する。
示すもので、まず、複数の入力信号ラインＩＮ１．ＩＮ
２．・・・をそれぞれそれ毎に設けられる入力ロジック
回路１１の各入力ＮＰＮトランジスタＴｒ１．Ｔｒ２．
・・・のベース電極に接続する。このトランジスタＴｒ
１およびＴｒ２それぞれのエミッタ電極は、例えば多数
の論理素子でなるロジック回路へと接続し、一方、コレ
クタ電極は内部電源供給回路１２のスイッチングトラン
ジスタＴｒｓのベース電極に接続する。そして、このス
イッチングトランジスタＴｒｓのエミッタ電極を、抵抗
Ｒを介して外部電源端子Ｖｏに接続すると共にトランジ
スタＴｒ３のベース電極に接続し、またコレクタ電極を
基準電圧ダイオードＤｚを介して接地（ＧＮＤ）させる
と共に、電圧供給トランジスタＴｒ４のベース電極に接
続する。次に、上記トランジスタＴｒ３のエミッタ電極
を外部電源端子ＶＯに、またコレクタ電極を上記スイッ
チングトランジスタＴｒＳのベース電極に接続する。さ
らに、電圧供給トランジスタＴｒ４のコレクタ電極を上
記外部電源端子■ｏに接続し、一方、エミッタ電極を基
準電圧発生端子Ｖｒｅｆとして、例えば半導体集積回路
内の各ブロック回路素子に接続する。
次に、上記のように構成される電源回路の動作について
説明する。
説明する。
まず、例えば入力ロジック回路１１に対して、一方の入
力信号ラインＩＮ１がらある入力信号が供給されると、
ＮＰＮトランジスタＴｒ１がオン動作し、そのコレクタ
→エミッタ間が導通状態となる。すると、内部電源供給
回路１２のスイッチングトランジスタＴｒｓがオン動作
することによりトランジスタＴｒ３もオン動作し、その
エミッターコレクタ問および上記トランジスタＴｒ１を
介して外部電源端子Ｖｏからの電流がロジック回路へと
供給されるようになる。一方、上記スイッチングトラン
ジスタＴｒｓがオン動作したことにより、基準電圧ダイ
オードＤｚが導通し、このダイオードＤｚにより設定さ
れる基準電圧に基づく内部電源電圧が電圧供給トランジ
スタＴｒ４を介して基準電圧発生端子Ｖｒｅｆより各ブ
ロック回路素子へと供給されるようになる。
力信号ラインＩＮ１がらある入力信号が供給されると、
ＮＰＮトランジスタＴｒ１がオン動作し、そのコレクタ
→エミッタ間が導通状態となる。すると、内部電源供給
回路１２のスイッチングトランジスタＴｒｓがオン動作
することによりトランジスタＴｒ３もオン動作し、その
エミッターコレクタ問および上記トランジスタＴｒ１を
介して外部電源端子Ｖｏからの電流がロジック回路へと
供給されるようになる。一方、上記スイッチングトラン
ジスタＴｒｓがオン動作したことにより、基準電圧ダイ
オードＤｚが導通し、このダイオードＤｚにより設定さ
れる基準電圧に基づく内部電源電圧が電圧供給トランジ
スタＴｒ４を介して基準電圧発生端子Ｖｒｅｆより各ブ
ロック回路素子へと供給されるようになる。
一方、入力ロジック回路１１に対して何れの入力信号ラ
インＩＮ１．ＩＮ２．・・・がらも信号が供給されない
場合には、このロジック回路１１内のトランジスタＴｒ
１．ＴＲ２，・・・はその全てにおいてオフ状態となり
、上記電源供給回路１２のスイッチングトランジスタＴ
ｒｓもオフ状態となる。
インＩＮ１．ＩＮ２．・・・がらも信号が供給されない
場合には、このロジック回路１１内のトランジスタＴｒ
１．ＴＲ２，・・・はその全てにおいてオフ状態となり
、上記電源供給回路１２のスイッチングトランジスタＴ
ｒｓもオフ状態となる。
これにより他のトランジスタＴｒ３．Ｔｒ４もオフ動作
し、基準電圧発生端子Ｖｒｅｆがらの上記各ブロック回
路素子に対する内部電源電圧の供給は直ちに停止される
ようになる。
し、基準電圧発生端子Ｖｒｅｆがらの上記各ブロック回
路素子に対する内部電源電圧の供給は直ちに停止される
ようになる。
したがって、本実施例装置を用いることにより、入力信
号ラインＩＮ１．ＩＮ２．・・・の何れかに何等かの入
力信号が供給された時のみ内部電源供給回路１２を作動
させ、その基準電圧発生端子Ｖｒｅｆから各ブロック回
路素子に対して所定の電源電圧を供給することができ、
入力信号の供給されない各ブロック回路の非作動時には
、電源の供給を停止して電力消費の低減化を図ることが
できる。
号ラインＩＮ１．ＩＮ２．・・・の何れかに何等かの入
力信号が供給された時のみ内部電源供給回路１２を作動
させ、その基準電圧発生端子Ｖｒｅｆから各ブロック回
路素子に対して所定の電源電圧を供給することができ、
入力信号の供給されない各ブロック回路の非作動時には
、電源の供給を停止して電力消費の低減化を図ることが
できる。
［発明の効果］
以上のようにこの発明によれば、入力ロジック信号が供
給された際にオン動作する入力回路素子の出力信号をス
タータ信号とし、このスタータ信号が出力された際に各
回路素子に対して電源電圧を供給する電源供給回路を設
けるようにしたので、例えば電子回路に対する無信号入
力時においては、各回路素子に電源電圧が供給されるこ
となく、不要な電力消費を抑制することが可能となる電
源回路を提供できる。
給された際にオン動作する入力回路素子の出力信号をス
タータ信号とし、このスタータ信号が出力された際に各
回路素子に対して電源電圧を供給する電源供給回路を設
けるようにしたので、例えば電子回路に対する無信号入
力時においては、各回路素子に電源電圧が供給されるこ
となく、不要な電力消費を抑制することが可能となる電
源回路を提供できる。
第１図はこの発明の一実施例に係わる電源回路を示す概
略的ブロック構成図、第２図は上記第１図における電源
回路の具体例を示す回路構成図である。 １１・・・入力ロジック回路、１２・・・内部電源供給
回路、ＩＮｌ、ＩＮ２・・・入力信号ライン、Ｔｒｌ。 Ｔｒ２．Ｔｒ３．Ｔｒ４−トランジスタ、Ｔｒｓ・・・
スイッチングトランジスタ、ＶＯ・・・外部電源端子、
Ｄｚ・・・基準電圧ダイオード、ｖｒｅｔ’・・・基準
電圧発生端子。 出願人代理人 弁理士 鈴 江 武 彦第１図 第２図
略的ブロック構成図、第２図は上記第１図における電源
回路の具体例を示す回路構成図である。 １１・・・入力ロジック回路、１２・・・内部電源供給
回路、ＩＮｌ、ＩＮ２・・・入力信号ライン、Ｔｒｌ。 Ｔｒ２．Ｔｒ３．Ｔｒ４−トランジスタ、Ｔｒｓ・・・
スイッチングトランジスタ、ＶＯ・・・外部電源端子、
Ｄｚ・・・基準電圧ダイオード、ｖｒｅｔ’・・・基準
電圧発生端子。 出願人代理人 弁理士 鈴 江 武 彦第１図 第２図
Claims (1)
- 複数本の入力信号ラインにそれぞれ接続され入力信号が
供給された際にオン動作する入力回路素子と、この入力
回路素子のオン動作に対応してスイッチング動作する電
源供給回路とを具備したことを特徴とする電源回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60066868A JPS61227633A (ja) | 1985-03-30 | 1985-03-30 | 電源回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60066868A JPS61227633A (ja) | 1985-03-30 | 1985-03-30 | 電源回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61227633A true JPS61227633A (ja) | 1986-10-09 |
Family
ID=13328270
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60066868A Pending JPS61227633A (ja) | 1985-03-30 | 1985-03-30 | 電源回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61227633A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006320110A (ja) * | 2005-05-12 | 2006-11-24 | Mitsumi Electric Co Ltd | 駆動制御回路 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59212930A (ja) * | 1983-05-18 | 1984-12-01 | Hitachi Ltd | 端末主導型電源投入制御方法および制御装置 |
-
1985
- 1985-03-30 JP JP60066868A patent/JPS61227633A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59212930A (ja) * | 1983-05-18 | 1984-12-01 | Hitachi Ltd | 端末主導型電源投入制御方法および制御装置 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006320110A (ja) * | 2005-05-12 | 2006-11-24 | Mitsumi Electric Co Ltd | 駆動制御回路 |
| JP4735033B2 (ja) * | 2005-05-12 | 2011-07-27 | ミツミ電機株式会社 | 制御回路及びその制御方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61227633A (ja) | 電源回路 | |
| US6204702B1 (en) | Arrangement for supplying circuits with direct currents | |
| KR880002186Y1 (ko) | 오디오 기기에서의 전원 온,오프 제어회로 | |
| JPS60192533U (ja) | スイツチ検出回路 | |
| JPS60131093U (ja) | 発光ダイオ−ド駆動回路 | |
| JPS6055129U (ja) | 出力回路 | |
| JPS6126327U (ja) | 電源回路 | |
| JPS59118336U (ja) | 電力用半導体素子のオンパルス発生回路 | |
| JPS59174612U (ja) | 電源制御回路 | |
| JPS60155213U (ja) | 電子回路の入力段トランジスタ保護回路 | |
| JPS6113310U (ja) | 録音バイアス切換回路 | |
| JPS5946017U (ja) | プツシユプル増幅器のバイアス回路 | |
| JPS5889971U (ja) | プリント回路板 | |
| JPS58109811U (ja) | テ−プレコ−ダ | |
| JPS5933523U (ja) | 安定化電源回路 | |
| JPS6039127U (ja) | 電源回路 | |
| JPS5872786U (ja) | 入力レベル兼電源電圧減少状態表示回路 | |
| JPS59187826U (ja) | 安定化電源回路 | |
| JPS6024199U (ja) | モ−タ駆動回路 | |
| JPH0476218U (ja) | ||
| JPS6026419A (ja) | 交流スイツチ回路 | |
| JPS6049606U (ja) | 高速駆動回路 | |
| JPS6032821U (ja) | 電流ミラ−回路 | |
| JPS6095715U (ja) | ミユ−テイング回路 | |
| JPS596314U (ja) | ミユ−テイングパルス発生回路 |