FI74565C

FI74565C - Förfarande för kodning av en sekvens av binära databitar till en sekve ns av binära kanalbitar.

Info

Publication number: FI74565C
Application number: FI812189A
Authority: FI
Inventors: Kornelis Antonie Immink; Jakob Gerrit Nijboer; Hiroshi Ogawa; Kentaro Odaka
Original assignee: Philips Nv
Priority date: 1980-07-14
Filing date: 1981-07-10
Publication date: 1988-02-08
Also published as: HK98784A; JPH05266600A; ES522839A0; ZA814164B; BE889608A; DD202084A5; PL232147A1; DE3125529C2; NO161150B; DK163626C; ES8309046A1; ES514656A0; IT8122885A0; SG77584G; AU553880B2; JPH0614617B2; ES8301563A1; NL186790C; NO161150C; SK539881A3

Claims

1. Förfarande för kodning av en sekvens av binära da-tabitar tili en sekvens av binära kanalbitar, vilken sekvens 5 av databitar är indelad i pä varandra följande och sekven-tiella block, av vart och ett innehäller m databitar, och vilka block kodas till sekventiella block av (n^+n2) kanalbitar, i vilka (n]_+n2)>m' varvid varje block av kanalbitar omfattar ett block av n^ informationsbitar och ett block av 10 n2 separeringsbitar sä, att sekventiella block av informationsbitar separeras i respektive fall av ett block av separeringsbitar, och varvid tvä sekventiella kanalbitar av en första typ, typ"l", separeras frän varandra av ätminstone d sekventiella och pä varandra följande bitar av en andra typ, 15 typ "0", och att antalet sekventiella, pä varandra följande kanalbitar av den andra typen inte är större än k, k ä n -netecknat därav, att förfarandet omfattar följande steg: 1. block innehällande m databitar omvandlas tili ett 20 block innehällande n1 informationsbitar; 2. en grupp av möjliga kanalbitssekvenser skapas, varvid varje sekvens innehäller ätminstone ett block av informationsbitar och ett block av separeringsbitar, och var och en av dessa möjliga sekvenser omfattar informations- 25 blocken kompetterad med en av de möjliga bitkombinationerna av blocken av separeringsbitar; 3. likströmmens obalans frän var och en av de möjliga kanalbitssekvenserna, som definierades idet föregäende ste-get definieras; 30 4) för varje möjlig sekvens av kanalbitar definieras summan av antalet separeringsbitar och antalet av pä varandra följande sekventiella informationsbitar av "0"-typ, vilka omedelbart föregär en bit av "l"-typ och summan av antalet separeringsbitar och antalet pä varandra följande och 35 sekventiella informationsbitar av "0"-typ, vilka omedelbart följer efter en bit av"l"-typ, vilken bit av "l"-typ bil-dar en del av ett block av separeringsbitar, samt summan 32 74565 av antalet separeringsbitar och pä varandra följande och sekventiella informationsbitar av "0"-typ, vilka bitar av "0"-typ omedelbart föregär eller efterföljer ett block av separeringsbitar; 5 5) en första indikeringssignal ästadkommes för de kanalbitssekvenser, värdet av vilkas i det föregäende ste-get definierade summor överstiger d men är inte lika stort som k; 6. av de kanalbitssekvenser, vilka resulterade i den 10 första indikeringssignalen, väljs den kanalbitsserie, som minimerar obalansen av likströmmen.

2. Förfarande enligt patentkravet 1, känne-t e c k n a t därav, att det femte steget omfattar följande understeg: 15 5a) den första indikeringssignalen undertrycks för den sekvens av kanabitar, för vilken summan, definierad i det fjärde steget, av antalet separeringsbitar och antalet av pä varandra följande och sekventiella informationsbitar av "0"-typ omedelbart föregäende en bit av "l"-typ av 20 blocket av separeringsbitar är lika stor som den summa, som ocksä definierades i det fjärde steget, av antalet separeringsbitar och antalet pä varandra följande och sekventiella informationsbitar av M0"-typ, vilka omedelbart efterföljer en bit av "l"-typ av blocket av separeringsbitar, 25 dä värdet av denna summa är s, och att förfarandet vidare omfattar följande steg: 7. en sekvens av block med (n^+n2> kanalbitar delas i pä varandra följande och sekventiella ramar, vilka alla har p block; 30 8) ett block av synkroniseringskanalbitar införs mel- lan varje tvä sekventiella ramar, varvid detta block av synkroniserade kanalbitar omfattar ett pä förhand bestämt block med n 3 synkroniserande informationsbitar, vilket block innehäller ätminstone tvä gänger i följd och pä var-35 andra följande en sekvens, som omfattar mellan tvä sekven-tionella bitar av "lM-typ s bitar av "0"-typ och vidare ett II 7 45 65 block med synkroniserande separeringsbitar, varvid detta block av separeringsbitar definieras av att skedena 2 till 6 utföres, dessa inklusive, med respekt till blocket av syn-kroniseringskanalbitar. 5

3. Förfarande enligt patentkravet 2, k ä n n e - t e c k n a t därav, att s = k.

4. Förfarande enligt vilket som heist av de föregäen-de patentkraven, kännetecknat därav, att det sjätte steget omfattar följande understeg: 10. den ackumulerade likströmsobalansen definieras frän de föregäende blocken av kanalbitar, - det absoluta värdet av summan av den ackumulerade likströmsobalansen definieras samt likströmsobalansen i varje sädan kanalbitssekvens, som resulterade i den första 15 indikeringssignalen.

5. Förfarande enligt vilket som heist av de föregäen-de patentkraven, kännetecknat därav, att kanal-bitssekvensen omfattar fyra block av informationsbitar, vilka alla har n^ bitar samt fyra block av separeringsbitar, 20 och att tre block av separeringsbitar har en första längd Π2' och att ett har en längd n2" och att n2">n2'·

6. Förfarande enligt patentkravet 5, kännetecknat därav, att = 14, Π21 = 2, n2" = 6 och m = 8. 25

7. Förfarande enligt vilket som heist av de föregäen- de patentkraven 1-4, kännetecknat därav, att kanalbitssekvensen innehäller ett block av informationsbitar med n^ bitar och ett block av separeringsbitar med n2 bitar. 30

8. Förfarande enligt patentkravet 7, känne tecknat därav, att n^ = 14, n2 = 3 och m = 8.

9. Förfarande enligt vilket som heist föregäende pa-tentkrav 1-4, kännetecknat därav, att kanalbitssekvensen bildas av ätminstone tvä block av kanalbitar 35 och att pä varandra följande kanalbitssekvenser tillsamraans ansluter sig tili ätminstone ett block av kanalbitar. 34 74565

10. Demodulator för dekodning av databitar, vilka databitar är kodade pä basen av ett förfarande enligt vil-ket som heist av de föregäende patentkraven 2-9, kanne-t e c k n a d därav, att demodulatorn omfattar: 5. anordningar för angivande av synkroniseringsmönstret, - anordningar för delning av mängden av kanalbitar i block, vilka alia har (nj+n2) kanalbitar, - anordningar för separering av blocken med n^ in-formationsbitar frän blocken med n2 delningsbitar, 10. anordningar för omvandling av ett block med n^ in- formationsbitar till ett block med m databitar.

11. Demodulator enligt patentkravet 10, känne- t e c k n a d därav, att omvandlingsanordningarna omfattar OCH-grindar, varvid varje OCH-grind är försedd med ingängar 15 till vilka matas parallellt de informationsbitar, som kom-mer frin ätminstone ett pä förhand bestämt bitläge av blocket av informationsbitar, och att anordningarna vidare omfattar ELLER-grindar, vilkas ingängar pä ett pä förhand bestämt sätt är kopplade tili OCH-grindarnas utgängar och 20 att dessa ELLER-grindar vidare har utgängar för utmatning av de dekodade OCH-grindarnas bitar parallellt.

12. Registreringsmaterial med en informationsstruk-tur, som omfattar sekvenser av kanalbitsceller, varvid varje kanalbitscell innehäller en binär databit, vilken rep- 25 resenteras av en niväövergäng eller bristen pä en niväöver-gäng i början av denna bitcell, kännetecknat därav, att maximiavständet mellan tvä pä varandra följande övergängar är lika stort som längden av (k+1) bitceller, att minimiavständet mellan tvä pä varandra följande över-30 gängar är lika stort som längden av (d+1) bitceller, att sekvenser är närvarande, vilkas längd inte överstiger maxi-miavständet av tvä (k+1) bitceller, och att dessa sekvenser är en del av en synkroniseringssekvens.

13. Registreringsmaterial enligt patentkravet 12, 35 kännetecknat därav, att k = 10 och d = 2, att registreringsmaterialet omfattar en ram mellan tvä pä var- II 35 7 4 5 6 5 andra följande sekvenser pä maximiavständ frän varandra, vilken har 561 kanalbitsceller, nämnda rain omfattar 33 block, vilka vart och ett har 17 kanalbitsceller, och att synkroniseringssekvensen innehäller 27 kanalbitceller.

14. Modulator, som genomför ett förfarande för kod- ning av en sekvens av binära databitar tili en sekvens av binära kanalbitar, vilken sekvens av databitar är indelad i pä varandra följande och sekventiella block, av vilka vart och ett innehäller m databitar, och vilka block kodas 10 tili sekventiella block av (n^+n2) kanalbitar, i vilka (n2+n2)>m, varvid varje block av kanalbitar omfattar ett block av n^ informationsbitar och ett block av n2 sepa-reringsbitar sä, att sekventiella block av informationsbitar separeras i respektive fall av ett block av separerings-15 bitar, och varvid tvä sekventiella kanalbitar av en första typ, typ "1" separeras frän varandra av ätminstone d sekventiella och pä varandra följande bitar av en andra typ, typ "0" och att antalet sekventiella, pä varandra följande kanalbitar av den andra typen inte är större än k, k ä n -20 netecknat därav, att den omfattar: 1. anordningar, medelst vilka block innehällande m databitar omvandlas tili ett block innehällande n^ informationsbitar , 2. anordningar, medelst vilka en grupp av möjliga 25 kanalbitssekvenser skapas, varvid varje sekvens innehäller ätminstone ett block av informationsbitar och ett block av separeringsbitar, och var och en av dessa möjliga sekvenser omfattar informationsbitsblocken kompletterad med en av de möjliga bitkombinationerna av blocken av sepa-30 reringsbitar; 3. anordningar, medelst vilka likströmmens obalans frän var och en av de möjliga kanalbitssekvenserna, som definierades i det föregäende steget definieras; 4. anordningar, medelst vilka för varje möjlig sek- 35 vens av kanalbitar definieras summan av antalet separeringsbitar och antalet av pä varandra följande sekventiella in-