ES2276400T3 - Apantallamiento de radiaciones de circuitos integrados y modulos multichip en paquetes ceramicos y metalicos. - Google Patents

Apantallamiento de radiaciones de circuitos integrados y modulos multichip en paquetes ceramicos y metalicos. Download PDF

Info

Publication number
ES2276400T3
ES2276400T3 ES96911182T ES96911182T ES2276400T3 ES 2276400 T3 ES2276400 T3 ES 2276400T3 ES 96911182 T ES96911182 T ES 96911182T ES 96911182 T ES96911182 T ES 96911182T ES 2276400 T3 ES2276400 T3 ES 2276400T3
Authority
ES
Spain
Prior art keywords
radiation
shielding
integrated circuit
die
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
ES96911182T
Other languages
English (en)
Inventor
David J. Strobel
David R. Czajkowski
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Maxwell Technologies Inc
Original Assignee
Maxwell Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Maxwell Technologies Inc filed Critical Maxwell Technologies Inc
Application granted granted Critical
Publication of ES2276400T3 publication Critical patent/ES2276400T3/es
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/055—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads having a passage through the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/057—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H01L23/556—Protection against radiation, e.g. light or electromagnetic waves against alpha rays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4823—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a pin of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10161—Shape being a cuboid with a rectangular active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H01L2924/1616—Cavity shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H01L2924/1617—Cavity coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Toxicology (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

UN DISPOSITIVO SEMICONDUCTOR DE CIRCUITOS INTEGRADOS BLINDADO CONTRA LAS RADIACIONES Y EMPAQUETADO (400) INCLUYE UNA TAPA (470) FIJADA A UNA BASE (410) PARA ENCERRAR EL TROQUEL DE CIRCUITO INTEGRADO (480) EN SU INTERIOR, ESTANDO LA TAPA (470) Y LA BASE (410) CONSTRUIDAS A PARTIR DE UN MATERIAL CON UN ALTO VALOR Z PARA EVITAR QUE PENETRE LA RADIACION A TRAVES DEL MISMO. OTRA REALIZACION (700) INCLUYE UNA PIEZA METALICA DE SUJECION (790) CONSTRUIDA DE UN MATERIAL CON UN ALTO VALOR Z DISPUESTA ENTRE EL TROQUEL DEL CIRCUITO INTEGRADO (780) Y UNA BASE (710) EN COMBINACION CON UNA TAPA DE MATERIAL DE ALTO VALOR Z (770) PARA BLOQUEAR SUSTANCIALMENTE LA RADIACION INCIDENTE.

Description

Apantallamiento de radiaciones de circuitos integrados y módulos multichip en paquetes cerámicos y metálicos.
Referencia a aplicaciones relacionadas
Esta solicitud es una solicitud de patente que es en parte una continuación de la solicitud de patente de EE.UU. Nº de Serie 08/221.506, presentada el 1 de Abril de 1994, titulada "Apantallamiento de radiaciones de circuitos integrados y módulos multichip en paquetes cerámicos y metálicos", y la cual se incorpora completamente por su referencia en esta memoria.
Campo técnico
La presente invención se refiere en general a un dispositivo microelectrónico mejorado, y un método para fabricarlo. La invención se refiere más particularmente a un dispositivo microelectrónico apantallado para soportar los riesgos térmicos y de radiaciones que puede hallar una nave espacial, y el cual se construye de acuerdo con un nuevo método para que sea ligero de peso, térmica y estructuralmente estable, y esté protegido contra radiaciones.
Técnica anterior
El uso de un material semiconductor empaquetado en un circuito integrado o dispositivo de módulo multichip para muchas aplicaciones electrónicas es bien conocido. Tales dispositivos proporcionan sistemas electrónicos a gran escala para que su tamaño sea sustancialmente reducido, permitiendo de ese modo que el tamaño global y el peso de un dispositivo que contiene ese tipo de sistema electrónico sean muy reducidos también.
Esta reducción en tamaño y peso es especialmente importante en aplicaciones en las que el tamaño y el peso del dispositivo son parámetros de diseño cruciales, como ocurre en las aplicaciones aeroespaciales. Muchos de estos dispositivos, que representan dispositivos de circuitos integrados y módulos multichip de tecnología avanzada hoy día, están desarrollados para ordenadores comerciales y otras aplicaciones de mercado de masas, y están disponibles solamente en paquetes de plástico o metal con baja supervivencia a las radiaciones. Desafortunadamente, estos dispositivos son susceptibles a la interferencia electromagnética, la cual puede originar que el funcionamiento del dispositivo no sea fiable.
Para impedir que la interferencia electromagnética (EMI) perturbe el comportamiento de los dispositivos semiconductores empaquetados, ha de utilizarse un apantallamiento que evite la EMI. Por ejemplo, se hace referencia a las siguientes publicaciones de patente japonesas, las cuales se incorporan completamente como si estuvieran incluidas en esta memoria: Publicación de Patente Japonesa Nº 60-180150, publicada el 13 de Septiembre de 1985; publicación de Patente Japonesa Nº 2-237053, publicada el 19 de Septiembre de 1990; y publicación de Patente Japonesa Nº 4-94560, publicada el 26 de Marzo de 1992.
Dos de las publicaciones de patente japonesas anteriores, números 60-180150 y 4-94560, describen dispositivos semiconductores encerrados dentro de un paquete de plástico y rodeados por un delgado revestimiento metálico puesto a tierra para absorber o reflejar la EMI no deseada. Aunque los revestimientos de los dispositivos semiconductores descritos en estas publicaciones de patente japonesas son capaces de impedir malos funcionamientos debidos a la EMI, no pueden apantallar adecuadamente los dispositivos semiconductores contra los riesgos encontrados en el ambiente de una nave espacial. Los riesgos del medio ambiente de una nave espacial, incluyen electrones de alta energía, protones, y rayos cósmicos que dañan, y atraviesan la capa de protección relativamente fina proporcionada por el apantallamiento de EMI, originando que el dispositivo semiconductor funcione mal al cabo de un tiempo relativamente corto.
De modo similar, la publicación de Patente Japonesa Nº 2-237053 describe como rodear el dispositivo semiconductor con un material absorbente de las ondas de EMI en un paquete de metal. El dispositivo semiconductor y el material absorbedor de radiaciones están contenidos dentro de un rebaje en un material dieléctrico, y además encerrados dentro de una caja o paquete de metal. De este modo, la radiación de ondas EMI fuera del paquete se reduce sustancialmente. Como se ha expuesto anteriormente, el apantallamiento de EMI no es adecuado para proteger el dispositivo semiconductor de los riesgos existentes en el medio ambiente de la nave espacial.
Dispositivos empaquetados en plástico de circuito integrado de silicio típicos dejan de funcionar cuando son expuestos a dosis totales de dos a quince kilorads. El uso de dispositivos cerámicos o de metal, ya sea apantallados para tolerar la radiación o diseñados para que el dado interno afronte altos niveles de radiación, han sido propuestos para proteger el dispositivo semiconductor de las dosis dañinas eventuales de radiación halladas en el medio ambiental de la nave espacial. El diseño y la fabricación de ese tipo de dado tolerante a las radiaciones son ambos caros y difíciles, por tanto no se dispone comercialmente de muchos circuitos integrados y módulos multichip para aplicaciones que toleren las radiaciones. Como un resultado, los dispositivos de circuitos integrados de silicio empaquetados, comercialmente disponibles, para ser usados en un medio tal como una nave espacial de órbita baja alrededor de la tierra, geoestacionaria, o una sonda espacial profunda no se pueden obtener. Esto es especialmente cierto para aplicaciones tales como los satélites de comunicaciones, en las que se desea el funcionamiento continuo de la aplicación durante un periodo de ocho a quince años. Por lo tanto, sería muy conveniente disponer de un nuevo y mejorado dispositivo de circuito integrado de silicio empaquetado y apantallado contra radiaciones destinado al medio ambiental de una nave espacial. Ese dispositivo de circuito integrado de silicio apantallado contra radiaciones deberá ser de fabricación relativamente económica.
La Patente de EE.UU. Nº 4.833.334, que se incorpora por su referencia como si estuviese completamente establecida en esta memoria, describe la utilización de una caja protectora para alojar los componentes electrónicos sensibles. Esta caja protectora está parcialmente compuesta de material de peso atómico elevado para apantallar eficazmente los rayos X.
Aunque la caja protectora es eficaz apantallando su contenido de los dañinos rayos X, esta solución tiene el serio inconveniente de añadir un volumen y un peso sustanciales a los montajes de circuito electrónico protegidos de esta manera. Además, sería caro proporcionar este tipo de protección a circuitos integrados individuales pues la fabricación cajas especiales para cada configuración de circuito sería indudablemente costosa.
La publicación de Patente Japonesa Nº 56-103452, publicada el 18 de Agosto de 1981, que se incorpora por su referencia como si estuviese establecida en esta memoria, describe un dispositivo semiconductor empaquetado que tiene conductores exteriores conectados a un semiconductor interno, en el que el semiconductor está protegido de la radiación por salientes en la porción de base del cuerpo que lo contiene. Los salientes rodean el semiconductor y sobresalen hacia arriba desde la base hasta una altura suficiente para bloquear la radiación que puede atravesar las canaletas de alimentación de vidrio. Las canaletas de alimentación de vidrio obturan la separación entre el dispositivo y los terminales del paquete al atravesar el cuerpo del paquete. Aunque los salientes ayudan en la protección del semiconductor contra una radiación dañina, también añaden peso. El peso adicional es crítico y muy indeseable en aplicaciones espaciales.
La cantidad de apantallamiento requerido para proteger un dispositivo semiconductor empaquetado ha sido reducida usando un método conocido como apantallamiento por zonas. Un ejemplo de apantallamiento por zonas se describe en la publicación de Patente Japonesa Nº 62-125651, publicada el 6 de Junio de 1987, que se incorpora por su referencia como se estuviera completamente incluida en esta. En la misma, el deterioro de un circuito integrado semiconductor debido a la radiación se reduce fijando una película de apantallamiento estratificada doble a una cubierta de obturación sobre una superficie superior del paquete de semiconductor y fijando otra película de apantallamiento estratificada doble a la superficie inferior del paquete. La doble película de apantallamiento estratificada incluye una capa de elementos ligera exterior y una capa de elementos pesados interior para impedir que los rayos radioactivos incidentes invadan el paquete.
Aunque esa disposición de película de apantallamiento estratificada doble podría ser capaz de proporcionar alguna protección a un dispositivo semiconductor contra la radiación, el apantallamiento no es aceptable para algunas aplicaciones. Por ejemplo, el dispositivo semiconductor debe ser capaz de soportar las enormes fuerzas ejercidas durante los periodos de aceleración. Estas fuerzas algunas veces se aproximan hacia arriba a treinta mil veces la atracción gravitatoria de la Tierra. Bajo esa increíble fuerza, la película de apantallamiento superior está expuesta al desgarro de la cubierta de obturación. En adición, la película de apantallamiento superior está en una posición en voladizo sobre la cubierta de obturación. Por tanto, un borde de la película de apantallamiento puede ser separado de la cubierta de obturación, permitiendo de ese modo que la película de apantallamiento sea completamente arrancada de la cubierta de obturación.
Además, el uso de una película de apantallamiento de doble capa solo reduce ligeramente el peso del paquete. También incrementa el tamaño del paquete innecesariamente.
Otra realización descrita en la publicación de Patente Japonesa Nº 62-12561, incluye un dispositivo semiconductor completamente rodeado con un material protector para formar la capa protectora más exterior. Un apantallamiento de la cubierta y un buen apantallamiento fabricado de otro material protector casi rodean el semiconductor para protegerlo contra la radiación que pueda atravesar la capa protectora más exterior.
La cantidad de apantallamiento requerida para proteger el semiconductor aumenta innecesariamente el peso y el gasto de ese tipo de dispositivo semiconductor.
La publicación de Patente Japonesa Nº 61-4249, publicada el 10 de Enero de 1986, que se incorpora por su referencia completamente como se establece en esta memoria, describe un dispositivo semiconductor apantallado por zonas que utiliza una película de apantallamiento de capa única. Esto permite que el peso del paquete sea reducido. En adición, la película de apantallamiento superior se fija más firmemente al paquete.
Los inconvenientes significativos del método de apantallamiento por zonas incluyen un incremento en el espesor del dispositivo, el incremento de peso del dispositivo, y la exposición incrementada del semiconductor a la radiación de ángulo lateral debida a que el apantallamiento está separado del semiconductor. En adición, un apantallamiento de la zona inferior a menudo no puede ser usado debido a que el desplazamiento en altura no puede ser acomodado por una longitud de terminal de dispositivo fija. Esto origina problemas cuando el apantallamiento inferior se usa sobre un dispositivo semiconductor en combinación con una placa de circuito impreso en un estilo de paquete de orificio pasante. Además, el dispositivo de circuito integrado de semiconductor empaquetado de la zona apantallada no proporciona soporte mecánico para los apantallamientos de zonas a excepción del adhesivo usado para fijarlos a la superficie del paquete.
Por lo tanto sería muy conveniente disponer de un nuevo y mejorado apantallamiento de radiaciones y un dispositivo de circuito integrado de silicio empaquetado que proteja el dispositivo de circuito integrado de la radiación angular lateral. Ese tipo de dispositivo de circuito integrado de silicio apantallado contra radiaciones debe ser ligero de peso y capaz de soportar las fuerzas encontradas durante la aceleración de una nave espacial.
Descripción de la invención
Por lo tanto el objeto principal de la presente invención es proporcionar un nuevo apantallamiento de radiaciones mejorado y un dispositivo de circuito integrado de silicio empaquetado, y un método para fabricarlo, en el que el dispositivo es adecuado para ser usado en medios ambientales de naves espaciales, y que sea de fabricación relativamente económica. El nuevo y mejorado dispositivo deberá proporcionar protección de la radiación angular lateral, ser ligero de peso, y deberá ser capaz de soportar las fuerzas de aceleración asociadas con la nave espacial.
Brevemente, los objetos anteriores y otros más de la presente invención se logran proporcionando un nuevo y mejorado dispositivo semiconductor empaquetado y apantallado contra radiaciones, como se define en la reivindicación 1, que puede ser fabricado según un nuevo método de la presente invención, como se define en la reivindicación 9.
El dispositivo semiconductor empaquetado y apantallado incluye una tapa asegurada a una base para encerrar el dado de circuito integrado en el interior, en el que la tapa y la base están construidas cada una de un material de alto Z para impedir que la radiación penetre a través de las mismas. Otra realización incluye una pieza de fijación del dado construida a partir de un material de alto Z dispuesta entre el dado de circuito integrado y una base, en combinación con una tapa de material de alto Z para bloquear sustancialmente la radiación incidente.
Breve descripción de los dibujos
Los objetos mencionados anteriormente y otros más, además de características de esta invención y la manera de conseguirlos resultará evidente, y la propia invención se comprenderá mejor con referencia a la descripción siguiente de la realización de la invención en combinación con los dibujos que se acompañan, en los cuales:
la figura 1A es una vista en alzado de un dispositivo de circuito integrado empaquetado de la técnica anterior que utiliza apantallamiento de zonas;
la figura 1B es una vista en planta separada de la técnica anterior del dispositivo de circuito integrado empaquetado de la figura 3A;
la figura 2A es una vista en planta separada de un dispositivo de circuito integrado empaquetado en metal de la técnica anterior;
la figura 2B es una vista en alzado del dispositivo de circuito integrado empaquetado en metal de la técnica anterior de la figura 2A;
la figura 3A es una vista en planta separada de un dispositivo de circuito integrado empaquetado cerámico de la técnica anterior;
la figura 3B es una vista en alzado del dispositivo de circuito integrado empaquetado cerámico de la técnica anterior de la figura 3A;
la figura 4A es una vista en planta separada de un dispositivo de circuito integrado empaquetado y apantallado, que se construye de acuerdo con la presente invención;
la figura 4B es una vista en alzado del dispositivo de la figura 4A;
la figura 4C es una vista en planta separada de otro dispositivo de circuito integrado empaquetado y apantallado contra radiaciones, que está construido también de acuerdo con la presente invención;
la figura 4D es una vista en alzado del dispositivo de la figura 4C;
la figura 4E es una vista en planta separada de un dispositivo de circuito integrado empaquetado y apantallado contra radiaciones más, que está construido también de acuerdo con la presente invención;
la figura 4F es una vista en alzado del dispositivo de la figura 4E;
la figura 5A es una vista en planta separada de otro dispositivo de circuito integrado empaquetado y apantallado, que está construido también de acuerdo con la presente invención;
la figura 5B es una vista en alzado del dispositivo de la figura 5A;
\newpage
la figura 5C es una vista en planta separada de todavía otro dispositivo de circuito integrado empaquetado y apantallado, que está construido también de acuerdo con la presente invención;
la figura 5D es una vista en alzado del dispositivo de la figura 5C;
la figura 5E es una vista en planta separada de un dispositivo de circuito integrado empaquetado y apantallado contra radiaciones más, que está construido también de acuerdo con la presente invención;
la figura 5F es una vista en alzado del dispositivo de la figura 5E;
la figura 6A es una vista en planta separada de otro dispositivo de circuito integrado empaquetado y apantallado contra radiaciones, que está construido también de acuerdo con la presente invención;
la figura 6B es una vista en alzado del dispositivo de la figura 6A;
la figura 6C es una vista en planta separada de todavía otro dispositivo de circuito integrado empaquetado y apantallado contra radiaciones, que está construido también de acuerdo con la presente invención;
la figura 6D es una vista en alzado del dispositivo de la figura 6C;
la figura 7A es una vista en planta separada de un dispositivo de circuito integrado empaquetado y apantallado contra radiaciones más, que está construido también de acuerdo con la presente invención;
la figura 7B es una vista en alzado del dispositivo de la figura 7A;
la figura 7C es una vista en planta separada de todavía otro dispositivo de circuito integrado empaquetado y apantallado contra radiaciones, que está construido también de acuerdo con la presente invención;
la figura 7D es una vista en alzado del dispositivo de la figura 7C;
la figura 7E es una vista en planta separada de un dispositivo de circuito integrado empaquetado y apantallado contra radiaciones más, que está construido también de acuerdo con la presente invención;
la figura 7F es una vista en alzado del dispositivo de la figura 7E;
la figura 8A es una vista en planta separada de otro dispositivo de circuito integrado empaquetado y apantallado contra radiaciones que está construido también de acuerdo con la presente invención;
la figura 8B es una vista en alzado del dispositivo de la figura 8A;
la figura 9A, es una vista en planta separada de otro dispositivo de circuito integrado empaquetado y apantallado contra radiaciones, que está construido también de acuerdo con la presente invención;
la figura 9B es una vista en alzado del dispositivo de la figura 9A;
la figura 10A es una vista en planta separada de otro dispositivo de circuito integrado empaquetado y apantallado contra radiaciones, que está construido también de acuerdo con la presente invención;
la figura 10B es una vista en alzado del dispositivo de la figura 10A;
la figura 11A es una vista en planta separada de otro dispositivo de circuito integrado empaquetado y apantallado contra radiaciones, que está construido también de acuerdo con la presente invención; y
la figura 11B es una vista en alzado del dispositivo de la figura 11A.
Mejor manera de realización de la invención
Haciendo referencia ahora a los dibujos, y más particularmente a las figuras 2A, 2B, 3A y 3B de los mismos, en ellas de muestran varios montajes 200 y 300 de circuito integrado empaquetado, que se conocen en la técnica. El montaje 200 (figuras 2A, 2B) es representativo de un montaje de circuito integrado empaquetado de metal típico y se compone de un dado 280 circuito integrado de silicio montado sobre una base 212 de metal con enlaces 248, 250, 252, 254, 256, 258 y 260 de conductores que conectan el dado 280 con los terminales 222, 224, 226, 228, 230, 232, 234 y 236 de componentes, respectivamente. La base 212 está obturada con una tapa 270 de metal, usando técnicas de soldadura de resistencia o de obturación de soldadura con estaño. Aunque las figuras 2A y 2B representan un paquete de tipo "plano" redondo, por ejemplo, los paquetes rectangulares TO-5, TO-99, etc., de construcción similar también existen.
\newpage
El montaje 200 se fabrica usando diversos tipos de metal para proteger el dado 280 de una radiación peligrosa que se produce naturalmente en la atmósfera. El dispositivo 200 empaquetado final se ensaya para comprobar que satisface las especificaciones del fabricante, y aquellos paquetes que pasan la prueba son suministrados. Dispositivos tales como el montaje 200 no funcionarán satisfactoriamente en la aplicación espacial típica puesto que el alojamiento de metal usado es muy fino, aproximadamente de 3 a 8 milésimas de pulgada, y está diseñado solamente para la estructura mecánica.
El montaje 300 de circuito integrado de paquete cerámico típico de las figuras 3A y 3B incluye un dado 380 de circuito integrado de silicio montado sobre una base 310 de cerámica, que podría ser metalizada o no metalizada. Dos grupos de enlaces 354 y 356 de conductor conectan el dado a las almohadillas de enlace de conductor o al bastidor 346 y 348 de conductores. Una tapa 370 de cerámica o metal, usualmente de "Xovar", está asegurada a la base 310 para obturar el montaje 300 de paquete. Los montajes de los paquetes cerámicos típicos, tales como el montaje 300, de paquete no usan metal sobre la base, a excepción de con propósitos de que sea un pozo de calor, y para metalización de la cerámica para el enlace de conductores y propósitos de fijación de dados.
El apantallamiento de zonas fue ideado para incrementar la resistencia a la radiación de un montaje de paquete cerámico o de metal. Un ejemplo de una configuración de apantallamiento de zonas de la técnica anterior para un paquete 10 plano se muestra en las figuras 1A y 1B. El paquete 10 de apantallamiento por zonas que incluye un cuerpo 12 que tiene una superficie exterior 13 y una superficie interior 14, e incluye además un dado 20 de circuito integrado de silicio montado en una almohadilla l8 de fijación de dado interna. El dado 20 de silicio estaba conectado eléctricamente a conductores externos, tales como los conductores 15 y 16, mediante enlaces conductores, tales como los conductores 22 y 24. Los apantallamientos 30 y 31 de zona fueron asegurados a las superficies 13 y 14, respectivamente, usando un adhesivo. Cada uno de los apantallamientos 30 y 31 de zona fue medido y dimensionado para que excediesen el tamaño del dado 20 de silicio. De esta manera, se evitaría que la radiación que incide sobre los apantallamientos 30 y 31 de zona ataque el dado 20 de silicio. No obstante, no se aportaba al dado de silicio protección alguna contra la radiación angular inclinada que penetraba por los bordes del cuerpo 12.
Haciendo referencia ahora a las figuras 4A y 4B, en ellas se muestra un paquete 400 de bote metálico, de apantallamiento contra radiaciones, que se construye de acuerdo con la presente invención. El paquete 400 puede ser fabricado fácilmente de acuerdo con el método de la presente invención.
El paquete 400 comprende generalmente una base 410 que tiene una superficie superior 418, un dado 480 de circuito integrado de silicio asegurado a la superficie 418 mediante una técnica de fijación de un dado normal, y una tapa 470 asegurada a la base 410 para encerrar el dado 480 dentro. La tapa 470 se asegura a la base 410 usando técnicas de obturación de soldadura, por ejemplo, soldadura de oro-estaño o equivalente, epoxídica, o de resistencia. Tanto la base 410 como la tapa 470 se construyen de un material de alto Z tal como una aleación de cobre y tungsteno, tantalio, o material de apantallamiento similar para reducir la dosis total tolerada recibida en el dado 480 de circuito integrado de silicio a un valor inferior al de la dosis total tolerada del circuito integrado. Un procedimiento para determinar las proporciones para una composición de apantallamiento preferida se describe más adelante con mayor detalle.
Considerando ahora la construcción del paquete 400 con mayor detalle, la base 410 incluye una porción 414 de base superior circular y una porción 412 de base inferior circular, en el que la porción 412 de base inferior tiene un mayor diámetro que la porción 414 de base superior. Como un resultado del mayor diámetro, la porción 412 de base inferior se extiende desde la base 410 para formar un miembro 416 de conexión de obturación circular. El dado 480 está conectado a los conductores componentes 422, 424, 426, 428, 430, 432, 434 y 436 mediante enlaces conductores 448, 450, 452, 454, 456, 458, y 460 para permitir que el dado 480 sea conectado a los circuitos exteriores (no mostrados). Los terminales 422, 424, 426, 428, 430, 432, 434 y 436 de componentes pasan a través de la base 410 y se obturan en el interior de la misma mediante alimentadores 423, 425, 427, 429, 431, 433 y 437, respectivamente.
La tapa 470 incluye un miembro superior 472 que tiene un miembro 474 de pared cilíndrica que pende del perímetro circular del miembro superior 472. El diámetro interior del miembro 474 de pared es ligeramente mayor que el diámetro de la porción 414 de base superior para permitir que la porción 414 de base sea recibida dentro de la tapa 470. El diámetro interior del miembro 474 de pared es menor, no obstante, que el diámetro de la porción 412 de base inferior, por lo que el miembro 416 de conexión está en contacto con el miembro 474 de pared cuando la base superior 414 es recibida dentro de la tapa 470.
El paquete 400 se construye según un nuevo método de la presente invención, en el que la dosis total de exposición a la que el dado 480 de circuito integrado de silicio debe sobrevivir a lo largo de una vida útil proyectada se calcula primero. Se usa software comercialmente disponible para modelar el medio de aplicación basada en la órbita o información de proyecto según modelos de radiación espacial estándar, tales como AP-8 o AE-8 de la NASA. Los datos generados según el modelo facilitan la determinación de la cantidad de radiación en una órbita concreta para electrones atrapados, protones atrapados, erupciones solares y rayos cósmicos. Como un resultado de los datos producidos por la modelación, un cálculo de transporte de radiación basado en los datos producidos se usa para determinar la reducción requerida en la dosis total de radiación que será recibida en el dado de circuito integrado durante la órbita o misión concreta. Este nivel de reducción se requiere que sea menor que la dosis total tolerada por el dado del circuito integrado. El cálculo del transporte está basado en la densidad del material de apantallamiento, espesor del material de apantallamiento, el tipo de material usado para detener la radiación, nivel de energía de la radiación en función de la dosificación para la órbita o misión, y diseño del paquete.
La base 410 se configura a partir del material de alto Z de un espesor suficiente para apantallar el dado de circuito integrado de silicio según los cálculos de transporte de la radiación. De modo similar, la tapa 470 se configura de material de alto Z, en la que el espesor del miembro de tapa está determinado también por los cálculos de transporte de la radiación. El dado 480 de circuito integrado está asegurado al miembro 410 de base usando técnicas de fijación de dado normales. La tapa 470 se asegura entonces a la base 410 para encerrar el dado 480 de circuito integrado y permitir que la dosis total de radiación recibida en el dado 480 de circuito integrado sea reducida a un nivel que sea menor que la dosis total tolerada por el dado 480 de circuito integrado. La tapa 470 se asegura a la base 410 usando una técnica de obturación de soldadura, por ejemplo, técnicas de oro estaño o equivalentes, epoxídicas, o usando técnicas de soldadura de resistencia.
Los terminales 422, 424, 426, 428, 430, 432, 434 y 436 componentes se extienden por encima de la superficie 418 formando un grupo de postes 439 de enlace de conductores. El dado 480 de circuito integrado de silicio está conectado a los terminales 422, 424, 426, 428, 430, 432, 434 y 436 componentes por medio del grupo de postes 439 de enlace de conductores.
Haciendo referencia ahora a las figuras 4C y 4D, en ellas se muestra otro paquete 500 apantallado contra radiaciones, que se construye también según la presente invención. El paquete 500 es uno de la diversidad de paquetes planos de metal, e incluye un dado 580 de circuito integrado de silicio asegurado a la base rectangular 510. Una tapa rectangular 570 que tiene una longitud y una anchura sustancialmente similares a las de la base 510 está asegurada a la base 510 para encerrar y proteger el dado 580 en el interior.
La base 510 incluye un miembro 512 inferior rectangular y miembros 514, 516, 518 y 520 que se extienden erectos desde la misma. La tapa 570 incluye un miembro superior 572 medido y dimensionado para que se aplique a los miembros 514, 516, 518 y 520 de pared lateral simultáneamente, preferiblemente sin que se extienda sobre estos. Tanto la base 510 como la tapa 570 se construyen de un material de elevada Z, tal como una aleación de cobre tungsteno, o tantalio, u otro material similar, para reducir la cantidad de radiación que puede penetrar a través de las mismas, reduciendo de ese modo la dosis total de radiación recibida en el dado 580 a un nivel inferior a la dosis total tolerada por el dado 580.
Un grupo de terminales 530 del paquete atraviesan la pare 514 a través de orificios pasantes 538 de alimentación obturados y terminan dentro del paquete 500 en postes 548 de enlace de conductores asociados. Los postes 546 y 548 de enlace de conductores están conectados eléctricamente al dado 580 mediante grupos 554 y 556 de enlace de conductores para facilitar la conexión eléctrica del dado 580 al circuito externo (no mostrado).
El paquete 500 está construido de una manera sustancialmente similar a la manera en que se construyo el paquete 400, y por tanto no se considera más adelante con mayor detalle.
Haciendo referencia ahora a las figuras 4E y 4F, en ellas se muestra otro paquete 600, que también está construido según la presente invención. A este respecto, el paquete 600 es ilustrativo de un paquete doble en línea de metal.
El paquete 600 incluye una tapa 670 y una base 610, construidas ambas de un material de alto Z, tal como una aleación de cobre tungsteno o tantalio, u otro material similar, que están aseguradas entre sí para apantallar un dado 680 de circuito integrado de silicio. El dado 680 está asegurado a un miembro inferior 612 de la base 610 mediante técnicas de fijación de dado normales. El paquete 600 es sustancialmente similar al paquete 500, a excepción de que el acceso al circuito exterior (no mostrado) se efectúa mediante grupos de terminales 630 y 632 de paquete que atraviesan el miembro inferior 612 sobre lados opuestos del dado 680, en vez de a través de miembros de paredes laterales opuestas tales como los miembros 514 y 518 de paredes laterales de las figuras 4C y 4D. A este respecto, los grupos de terminales 630 y 632 atraviesan el miembro inferior 612 a través de grupos asociados de orificios pasantes obturados 638 y 640 para permitir el acceso a los circuitos exteriores situados directamente debajo de la base 610. Dos grupos de enlaces 639 y 641 de conductores conectan el dado 680 a los grupos de terminales 630 y 632 para completar las conexiones eléctricas entre ambos.
El paquete 600 doble en línea de metal apantallado se construye según el nuevo método de la presente invención, como se describe anteriormente para los paquetes 400 y 500.
Aunque los paquetes 400, 500 y 600 proporcionan sustancialmente cubrición de 4\pi para proteger los dados 480, 580 y 680, respectivamente, puede ser conveniente utilizar menos apantallamiento para reducir el peso y el coste del paquete.
Haciendo referencia ahora a las figuras 5A y 5B, en ellas se muestra un paquete 700 apantallado contra radiaciones, más, que se construye de acuerdo con la presente invención, que proporciona casi 4\pi de cubrición, y que utiliza menos material de alto Z para reducir el coste y el peso del paquete 700.
El paquete 700 incluye una base 710 asegurada a una tapa 770 para encerrar un dado 780 de circuito integrado de silicio en el interior. La tapa 770 es sustancialmente similar a la tapa 470 (figura 4B), y no se describirá más adelante con mayor detalle. A diferencia de la base 410 (figura 4B), la base 710 se construye de un material estándar, por ejemplo, de metal, metalizada o de cerámica. Un disco 790 de fijación del dado construido de un material de alto Z, tal como de cobre y tungsteno, tantalio, o material similar, es asegurado a una superficie superior 718 de la base 710 para proteger el dado 780 de la radiación incidente. A este respecto, el dado 780 se asegura a una superficie 792 de la pieza de fijación de dado, posicionando de ese modo el dado 780 entre la tapa 770 y la pieza 790 de fijación del dado para proporcionar una cubrición de casi 4\pi. La pieza 790 de fijación del dado se asegura a la base 710 usando vidrio plateado como metal, bases metalizadas o cerámicas, resinas epoxídicas en lugar de metal, bases metalizadas o cerámicas, soldadura de resistencia para las bases de metal o metalizadas, o una técnica de eutéctica, por ejemplo, Oro-Estaño, Oro-Silicio o equivalente, para las bases de metal o metalizadas. El dado 780 se asegura a la superficie 792 usando técnicas de fijación de dado normales.
Haciendo referencia ahora a las figuras 5C y 5D, en ellas se muestra otro paquete 800 apantallado contra radiaciones, que está construido también según la presente invención. El paquete 800 incluye una tapa 870 asegurada a una base 810 para encerrar un dado 880 de circuito integrado de silicio en el interior.
La tapa 870 es sustancialmente similar a la tapa 570 (figuras 4C y 4D), y no se describirá más adelante con mayor detalle. No obstante, a diferencia de la base 410 de las figuras 4C y 4D, la base 810 se construye de un material de base estándar tal como un metal, una base cerámica o metalizada. Una pieza metálica 890 de fijación se asegura a una superficie interior 813 que usa vidrio plateado en vez de metal, bases metalizadas o cerámicas, resinas epoxídicas en vez de metal, bases metalizadas o cerámicas, soldadura de resistencia para las bases metalizadas, o técnicas eutécticas para las bases de metal o metalizadas.
La pieza 890 de fijación de dado está construida de un material de alto Z y se mide y dimensiona para que sea de mayor tamaño que el dado 880. Cuando la tapa 870 está asegurada a la base 810, el dado 880 tiene una protección de casi 4\pi, lo que significa que la protección alcanza todas las direcciones.
Haciendo referencia ahora a las figuras 5E y 5F, en ellas se muestra otro paquete 900 apantallado contra la radiación que está construido también según la presente invención. El paquete 900 es sustancialmente similar al paquete 600 de las figuras 4E y 4F. El paquete 900 utiliza un dado 990 de material de alto Z asegurado a una superficie 913 de una base 910, en el que la base 910 se construye de un material de base estándar. De esta manera, la cantidad de material de alto Z se reduce, reduciendo de ese modo el peso y el coste del paquete 900, aunque proporciona todavía una cubrición de casi 4\pi.
Realizaciones adicionales de la presente invención se ilustran en las figuras 6A, 6B, 6C y 6D, en las que se muestran los paquetes 1000 y 1100 apantallados contra radiaciones. Los paquetes 1000 y 1100 son sustancialmente similares a los paquetes 700 y 800 de las figuras 5A, 5B, 5C y 5D. A este respecto, los paquetes 1100 utilizan una base 1010 y 1110 de material estándar en combinación con tapas 1070 y 1170 de alto Z. No obstante, a diferencia de los paquetes 700 y 800, los paquetes 1000 y 1100 utilizan apantallamientos inferiores asegurados a una superficie exterior de las bases 1010 y 1110.
Haciendo referencia ahora a las figuras 7A y 7B, en ellas se muestra otro paquete 1200 apantallado contra radiaciones que está construido también según la presente invención. El paquete 1200 es sustancialmente similar al paquete 900 de las figuras 5E y 5F, a excepción de que la pieza 1290 que fija el dado ha sido modificada para que proporciona protección adicional contra la radiación angular lateral. A este respecto, la pieza 1290 de fijación del dado incluye un miembro inferior 1292 y miembros 1293, 1294, 1296 y 1297 de pared lateral, asegurados al perímetro del miembro inferior 1292. Los miembros 1293, 1294, 1296 y 1297 de pared lateral proporcionan protección adicional contra la radiación angular lateral. La altura de los miembros 1293, 1294, 1296 y 1297 de pared lateral puede ser ajustada para reducir sustancialmente la incidencia de la radiación angular lateral sobre el dado 1280.
Los enlaces de conductor, tales como los enlaces 1254 y 1256 de conductor, conectan eléctricamente el dado 1280 a terminales, tales como los terminales 1234 y 1236. Los enlaces 1254 y 1256 de conductor pueden estar aislados donde se requiera debido al espesor del conductor y las condiciones de funcionamiento.
Haciendo referencia ahora a las figuras 7C y 7D, en ellas se muestra un paquete 1300 apantallado contra radiaciones, que está construido también según la presente invención. El paquete 1300 es sustancialmente similar al paquete 1100 (figuras 6C y 6D). El paquete 1300, no obstante, proporciona una protección adicional contra la radiación angular lateral sobre la que proporciona el paquete 1100 mediante la inclusión de miembros 1393, 1394, 1396 y 1397 de pared lateral. Los miembros 1393, 1394, 1396 y 1397 de pared lateral son contiguos unos con otros y están asegurados a una superficie interior 1313 de la base 1310. Los miembros 1393, 1394, 1396 y 1397 de pared lateral se construyen de un material de alto Z para proporcionar protección adicional contra la radiación angular lateral.
Haciendo referencia a las figuras 7E y 7F, en ellas se muestra un paquete 1400 apantallado contra radiaciones que está construido también según la presente invención. El paquete 1400 es sustancialmente similar al paquete 500 (figuras 4C y 4D), con miembros 1493, 1494, 1496 y 1497 de pared lateral adicionales asegurados a una superficie interior 1413 para la protección adicional de la radiación angular lateral. Aunque los miembros 1493, 1494, 1496 y 1497 de pared lateral se muestran conectados extremo con extremo de un modo contiguo, el uso de solamente dos miembros de pared lateral dispuestos opuestamente tales como los miembros 1494 y 1497 de pared lateral puede proporcionar protección contra radiaciones angular lateral satisfactoria. A este respecto, alguna radiación puede atravesar los canales de alimentación obturados para incidir en el dado 1480. Rodeando el dado 1480 con los miembros 1493, 1494, 1496 y 1497 de pared lateral, se forma una pared de barrera a las radiaciones y la posibilidad de que las radiaciones atraviesen los canales de alimentación e incidan en el dado 1480 es sustancialmente eliminada.
Haciendo referencia a las figuras 8A, 8B, 9A, 9B, 10A, 10B, 11A y 11B, en ellas se muestran paquetes 1500, 1600, 1700 y 1800 de módulo multichip apantallados contra radiaciones, que están construidos según la presente invención. Los paquetes 1500, 1600, 1700 y 1800 de módulo multichip (MCM) utilizan la nueva disposición de materiales de alto Z, como se describe anteriormente para los paquetes que encierran solamente un dado de circuito integrado de silicio. Las disposiciones de los paquetes descritos anteriormente han sido simplemente expandidas para que comprendan un paquete MCM, tal como los paquetes 1500, 1600, 1700 y 1800.
Considerando ahora el paquete 1500 de MCM con mayor detalle, con referencia a las figuras 8A y 8B, el paquete 1500 es sustancialmente similar al paquete 500 de las figuras 4C y 4D. De modo similar al paquete 500, la base 1510 y la tapa 1570 del paquete 1500 están construidas de un material de alto Z. No obstante, el paquete 1500 encierra múltiples dados de circuito integrado de silicio, tales como los dados 1580, 1581, 1582, 1583, 1584 y 1585. Un sustrato 1588 de módulo multichip está asegurado a una superficie interior 1513 de la base 1510 para facilitar el uso de los módulos multichip dentro del paquete 1500. Los dados 1580, 1581, 1582, 1583, 1584 y 1585 se aseguran entonces al sustrato 1588 de MCM, en el que están apantalladas contra radiaciones alrededor de 4\pi de cubrición.
Considerando ahora el paquete 1600 con mayor detalle, con referencia a las figuras 9A y 9B el paquete 1600 utiliza piezas metálicas 1690, 1691, 1692, 1693, 1694 y 1695 de fijación de dados en combinación con una base 1610 estándar para proteger las dados 1680, 1681, 1682, 1683, 1684 y 1685 de circuito integrado de silicio, respectivamente, de una manera similar a la descrita para el paquete 800 (figuras 5C y 5D). A este respecto, cada una de los dados 1680, 1681, 1682, 1683, 1684 y 1685 está dispuesto entre una tapa 1670 de alto Z y una pieza metálica 1690, 1691, 1692, 1693, 1694 y 1695 de fijación de dado de alto Z asociada.
Considerando ahora el paquete 1700, con referencia a las figuras 10A y 10B, el paquete 1700, con referencia a las figuras 10A y 10B, el paquete 1700 es sustancialmente similar al paquete 1100 de las figuras 6C y 6D. A diferencia del paquete 1100, el paquete 1700 está destinado a acomodar múltiples dados, tales como los dados 1780, 1781, 1782, 1783, 1784 y 1785.
Considerando ahora el paquete 1800, con referencia a las figuras 11A y 11B, el paquete 1800 está destinado también a acomodar múltiples dados, tales como los dados 1880, 1881, 1882, 1883, 1884 y 1885. A este respecto, el paquete 1800 utiliza las piezas 1820, 1830, 1832, 1834, 1836, 1838 y 1840 de fijación de dados de alto Z para la protección de los dados 1880, 1881, 1882, 1883, 1884 y 1885 contra radiaciones. Como las piezas 1820, 1830, 1832, 1834, 1836, 1838 y 1840 de fijación de dados son sustancialmente similares, solamente la pieza 1820 de fijación de dado se considerará a continuación con mayor detalle.
La pieza 1820 de fijación del dado es sustancialmente similar a la pieza 1290 de fijación del dado de las figuras 7A y 7B, e incluye un miembro inferior 1822 que tiene miembros 1823, 1824, 1825 y 1826 de pared lateral contiguos que se extienden erectos desde el miembro inferior 1822. De esta manera, el dado 1880 es protegido de la radiación con aproximadamente una cubrición de 4\pi.
Un experto en la técnica ha de entender que los enlaces de conductor descritos en las realizaciones anteriores, especialmente en las realizaciones que utilizan miembros de pared lateral interior, podrían estar aislados para acomodar el espesor del enlace conductor y las condiciones de funcionamiento.
Formulaciones del Material de Apantallamiento Usual
El siguiente procedimiento se emplea para determinar la composición óptima o al menos la preferida del material de apantallamiento, para maximizar o al menos mejorar grandemente la efectividad del apantallamiento para un peso unidad constante. La composición más eficaz depende de la aplicación espacial, concretamente la órbita (por ejemplo, baja órbita terrestre, órbita geoestacionaria u órbita excéntrica). Esta dependencia se debe a la mezcla relativa de electrones atrapados, protones atrapados, partículas solares y rayos cósmicos atrapados en diversos cinturones (por ejemplo, cinturones de Van Allen) o en diversas altitudes e inclinaciones, que proporcionan niveles de apantallamiento geomagnético que difieren. La dosis de ionización total incidente en la nave espacial, y finalmente en un circuito integrado sensible, está compuesta de las contribuciones de la totalidad de tales partículas que se producen naturalmente.
La formulación/composición óptima o preferida para un apantallamiento contra radiaciones concreto puede ser expresado como:
(1)F_{OPT} = X_{LZ} + y_{HZ}
donde,
X_{LZ} = porcentaje, en peso, de material de bajo número atómico (Z) (bajo Z se define como material con Z < 50; tal como cobre o aluminio);
Y_{HZ} = porcentaje, en peso, de material de alto Z (alto Z se define como material con Z > 50; tal como el tántalo, tungsteno o plomo).
En general, las formulaciones de la composición son preferiblemente determinadas con la ayuda de un ordenador convencional (no mostrado). Según el procedimiento se hacen varias hipótesis. Para ilustrar el procedimiento, se explicará ahora un ejemplo simplificado. Un conjunto de hipótesis o aproximaciones se refiere al medio de radiación. En primer lugar, existen diversos tipos de partículas de radiación que se producen naturalmente, que incluyen electrones, protones, partículas solares, rayos cósmicos y similares.
En segundo lugar, el medio de radiación incluye diversos diferentes niveles de energía, medidos usualmente en millones de electrón voltios (MeV). Para los propósitos de la determinación de la invención, los diversos niveles de energía están catalogados en grupos discretos o "bins" por el valor del nivel de energía. A este respecto, el primer "bin" se define que es toda la radiación que emana de partículas comprendida entre 0 y 1 MeV. El segundo "bin" se define que es toda la radiación que emana de las partículas comprendida entre 1 y 2 MeV. Los restantes "bins" se definen similarmente en operaciones de incremento de 1 MeV cada una.
Se supone que solamente un "bin" de radiación del medio está presente en el ejemplo simplificado, es decir que la sola radiación que existe tiene un nivel comprendido entre 0 y 1 MeV. Otras hipótesis, para los propósitos de esta ilustración solamente, son que solamente electrones y protones constituyen el medio de radiación, y que todas las relaciones lineales existen.
Para empezar, de acuerdo con el procedimiento inventado, se considera la potencia de detención de diversas sustancias de alto y bajo Z con respecto al nivel de energía previsto de radiación para un medio ambiental espacial dado. Para los propósitos de esta ilustración, se considerarán solamente el tungsteno (alto Z) y el aluminio (bajo Z). La radiación producida por los niveles de energía se expresa en "rads (Si)" con relación al silicio, es decir, la cantidad de radiación absorbida por el silicio. La potencia de detención de los materiales se define que es igual a la cantidad de radiación incidente sobre el material menos la cantidad de radiación absorbida o apantallada. Esta potencia de detención deberá ser calculada para cada tipo de radiación para electrones y protones, y con respecto a cada una de las sustancias de alto Z y bajo Z seleccionadas para ser ensayadas.
En la presente invención, considerando los electrones en primer lugar, se supone que producen en este nivel de energía de "bin", 100 rads (Si) de radiación, que cuando inciden sobre el tungsteno, originan que 90 rads (Si) sean absorbidos, y 10 rads (Si) lo atraviesen. A este respecto, 100 – 90 = 10. Por tanto la potencia de detención es igual a 10 rads (Si), que es igual a la radiación que pasa a través del material de apantallamiento de tungsteno.
Similarmente, cuando los 100 rads (Si) inciden sobre aluminio, 20 rads (Si) lo atraviesan para proporcionar una potencia de detención de 20 rads (Si). Por tanto, en este nivel de energía de bin, el tungsteno es preferido, porque la potencia de detención (radiación fuera) es preferida, puesto que el tungsteno se prefiere para bloquear electrones.
Seguidamente, se considera la radiación de protones. Suponiendo que 100 rads (Si) inciden sobre el tungsteno, 30 rads (Si) pasan desde este para determinar la potencia de detención. Asimismo, suponiendo que 100 rads (Si) inciden sobre aluminio, resulta la potencia de detención de 50 rads (Si). Como un resultado, el aluminio tiene una potencia de detención preferida para los protones en este nivel de energía.
La operación siguiente es añadir las potencias de detención para el tungsteno sumando 10 y 50 que da un total de 60 rads (Si). La potencia de detención total para el aluminio se determina entonces sumando 20 más 30 que proporcionan un total de 50 rads (Si).
Por tanto, puede verse que el 100% de aluminio se prefiere por ser globalmente más eficaz tanto para los electrones como para los protones. Asimismo, una combinación de ambos el tungsteno y el aluminio sería globalmente menos eficaz. Por ejemplo, el 50% de tungsteno y el 50% de aluminio proporcionarían una potencia de detención efectiva o combinada de 55 rads (Si), que es la semisuma de las potencias de detención del tungsteno y el aluminio. Como un resultado, puesto que el 100% de aluminio presenta una potencia de detención de 50 rads (Si), el 100% de aluminio se prefiere sobre la mezcla de aluminio y tungsteno.
Este procedimiento puede ser extendido a otros materiales de apantallamiento y sobre la radiación de partículas. El procedimiento se ejecuta entonces para otros "bins" de niveles de energía. Una suma de todas las potencias de detención de todos los bins se determina entonces para llegar a los porcentajes preferidos de materiales de alto Z y bajo Z para la composición de apantallamiento final.
Se conocen materiales de alto Z que son más eficaces en la detención de electrones y materiales de bajo Z que son más eficaces en la detención de protones. La composición final presenta la potencia de detención preferida con relación a todas las formas y fuentes de radiación con la al menos unidad de peso o densidad. Los porcentajes de alto Z y bajo Z finales están basados en el peso.
El procedimiento generalizado para determinar los porcentajes de material de bajo Z y alto Z para una aplicación concreta se consideran a continuación.
1. Determinar una rotura (bin) del medio ambiental de radiación, mediante el tipo de radiación y el nivel de energía, y expresar el medio ambiental de radiación total como;
\quad
\sum_{ENV} = a_{1}e_{1} + a_{2}e_{2} + ... + a_{i}e_{i} + b_{1}p_{1} + b_{2}p_{2} + ... + b_{i}p_{i} +
(2)c_{1}t_{1} + c_{2}t_{2} + ... + c_{i}t_{i} + d_{1}r_{r} + d_{2}r_{2} + ... + d_{i}r_{i}
donde,
a_{1} = cantidad de radiación entre niveles de energía de 0 a 1 MeV (a_{2}: entre 1 y 2 MeV, a_{i}: entre i-1 e i MeV);
e_{1} = tipo de radiación, electrones;
b_{1} = cantidad de radiación entre niveles de energía de 0 a 1 MeV (b_{2}: entre 1 y 2 MeV, b_{i}: entre i-1 e i MeV);
P_{1} = tipo de radiación, protones
c_{1} = cantidad de radiación entre niveles de energía de 0 a 1 MeV (c_{2}: entre 1 y 2 MeV, c_{1}: entre i-1 e i MeV);
t_{1} = tipo de radiación, partículas solares;
d_{1} = cantidad de radiación entre niveles de energía de 0 a 1 MeV (d_{2}: entre 1 y 2 MeV, d_{i}: entre 1 y 2 MeV,
d_{i}: entre i-1 e i MeV); y
r_{1} = tipo de radiación, rayos cósmicos.
a_{1}, b_{1}, c_{1} y d_{1} son constantes para un medio espacial dado y se hallan en modelos de radiación espacial tales como APS de la NASA o modelos de radiación espacial AES, usados para determinar la cantidad de radiación en una órbita específica. Este modelo de radiación espacial proporciona datos completos para electrones atrapados, protones atrapados, fulguración solar y rayos cósmicos para un medio de aplicación de un espacio dado.
2. Para cada bin concreto de tipo de radiación y nivel de energía (por ejemplo a_{i}e_{i}), determinar la potencia de detención para cada material de apantallamiento de bajo Z y alto Z. El valor de la potencia de detención es determinado por la ecuación inferior mediante cálculos de transporte de la radiación, a través de los materiales deseados, manteniendo el peso del material constante. La potencia de detención individual puede ser expresada como:
(3)SP_{qm} = (radiación \ entrante)-(radiación \ apantallada)
donde,
q = tipo de radiación y bin de energía (ejemplo: a_{1}e_{1}); y
m = tipo de material, alto y/o bajo Z.
3. Calcular la cantidad ponderada total de radiación permitida a través de cada material mediante el tipo de material y el tipo de radiación, usando las ecuaciones siguientes:
(4)\sum SP(e_{i},X) = a_{1} \ \text{*}SP_{e1X} + a_{2} \ \text{*}SP_{e2X} + ... + a_{i} \ \text{*}SP_{e1X}
(5)\sum SP(e_{i},Y) = a_{1} \ \text{*}SP_{e1Y} + a_{2} \ \text{*}SP_{e2Y} + ... + a_{i} \ \text{*}SP_{e1Y}
donde,
X = material de bajo Z, transportado como m anteriormente.
Y = material de alto Z, transportado como m anteriormente.
Repetido para todos los tipos de radiación.
4. Ajustar los porcentajes de materiales X e Y que minimizan o al menos reducen grandemente la suma ponderada de cada potencia de detención de "bin" de energía, usando la expresión siguiente:
\quad
\sum_{TOT} = \sum SP(e_{i},X) + \sum SP(e_{i},Y) + \sum SP(p_{i},X) + \sum SP(p_{i},Y) +
(6)+ \sum SP(t_{i},X) + \sum SP(t_{i},Y) + \sum SP(r_{i},X) + \sum SP(r_{i},Y)
Las formulaciones de material de apantallamiento preferidas incluyen sustancias de número atómico elevado que incluyen tungsteno, tantalio y plomo, y sustancias de bajo número atómico que incluyen cobre, aluminio y silicio. Ejemplos de formulaciones para protección contra las radiaciones de los circuitos integrados en plataformas espaciales generalmente contienen entre alrededor del 80% en peso y alrededor del 90% en peso de material de alto número atómico y entre alrededor del 10% en peso y alrededor del 20% en peso de material de número atómico bajo. Los siguientes son ejemplos de composiciones de apantallamiento preferidas:
Ejemplo 1
Tungsteno, 90% en peso
Cobre, 10% en peso
Ejemplo 2
Tungsteno, 80% en peso
Cobre, 20% en peso
Ejemplo 3
Tungsteno, 85% en peso
Cobre, 15% en eso
Para fabricar los miembros apantallados, hojas de los materiales de alto y bajo Z pueden ser estratificadas juntas en las proporciones correctas. Alternativamente, los miembros de apantallamiento pueden ser fabricados mezclando las proporciones preferidas en forma de polvo de las sustancias de alto Z y bajo Z juntas. Las sustancias de alto Z y bajo Z son entonces comprimidas y estampadas. El calor generado por este procedimiento conduce a un enlace en caliente de los componentes de miembro de apantallamiento de radiaciones.
Cualquier material de alto Z puede ser usado con cualquier material de bajo Z, y uno o más, incluyendo tres o más de tales materiales pueden ser combinados. Tres o incluso cuatro diferentes sustancias, o más, pueden ser combinadas para satisfacer la composición preferida para el miembro de apantallamiento.
Aunque se han descrito realizaciones particulares de la presente invención, se ha de entender que son posibles diferentes modificaciones y se contemplan dentro del alcance de las reivindicaciones adjuntas. No existe la intención, por lo tanto, de que sean limitativas para la abstracta exactitud o descripción presentada en esta memoria.

Claims (9)

1. Un dispositivo de circuito integrado apantallado a radiaciones para proteger un dado (1180; 1380) de circuito integrado que tiene una tolerancia de la dosis total asociada del daño causado por la radiación de ionización que se produce naturalmente en el espacio exterior, que comprende:
un miembro (1110; 1310) de base plano que no apantalla, en el que el dado (1180; 1380) de circuito integrado está asegurado directamente a una superficie (1118; 1313) superior interior de dicho miembro (1110; 1310) de base plano;
un miembro (1195; 1395) de apantallamiento inferior asegurado a una superficie exterior (1111; 1311) de dicho miembro (1110; 1310) de base para proteger el dado (1180; 1380) de circuito integrado, en el que dicho miembro (1195; 1395) de apantallamiento inferior es mayor que el dado (1180; 1380) de circuito integrado y se construye de metal de alto Z para reducir sustancialmente la cantidad de radiación de ionización, que incluye la radiación de electrones que la atraviesa para alcanzar el dado (1180; 1380) de circuito integrado.
paredes laterales (1120:1320) que no apantallan, extendiéndose erectas desde los bordes periféricos de dicho primer miembro (1110; 1310) de base que no apantalla;
medios para definir aberturas (1130; 1330) de alimentación en dicha paredes laterales (1120; 1320) que no apantallan:
una pluralidad de terminales (1132; 1332) que se extiende a través de dichas aberturas (1130; 1330) en dichas paredes laterales que no apantallan para facilitar la conexión eléctrica con el dado (1180; 1380) de circuito integrado;
en el que el dado (1180; 1380) está asegurado sobre dicha superficie superior (1118; 1313) en una posición dispuesta centrada sobre esta y espaciada sustancialmente de dichas paredes laterales (1120; 1320);
una pluralidad de enlaces (1134; 1334) de conductores conectados directamente entre dichos terminales (1132; 1332) y el dado (1180; 1380) para facilitar la conexión eléctrica entre ambos; y
un miembro (1170; 1370) de tapa de apantallamiento construido de dicho material de alto Z para reducir sustancialmente la cantidad de radiación de ionización, que incluye la radiación de electrones, que pasa a través de dicho miembro (1170; 1370) de tapa de apantallamiento que está asegurado a dichas paredes laterales (1120; 1320) que no apantallan, para encerrar parcialmente el dado (1180; 1380) de circuito integrado entre dicho miembro (1170; 1370) de tapa de apantallamiento y dicho miembro (1195; 1395) de apantallamiento inferior para reducir la radiación de ionización recibida en el dado (1180; 1380) de circuito integrado a un nivel inferior al de la dosis total tolerada.
2. Un dispositivo de circuito integrado apantallado contra radiaciones según la reivindicación 1, en el que dicho miembro (1195; 1395) de base que no es de apantallamiento se construye de material cerámico.
3. Un dispositivo de circuito integrado apantallado contra radiaciones según la reivindicación 1, que incluye además un par de miembros (1394; 1397) de pared lateral de apantallamiento interior erectos asegurados a dicha superficie (1313) superior interior de dicho miembro (1310) de base, estando dispuestos cada uno de dichos miembros (1391; 1397) de pared lateral interior entre una respectiva de dichas paredes laterales (1370) y el dado (1380) y extendiéndose erectos hacia dicho miembro (1370) de tapa para formar una barrera que ayude a rodear el dado (1380) de circuito integrado, estando construidos dichos miembros (1394; 1397) de pared lateral interior de dicho material de alto Z.
4. Un dispositivo de circuito integrado apantallado contra radiaciones según cualquiera de las reivindicaciones 1 a 3, en el que dicho material de alto Z es una aleación de cobre y tungsteno.
5. Un dispositivo de circuito integrado apantallado contra radiaciones según cualquiera de las reivindicaciones 1 a 3, en el que dicho material de alto Z es tantalio.
6. Un dispositivo de circuito integrado apantallado contra radiaciones según la reivindicación 1, en el que dicho miembro (1195; 1395) de apantallamiento inferior, y el miembro (1170; 1370) de tapa están construidos con un material de bajo Z en combinación don dicho material de alto Z para formar un material de apantallamiento, estando compuesto dicho material de apantallamiento esencialmente de:
una sustancia de alto Z para apantallar la radiación de ionización seleccionado del grupo compuesto de tungsteno, tantalio y plomo;
una sustancia de bajo Z para apantallar la radiación de ionización que actúa como una extendedora para disminuir la densidad global del material de apantallamiento y seleccionada del grupo compuesto de cobre, aluminio y silicio; y
en el que el material de apantallamiento incluye una mezcla global de alrededor del 90% de sustancia de alto Z y alrededor del 10% de sustancia de bajo Z.
7. Un dispositivo de circuito integrado apantallado contra radiaciones según la reivindicación 6, en el que el material de apantallamiento incluye aproximadamente 85% de sustancia de alto Z y aproximadamente 15% de sustancia de bajo Z.
8. Un dispositivo de circuito integrado apantallado contra radiaciones según la reivindicación 6, en el que el material de apantallamiento incluye aproximadamente 80% de sustancia de alto Z y aproximadamente 20% de sustancia de bajo Z.
9. Un método de fabricación de un dispositivo de circuito integrado apantallado contra radiaciones para proteger un dado (1180; 1380) de circuito integrado que tiene una tolerancia a la dosis total asociada que evita el daño causado por la radiación de ionización que existe naturalmente en el espacio exterior, que comprende:
configurar un miembro (1110; 1310) de base que no es de apantallamiento plano;
asegurar un miembro (1195; 1395) de apantallamiento inferior a una superficie exterior (1111; 1311) de dicho miembro (1110; 1310) de base;
asegurar el dado (1180; 1380) de circuito integrado a una superficie interior (1118; 1313) de dicho miembro (1110; 1310) de base, en el que dicho miembro (1195; 1395) de apantallamiento inferior es mayor que dicho dado (1180; 1380) de circuito integrado y está construido de un material de alto Z para reducir sustancialmente la cantidad de radiación de ionización, incluyendo la radiación de electrones, que puede pasar a través del mismo para alcanzar dicho dado (1180; 1380) de circuito integrado;
configurar paredes laterales que no son de apantallamiento erectas (1120; 1320) que se extienden desde los bordes periféricos de dicho miembro (1110; 1310) de base plano que no es de apantallamiento;
definir aberturas (1130; 1330) pasantes de alimentación en dichas paredes laterales (1120; 1320) que no son de apantallamiento;
extender una pluralidad de terminales (1132; 1332) a través de dichas aberturas (1130; 1330) en dichas paredes laterales que no son de apantallamiento para facilitar una conexión eléctrica con el dado (1180; 1380);
en el que la dado (1180; 1380) está asegurado sobre dicha superficie superior (1118, 1313) en una posición dispuesta centrada sobre la misma y sustancialmente espaciada de dichas paredes laterales (1120; 1320);
conectar una pluralidad de enlaces (1134; 1334) de conductores directamente entre dichos terminales (1132; 1332) y el dado para facilitar la conexión eléctrica entre ambos;
configurar un miembro (1170; 1370) de tapa de apantallamiento de dicho material de alto Z para reducir sustancialmente la cantidad de radiación de ionización, incluyendo la radiación de electrones, que pasa a través del mismo; y
asegurar dicho miembro (1170; 1370) de tapa de apantallamiento a dichas paredes laterales (1120; 1320) que no son de apantallamiento para encerrar parcialmente dicho dado (1180; 1380) de circuito integrado entre dicho miembro (1170; 1370) de tapa de apantallamiento y dicho miembro (1195; 1395) de apantallamiento inferior para reducir la radiación de ionización recibida en el dado (1180; 1380) de circuito integrado a un nivel que es inferior al de la dosis total tolerada.
ES96911182T 1995-01-13 1996-01-16 Apantallamiento de radiaciones de circuitos integrados y modulos multichip en paquetes ceramicos y metalicos. Expired - Lifetime ES2276400T3 (es)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/372,289 US5635754A (en) 1994-04-01 1995-01-13 Radiation shielding of integrated circuits and multi-chip modules in ceramic and metal packages
US372289 1995-01-13

Publications (1)

Publication Number Publication Date
ES2276400T3 true ES2276400T3 (es) 2007-06-16

Family

ID=23467522

Family Applications (1)

Application Number Title Priority Date Filing Date
ES96911182T Expired - Lifetime ES2276400T3 (es) 1995-01-13 1996-01-16 Apantallamiento de radiaciones de circuitos integrados y modulos multichip en paquetes ceramicos y metalicos.

Country Status (8)

Country Link
US (1) US5635754A (es)
EP (1) EP0803174B1 (es)
JP (1) JPH09509016A (es)
AT (1) ATE346486T1 (es)
AU (1) AU5414696A (es)
DE (1) DE69636716T2 (es)
ES (1) ES2276400T3 (es)
WO (1) WO1996022669A2 (es)

Families Citing this family (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5880403A (en) * 1994-04-01 1999-03-09 Space Electronics, Inc. Radiation shielding of three dimensional multi-chip modules
US6613978B2 (en) * 1993-06-18 2003-09-02 Maxwell Technologies, Inc. Radiation shielding of three dimensional multi-chip modules
US6720493B1 (en) * 1994-04-01 2004-04-13 Space Electronics, Inc. Radiation shielding of integrated circuits and multi-chip modules in ceramic and metal packages
US5998867A (en) * 1996-02-23 1999-12-07 Honeywell Inc. Radiation enhanced chip encapsulant
US5740261A (en) * 1996-11-21 1998-04-14 Knowles Electronics, Inc. Miniature silicon condenser microphone
US5939772A (en) * 1997-10-31 1999-08-17 Honeywell Inc. Shielded package for magnetic devices
JP3129288B2 (ja) * 1998-05-28 2001-01-29 日本電気株式会社 マイクロ波集積回路マルチチップモジュール、マイクロ波集積回路マルチチップモジュールの実装構造
US6121672A (en) * 1998-11-03 2000-09-19 Utmc Microelectronic Systems Inc. Raised pedestal radiation shield for sensitive electronics
FR2790327B1 (fr) * 1999-02-26 2001-04-13 Commissariat Energie Atomique Systeme electronique fonctionnant sous irradiation, procede de conception d'un tel systeme, et application de celui-ci a la commande d'un robot mobile
US6594156B1 (en) * 2000-04-24 2003-07-15 Minimed Inc. Device and method for circuit protection during radiation sterilization
US6414383B1 (en) 1999-07-16 2002-07-02 Agere Systems Guardian Corp. Very low magnetic field integrated circuit
US6650003B1 (en) 1999-11-17 2003-11-18 Aeroflex Utmc Microelectronic Systems, Inc. Radiation shielded carriers for sensitive electronics
WO2001039255A2 (en) * 1999-11-23 2001-05-31 Aeroflex Utmc Microelectronic Systems Inc. Radiation shield and radiation shielded integrated circuit device
US6515352B1 (en) * 2000-09-25 2003-02-04 Micron Technology, Inc. Shielding arrangement to protect a circuit from stray magnetic fields
US6504256B2 (en) 2001-01-30 2003-01-07 Bae Systems Information And Electronic Systems Integration, Inc. Insitu radiation protection of integrated circuits
US6740959B2 (en) 2001-08-01 2004-05-25 International Business Machines Corporation EMI shielding for semiconductor chip carriers
US6906396B2 (en) * 2002-01-15 2005-06-14 Micron Technology, Inc. Magnetic shield for integrated circuit packaging
JP4024103B2 (ja) * 2002-05-29 2007-12-19 アルプス電気株式会社 高周波回路の接続構造
US7382043B2 (en) * 2002-09-25 2008-06-03 Maxwell Technologies, Inc. Method and apparatus for shielding an integrated circuit from radiation
JP4096302B2 (ja) * 2002-12-16 2008-06-04 ソニー株式会社 磁気メモリ装置
US7467326B2 (en) * 2003-02-28 2008-12-16 Maxwell Technologies, Inc. Self-correcting computer
JP2004364170A (ja) * 2003-06-06 2004-12-24 Toshiba Corp ケーブルモデムモジュール装置及び送受信装置
US7475326B2 (en) * 2003-06-27 2009-01-06 Maxwell Technologies, Inc. Error detection and correction method and system for memory devices
US7191516B2 (en) * 2003-07-16 2007-03-20 Maxwell Technologies, Inc. Method for shielding integrated circuit devices
US7119393B1 (en) 2003-07-28 2006-10-10 Actel Corporation Transistor having fully-depleted junctions to reduce capacitance and increase radiation immunity in an integrated circuit
US7115812B2 (en) * 2003-09-05 2006-10-03 Solid State Devices, Inc. Radiation shielded semiconductor package
US7030469B2 (en) * 2003-09-25 2006-04-18 Freescale Semiconductor, Inc. Method of forming a semiconductor package and structure thereof
US6853055B1 (en) 2003-11-26 2005-02-08 Actel Corporation Radiation shielding die carrier package
US20060002099A1 (en) * 2004-06-30 2006-01-05 Stoneham Edward B Electromagnetic shield assembly
US7813145B2 (en) * 2004-06-30 2010-10-12 Endwave Corporation Circuit structure with multifunction circuit cover
US7327015B2 (en) * 2004-09-20 2008-02-05 Advanced Semiconductor Engineering, Inc. Semiconductor device package
US7718984B2 (en) * 2005-05-10 2010-05-18 Space Micro Inc. Optimized nuclear radiation shielding within composite structures for combined man made and natural radiation environments
US7677765B2 (en) * 2006-06-15 2010-03-16 Avago Technologies General Ip (Singapore) Pte. Ltd. Light emitting device having a metal can package for improved heat dissipation
US8492762B2 (en) * 2006-06-27 2013-07-23 General Electric Company Electrical interface for a sensor array
DE102007032045B4 (de) 2007-07-10 2009-05-14 Abb Ag Dichtungsanordnung
US8421214B2 (en) 2007-10-10 2013-04-16 Vishay General Semiconductor Llc Semiconductor device and method for manufacturing a semiconductor device
KR20110054710A (ko) * 2009-11-18 2011-05-25 한국전자통신연구원 소자 패키지 및 그 제조 방법
TWM409527U (en) * 2011-02-23 2011-08-11 Azurewave Technologies Inc Forming integrated circuit module
JP2013160684A (ja) * 2012-02-07 2013-08-19 Mitsubishi Electric Corp 半導体装置とモジュール
EP2725715B1 (en) * 2012-10-29 2018-12-12 Optosys SA Proximity sensor
WO2015050145A1 (ja) * 2013-10-02 2015-04-09 日立オートモティブシステムズ株式会社 電子制御装置
FR3066643B1 (fr) * 2017-05-16 2020-03-13 Stmicroelectronics (Grenoble 2) Sas Boitier electronique pourvu d'une fente locale formant un event
US11209317B2 (en) 2019-09-18 2021-12-28 Raytheon Company Internal ionizing radiation shielding for infrared cameras
CN112967938A (zh) * 2020-12-29 2021-06-15 中国电子科技集团公司第四十七研究所 一种宇航级集成电路总剂量屏蔽方法及抗辐照加固效果验证方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3828425A (en) * 1970-10-16 1974-08-13 Texas Instruments Inc Method for making semiconductor packaged devices and assemblies
JPS56103452A (en) * 1980-01-22 1981-08-18 Fujitsu Ltd Semiconductor device
JPS5795650A (en) * 1980-12-05 1982-06-14 Nec Corp Semiconductor device
US4975762A (en) * 1981-06-11 1990-12-04 General Electric Ceramics, Inc. Alpha-particle-emitting ceramic composite cover
US4506108A (en) * 1983-04-01 1985-03-19 Sperry Corporation Copper body power hybrid package and method of manufacture
JPS60106150A (ja) * 1983-11-15 1985-06-11 Nippon Telegr & Teleph Corp <Ntt> 耐放射線パツケ−ジ
JPS60180150A (ja) * 1984-02-27 1985-09-13 Nippon Telegr & Teleph Corp <Ntt> 半導体装置
JPS614249A (ja) * 1984-06-19 1986-01-10 Sumitomo Electric Ind Ltd 半導体装置用パツケ−ジ
FR2584863B1 (fr) * 1985-07-12 1988-10-21 Inf Milit Spatiale Aeronaut Composant electronique durci vis-a-vis des radiations
JPS62125651A (ja) * 1985-11-26 1987-06-06 Nippon Telegr & Teleph Corp <Ntt> 耐放射線パツケ−ジ
FR2597654B1 (fr) * 1986-04-16 1989-06-30 Aerospatiale Gainage de protection de conducteurs electriques ou optiques, durci vis-a-vis des rayons x
FR2597652B1 (fr) * 1986-04-16 1988-07-29 Aerospatiale Boitier de protection de circuits electroniques, durci vis-a-vis des rayons x
JP2600366B2 (ja) * 1989-03-09 1997-04-16 富士通株式会社 半導体チップの実装方法
JPH0494560A (ja) * 1990-08-10 1992-03-26 Seiko Epson Corp 半導体装置
US5317107A (en) * 1992-09-24 1994-05-31 Motorola, Inc. Shielded stripline configuration semiconductor device and method for making the same
US5406117A (en) * 1993-12-09 1995-04-11 Dlugokecki; Joseph J. Radiation shielding for integrated circuit devices using reconstructed plastic packages

Also Published As

Publication number Publication date
US5635754A (en) 1997-06-03
DE69636716D1 (de) 2007-01-04
EP0803174A4 (en) 1999-05-06
AU5414696A (en) 1996-08-07
EP0803174A2 (en) 1997-10-29
ATE346486T1 (de) 2006-12-15
WO1996022669A2 (en) 1996-07-25
DE69636716T2 (de) 2007-10-25
WO1996022669A3 (en) 1996-09-26
EP0803174B1 (en) 2006-11-22
JPH09509016A (ja) 1997-09-09

Similar Documents

Publication Publication Date Title
ES2276400T3 (es) Apantallamiento de radiaciones de circuitos integrados y modulos multichip en paquetes ceramicos y metalicos.
US7148084B2 (en) Radiation shielding of integrated circuits and multi-chip modules in ceramic and metal packages
US5880403A (en) Radiation shielding of three dimensional multi-chip modules
US6858795B2 (en) Radiation shielding of three dimensional multi-chip modules
US8154881B2 (en) Radiation-shielded semiconductor assembly
JP3407971B2 (ja) 集積回路パッケージおよびその組立構造
KR101059918B1 (ko) 신뢰성을 높이는 반도체 소자의 패키징
ES2586036T3 (es) Método y aparato para blindar un circuito integrado de la radiación
JPS60180150A (ja) 半導体装置
CA2278838A1 (en) Methods and compositions for ionizing radiation shielding
JPS6148265B2 (es)
JPS614250A (ja) 半導体装置用パツケ−ジ
JPH0117257B2 (es)
US6650003B1 (en) Radiation shielded carriers for sensitive electronics
JPS62125651A (ja) 耐放射線パツケ−ジ
WO2000026964A1 (en) Raised pedestal radiation shield for sensitive electronics
US6452263B1 (en) Radiation shield and radiation shielded integrated circuit device
JPH04311479A (ja) 回路の電子部品を放射線から保護する方法及び回路の電子部品の保護装置
US3492547A (en) Radiation hardened semiconductor device
JP3229176B2 (ja) 耐放射線用パッケージ
CN215345692U (zh) 空间电子设备辐照防护装置
JP7346653B2 (ja) 電子デバイスの放射線遮蔽構造
JP2002166899A (ja) 宇宙環境耐性強化容器
JP2004140146A (ja) 電子部品実装装置
CA2021682C (en) Chip-carrier with alpha ray shield