JPH09509016A - セラミックおよび金属パッケージ内のｉｃおよびマルチチップモジュールの放射線遮蔽 - Google Patents

セラミックおよび金属パッケージ内のｉｃおよびマルチチップモジュールの放射線遮蔽

Info

Publication number
JPH09509016A
JPH09509016A JP8522312A JP52231296A JPH09509016A JP H09509016 A JPH09509016 A JP H09509016A JP 8522312 A JP8522312 A JP 8522312A JP 52231296 A JP52231296 A JP 52231296A JP H09509016 A JPH09509016 A JP H09509016A
Authority
JP
Japan
Prior art keywords
die
radiation
shielding
atomic number
shield
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8522312A
Other languages
English (en)
Inventor
ジェイ． ストロウベル，デイヴィッド
アール． チャイコフスキー，デイヴィッド
Original Assignee
スペース エレクトロニクス，インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by スペース エレクトロニクス，インコーポレイテッド filed Critical スペース エレクトロニクス，インコーポレイテッド
Publication of JPH09509016A publication Critical patent/JPH09509016A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/055—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads having a passage through the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/057—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H01L23/556—Protection against radiation, e.g. light or electromagnetic waves against alpha rays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4823—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a pin of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10161—Shape being a cuboid with a rectangular active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H01L2924/1616—Cavity shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H01L2924/1617—Cavity coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Toxicology (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】 放射線遮蔽型パッケージIC半導体装置(400)は、基部(410)に確保された蓋(470)を含み、これにより、ICダイ(480)を内部に取り囲む。蓋(470)と基部(410)は高原子番号材料から成り、放射線か透過するのを防ぐ。他の実施例(700)は、ICダイ(780)と基部(710)の間に設けられた高原子番号材料で形成されるダイ取り付けスラグ(790)を含み、高原子番号材料蓋(770)との組み合わせにより、入射する放射線を実質的に防ぐ。

Description

【発明の詳細な説明】 セラミックおよび金属パッケージ内のIC およびマルチチップモジュールの放射線遮蔽 関連出願へのクロスレファレンス 本出願は、1994年４月１日出願の米国特許出願08/221,506「Radiation Shield ing of Integrated Circuits and Multi-Chip Modules in Ceramic and Metal P ackages」の一部係属出願である。上記出願は参照により本出願に組み込まれて いる。 技術分野 本発明は、一般には改良型超小型電子装置およびその製造法に関する。本発明 は、特に、宇宙船環境で発生する熱による故障及び放射線による故障に強い遮蔽 型超小型電子装置に関する。この装置は、新規方法により、軽量で、構造上なら びに熱的に安定で、放射線に強く構成されている。 背景技術 よく知られているように、ICまたはマルチチップモジュール装置では、パッケ ージされた半導体材料が、多くの電子応用分野で使用されている。このような装 置は、大規模な電子装置の大きさを実質的に減少させることができ、これにより 、大規模な電子装置を含む装置の全体としての大きさおよび重量をも減少させる 。 航空宇宙での応用等の、装置の大きさおよび重量が設計上の決定的なパラメー タであるような応用では、大きさおよび重量の減少は、特に重要である。今日の 進歩した技術によるIC装置やマルチチップモジュールを代表する上記装置の多く は、商用コンピュータ応用および大規 模市場への応用を目指して開発され、放射線には弱いプラスチックまたは金属パ ッケージの形態でのみ入手可能である。これらは、残念ながら、電磁妨害に敏感 で、装置の動作の信頼性が低下する恐れがある。 電磁妨害(EMI)によりパッケージ型半導体装置の性能が低下するのを避けるた めに、EMI遮蔽が使用される。例えば、参照により本出願に取り込まれる日本国 特許公報、1985年９月13日発行の特許公報60-180150、1990年９月19日発行の特 許公報2-237053、および1992年３月26日発行の特許公報4-94560を参照されたい 。 上記の２件、特許公報60-180150と特許公報4-94560は、プラスチックパッケー ジ内の半導体装置であって、不必要なEMIを吸収または反射するための、設置さ れた薄い金属メッキによって囲まれた半導体装置を開示している。これらの特許 公報に示された半導体装置の遮蔽はEMIによる誤動作を抑制できるが、宇宙船環 境で遭遇する障害にたいしてこの半導体装置を適切に遮蔽することはできない。 宇宙船環境での障害とは、高エネルギーの電子、陽子、および宇宙線障害であり 、これらは、EMI遮蔽により設けられた比較的薄い保護層を通り抜けるので、半 導体装置は比較的短時間で誤動作を起こす。 また、日本国特許公報2-237053は、金属パッケージに収められたEMI障害波吸 収材料を持つ半導体装置を開示している。この半導体装置と吸収材料は、誘電体 の凹所に設けられ、さらに、吸収ケースまたはパッケージ内に収容されている。 このようにして、パッケージ外からのEMI障害波の照射は実質的に減少される。 上述のように、宇宙船環境で発生する障害原因から半導体装置を保護 するには、EMI遮蔽は適当でない。 プラスチックパッケージに収められた代表的なシリコンIC装置は、総照射量２ キロラッドから15キロラッドで動作不能となる。宇宙船環境で起こり得る損傷を 発生する放射線量から半導体装置を保護するために、放射線にたいして遮蔽され た、または、高放射線レベルに耐える内部ダイ用に設計されたセラミックまたは 金属の装置を使用することが提案されている。このような放射線に強いダイの設 計および製造は費用がかかる上に困難であるので、市場に出回っているICやマル チチップモジュールは、放射線に耐性が必要な応用には使えない。したがって、 商用のパッケージ型IC装置を、地球に近い軌道、静止軌道、または遠方の宇宙探 査に於けるような宇宙船環境で使用することはできない。このことは、特に、通 信衛星等の応用のように、その運転が８年間から15年間連続して行われることが 望ましい応用に当てはまる。 したがって、宇宙船環境で使用するための、放射線遮蔽されたパッケージ型の 新規で改良されたシリコンIC装置が強く望まれる。このような放射線遮蔽された シリコンIC装置の製造費用は、比較的廉価に抑えねばならない。 参照により本出願に組み込まれる米国特許4,833,334は、高感度の電子構成要 素を容れる保護容器の使用を記述している。この保護容器の一部は、エックス線 を効果的に遮蔽するための高原子量材料で構成される。 上記保護容器はその収容物にたいして、危険なエックス線を効果的に遮蔽する が、この手法は、上記のように保護される電子回路装置の実質的な容積と重量を 増加さ せるという重大な欠点がある。さらに、各回路構成にたいして専用の保護容器を 製作するのに費用のかかることは避けられないと考えられるので、個々のICに上 記の保護を設けるのは高価になるであろう。 参照により本出願に組み込まれる1981年８月18日発行の日本国特許公報56-103 452には、内部半導体に接続された外部リードを持つパッケージ型半導体装置で あって、 装置の容器本体の基部にある複数個の突出部によって放射線から保護されるパ ッケージ型半導体装置が記述されている。突出部は半導体を取り囲み、万一の場 合にガラスのフィードスルーを通り抜けてくる放射線を遮蔽するのに十分な高さ まで、基部から突き出している。ガラスフィードスルーは、パッケージリードが パッケージ本体を通り抜けるときに、装置とパッケージリードとの隙間を密封す るものである。これらの突出部は有害な放射線から半導体を保護するのに役立つ が、装置の重量を増加させもする。増加分は極めて重要で、宇宙での応用におい ては、まったく望ましくない。 パッケージ型半導体装置の保護に必要な遮蔽の量は、スポットシールディング として知られる方法を使用することで少なくできる。このスポット遮蔽の例は、 参照により本出願に組み込まれる1987年６月６日発行の日本国特許公報62-12565 1に開示されている。これによれば、放射線による半導体ICの劣化は、半導体パ ッケージの上面の封止カバーに２層の遮蔽膜を設け、パッケージの下面に別の２ 層の遮蔽膜を設けることで減少可能である。この２層の遮蔽膜は外側に軽量層を 、内側に重量層を持ち、これによって、入射する放射線がパッケージを通過 するのを防いでいる。 このような２層の遮蔽膜の構成は、半導体装置のを放射線からいくらかは保護 することが可能であるが、この遮蔽は応用によっては不可能である。例えば、半 導体装置は、加速期間中に受ける巨大な力に耐えねばならない。 この力は、ときには、地上で受ける重力の３万倍にも達する。このような信じ がたい力の下では、上部の遮蔽膜は封止カバーから剥がれることがある。加えて 、上部遮蔽膜は封止カバー上で片方を支えられた状態にある。よって、遮蔽膜は 封止カバーから、てこの作用で外される可能性があり、この場合には、遮蔽膜は 完全に引きちぎられて封止カバーから外される。 さらに、２層の遮蔽膜の使用はパッケージ重量を僅かに減らすだけである。た だし、パッケージの容量を不必要に増加させる。 日本国特許公報62-12561に開示されている他の実施例では、半導体装置は最外 部の保護層を成す保護材料で完全に取り囲まれている。別の保護材料で作成され たカバー遮蔽部と壁遮蔽部が、半導体装置をほぼ取り囲み、最外部の保護層を通 過してくる放射線から半導体を保護している。 この半導体装置の保護に要する遮蔽部は量が多く、半導体装置の重量と価格を 不必要に増加させる。 参照により本出願に組み込まれる1986年１月10日発行の日本国特許公報61-424 9には、単層の遮蔽膜を使用するスポット遮蔽された半導体装置が記載されてい る。この装置では、パッケージ重量を減少できる。加えて、上部遮蔽膜は、さら に確実にパッケージに取り付けできる。 スポット遮蔽法の大きな欠点は、装置の厚さの増加、装置重量の増加、および 、遮蔽が半導体から離れているので半導体に対する横方向からの放射の増加があ る。さらに、装置リードの固定の長さでは対応可能な高さのオフセットのために 、下部スポット遮蔽ができないことが多い。これにより、下部スポット遮蔽を、 スルーホールパッケージ形式のプリント配線盤に搭載する半導体装置に使用する と問題が発生する。さらに、スポット遮蔽されたパッケージ型IC装置では、パッ ケージ表面にスポット遮蔽を固定するための接着剤を除いて、スポット遮蔽に関 して機械的支えはない。 したがって、横方向からの放射からIC装置を保護する、放射線遮蔽されたパッ ケージ型の、新規で改良されたシリコンIC装置が強く要望される。この種のIC装 置は軽量であり、宇宙船の加速中に受ける力に耐えねばならない。 発明の開示 したがって、本発明の目的は、放射線遮蔽されたパッケージ型の新規で改良さ れたシリコンIC装置とその製造方法とを提供することである。このIC装置は、宇 宙船環境での使用に適し、比較的廉価に製造できるものである。 上記装置は、横方向からの放射に対して装置を保護し、軽量であって、宇宙船 での加速度による力に耐えるものでなければならない。 すなわち、本発明の上記および他の目的は、放射線遮蔽されたパッケージ型の 新規で改良された半導体装置を提供することで達成され、該装置は本発明の新規 方法に よって製造できる。 放射線遮蔽されたパッケージ型の新規で改良された半導体装置は、ICダイを取 り囲むために基部に固定された蓋を有する。この蓋と基部とは、それぞれ、放射 線の透過を防ぐために、高原子番号材料で作られている。他の実施例では、高原 子番号材料製のダイ取り付けスラグがICと基部との間に設けられ、高原子番号材 料製の蓋との組み合わせにより、入射する放射線を実質的に防いでいる。 図面の簡単な説明 本発明の上記および他の目的と特徴、ならびにその実施方法とは、以下の本発 明の実施例の説明を添付の図面に関係づけて参照することで明らかにされ、さら に、本発明事態もこれにより最良に理解される。図面は次のものである。 第1A図は、スポット遮蔽を使用した従来技術のパッケージ型IC装置の立面図で あり、 第1B図は、第1A図に示す従来技術のパッケージ型IC装置の一部を切り取りした 平面図であり、 第2A図は、従来技術の金属パッケージ型IC装置の一部を切り取りした平面図で あり、 第2B図は、第2A図に示す従来技術の金属パッケージ型IC装置の一部を切り取り した立面図であり、 第3A図は、従来技術のセラミックパッケージ型IC装置の一部を切り取りした平 面図であり、 第3B図は、第3A図に示す従来技術のセラミックパッケージ型IC装置の一部を切 り取りした立面図であり、 第4A図は、本発明により構築された、放射線遮蔽され たパッケージ型IC装置の一部を切り取りした平面図であり、 第4B図は、第4A図に示す装置の立面図であり、 第4C図は、本発明により構築された、放射線遮蔽された他のパッケージ型IC装 置の一部を切り取りした平面図であり、 第4D図は、第4C図に示す装置の立面図であり、 第4E図は、これも本発明により構築された、放射線遮蔽されたさらに他のパッ ケージ型IC装置の一部を切り取りした平面図であり、 第4F図は、第4E図に示す装置の立面図であり、 第5A図は、これも本発明により構築された、放射線遮蔽されたさらに他のパッ ケージ型IC装置の一部を切り取りした平面図であり、 第5B図は、第5A図に示す装置の立面図であり、 第5C図は、これも本発明により構築された、放射線遮蔽されたさらに他のパッ ケージ型IC装置の一部を切り取りした平面図であり、 第5D図は、第5C図に示す装置の立面図であり、 第5E図は、これも本発明により構築された、放射線遮蔽されたさらに他のパッ ケージ型IC装置の一部を切り取りした平面図であり、 第5F図は、第5E図に示す装置の立面図であり、 第6A図は、これも本発明により構築された、放射線遮蔽されたさらに他のパッ ケージ型IC装置の一部を切り取りした平面図であり、 第6B図は、第6A図に示す装置の立面図であり、 第6C図は、これも本発明により構築された、放射線遮 蔽されたさらに他のパッケージ型IC装置の一部を切り取りした平面図であり、 第6D図は、第6C図に示す装置の立面図であり、 第7A図は、本発明により構築された、放射線遮蔽されたパッケージ型IC装置の 一部を切り取りした平面図であり、 第7B図は、第7A図に示す装置の立面図であり、 第7C図は、本発明により構築された、放射線遮蔽された他のパッケージ型IC装 置の一部を切り取りした平面図であり、 第7D図は、第7C図に示す装置の立面図であり、 第7E図は、これも本発明により構築された、放射線遮蔽されたさらに他のパッ ケージ型IC装置の一部を切り取りした平面図であり、 第7F図は、第7E図に示す装置の立面図であり、 第8A図は、本発明により構築された、放射線遮蔽されたパッケージ型IC装置の 一部を切り取りした平面図であり、 第8B図は、第8A図に示す装置の立面図であり、 第9A図は、本発明により構築された、放射線遮蔽されたパッケージ型IC装置の 一部を切り取りした平面図であり、 第9B図は、第9A図に示す装置の立面図であり、 第10A図は、本発明により構築された、放射線遮蔽されたパッケージ型IC装置 の一部を切り取りした平面図であり、 第10B図は、第10A図に示す装置の立面図であり、 第11A図は、本発明により構築された、放射線遮蔽さ れたパッケージ型IC装置の一部を切り取りした平面図であり、および 第11B図は、第11A図に示す装置の立面図である。 本発明を実施する最良の態様 図面、とくに第2A図、第2B図、第3A図、第3B図を参照すると、各種パッケージ 型IC装置200および300が示され、これらは本技術分野では既に知られている。装 置200（第2A図、第2B図）は代表的な金属パッケージ型IC装置で、金属基部212上 に置かれたシリコンICダイ280と、ダイ280をそれぞれ構成要素リード222，224， 226,228，230，232，234,および236と接続するワイヤボンド248，250，252，254 ，256，258,および260とを備えている。基部212は、抵抗溶接または半田封止技 術を用いて金属蓋270に封止状態に取り付けられる。第2A図と第2B図では、丸い 「鍋」型のパッケージ、例えば、T0-5,T0-99等が示されているが、同様な構造の 矩形パッケージもある。 装置200は、大気中で発生する通常の障害原因からダイ280を保護するために、 各種金属を用いて形成される。 完成したパッケージ装置200は製造仕様に適合するかの試験を受け、合格品が 出荷される。装置200等の装置は、金属框体が非常に薄く、およそ３ミリメータ から８ミリメータで、単に機械的構造に設計されているので、典型的な宇宙応用 では満足に機能しない。 第3A図と第3B図に示す代表的なセラミックパッケージIC装置300は、セラミッ ク基部310に載置されたシリコンICダイ380を含み、これは金属処理されても、さ れなくてもよい。２組のワイヤボンド354と356はダイ380 をワイヤボンドパッドまたはリードフレーム346と348に接続する。セラミックま たは普通コバールである金属の蓋370は基部310に取り付けられ、パッケージ部30 0を密閉する。パッケージ300のような代表的なセラミックパッケージ装置は、熱 を放出する目的とワイヤボンドとダイの取り付けのためのセラミックの金属処理 の目的との外には、基部上に金属を使用しない。 スポット遮蔽は、典型的な金属またはセラミックパッケージの放射線に対する 強さを高めるために考案されている。従来技術による、フラットパッケージ10用 のスポット遮蔽構造例を第1A図と第1B図にしめす。スポット遮蔽パッケージ10は 、上面13と下面14とを持つ本体12と、さらに、内部ダイ取り付けパッド18に置か れたシリコンICダイ20とにより構成される。シリコンダイ20は、ワイヤボンド22 や24等のワイヤボンドによってリード15や16のような外部リード接続される。ス ポット遮蔽部30と31は接着剤を用いて、それぞれ、表面13と14に固定される。ス ポット遮蔽部30と31のそれぞれの大きさと寸法は、シリコンダイ20の大きさを上 回るようにされる。これによって、スポット遮蔽部30と31に入射する放射線は、 シリコンダイ20に達しなくなる。しかし、本体12の側部を透過する横からの放射 線に対してシリコンダイ20を保護する手だてはない。 第4A図と第4B図を参照すると、本発明により構成された放射線遮蔽型の金属缶 パッケージ400が示されている。 パッケージ400は本発明の方法により容易に製造可能である。 パッケージ400は全体として、上面418を持つ基部410と、上面418に通常のダイ 取り付け技術で固定されたシリコンICダイ480と、基部410に固定され基部410を 取り囲む蓋470とにより構成される。蓋410は半田封止技術により、例えば、Au-S nまたは同等の材料、エポキシー、ないし抵抗溶接によって、基部410に固定され る。 基部410と蓋470とは、銅ータングステン合金のような高原子番号（ハイゼット ）材料、タンタル、または同様な遮蔽材料により作成される。これによって、シ リコンICダイ480が受ける総放射線許容量を、ICの総放射線許容量を下回る値に する。次に、望ましい遮蔽構成割合の決定手順を詳細に説明する。 パッケージ400の構造を詳しく考察すると、基部410は丸い上基部414と丸い下 基部412とを含み、下基部412の直径は上基部414の直径より大きい。この大きい 直径のために、下基部412は基部410から延在して、丸い封止接続部財416を形成 する。ダイ480はワイヤボンド448，450，452，454，456，458,および460により 構成要素リード422，426，428，430，432，434,および436に接続され、これによ って、ダイ480は外部回路（図示せず）と接続可能になる。構成要素リード422， 426，428，430，432，434,および436は基部410を通り抜け、それぞれ、フィード スルー423，425，427，429，431，433，435，および437によってその内部に封止 される。 蓋470は、上部材472を含み、上部財472は上部財472の円周上に円筒状壁部材47 4を持つ。壁部材474の内部の直径は上基部414の直径より僅かに大きく、これに より、上基部414は蓋470の内部に受承される。しかし、壁部材474の内部の直径 は下基部412の直径より小さく、上基部414が蓋470の内部に受承されたときに、 接続部材416が壁部材474に当接する。 パッケージ400は本発明による新規な方法で製造されるが、ここでは、シリコ ンICダイ480が設計上の使用可能な寿命を越えることのできる総放射量が、先ず 計算される。米国航空宇宙局のAP-8またはAE-8等の標準宇宙放射線モデルにより 、軌道情報または設計情報を基に、応用環境のモデル作成のために市販のソフト ウエアが使用される。このモデルによって生成されたデータを使えば、捕獲され た電子、捕獲された陽子、太陽のフレア、および宇宙線に関して、特定の軌道で の放射線量が容易に決定できる。モデル作成時に生成されるデータによって、こ のデータを基礎にした放射輸送計算が、特定の軌道または飛行中にICダイが受け る総放射線量に対して要求される減量分を決定するのに使用される。この減量分 はICダイの総放射線許容量よりも小さくなる必要がある。輸送計算は、遮蔽材料 密度、遮蔽材料の厚さ、放射線を防ぐために使用される材料の種類、軌道または 飛行にたいする放射線量にたいする放射線エネルギレベル、およびパッケージ設 計に依存する。 基部410は高原子番号材料で作られ、放射輸送計算にしたがってシリコンICの 遮蔽に十分な厚さを有する。同様に、蓋470も高原子番号材料で作られ、蓋部材 の厚さは、これもまた放射輸送計算で決定される。ICダイ480は、通常の取り付 け技術によって基部部材410に固定される。次に、蓋470は基部410に固定されてI Cダイ480 を取り囲み、これにより、ICダイ480が受ける総放射線量を、ICダイ480の総放射 許容量より低いレベルに減少させることができる。蓋470は、半田封止技術、例 えば、Au-Snまたは同等な材料、エポキシ等、もしくは抵抗溶接技術を用いて基 部410に固定される。 構成要素リード422，424，426，428，430，432，434および436は、表面418よ り上に延びて、ワイヤボンドポスト群439を形成する。シリコンICダイ480は、ワ イヤボンドポスト群439を介して構成要素リード422，424，426，428，430，432 ，434および436に接続される。 第4C図と第4D図を参照すると、他の放射線遮蔽型パッケージ500が示され、こ れも本発明にしたがって構成されたものである。パッケージ500は金属フラット パッケージの変形であり、矩形基部510に固定されたシリコンICダイ580を含む。 基部510の長さと幅に実質的に同様な長さと幅を有する矩形蓋570が基部580に固 定され、ダイ580を囲んで保護する。 基部510は矩形下部部材512と、部材512から上方に延びる４個の側壁部材514， 516，518および520を含む。 蓋570は上部部材572を有し、部材572の大きさと寸法は、側壁部材514，516，5 18および520に同時に嵌合するようにされ、望ましくは、それらを越えない。基 部510と蓋570とは、銅ータングステン合金やタンタル等の高原子番号材料、また は他の同様な材料で作成され、透過する放射線量を減少させ、これによって、ダ イ580が受ける総放射線量をダイ580の総放射線許容量よりも低いレベルに低下さ せる。 パッケージリード群530は気密フイードスルー538を介して壁514を通過し、パ ッケージ500内の対応するボンドポスト546で終端する。同様に、パッケージリー ド群532は気密フイードスルー540を介して側壁518を通過し、パッケージ500内の 対応するボンドポスト548で終端する。ワイヤボンドポスト546と548はワイヤボ ンド群554と556によってダイ580に接続され、これにより、ダイ580を外部回路（ 図示せず）に容易に電気的に接続可能にする。 パッケージ500はパッケージ400と実質的に同様な構造であるので、以降には詳 述を避ける。 第4E図と第4F図を参照すると、他のパッケージ600が示され、これも本発明に したがって構成されている。ところで、パッケージ600は金属デュアルインライ ンパッケージの例である。 パッケージ600は、銅ータングステン合金やタンタル等の高原子番号材料、ま たは他の同様な材料で作成される蓋670と基部610とを含み、蓋670と基部610とは 互いに固定されて、この内部にシリコンICダイ680を保護する。ダイ680は、通常 のダイ取り付け技術で基部610の下部部材612に固定される。パッケージ600は実 質的にパッケージ500と同様であり、異なる点は、外部回路（図示せず）への接 続が、パッケージリード群630および632を介して行われる。パッケージリード群 630および632はダイ680の反対側の下部部材612を通り抜ける。 第4C図と第4D図に示す側壁部材514と518等の反対側の側壁部材を通るものでは ない。ここで、リード群630と632は、対応する気密フイードスルー群638と640を 介して下部部材612を通り抜け、これにより、基部610直下の外部回路に接続可能 となる。２個のワイヤボンド群639と641は、ダイ680をリード群630と632に接続 し、この間の電気的接続を完成する。 気密金属デュアルインラインパッケージ600は、パッケージ400と500で既に説 明したように、本発明の新規な方法に従って構成される。 パッケージ400，500および600は、それぞれ、ダイ480，580および680について 、実質的に４πの範囲を保護するが、パッケージの重量と生産経費とを低減する ためには、遮蔽をより少なくすることが望ましい。 ここで第5A図と第5B図を参照すると、本発明に従って構成された他の放射遮蔽 型パッケージ700が示され、これはほぼ４πの保護範囲を持ち、高原子番号材料 の使用を押さえてパッケージ700の重量と生産経費とを低減している。 パッケージ700は、シリコンICダイ780を取り囲む蓋710に固定された基部710を 有する。蓋770は蓋470（第4B図）とほぼ同様であるので、以下ではその詳述を避 ける。基部410（第4B図）とは異なり、基部710は、金属、金属処理された材料、 またはセラミック等の標準的な基部材料で作成される。銅ータングステン合金や タンタル等のハイゼット材料、または他の同様な材料で作成されたダイ取り付け スラグ790が、基部710の上面718に固定されて、入射する放射線からダイ780を保 護する。 ところで、ダイ780はダイ取り付けスラグ表面792に確保されていて、ダイ780 を蓋770とダイ取り付けスラグ790との間に位置付け、これにより、４πの保護範 囲 が得られる。ダイ取り付けスラグ790を基部710に確保するために、金属、金属処 理された材料、またはセラミック基部用の銀硝子(???)、金属、金属処理された 材料、またはセラミックの基部用のエポキシ、金属または金属処理された材料の 基部用の抵抗溶接、もしくは、金属または金属処理された材料の基部用の、Au-S nやAu-Siまたは同等の材料を用いた共晶技術が使用される。ダイ780は、通常の ダイ取り付け技術により表面792に確保される。 ここで第5C図と第5D図を参照すると、他の放射線遮蔽型パッケージ800が示さ れ、これも本発明にしたがって構成されている。パッケージ800は、基部810に確 保された蓋870を含み、これにより、シリコンICダイ880を取り囲み保護する。 蓋870は、蓋570（第4C図と第4D図）とほぼ同様であるので、以下にはその詳述 は省略する。しかし、第4C図と第4D図の基部410と異なり、基部810は金属、金属 処理された材料、またはセラミックの基部等の標準的な基部材料で構成される。 ダイ取り付けスラグ890を内表面813に確保するために、金属、金属処理された材 料、またはセラミックの基部用のエポキシ、金属処理された基部用の抵抗溶接、 もしくは、金属または金属処理された材料の基部用の共晶技術が使用される ダイ取り付けスラグ890は高原子番号材料で造られ、その大きさと寸法は、ダ イ880の大きさを上回るようにされる。蓋870が基部810に固定されると、ダイ880 はほぼ４πの保護範囲を持つ。つまり、全方向に対して保護作用が得られる。 ここで第5E図と第5F図を参照すると、他の放射線遮蔽型パッケージ800が示さ れ、これも本発明にしたがって構成されている。パッケージ900は、第4E図と第4 F図のパッケージ600と実質的に同様である。パッケージ900は、基部910の表面91 3に確保されたハイゼット材料製のダイ取り付けスラグ990を持つ。ここで、基部 910は標準的な基部材料で作成される。このように、高原子番号材料の量が減少 するので、ほぼ４πの保護範囲を保持したまま、パッケージ900の重量と生産費 用を少なくできる。 第6A図と第6B図は本発明の他の実施例であり、特に、放射線遮蔽型パッケージ 1000と1100を示す。パッケージ1000と1100は、第5A図から第5D図に示したパッケ ージ700と800にほぼ同様である。ところで、パッケージ1100は、ハイゼット蓋10 70と1170とに対応する標準材料基部1010と1110とを含む。しかし、パッケージ70 0および800と異なり、パッケージ1000と1100は、基部1010と1110との外表面に確 保された下部遮蔽1095と1195とを有する。 次に第7A図と第7B図を参照すると、他の放射線遮蔽型パッケージ1200が示され 、これも本発明にしたがって構成されている。パッケージ1200は、第5E図と第5F 図のパッケージ900と実質的に同様であるが、ダイ取り付けスラグ1290は横方向 からの放射に対する保護を強化するための改善がされている。ところで、ダイ取 り付けスラグ1290は、下部部材1292と、下部部材1292の周囲に確保された側壁部 材1293，1294，1296および1297とを含む。付加された側壁部材1293，1294，1296 および1297は、横方向からの放射に対してさらに保護を強化する。側壁部材1293 ，1294，1296および1297の高さは、ダイ1280への放射線の横方からの入射を実質 的に減少させるように調整可能である。 ワイヤボンド1254と1256等のワイヤボンドは、ダイ1280をリード1234や1236等 のリードに電気的に接続する。ワイヤボンド1254と1256は、ワイヤの厚さおよび 作動条件により必要であれば、絶縁してもよい。 ここで第7C図と第7D図を参照すると、他の放射線遮蔽型パッケージ1300が示さ れるが、これも本発明にしたがって構成される。パッケージ1300は、パッケージ 1100(第6C図と第6D図)と実質的に同様である。しかし、パッケージ1300は、内部 側壁部材1393，1394，1396および1397を設けることで、パッケージ1100で得られ る横方向からの放射に対する保護能力を凌いでいる。側壁部材1393，1394，1396 および1397は互いに連続していて、基部1310の内面1313に確保される。側壁部材 1393，1394，1396および1397は高原子番号材料で構成され、横方向からの放射に 対する保護を高めている。 ここで第7E図と第7F図を参照すると、同様に本発明にしたがって構成された放 射線遮蔽型パッケージ1400が示される。パッケージ1400は、パッケージ500（第4 C図と第4D図）とほぼ同様であるが、さらに側壁部材1493，1494，1496および149 7を含み、これらは内面1413に固定されて横方向からの放射に対する保護能力を さらに強めている。側壁部材1493，1494，1496および1497はそれぞれの端部で連 続的に接続されて示されているが、側壁部材1494と1497の互いに対向する２個の 側壁部材だけを使用しても、横方向からの放射に対して十分な保護ができる。と ころで、放射線の一部は気密フィードスルーを通り抜けてダイ1480に入射するこ ともある。ダイ1480を側壁部材1493，1494，1496および1497で囲むことで、放射 線防護壁が形成され、上記の放射線の一部がは気密フィードスルーを通り抜けて ダイ1480に入射するのを抑制できる。 さて第8A図、第8B図、第9A図、第9B図、第10A図および第10B図を参照すると、 放射線遮蔽型マルチチップモジュールパッケージ1500，1600，1700および1800が 示され、これらも本発明にしたがって構成される。シリコンICダイを１個のみ含 むパッケージに関して既に説明したように、マルチチップモジュールパッケージ 1500，1600，1700および1800はハイゼット材料の新規な構成を含む。これまでに 説明したパッケージの構成は、パッケージ1500，1600，1700および1800などのMC Mパッケージを包含するように作成されている。 ここでMCMパッケージ1500を第8A図と第8B図を参照して詳細に考察すると、パ ッケージ1500は、第4C図と第 4D図のパッケージ500と実質的に同様である。パッケージ500の場合と同じように 、パッケージ1500の基部1510と蓋1570とは高原子番号材料で造られている。しか し、パッケージ1500は、ダイ1580ないし1585等の多数のシリコンICダイを取り囲 んでいる。マルチチップモジュール基板1588は、基部1510の内表面1513に確保さ れ、パッケージ1500内で、これらのマルチチップモジュールの使用を容易にして いる。ダイ1580ないし1585は次にMCM基板1588に取り付けられ、ほぼ４πの放射 線範囲で保護される。 次にパッケージ1600を第9A図と第9B図を参照して詳細に考察すると、パッケー ジ1600は、標準的な基部1610に対してダイ取り付けスラグ1690ないし1695を含み 、これにより、パッケージ800（第5C図と第5D図）で説明したのと同様に、シリ コンICダイ1680ないし1685をそれぞれ保護している。ところで、シリコンICダイ 1680ないし1685は、ハイゼット蓋1670と、それぞれ対応するハイゼットダイ取り 付けスラグ1690ないし1695との間に設けられる。 さてパッケージ1700を第10A図と第10B図を参照して詳細に考察すると、パッケ ージ1700は、第6C図と第6D図のパッケージ1100と実質的に同様である。パッケー ジ1100と異なり、パッケージ1700は、ダイ1780ないし1785等の多数のダイを収容 するようにされている。 ここでパッケージ1800を第11A図と第11B図を参照して詳細に考察すると、パッ ケージ1800も、ダイ1880ないし1885等の多数のダイを収容するようにされている 。 ここで、パッケージ1800は、ハイゼットダイ取り付 けスラグ1820，1830，1834，1836，1838,および1840を含み、これにより、ダイ1 880ないし1885を保護する。ダイ取り付けスラグ1820，1830，1834，1836，1838, および1840のそれぞれは実質的に同様なので、以下では、ダイ取り付けスラグ18 20のみを詳細に考察する。している。 ダイ取り付けスラグ1820は第7A図と第7B図のダイ取り付けスラグ1290とほぼ同 様であり、下部部材1822を含み、下部部材1822は下部部材1822から上方向に延び る連続側壁部材1823ないし1826を有する。こうして、ダイ1880は放射線に対して ほぼ４πの範囲で保護される。 上記の実施例で説明したワイヤボンド、特に、内部側壁部材を含む実施例での ワイヤボンドは、ワイヤボンドの厚さおよび作動条件に見合うように絶縁できる ことは当業者には理解されるところである。 専用遮蔽材料に関する公式 遮蔽材料の一定の単位重量に対して、遮蔽効果を最大にする、または、少なく とも大きく改善するために、遮蔽材料の最適または少なくとも望ましい組成を決 定するために、以下の手順が使用される。最も効果的な組成は、宇宙での応用、 特に軌道（例えば、地球に近い軌道、静止軌道または偏心軌道）に依存する。こ の依存性は、捕獲電子と、捕獲陽子と、各種捕獲層（例えば、バンアレン層）ま たは地磁界遮蔽の各種レベルを与える各種高度および各種傾きでの太陽からの粒 子や宇宙線との相対的混合状態によるものである。宇宙船、最終的には敏感なIC に到達する総電離性放射線量は、上記の自然に発生す る粒子によるものである。 特定の放射線遮蔽に関する最適または望ましい公式/組成は、 F OPT = X LZ + YHZ （1） で表現される。ここで、 ＸLZ: 小さい原子番号(Ｚ)の粒子の重量百分率である。（小さい原子番号Ｚは、 例えば、銅やアルミニウム等の、Ｚ＞50の物質として定義される。） ＹHZ: 大きい原子番号(Ｚ)の粒子の重量百分率である。（大きい原子番号Ｚは、 例えば、銅やアルミニウム等の、Ｚ＞50の物質として定義される。） 一般に、組成公式は望ましくは従来のコンピュータ（図示せず）を使用して決 定される。この手続きでは、いくつかの前提条件が使われる。処理を明確にする ために、簡単な例を説明する。放射環境に対して１組の前提または近似が関係づ けられる。まず、電子、陽子、太陽粒子、宇宙線等の自然に発生する種類の放射 粒子がある。 次に、放射環境は、通常百万エレクトロンボルト（MeV）単位で測定される各 種エネルギーレベルを含む。新規性のある決定を行うために、この各種エネルギ ーレベルは、エネルギーレベル量によって、離散した群またはビン（箱）に分類 される。ここで、第１ビンは、0MeVから1MeVの間の粒子から放射される全放射線 のレベルとして定義される。第２ビンは、1MeVから2MeVの間の粒子から放射され る全放射線のレベルとして定義される。残りのビンも、1MeVずつ増加して行く間 隔で同様に定義される。 この簡単な例では、放射環境に１個のビンだけが存在すると仮定する。つまり 、存在する唯一の放射は0MeVから1MeVの間であると仮定する。説明を明確にする ためだけの目的であるが、その他の仮定は、電子と陽子のみが放射環境を構成す ること、および、全ての線形関係が存在することである。 まず、この新規性を持つ手続きによれば、与えられた宇宙空間に対して予期さ れる放射線エネルギーレベルに関して、高原子番号および低高原子番号の各種物 質の阻止能を考察する。ここでの説明では、タングステン（高原子番号）とアル ミニウム（低高原子番号）のみを考える。これらのエネルギーレベルから生成さ れる放射線は、シリコンに対するラド(Si)、すなわち、シリコンによって吸収さ れる放射線量（ラド単位）で表される。物質の阻止能は、その物質に入射する放 射線量から、その物質によって吸収される放射線量を差し引いた値として定義さ れる。この阻止能力は、電子と陽子のそれぞれに対して、また、試験される高原 子番号物質および低高原子番号物質のそれぞれに関して計算される。 本発明では、まず電子について考察する。これらの電子はこのビンのエネルギ ーレベルで、100ラドの放射量を持つとする。これがタングステンに入射すると 、90ラド(Si)が吸収され、10ラド(Si)が通過する。つまり、100-90=10である。 したがって、阻止能は10ラド(Si)となり、タングステン遮蔽物質を通過する放射 線量に等しい。 同様に、100ラド(Si)がアルミニウムに入射すると、20ラド(Si)が通過し、阻 止能は20ラド(Si)となる。した がって、このビンエネルギーレベルでは、阻止能（通過放射線量）が好ましいの でタングステンが望ましい。電子を阻止するのにはタングステンが望ましいこと になる。 次に、陽子の放射線量を考える。タングステンに100ラド(Si)が入射したとす ると、30ラド(Si)が透過して、阻止能が決定される。ここで、100ラド(Si)がア ルミニウムに入射したとすると、50ラド(Si)の阻止能が決まる。 その結果、このエネルギーレベルでは、陽子に対しては、アルミニウムの方が 望ましい阻止能を持つことになる。 次の手順は、タングステンに関する阻止能を加算し、10+50=60ラド(Si)を得る 。続いて、アルミニウムについての総阻止能は、20+30=50ラド(Si)になる。 したがって、電子にも陽子にも、アルミニウム含有量100%が極めて効果的であ ると考えられる。つまり、タングステンとアルミニウムの組み合わせはこれより も効果は低いものとなる。例えば、タングステン含有量50%およびアルミニウム 含有量50%では、有効または総合阻止能は55ラド(Si)が得られ、これはタングス テンとアルミニウムの阻止能の中間の値である。結果として、アルミニウム含有 量100%は50ラド(Si)の阻止能を示すので、アルミニウム含有量100%が、アルミニ ウムとタングステンの混合物よりも望ましい。 上記手順は他の遮蔽物質および粒子放射にも拡大して使用できる。その場合、 この手順は他のビンエネルギーレベルにも適用される。続いて、全てのビンの全 ての阻止能が加算され、最終遮蔽組成を得るための高原子番号 物質および低原子番号物質の好ましい百分率が得られる。 高原子番号物質は電子を阻止するのにより好ましく、低原子番号物質は陽子を 阻止するのにより好ましいことが知られている。最終組成は、全ての放射形態お よび全ての放射源に対して、最小の単位重量と密度で望ましい阻止能を与える。 最終の高原子番号物質と低原子番号物質との百分率は重量を基礎としている。 次に、特定の応用での高原子番号物質と低原子番号物質との百分率の一般的な 決定手順を考察する。 １.放射線環境の破壊（ビン）を、放射の形態とエネルギーレベルに関して決定 し、総放射線環境を以下のように表す。 ここで、 ａ1：エネルギーレベル0MeVから1MeVの間の放射量（ａ2：1MeVから2MeVの間，ａi ：ｉ-1MeVからiMeVの間）。 ｅi：放射形態，電子。 ｂ1：エネルギーレベル0MeVから1MeVの間の放射量（ｂ2：1MeVから2MeVの間，ｂi ：ｉ-1MeVからiMeVの間）。 ｐi：放射形態，陽子。 ｃ1：エネルギーレベル0MeVから1MeVの間の放射量（ｃ2：1MeVから2MeVの間，ｃi ：ｉ-1MeVからiMeVの間）。 ｔi：放射形態，太陽粒子。 ｄ1：エネルギーレベル0MeVから1MeVの間の放射量（ｄ2：1MeVから2MeVの間，ｄi ：ｉ-1MeVからiMeVの間）。 ｒi：放射形態，宇宙線。 ａ1，ｂ1，ｃ1およびｄ1は与えられた宇宙環境での定数であり、米国宇宙局の AP8やAE8等の宇宙放射線モデルに見られ、特定の軌道での放射線量の決定に使用 される。この宇宙放射線モデルは、与えられた宇宙応用環境に関して、捕獲電子 、捕獲陽子、太陽フレアおよび宇宙線の満足すべきデータを提供する。 ２.それぞれのビンの放射形態とエネルギーレベル（例えば、ａiｅi）に対して 、高原子番号の遮蔽物質および低原子番号の遮蔽物質のそれぞれの阻止能を決定 する。阻止能の値は、以下の式に従って、希望の物質に関して、物質の重量を一 定に保って放射輸送計算を実行することで決定される。個々の阻止能は次のよう に表される。 SPqm =（入射量）-（遮蔽量） (３) ここで、 ｑ: 放射形態とエネルギービン（例えば、ａ1ｅ1）。 ｍ: 物質の種類、高原子番号および/または低原子番号。 ３.各物質の総荷重放射線許容量を、物質の種類と放射形態毎に、次式に従って 求める。 ここで、 Ｘ: 低原子番号物質、以前にはｍとして表されている。 Ｙ: 高原子番号物質、以前にはｍとして表されている。 これを全ての放射形態に計算する。 ４.各エネルギービン阻止能の荷重合計を最小にするか、少なくとも大きく減少 させる物質Ｘと物質Ｙとの百分率を、以下の式に従って調整する。 望ましい遮蔽物質公式は、タングステン、タンタルおよび鉛等の高原子番号物 質と、銅、アルミニウムおよびシリコン等の低原子番号物質とを含む。宇宙船の 乗降口でのICの放射線保護に関する公式例では、通常、重量百分率約80%から重 量百分率約90%の高原子番号物質と、重量百分率約10%から重量百分率約20%の低 原子番号物質とを含む。次に、好ましい遮蔽組成の例を示す。 例１ タングステン重量百分率90% 銅重量百分率10% 例２ タングステン重量百分率80% 銅重量百分率20% 例３ タングステン重量百分率85% 銅重量百分率15% 遮蔽部材の作成には、高原子番号物質の薄板と低原子番号物質の薄板とを適当 な割合で合板にする。または、粉末状の高原子番号物質と粉末状の低原子番号物 質とを適当な割合で混合して、遮蔽部材を作成することもでき る。高原子番号物質と低原子番号物質とは、続いて圧縮され鍛造処理される。こ の段階で発生する熱は遮蔽部材要素の熱による結合に使用される。 任意の高原子番号物質が任意の低原子番号物質と使用でき、１個以上の、また は３個以上の同様な物質を組み合わせてよい。遮蔽部材の望ましい組成を満たす ために、３個の異なった物質、さらに、４個の異なった物質を組み合わせること もできる。 本発明の特定の実施例を説明したが、各種修正が可能であり、それらは特許請 求の範囲の精神および範囲に考慮されているものである。したがって、ここに示 した要約または開示に制限されるものではない。
【手続補正書】 【提出日】１９９７年２月４日 【補正内容】 特許請求の範囲 １．対応する総放射線許容量を有するＩＣダイを宇宙空間で自然に発生する電離 性放射線から保護するための放射線遮蔽型ＩＣ装置において、前記ＩＣ装置は、 全体的に平坦な遮蔽基部部材において、高原子番号物質であって前記物質を透 過する電子放射線を含む電離性放射線の量を実質的に減少するための前記高原予 番号物質を含む前記基部部材であって、前記基部部材の上部内面に前記ＩＣダイ を直接確保する前記基部部材と、 前記平坦基部部材の周端部から延在する直立遮蔽側壁において、高原子番号物 質であって前記物質を透過する電子放射線を含む電離性放射線の量を実質的に減 少するための前記高原子番号物質を含む前記直立遮蔽側壁と、 フィードスルー開口を規定する手段と、 前記開口を通って延びて、前記ダイとの電気的接続を容易にするための複数個 のリード線とを含み、 前記ダイは前記上部内面の前記側壁から実質的に離れた中央位置に受承され、 前記ＩＣ装置は、さらに 前記リード線と前記ダイとに直接接続されて、前記リード線と前記ダイと間の 電気的接続を容易にするための複数個のワイヤボンドと、および 透過する電子放射線を含む電離性放射線の量を実質的に減少するための前記高 原子番号物質を含む遮蔽蓋部材であって、前記側壁に確保されて前記ＩＣダイを 実質的に取り囲み、前記ＩＣダイが受ける前記電離性放射線を 前記総放射線許容量未満のレベルに減少するための前記遮蔽蓋部材とにより構成 されることを特徴とする放射線遮蔽型ＩＣ装置。 ２．特許請求の範囲第１項に記載の放射線遮蔽型ＩＣ装置において、 前記基部部材は円形を成し、かつ、前記基部部材は関連する円周部を含む基部 部材であり、 前記蓋部材は他の円周部を持つ円形上部部分と、前記上部部分の周囲から下方 に延びる壁部とを有する蓋部材であり、および 前記基部部材の円周部は前記上部部分より僅かに小さく、前記壁部により形成 される円形開口内に前記基部部材が受承され、缶型金属パッケージを形成するた めの円周部である放射線遮蔽型ＩＣ装置。 ３．特許請求の範囲第１項に記載の放射線遮蔽型ＩＣ装置において、さらに、前 記基部部材の上部内面に確保された一対の直立内部遮蔽側壁部材を含む前記IC装 置であって、前記側壁部材のそれそぞれは、それぞれ対応する前記側壁部と前記 ダイとの間に設けられ前記蓋部材に向かって上方に延びて、前記ＩＣダイを取り 囲むための障壁を形成する側壁部材であり、前記内部側壁部材は前記高原子番号 物質により構成される内部側壁部材である放射線遮蔽型ＩＣ装置。 ４．特許請求の範囲第１項に記載の放射線遮蔽型ＩＣ装置において、前記基部部 材は、１個の矩形下部部分と、 前記下部部分の周囲から前記下部部分に対してほぼ９０度の角度で上方に延びる ４個の壁部分とを含み、前記基部部材は少なくとも２個の絶縁されたフィードス ルー部分を含む基部部材であり、前記フィードスルー部分のそれぞれは、前記基 部部材の対向側に設けられて該部分を通るパッケージリード線を受承するフィー ドスルー部分であり、前記蓋部材の大きさと形状は前記下部部分の大きさと形状 にほぼ同様であって、前記蓋部材が前記壁部分に嵌合可能とし、デュアルインラ イン金属パッケージを形成するための前記蓋部材である放射線遮蔽型ＩＣ装置。 ５．特許請求の範囲第１項に記載の放射線遮蔽型ＩＣ装置において、前記高原子 番号物質は銅−タングステン合金である放射線遮蔽型ＩＣ装置。 ６．特許請求の範囲第１項に記載の放射線遮蔽型ＩＣ装置において、前記高原子 番号物質はタンタルである放射線遮蔽型ＩＣ装置。 ７．対応する総放射線許容量を有するＩＣダイを字宙空間で自然に発生する電離 性放射線から保護するための放射線遮蔽型ＩＣ装置を製造する方法であって、前 記方法は、 全体的に平坦な遮蔽基部部材において、高原子番号物質であって前記物質を透 過する電子放射線を含む電離性放射線の量を実質的に減少するための前記高原子 番号物質を含む前記基部部材を形成するステップと、 前記ＩＣダイを前記基部部材の上部内面に直接確保するステップと、 前記平坦基部部材の周端部から延在する直立遮蔽側壁において、高原子番号物 質であって前記物質を透過する電子放射線を含む電離性放射線の量を実質的に減 少するための前記高原子番号物質を含む前記直立遮蔽側壁を形成するステップと 、 フィードスルー開口を規定するステップと、 前記ダイとの電気的接続を容易にするために、前記遮蔽側壁内の前記開口を通 って複数個のリード線を延ばすステップと、 前記ダイは前記上部内面の前記側壁から実質的に離れた中央位置に受承された ダイであり、前記方法は、さらに 前記リード線と前記ダイと間の電気的接続を容易にするために、複数個のワイ ヤボンドを前記リード線と前記ダイとに直接接続するステップと、 透過する電子放射線を含む電離性放射線の量を実質的に減少するために、前記 高原子番号物質で遮蔽蓋部材を形成するステップと、および 前記ＩＣ装置が受ける前記電離性放射線を減少するために、前記遮蔽蓋部材を 前記ＩＣ装置を実質的に取り囲むために前記側壁に確保するステップとにより構 成されることを特徴とする放射線遮蔽型ＩＣ装置の製造方法。 ８．対応する総放射線許容量を有するＩＣダイを宇宙空 間で自然に発生する電離性放射線から保護するための放射線遮蔽型ＩＣ装置にお いて、前記ＩＣ装置は、 全体的に平坦な非遮蔽基部部材と、 遮蔽ダイ取り付けスラグ部材であって、前記スラグ部材に取り付けられた前記 ＩＣダイを保護するために、前記基部部材の上部の内平面に確保されたスラグ部 材であって、前記スラグ部材は前記ＩＣダイより大きいスラグ部材であって、前 記スラグ部材は高原子番号物質であって前記物質を透過し前記ＩＣダイに達する 電予放射線を含む電離性放射線の量を実質的に減少するための前記高原子番号物 質で形成されるスラグ部材と、 前記平坦非基部部材の周端部から延在する直立非遮蔽側壁と、 前記直立非遮蔽側壁内にフィードスルー開口を規定する手段と、 前記直立非遮蔽側壁内の前記開口を通って延びて、前記ダイとの電気的接続を 容易にするための複数個のリード線とを含み、 前記遮蔽ダイ取り付けスラグ部材は前記上部面の前記側壁から実質的に離れた 中央位置に受承され、前記ＩＣ装置は、さらに 前記リード線と前記ダイとに直接接続されて、前記リード線と前記ダイと間の 電気的接続を容易にするための複数個のワイヤボンドと、および 透過する電子放射線を含む電離性放射線の量を実質的 に減少するための前記高原子番号物質を含む遮蔽蓋部材であって、前記側壁に確 保されて前記ＩＣダイを前記遮蔽蓋部材と前記遮蔽ダイ取り付けスラグ部材との 間で部分的に取り囲み、前記ＩＣダイが受ける前記電離性放射線を前記総放射線 許容量未満のレベルに減少するための前記遮蔽蓋部材とにより構成されることを 特徴とする放射線遮蔽型ＩＣ装置。 ９．特許請求の範囲第８項に記載の放射線遮蔽型ＩＣ装置において、前記基部部 材はセラミック材料で形成される放射線遮蔽型ＩＣ装置。 10．特許請求の範囲第８項に記載の放射線遮蔽型ＩＣ装置において、前記基部部 材は金属材料で形成される放射線遮蔽型ＩＣ装置。 11．特許請求の範囲第８項に記載の放射線遮蔽型ＩＣ装置において、前記遮蔽ダ イ取り付けスラグ部材は、前記遮蔽蓋部材に向かって上方に延びて、前記ＩＣダ イを部分的に取り囲むための複数個の遮蔽側壁部材であつて、前記高原子番号物 質で形成される遮蔽側壁部材を含む放射線遮蔽型ＩＣ装置。 12．対応する総放射線許容量を有するＩＣダイを宇宙空間で自然に発生する電離 性放射線から保護するための放射線遮蔽型ＩＣ装置を製造する方法において、前 記方法は、 非遮蔽基部部材を形成するステップと、 前記基部部材の上部の内平面に遮蔽ダイ取り付けスラ グ部材を確保するステップと、 遮蔽ダイ取り付けスラグ部材に前記ＩＣダイを確保するステップにおいて、前 記スラグ部材は前記ＩＣダイより大きいスラグ部材であって、前記スラグ部材は 高原子番号物質であって前記物質を透過し前記ＩＣダイに達する電子放射線を含 む電離性放射線の量を実質的に減少するための前記物質で形成されるスラグ部材 であるステップと、 前記平坦非基部部材の周端部から上方に延在する直立非遮蔽側壁を形成するス テップと、 前記直立非遮蔽側壁内にフィードスルー開口を規定するステップと、 前記ダイとの電気的接続を容易にするために、前記直立非遮蔽側壁内の前記開 口を通って複数個のリード線を延ばすステップとを含み、 前記遮蔽ダイ取り付けスラグ部材は前記上部面の前記側壁から実質的に離れた 中央位置に受承され、前記方法は、さらに 前記リード線と前記ダイと間の電気的接続を容易にするために、複数個のワイ ヤボンドを前記リード線と前記ダイとに直接接続するステップと、 透過する電子放射線を含む電離性放射線の量を実質的に減少するための前記高 原子番号物質で遮蔽蓋部材を形成するステップと、および 前記遮蔽蓋部材を前記側壁に確保して、前記ＩＣダイ を前記遮蔽蓋部材と前記遮蔽ダイ取り付けスラグ部材との間で部分的に取り囲み 、前記ＩＣダイが受ける前記電離性放射線を前記総放射線許容量未満のレベルに 減少するためステップとにより構成されることを特徴とする放射線遮蔽型ＩＣ装 置製造方法。 13．特許請求の範囲第１２項に記載の放射線遮蔽型ＩＣ装置製造方法において、 さらに、前記ダイ取り付けスラグ部材上に、前記高原子番号物質で複数個の側壁 部材を形成するステップであって、前記複数個の側壁部材は前記蓋部材に向かっ て上方に延びて前記ＩＣダイを部分的に取り囲む側壁部材であるステップである 放射線遮蔽型ＩＣ装置製造方法。 14．対応する総放射線許容量を有するＩＣダイを宇宙空間で自然に発生する電離 性放射線から保護するための放射線遮蔽型ＩＣ装置において、前記ＩＣ装置は、 平坦な非遮蔽基部部材であって、前記平坦基部部材の上部内面に前記ＩＣダイ が直接確保された平坦な非遮蔽基部部材と、 前記ＩＣダイを保護するために、前記平坦基部部材の外面に確保された下部遮 蔽部材であって、前記下部遮蔽部材は前記ＩＣダイより大きい部材であって、前 記下部遮蔽部材は高原予番号物質であって前記物質を透過し前記ＩＣダイに達す る電子放射線を含む電離性放射線の量を実質的に減少するための前記高原子番号 物質で形成される下部遮蔽部材と、 前記平坦非基部部材の周端部から延在する直立非遮蔽側壁と、 前記直立非遮蔽側壁内にフィードスルー開口を規定する手段と、 前記直立非遮蔽側壁内の前記開口を通って延びて、前記ダイとの電気的接続を 容易にするための複数個のリード線とを含み、 前記ダイは前記上部面の前記側壁から実質的に離れた中央位置に確保され、前 記ＩＣ装置は、さらに 前記リード線と前記ダイとに直接接続されて、前記リード線と前記ダイと間の 電気的接続を容易にするための複数個のワイヤボンドと、および 透過する電子放射線を含む電離性放射線の量を実質的に減少するための前記高 原子番号物質を含む遮蔽蓋部材であって、前記非遮蔽側壁に確保されて前記ＩＣ ダイを前記遮蔽蓋部材と前記下部遮蔽部材との間で部分的に取り囲み、前記ＩＣ ダイが受ける前記電離性放射線を前記総放射線許容量未満のレベルに減少するた めの前記遮蔽蓋部材とにより構成されることを特徴とする放射線遮蔽型ＩＣ装置 。 15．特許請求の範囲第１４項に記載の放射線遮蔽型ＩＣ装置において、前記非遮 蔽基部部材はセラミック材料で形成される放射線遮蔽型ＩＣ装置。 16．特許請求の範囲第１４項に記載の放射線遮蔽型ＩＣ装置において、さらに、 前記高原子番号物質で形成され た複数個の側壁部材であって、前記基部部材の前記上部内面に確保されて前記Ｉ Ｃダイを部分的に取り囲む複数個の側壁部材を含む放射線遮蔽型ＩＣ装置。 17．対応する総放射線許容量を有するＩＣダイを宇宙空間で自然に発生する電離 性放射線から保護するための放射線遮蔽型ＩＣ装置を製造する方法において、前 記方法は、 平坦な非遮蔽基部部材を形成するステップと、 前記基部部材の上部内面に下部遮蔽部材を確保するステップと、 前記基部部材の内面に前記ＩＣダイを確保するステップにおいて、前記下部遮 蔽部材は前記ＩＣダイより大きい部材であって、前記下部遮蔽部材は高原子番号 物質であって前記物質を透過し前記ＩＣダイに達する電子放射線を含む電離性放 射線の量を実質的に減少するための前記高原子番号物質で形成される下部遮蔽部 材であるステップと、 前記平坦非基部部材の周端部から延びる直立非遮蔽側壁を形成するステップと 、 前記直立非遮蔽側壁内にフィードスルー開口を規定するステップと、 前記ダイとの電気的接続を容易にするために、前記直立非遮蔽側壁内の前記開 口を通って複数個のリード線を延ばすステップとを含み、 前記ダイは前記上部面の前記側壁から実質的に離れた 中央位置に確保され、前記方法は、さらに 前記リード線と前記ダイと間の電気的接続を容易にするために、複数個のワイ ヤボンドを前記リード線と前記ダイとに直接接続するステップと、 透過する電子放射線を含む電離性放射線の量を実質的に減少するための前記高 原子番号物質で遮蔽蓋部材を形成するステップと、および 前記ＩＣダイが受ける前記電離性放射線を前記総放射線許容量未満のレベルに 減少するために、前記遮蔽蓋部材を前記非遮蔽側壁に確保するステップであって 、前記ＩＣダイを前記遮蔽蓋部材と前記下部遮蔽部材との間で部分的に取り囲む ステップとにより構成されることを特徴とする放射線遮蔽型ＩＣ装置製造方法。 18．特許請求の範囲第１項に記載の放射線遮蔽型ＩＣ装置において、前記遮蔽基 部部材と、前記側壁と、および前記蓋部材とは、前記高原子番号物質と低原子番 号物質とを組み合わせた遮蔽材料で造られ、前記遮蔽材料は本質的に、 電離性放射遮蔽用のタングステン、タンタル、鉛のいずれか１個の高原子番号 物質と、および 電離性放射遮蔽用の低高原予番号物質であって、前記遮蔽材料の全体の密度を 低減するための希釈剤として作用する低高原子番号物質であり、銅、アルミニウ ム、シリコンのいずれか１個の低原子番号物質とにより構成され、 前記遮蔽材料は、全体として、約９０％の高原子番号物質と約１０％の低原子 番号物質との混合物を含む放射線遮蔽型ＩＣ装置。 19．パッケージ（例えば、400，500，600）であつて、前記パッケージ内部に完 全に取り囲まれた少なくも１個のＩＣダイ（例えば、480）を、蓋部材（例えば 、470）の下に有するパッケージを有する電離性放射線遮蔽型ＩＣ装置において 、前記ＩＣダイ（例えば、480）はワイヤボンド（例えば、448，450）によって 外部リード線（例えば、422，424）に接続されたＩＣダイである前記放射線遮蔽 型ＩＣ装置において、 前記パッケージ（例えば、400，500，600）は低遮蔽部材（例えば、410，790 ，1095）を含むパッケージであり、前記パッケージ（例えば、400，500，600） と前記蓋部材（例えば、470）とは、前記ＩＣダイ（例えば、480）が受ける自然 に発生する宇宙空間電離性放射線を前記ＩＣダイ（例えば、480）の前記総放射 線許容量に減少させるように働く高原子番号物質を含む遮蔽組成で形成されるパ ッケージと蓋部材であり、前記パッケージ（例えば、400，500，600）はフィー ドスルー開口を有し、前記開口は前記外部リード線（例えば、422，424）を延ば すため開口であることを特徴とする電離性放射線遮蔽型ＩＣ装置。 20．特許請求の範囲第１９項に記載の電離性放射線遮蔽型ＩＣ装置において、前 記遮蔽組成は、さらに、低原子 番号物質を含む電離性放射線遮蔽型ＩＣ装置。 21．パッケージ（例えば、400，500，600）であつて、前記パッケージ内部に完 全に取り囲まれた少なくも１個のＩＣダイ（例えば、480）を、蓋部材（例えば 、470）の下に有するパッケージを持つ電離性放射線遮蔽型ＩＣ装置であって、 前記ＩＣダイ（例えば、480）はワイヤボンド（例えば、448，450）によって外 部リード線（例えば、422，424）に接続されたＩＣダイである前記放射線遮蔽型 ＩＣ装置を製造する方法において、 前記蓋部材（例えば、470）と高原子番号物質で形成された下部遮蔽部材（例 えば、410，790，1095）との間に前記ＩＣダイ（例えば、４80）を設けるステッ プと、前記パッケージ（例えば、400，500，600）内のフィードスルー開口を通 して前記外部リード線（例えば、422，424）を延ばすステップと、前記外部リー ド線（例えば、422，424）を前記ワイヤボンド（例えば、448，450）を介して前 記ＩＣダイ（例えば、480）に接続するステップとにより構成されることを特徴 とする電離性放射線遮蔽型ＩＣ装置製造方法。 22．特許請求の範囲第２１項に記載の電離性放射線遮蔽型ＩＣ装置製造方法にお いて、更に前記パッケージ（例えば、1000）外部で、前記ＩＣダイ（例えば、10 80）の下で、基部部材（例えば、1010）の前記外面（例えば、1011）上に前記下 部遮蔽部材（例えば、790）を設ける電離性放射線遮蔽型ＩＣ装置製造方法。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ Ｈ０１Ｌ 25/04 7220−4Ｅ Ｈ０１Ｌ 25/04 Ｚ 25/18 (81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＤＥ， ＤＫ，ＥＳ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，ＩＴ，ＬＵ，Ｍ Ｃ，ＮＬ，ＰＴ，ＳＥ)，ＯＡ(ＢＦ，ＢＪ，ＣＦ，ＣＧ ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＭＬ，ＭＲ，ＮＥ，ＳＮ， ＴＤ，ＴＧ)，ＡＰ(ＫＥ，ＬＳ，ＭＷ，ＳＤ，ＳＺ，Ｕ Ｇ)，ＡＬ，ＡＭ，ＡＴ，ＡＵ，ＡＺ，ＢＢ，ＢＧ，Ｂ Ｒ，ＢＹ，ＣＡ，ＣＨ，ＣＮ，ＣＺ，ＤＥ，ＤＫ，ＥＥ ，ＥＳ，ＦＩ，ＧＢ，ＧＥ，ＨＵ，ＩＳ，ＪＰ，ＫＥ， ＫＧ，ＫＰ，ＫＲ，ＫＺ，ＬＫ，ＬＲ，ＬＳ，ＬＴ，Ｌ Ｕ，ＬＶ，ＭＤ，ＭＧ，ＭＫ，ＭＮ，ＭＷ，ＭＸ，ＮＯ ，ＮＺ，ＰＬ，ＰＴ，ＲＯ，ＲＵ，ＳＤ，ＳＥ，ＳＧ， ＳＩ，ＳＫ，ＴＪ，ＴＭ，ＴＲ，ＴＴ，ＵＡ，ＵＧ，Ｕ Ｚ，ＶＮ (72)発明者 チャイコフスキー，デイヴィッド アー ル. アメリカ合衆国 カリフォルニア州 92037，ラ ホイア ドライヴ，ナンバー ３，ヴィラ ラ ホイア 8656

Claims (1)

  1. 【特許請求の範囲】 １．対応する総放射線許容量を持つICダイを、宇宙空間で自然に発生する電離性 放射線から保護するための放射線遮蔽型IC装置において、前記IC装置は、 全体的に平坦な遮蔽基部部材において、高原子番号物質であって前記物質を透 過する電子放射線を含む電離性放射線の量を実質的に減少するための前記高原子 番号物質を含む前記基部部材であって、前記基部部材の上部内面に前記ICダイを 直接確保する前記基部部材と、 前記平坦基部部材の周端部から延在する直立遮蔽側壁において、高原子番号物 質であって前記物質を透過する電子放射線を含む電離性放射線の量を実質的に減 少するための前記高原子番号物質を含む前記直立遮蔽側壁と、 フィードスルー開口を規定する手段と、 前記開口を通って延びて、前記ダイとの電気的接続を容易にするための複数個 のリード線とを含み、 前記ダイは前記上部内面の前記側壁から実質的に離れた中央位置に受承され、 前記IC装置は、さらに 前記リード線と前記ダイとに直接接続されて、前記リード線と前記ダイと間の 電気的接続を容易にするための複数個のワイヤボンドと、および 透過する電子放射線を含む電離性放射線の量を実質的に減少するための前記高 原子番号物質を含む遮蔽蓋部材であって、前記側壁に確保されて前記ICダイを実 質的に取り囲み、前記ICダイが受ける前記電離性放射線を前記総放射線許容量未 満のレベルに減少するための前記遮蔽蓋部材とにより構成されることを特徴とす る放射線遮蔽型IC装置。 ２．特許請求の範囲第１項に記載の放射線遮蔽型IC装置において、 前記基部部材は円形を成し、かつ、前記基部部材は関連する円周部を含む基部 部材であり、 前記蓋部材は他の円周部を持つ円形上部部分と、前記上部部分の周囲から下方 に延びる壁部とを有する蓋部材であり、および 前記基部部材の円周部は前記上部部分より僅かに小さく、前記壁部により形成 される円形開口内に前記基部部材が受承され、缶型金属パッケージを形成するた めの円周部であることを特徴とする放射線遮蔽型IC装置。 ３．特許請求の範囲第１項に記載の放射線遮蔽型IC装置において、さらに、前記 基部部材の上部内面に 確保された一対の直立内部遮蔽側壁部材を含む前記IC装置であって、前記側壁部 材のそれそぞれは、それぞれ対応する前記側壁部と前記ダイとの間に設けられ前 記蓋部材に向かって上方に延びて、前記ICダイを取り囲むための障壁を形成する 側壁部材であり、 前記内部側壁部材は前記高原子番号物質により構成される内部側壁部材である ことを特徴とする放射線遮蔽型IC装置。 ４．特許請求の範囲第３項に記載の放射線遮蔽型IC装置において、前記複数個の リード線を前記側壁部ICダイに電気的に接続する前記ワイヤボンドは絶縁されて いるあることを特徴とする放射線遮蔽型IC装置。 ５．特許請求の範囲第１項に記載の放射線遮蔽型IC装置において、前記基部部材 は１個の矩形下部部分と、前記下部部分の周囲から前記下部部分に対してほぼ90 度の角度で上方に延びる４個の壁部分とを含み、前記基部部材は少なくとも２個 の絶縁されたフィードスルー部分を含む基部部材であり、前記フィードスルー部 分のそれぞれは、前記基部部材の対向側に設けられて該部分を通るパッケージリ ード線を受承するフィードスルー部分であり、前記蓋部材の大きさと形状は前記 下部部分の大きさと形状にほぼ同様であって、前記蓋部材が前記壁部分に嵌合可 能とし、デュアルインライン金属パッケージを形成するための前記蓋部材である ことを特徴とする放射線遮蔽型IC装置。 ６．特許請求の範囲第１項に記載の放射線遮蔽型IC 装置において、前記高原子番号物質は銅-タングステン合金であることを特徴と する放射線遮蔽型IC装置。 ７．特許請求の範囲第１項に記載の放射線遮蔽型IC装置において、前記高原子番 号物質はタンタルであることを特徴とする放射線遮蔽型IC装置。 ８．対応する総放射線許容量を持つICダイを宇宙空間で自然に発生する電離性放 射線から保護するための放射線遮蔽型IC装置を製造する方法であって、前記方法 は、 全体的に平坦な遮蔽基部部材において、高原子番号物質であって前記物質を透 過する電子放射線を含む電離性放射線の量を実質的に減少するための前記高原子 番号物質を含む前記基部部材を形成するステップと、 前記ICダイを前記基部部材の上部内面に直接確保するステップと、 前記平坦基部部材の周端部から延在する直立遮蔽側壁において、高原子番号物 質であって前記物質を透過する電子放射線を含む電離性放射線の量を実質的に減 少するための前記高原子番号物質を含む前記直立遮蔽側壁を形成するステップと 、 フィードスルー開口を規定するステップと、 前記ダイとの電気的接続を容易にするために、前記遮蔽側壁内の前記開口を通 って複数個のリード線を延ばすステップと、 前記ダイは前記上部内面の前記側壁から実質的に離れた中央位置に受承された ダイであり、前記方法 は、さらに 前記リード線と前記ダイと間の電気的接続を容易にするために、複数個のワイ ヤボンドを前記リード線と前記ダイとに直接接続するステップと、 透過する電子放射線を含む電離性放射線の量を実質的に減少するために、前記 高原子番号物質で遮蔽蓋部材を形成するステップと、および 前記IC装置が受ける前記電離性放射線を減少するために、前記遮蔽蓋部材を前 記IC装置を実質的に取り囲むために前記側壁に確保するステップとにより構成さ れることを特徴とする放射線遮蔽型IC装置の製造方法。 ９．特許請求の範囲第８項に記載の放射線遮蔽型IC装置製造方法において、前記 前記遮蔽蓋部材を前記遮蔽側壁に確保するステップは半田封止技術を使用するス テップを含むことを特徴とする放射線遮蔽型IC装置の製造方法。 10．特許請求の範囲第８項に記載の放射線遮蔽型IC装置製造方法において、前記 前記遮蔽蓋部材を前記遮蔽側壁に確保するステップはエポキシ技術を使用するス テップを含むことを特徴とする放射線遮蔽型IC装置の製造方法。 11．特許請求の範囲第８項に記載の放射線遮蔽型IC装置製造方法において、前記 前記遮蔽蓋部材を前記遮蔽側壁に確保するステップは抵抗溶接技術を使用するス テップを含むことを特徴とする放射線遮蔽型IC装置の製造方法。 12．対応する総放射線許容量を持つICダイを、宇宙 空間で自然に発生する電離性放射線から保護するための放射線遮蔽型IC装置にお いて、前記IC装置は、 全体的に平坦な非遮蔽基部部材と、 遮蔽ダイ取り付けスラグ部材であって、前記スラグ部材に取り付けられた前記 ICダイを保護するために、前記基部部材の上部の内平面に確保されたスラグ部材 であって、前記スラグ部材は前記ICダイより大きいスラグ部材であって、前記ス ラグ部材は高原子番号物質であって前記物質を透過し前記ICダイに達する電子放 射線を含む電離性放射線の量を実質的に減少するための前記高原子番号物質で形 成されるスラグ部材と、 前記平坦非基部部材の周端部から延在する直立非遮蔽側壁と、 前記直立非遮蔽側壁内にフィードスルー開口を規定する手段と、 前記直立非遮蔽側壁内の前記開口を通って延びて、 前記ダイとの電気的接続を容易にするための複数個のリード線とを含み、 前記遮蔽ダイ取り付けスラグ部材は前記上部面の前記側壁から実質的に離れた 中央位置に受承され、前記IC装置は、さらに 前記リード線と前記ダイとに直接接続されて、前記リード線と前記ダイと間の 電気的接続を容易にするための複数個のワイヤボンドと、および 透過する電子放射線を含む電離性放射線の量を実質的に減少するための前記高 原子番号物質を含む遮 蔽蓋部材であって、前記側壁に確保されて前記ICダイを前記遮蔽蓋部材と前記遮 蔽ダイ取り付けスラグ部材との間で部分的に取り囲み、前記ICダイが受ける前記 電離性放射線を前記総放射線許容量未満のレベルに減少するための前記遮蔽蓋部 材とにより構成されることを特徴とする放射線遮蔽型IC装置。 13．特許請求の範囲第12項に記載の放射線遮蔽型IC装置において、前記基部部材 はセラミック材量で形成されることを特徴とする放射線遮蔽型IC装置。 14．特許請求の範囲第12項に記載の放射線遮蔽型IC装置において、前記基部部材 は金属材量で形成されることを特徴とする放射線遮蔽型IC装置。 15．特許請求の範囲第12項に記載の放射線遮蔽型IC装置において、前記遮蔽ダイ 取り付けスラグ部材は、 前記遮蔽蓋部材に向かって上方に延びて、前記ICダイを部分的に取り囲むため の複数個の遮蔽側壁部材であって、前記高原子番号物質で形成される遮蔽側壁部 材を含むことを特徴とする放射線遮蔽型IC装置。 16．特許請求の範囲第15項に記載の放射線遮蔽型IC装置において、前記複数個の リード線と前記ICダイとを接続する前記ワイヤボンドは絶縁されていることを特 徴とする放射線遮蔽型IC装置。 17．特許請求の範囲第15項に記載の放射線遮蔽型IC装置において、さらに、複数 個のICダイを含み、前記複数個のICダイのそれぞれは、対応するダイ取り付けス ラグ部材に確保されることを特徴とする放射線遮蔽型IC装置。 18．対応する総放射線許容量を持つICダイを、宇宙空間で自然に発生する電離性 放射線から保護するための放射線遮蔽型IC装置を製造する方法において、前記方 法は、 非遮蔽基部部材を形成するステップと、 前記基部部材の上部の内平面に遮蔽ダイ取り付けスラグ部材を確保するステッ プと、 遮蔽ダイ取り付けスラグ部材に前記ICダイを確保するステップにおいて、前記 スラグ部材は前記ICダイより大きいスラグ部材であって、前記スラグ部材は高原 子番号物質であって前記物質を透過し前記ICダイに達する電子放射線を含む電離 性放射線の量を実質的に減少するための前記物質で形成されるスラグ部材である ステップと、 前記平坦非基部部材の周端部から上方に延在する直立非遮蔽側壁を形成するス テップと、 前記直立非遮蔽側壁内にフィードスルー開口を規定するステップと、 前記ダイとの電気的接続を容易にするために、前記直立非遮蔽側壁内の前記開 口を通って複数個のリード線を延ばすステップとを含み、 前記遮蔽ダイ取り付けスラグ部材は前記上部面の前記側壁から実質的に離れた 中央位置に受承され、前記方法は、さらに 前記リード線と前記ダイと間の電気的接続を容易にするために、複数個のワイ ヤボンドを前記リード線と前記ダイとに直接接続するステップと、 透過する電子放射線を含む電離性放射線の量を実 質的に減少するための前記高原子番号物質で遮蔽蓋部材を形成するステップと、 および 前記遮蔽蓋部材を前記側壁に確保して、前記ICダイを前記遮蔽蓋部材と前記遮 蔽ダイ取り付けスラグ部材との間で部分的に取り囲み、前記ICダイが受ける前記 電離性放射線を前記総放射線許容量未満のレベルに減少するためステップとによ り構成されることを特徴とする放射線遮蔽型IC装置製造方法。 19．特許請求の範囲第18項に記載の放射線遮蔽型IC装置製造方法において、さら に、前記ダイ取り付けスラグ部材上に、前記高原子番号物質で複数個の側壁部材 を形成するステップであって、前記複数個の側壁部材は前記蓋部材に向かって上 方に延びて前記ICダイを部分的に取り囲む側壁部材であるステップであることを 特徴とする放射線遮蔽型IC装置製造方法。 20．対応する総放射線許容量を持つICダイを、宇宙空間で自然に発生する電離性 放射線から保護するための放射線遮蔽型IC装置において、前記IC装置は、 平坦な非遮蔽基部部材であって、前記平坦基部部材の上部内面に前記ICダイが 直接確保された平坦な非遮蔽基部部材と、 前記ICダイを保護するために、前記平坦基部部材の外面に確保された下部遮蔽 部材であって、前記下部遮蔽部材は前記ICダイより大きい部材であって、前記下 部遮蔽部材は高原子番号物質であって前記物質を透過し前記ICダイに達する電子 放射線を含む電 離性放射線の量を実質的に減少するための前記高原子番号物質で形成される下部 遮蔽部材と、 前記平坦非基部部材の周端部から延在する直立非遮蔽側壁と、 前記直立非遮蔽側壁内にフィードスルー開口を規定する手段と、 前記直立非遮蔽側壁内の前記開口を通って延びて、 前記ダイとの電気的接続を容易にするための複数個のリード線とを含み、 前記ダイは前記上部面の前記側壁から実質的に離れた中央位置に確保され、前 記IC装置は、さらに 前記リード線と前記ダイとに直接接続されて、前記リード線と前記ダイと間の 電気的接続を容易にするための複数個のワイヤボンドと、および 透過する電子放射線を含む電離性放射線の量を実質的に減少するための前記高 原子番号物質を含む遮蔽蓋部材であって、前記非遮蔽側壁に確保されて前記ICダ イを前記遮蔽蓋部材と前記下部遮蔽部材との間で部分的に取り囲み、前記ICダイ が受ける前記電離性放射線を前記総放射線許容量未満のレベルに減少するための 前記遮蔽蓋部材とにより構成されることを特徴とする放射線遮蔽型IC装置。 21．特許請求の範囲第20項に記載の放射線遮蔽型IC装置において、前記非遮蔽基 部部材はセラミック材量で形成されることを特徴とする放射線遮蔽型IC装置。 22．特許請求の範囲第20項に記載の放射線遮蔽型IC装置において、さらに、前記 高原子番号物質で形成 された複数個の側壁部材であって、前記基部部材の前記上部内面に確保されて前 記ICダイを部分的に取り囲む複数個の側壁部材を含むことを特徴とする放射線遮 蔽型IC装置。 23．特許請求の範囲第22項に記載の放射線遮蔽型IC装置において、前記複数個の リード線と前記ICダイとを接続する前記ワイヤボンドは絶縁されていることを特 徴とする放射線遮蔽型IC装置。 24．対応する総放射線許容量を持つICダイを、宇宙空間で自然に発生する電離性 放射線から保護するための放射線遮蔽型IC装置を製造する方法において、前記方 法は、 平坦な非遮蔽基部部材を形成するステップと、 前記基部部材の上部内面に下部遮蔽部材を確保するステップと、 前記基部部材の内面に前記ICダイを確保するステップにおいて、前記下部遮蔽 部材は前記ICダイより大きい部材であって、前記下部遮蔽部材は高原子番号物質 であって前記物質を透過し前記ICダイに達する電子放射線を含む電離性放射線の 量を実質的に減少するための前記高原子番号物質で形成される下部遮蔽部材であ るステップと、 前記平坦非基部部材の周端部から延びる直立非遮蔽側壁を形成するステップと 、 前記直立非遮蔽側壁内にフィードスルー開口を規定するステップと、 前記ダイとの電気的接続を容易にするために、前記直立非遮蔽側壁内の前記開 口を通って複数個の リード線を延ばすステップとを含み、 前記ダイは前記上部面の前記側壁から実質的に離れた中央位置に確保され、前 記方法は、さらに 前記リード線と前記ダイと間の電気的接続を容易にするために、複数個のワイ ヤボンドを前記リード線と前記ダイとに直接接続するステップと、 透過する電子放射線を含む電離性放射線の量を実質的に減少するための前記高 原子番号物質で遮蔽蓋部材を形成するステップと、および 前記ICダイが受ける前記電離性放射線を前記総放射線許容量未満のレベルに減 少するために、前記遮蔽蓋部材を前記非遮蔽側壁に確保するステップであって、 前記ICダイを前記遮蔽蓋部材と前記下部遮蔽部材との間で部分的に取り囲むステ ップとにより構成されることを特徴とする放射線遮蔽型IC装置製造方法。 25．特許請求の範囲第１項に記載の放射線遮蔽型IC装置において、前記遮蔽基部 部材と、前記側壁と、および前記蓋部材とは、前記高原子番号物質と低原子番号 物質とを組み合わせた遮蔽材料で造られ、前記遮蔽材料は本質的に、 電離性放射遮蔽用のタングステン、タンタル、鉛のいずれか１個の高原子番号 物質と、および 電離性放射遮蔽用の低高原子番号物質であって、前記遮蔽材料の全体の密度を 低減するための希釈剤として作用する低高原子番号物質であり、銅、アルミニウ ム、シリコンのいずれか１個の低原子番号物質とにより構成され、 前記遮蔽材料は、全体として、約90%の高原子番号物質と約10%の低原子番号物 質との混合物を含むことを特徴とする放射線遮蔽型IC装置。 26．特許請求の範囲第25項に記載の遮蔽材料の組成において、前記遮蔽材料は約 85%の高原子番号物質と約15%の低原子番号物質とを含むことを特徴とする遮蔽材 料の組成。 27．特許請求の範囲第26項に記載の遮蔽材料の組成において、前記遮蔽材料は約 80%の高原子番号物質と約20%の低原子番号物質とを含むことを特徴とする遮蔽材 料の組成。 28．パッケージ(例えば、400，500，600)であって、 前記パッケージ内部に完全に取り囲まれた少なくとも１個のICダイ(例えば、4 80)を、蓋部材(例えば、470)の下に有するパッケージを持つ電離性放射線遮蔽型 IC装置において、前記ICダイ(例えば、480)はワイヤボンド（例えば、448，450 ）によって外部リード線（例えば、422，424）に接続されたICダイである前記放 射線遮蔽型IC装置において、 前記パッケージ(例えば、400，500，600)は低遮蔽部材(例えば、410，790，10 95)を含むパッケージであり、前記パッケージ(例えば、400，500，600)と前記蓋 部材(例えば、470)とは、前記ICダイ(例えば、480)が受ける自然に発生する宇宙 空間電離性放射線を前記ICダイ(例えば、480)の前記総放射線許容量に減少させ るように働く高原子番号物質を含む遮蔽組成で形成されるパッケージと蓋部材で あり、前記パッケージ(例えば、400，500，600)は フィードスルー開口を有し、前記開口は前記外部リード線（例えば、422，424） を延ばすため開口であることを特徴とする電離性放射線遮蔽型IC装置。 29．特許請求の範囲第28項に記載の電離性放射線遮蔽型IC装置において、前記遮 蔽組成は、さらに、低原子番号物質を含むことを特徴とする電離性放射線遮蔽型 IC装置。 30．特許請求の範囲第29項に記載の電離性放射線遮蔽型IC装置において、前記遮 蔽組成は、約90重量%の高原子番号物質と約10重量%の低原子番号物質とを含むこ とを特徴とする電離性放射線遮蔽型IC装置。 31．特許請求の範囲第29項に記載の電離性放射線遮蔽型IC装置において、前記遮 蔽組成は、約85重量%の高原子番号物質と約15重量%の低原子番号物質とを含むこ とを特徴とする電離性放射線遮蔽型IC装置。 32．特許請求の範囲第29項に記載の電離性放射線遮蔽型IC装置において、前記遮 蔽組成は、約80重量%の高原子番号物質と約20重量%の低原子番号物質とを含むこ とを特徴とする電離性放射線遮蔽型IC装置。 33．特許請求の範囲第28項に記載の電離性放射線遮蔽型IC装置において、前記パ ッケージ（例えば、400，500，600)は基部部材（例えば、410)をふくむパッケー ジであり、前記下部遮蔽部材は前記遮蔽組成で形成された前記基部部材(例えば 、410)であることを特徴とする電離性放射線遮蔽型IC装置。 34．特許請求の範囲第28項に記載の電離性放射線遮蔽型IC装置において、前記下 部遮蔽部材(例えば、790)は、前記パッケージ（例えば、400，500，600）内で前 記ICダイ(例えば、780，1280)の下の位置に、基部部材(例えば、710)の前記内面 (例えば、718)上に設けられたダイ取り付けパッド(例えば、790，1290)であるこ とを特徴とする電離性放射線遮蔽型IC装置。 35．特許請求の範囲第34項に記載の電離性放射線遮蔽型IC装置において、さらに 、前記ICダイ(例えば、480)と前記外部リード線（例えば、422，424）との間で 前記ダイ取り付けパッド（例えば、1290）に接続された少なくとも２個の直立側 壁部材(例えば、1294,1297)であって、前記遮蔽組成で構成された直立側壁部材 を含むことを特徴とする電離性放射線遮蔽型IC装置。 36．特許請求の範囲第28項に記載の電離性放射線遮蔽型IC装置において、前記下 部遮蔽部材(例えば、1095)は、前記パッケージ（例えば、1000）外部で、前記IC ダイ（例えば、1080）の下に、基部部材(例えば、1010)の前記外面(例えば、101 1)上に設けられることを特徴とする電離性放射線遮蔽型IC装置。 37．パッケージ(例えば、400，500，600)であって、前記パッケージ内部に完全 に取り囲まれた少なくとも１個のICダイ(例えば、480)を、蓋部材(例えば、470) の下に有するパッケージを持つ電離性放射線遮蔽型IC装置であって、前記ICダイ (例えば、48 0)はワイヤボンド（例えば、448，450）によって外部リード線（例えば、422，4 24）に接続されたICダイである前記放射線遮蔽型IC装置を製造する方法において 、 前記蓋部材(例えば、470)と、高原子番号物質で形成された下部遮蔽部材(例え ば、410，790，1095)との間に前記ICダイ(例えば、480)を設けるステップと、前 記パッケージ(例えば、400，500，600)内のフィードスルー開口を通して前記外 部リード線(例えば、422，424)を延ばすステップと、および、前記外部リード線 （例えば、422，424）を前記ワイヤボンド（例えば、448，450）を介して前記IC ダイ(例えば、480)に接続するステップとにより構成されることを特徴とする電 離性放射線遮蔽型IC装置製造方法。 38．特許請求の範囲第37項に記載の電離性放射線遮蔽型IC装置製造方法において 、さらに、前記ICダイ(例えば、480)の下で、基部部材(例えば、710)の前記内面 (例えば、718)上に、前記下部遮蔽部材(例えば、790)をダイ取り付けパッド(例 えば、790，1290)として設けることを特徴とする電離性放射線遮蔽型IC装置製造 方法。 39．特許請求の範囲第37項に記載の電離性放射線遮蔽型IC装置製造方法において 、さらに、前記パッケージ（例えば、1000）外部で、前記ICダイ（例えば、1080 ）の下で、基部部材(例えば、1010)の前記外面(例えば、1011)上に前記下部遮蔽 部材(例えば、790)を設けることを特徴とする電離性放射線 遮蔽型IC装置製造方法。 40．前記添付図面を参照して以上説明したような放射線遮蔽型IC装置と前記放射 線遮蔽型IC装置の製造方法。
JP8522312A 1995-01-13 1996-01-16 セラミックおよび金属パッケージ内のｉｃおよびマルチチップモジュールの放射線遮蔽 Pending JPH09509016A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US08/372,289 US5635754A (en) 1994-04-01 1995-01-13 Radiation shielding of integrated circuits and multi-chip modules in ceramic and metal packages
US08/372,289 1995-01-13
PCT/US1996/000309 WO1996022669A2 (en) 1995-01-13 1996-01-16 Radiation shielding of integrated circuits and multi-chip modules in ceramic and metal packages

Publications (1)

Publication Number Publication Date
JPH09509016A true JPH09509016A (ja) 1997-09-09

Family

ID=23467522

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8522312A Pending JPH09509016A (ja) 1995-01-13 1996-01-16 セラミックおよび金属パッケージ内のｉｃおよびマルチチップモジュールの放射線遮蔽

Country Status (8)

Country Link
US (1) US5635754A (ja)
EP (1) EP0803174B1 (ja)
JP (1) JPH09509016A (ja)
AT (1) ATE346486T1 (ja)
AU (1) AU5414696A (ja)
DE (1) DE69636716T2 (ja)
ES (1) ES2276400T3 (ja)
WO (1) WO1996022669A2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013160684A (ja) * 2012-02-07 2013-08-19 Mitsubishi Electric Corp 半導体装置とモジュール

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6613978B2 (en) * 1993-06-18 2003-09-02 Maxwell Technologies, Inc. Radiation shielding of three dimensional multi-chip modules
US5880403A (en) * 1994-04-01 1999-03-09 Space Electronics, Inc. Radiation shielding of three dimensional multi-chip modules
US6720493B1 (en) * 1994-04-01 2004-04-13 Space Electronics, Inc. Radiation shielding of integrated circuits and multi-chip modules in ceramic and metal packages
US5998867A (en) * 1996-02-23 1999-12-07 Honeywell Inc. Radiation enhanced chip encapsulant
US5740261A (en) * 1996-11-21 1998-04-14 Knowles Electronics, Inc. Miniature silicon condenser microphone
US5939772A (en) * 1997-10-31 1999-08-17 Honeywell Inc. Shielded package for magnetic devices
JP3129288B2 (ja) * 1998-05-28 2001-01-29 日本電気株式会社 マイクロ波集積回路マルチチップモジュール、マイクロ波集積回路マルチチップモジュールの実装構造
US6121672A (en) * 1998-11-03 2000-09-19 Utmc Microelectronic Systems Inc. Raised pedestal radiation shield for sensitive electronics
FR2790327B1 (fr) * 1999-02-26 2001-04-13 Commissariat Energie Atomique Systeme electronique fonctionnant sous irradiation, procede de conception d'un tel systeme, et application de celui-ci a la commande d'un robot mobile
US6594156B1 (en) * 2000-04-24 2003-07-15 Minimed Inc. Device and method for circuit protection during radiation sterilization
US6414383B1 (en) 1999-07-16 2002-07-02 Agere Systems Guardian Corp. Very low magnetic field integrated circuit
US6650003B1 (en) 1999-11-17 2003-11-18 Aeroflex Utmc Microelectronic Systems, Inc. Radiation shielded carriers for sensitive electronics
WO2001039255A2 (en) * 1999-11-23 2001-05-31 Aeroflex Utmc Microelectronic Systems Inc. Radiation shield and radiation shielded integrated circuit device
US6515352B1 (en) * 2000-09-25 2003-02-04 Micron Technology, Inc. Shielding arrangement to protect a circuit from stray magnetic fields
US6504256B2 (en) 2001-01-30 2003-01-07 Bae Systems Information And Electronic Systems Integration, Inc. Insitu radiation protection of integrated circuits
US6740959B2 (en) 2001-08-01 2004-05-25 International Business Machines Corporation EMI shielding for semiconductor chip carriers
US6906396B2 (en) * 2002-01-15 2005-06-14 Micron Technology, Inc. Magnetic shield for integrated circuit packaging
JP4024103B2 (ja) * 2002-05-29 2007-12-19 アルプス電気株式会社 高周波回路の接続構造
US7382043B2 (en) * 2002-09-25 2008-06-03 Maxwell Technologies, Inc. Method and apparatus for shielding an integrated circuit from radiation
JP4096302B2 (ja) * 2002-12-16 2008-06-04 ソニー株式会社 磁気メモリ装置
US7467326B2 (en) * 2003-02-28 2008-12-16 Maxwell Technologies, Inc. Self-correcting computer
JP2004364170A (ja) * 2003-06-06 2004-12-24 Toshiba Corp ケーブルモデムモジュール装置及び送受信装置
US7475326B2 (en) * 2003-06-27 2009-01-06 Maxwell Technologies, Inc. Error detection and correction method and system for memory devices
US7191516B2 (en) * 2003-07-16 2007-03-20 Maxwell Technologies, Inc. Method for shielding integrated circuit devices
US7119393B1 (en) 2003-07-28 2006-10-10 Actel Corporation Transistor having fully-depleted junctions to reduce capacitance and increase radiation immunity in an integrated circuit
US7115812B2 (en) * 2003-09-05 2006-10-03 Solid State Devices, Inc. Radiation shielded semiconductor package
US7030469B2 (en) * 2003-09-25 2006-04-18 Freescale Semiconductor, Inc. Method of forming a semiconductor package and structure thereof
US6853055B1 (en) 2003-11-26 2005-02-08 Actel Corporation Radiation shielding die carrier package
US7813145B2 (en) * 2004-06-30 2010-10-12 Endwave Corporation Circuit structure with multifunction circuit cover
US20060002099A1 (en) * 2004-06-30 2006-01-05 Stoneham Edward B Electromagnetic shield assembly
US7327015B2 (en) * 2004-09-20 2008-02-05 Advanced Semiconductor Engineering, Inc. Semiconductor device package
US7718984B2 (en) * 2005-05-10 2010-05-18 Space Micro Inc. Optimized nuclear radiation shielding within composite structures for combined man made and natural radiation environments
US7677765B2 (en) * 2006-06-15 2010-03-16 Avago Technologies General Ip (Singapore) Pte. Ltd. Light emitting device having a metal can package for improved heat dissipation
US8492762B2 (en) * 2006-06-27 2013-07-23 General Electric Company Electrical interface for a sensor array
DE102007032045B4 (de) 2007-07-10 2009-05-14 Abb Ag Dichtungsanordnung
US8421214B2 (en) * 2007-10-10 2013-04-16 Vishay General Semiconductor Llc Semiconductor device and method for manufacturing a semiconductor device
KR20110054710A (ko) * 2009-11-18 2011-05-25 한국전자통신연구원 소자 패키지 및 그 제조 방법
TWM409527U (en) * 2011-02-23 2011-08-11 Azurewave Technologies Inc Forming integrated circuit module
EP2725715B1 (en) * 2012-10-29 2018-12-12 Optosys SA Proximity sensor
EP3054534B1 (en) * 2013-10-02 2019-12-11 Hitachi Automotive Systems, Ltd. Electronic control device
FR3066643B1 (fr) * 2017-05-16 2020-03-13 Stmicroelectronics (Grenoble 2) Sas Boitier electronique pourvu d'une fente locale formant un event
US11209317B2 (en) 2019-09-18 2021-12-28 Raytheon Company Internal ionizing radiation shielding for infrared cameras

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3828425A (en) * 1970-10-16 1974-08-13 Texas Instruments Inc Method for making semiconductor packaged devices and assemblies
JPS56103452A (en) * 1980-01-22 1981-08-18 Fujitsu Ltd Semiconductor device
JPS5795650A (en) * 1980-12-05 1982-06-14 Nec Corp Semiconductor device
US4975762A (en) * 1981-06-11 1990-12-04 General Electric Ceramics, Inc. Alpha-particle-emitting ceramic composite cover
US4506108A (en) * 1983-04-01 1985-03-19 Sperry Corporation Copper body power hybrid package and method of manufacture
JPS60106150A (ja) * 1983-11-15 1985-06-11 Nippon Telegr & Teleph Corp <Ntt> 耐放射線パツケ−ジ
JPS60180150A (ja) * 1984-02-27 1985-09-13 Nippon Telegr & Teleph Corp <Ntt> 半導体装置
JPS614249A (ja) * 1984-06-19 1986-01-10 Sumitomo Electric Ind Ltd 半導体装置用パツケ−ジ
FR2584863B1 (fr) * 1985-07-12 1988-10-21 Inf Milit Spatiale Aeronaut Composant electronique durci vis-a-vis des radiations
JPS62125651A (ja) * 1985-11-26 1987-06-06 Nippon Telegr & Teleph Corp <Ntt> 耐放射線パツケ−ジ
FR2597652B1 (fr) * 1986-04-16 1988-07-29 Aerospatiale Boitier de protection de circuits electroniques, durci vis-a-vis des rayons x
FR2597654B1 (fr) * 1986-04-16 1989-06-30 Aerospatiale Gainage de protection de conducteurs electriques ou optiques, durci vis-a-vis des rayons x
JP2600366B2 (ja) * 1989-03-09 1997-04-16 富士通株式会社 半導体チップの実装方法
JPH0494560A (ja) * 1990-08-10 1992-03-26 Seiko Epson Corp 半導体装置
US5317107A (en) * 1992-09-24 1994-05-31 Motorola, Inc. Shielded stripline configuration semiconductor device and method for making the same
US5406117A (en) * 1993-12-09 1995-04-11 Dlugokecki; Joseph J. Radiation shielding for integrated circuit devices using reconstructed plastic packages

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013160684A (ja) * 2012-02-07 2013-08-19 Mitsubishi Electric Corp 半導体装置とモジュール

Also Published As

Publication number Publication date
WO1996022669A3 (en) 1996-09-26
WO1996022669A2 (en) 1996-07-25
US5635754A (en) 1997-06-03
DE69636716D1 (de) 2007-01-04
EP0803174B1 (en) 2006-11-22
ATE346486T1 (de) 2006-12-15
EP0803174A2 (en) 1997-10-29
EP0803174A4 (en) 1999-05-06
AU5414696A (en) 1996-08-07
DE69636716T2 (de) 2007-10-25
ES2276400T3 (es) 2007-06-16

Similar Documents

Publication Publication Date Title
JPH09509016A (ja) セラミックおよび金属パッケージ内のｉｃおよびマルチチップモジュールの放射線遮蔽
US6720493B1 (en) Radiation shielding of integrated circuits and multi-chip modules in ceramic and metal packages
US6262362B1 (en) Radiation shielding of three dimensional multi-chip modules
US6858795B2 (en) Radiation shielding of three dimensional multi-chip modules
US5889316A (en) Radiation shielding of plastic integrated circuits
US5998867A (en) Radiation enhanced chip encapsulant
KR100590382B1 (ko) 전자 패키지 및 이의 제조 방법
US5406117A (en) Radiation shielding for integrated circuit devices using reconstructed plastic packages
WO1996021930A9 (en) Radiation shielding of plastic integrated circuits
US6261508B1 (en) Method for making a shielding composition
US20030025089A1 (en) Methods and compositions for ionizing radiation shielding
WO1996022669B1 (en) Radiation shielding of integrated circuits and multi-chip modules in ceramic and metal packages
EP0956749B1 (en) Methods and compositions for ionizing radiation shielding
JPS614250A (ja) 半導体装置用パツケ−ジ
US6239479B1 (en) Thermal neutron shielded integrated circuits
JPH0117257B2 (ja)
WO2000026964A1 (en) Raised pedestal radiation shield for sensitive electronics
US7115812B2 (en) Radiation shielded semiconductor package
US6452263B1 (en) Radiation shield and radiation shielded integrated circuit device
JP2877292B2 (ja) 半導体容器及び半導体装置
JP2002166899A (ja) 宇宙環境耐性強化容器
JP3229176B2 (ja) 耐放射線用パッケージ
JP2004140146A (ja) 電子部品実装装置
JPS631755B2 (ja)
CN107672252A (zh) 一种陶瓷外壳