EP4107786A1 - Mosfet mit sättigungskontakt und verfahren zum bilden eines mosfet mit sättigungskontakt - Google Patents

Mosfet mit sättigungskontakt und verfahren zum bilden eines mosfet mit sättigungskontakt

Info

Publication number
EP4107786A1
EP4107786A1 EP21706207.4A EP21706207A EP4107786A1 EP 4107786 A1 EP4107786 A1 EP 4107786A1 EP 21706207 A EP21706207 A EP 21706207A EP 4107786 A1 EP4107786 A1 EP 4107786A1
Authority
EP
European Patent Office
Prior art keywords
mosfet
contact
doped
layer
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
EP21706207.4A
Other languages
English (en)
French (fr)
Inventor
Jens Baringhaus
Daniel Krebs
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Publication of EP4107786A1 publication Critical patent/EP4107786A1/de
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7788—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1606—Graphene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors

Definitions

  • the invention relates to a saturation contact MOSFET and a method of forming a saturation contact MOSFET.
  • TMOSFET vertical channel area
  • VDMOSFET lateral channel area
  • switch-on resistance RON resistance in the switched-on state
  • saturation current short-circuit strength
  • JMOSFET JMOSFET
  • the lowest possible RON and the lowest possible saturation current can oppose each other as optimization goals.
  • a low switch-on resistance RON usually means that the saturation current is correspondingly large and, as a consequence, the short-circuit strength is impaired. Accordingly, it may be necessary to find a compromise between a sufficiently low RON and a sufficiently low saturation current.
  • a MOSFET with a contact structure (also referred to as a saturation contact because the contact structure exhibits saturation behavior at high voltages) is provided which is at low voltages can have a resistance that is significantly less than a resistance in a channel of the MOSFET, and at high voltages can have a resistance that is significantly greater than the channel resistance.
  • the two optimization goals can thus be decoupled from one another, since the channel can now be optimized to achieve the lowest possible RON ZU, and the saturation contact can be used to limit the current at high voltages.
  • graphs in order to generate such a saturation contact behavior in the contact structure, graphs can be used for the contact structure which makes contact with the semiconductor material of the MOSFET (e.g. SiC).
  • the semiconductor material of the MOSFET e.g. SiC.
  • the drift speed of the charge carriers (electrons) in the two-dimensional electron gas has a very low saturation voltage, their mobility is drastically reduced from a critical voltage.
  • the current through the (e.g. power) MOSFET can be effectively limited by the contact structure resistance at high voltages.
  • FIG. 1 shows simulated output characteristics of a (power) MOSFET with a graphene contact structure that connects the source contact to a channel of the MOSFET (solid line), compared to a conventional TMOSFET (dashed line) and a pure graphene resistor (dash-dotted line). At low voltages the current is limited by the resistance of the channel of the MOSFET, while at high voltages the contact resistance determines the current limit.
  • Low voltage Low voltage
  • low voltage low voltage
  • low voltage low voltage
  • low voltage low voltage
  • low voltage low voltage
  • Low voltage is to be understood here as a voltage that is in the order of magnitude of an operating voltage of the MOSFET, for example a few volts, for example up to about 10 V.
  • high voltage or “High voltage” is to be understood as a voltage that is a multiple of the operating voltage, for example twice or more, for example about 20 V or more.
  • One advantage of a MOSFET with a saturation contact is that the antagonistic optimization parameters saturation current (and thus short-circuit strength) and RON in the MOSFET without a saturation contact can be optimized or optimized independently of one another. As a result, a low RON with a high short-circuit strength (low saturation current) can be achieved at the same time.
  • FIG. 1 shows simulated transfer characteristics of a MOSFET with a graphene contact structure in accordance with various exemplary embodiments in comparison with a TMOSFET of the prior art and a pure graphene resistor;
  • FIG. 2 shows a schematic cross-sectional view of a MOSFET with a saturation contact in accordance with various exemplary embodiments
  • FIG. 3 shows an equivalent circuit diagram of a MOSFET with a saturation contact in accordance with various exemplary embodiments
  • FIGS. 4A and 4B each show a schematic cross-sectional view of a MOSFET with a saturation contact in accordance with various exemplary embodiments
  • FIGS. 5A, 5B and 5C each show a schematic illustration of a method for forming a MOSFET with a saturation contact in accordance with various exemplary embodiments.
  • FIG. 6 shows a flow chart of a method for forming a MOSFET with a saturation contact in accordance with various exemplary embodiments.
  • FIG. 2, FIG. 4A and FIG. 4B each show a schematic cross-sectional view of a MOSFET with saturation contact 200 in accordance with various exemplary embodiments.
  • exemplary embodiments also include MOSFETs with a different structure concern, for example, MOSFETs with a vertical channel area (TMOSFET), which do not form a JMOSFET, or, for example, with a lateral channel area (VDMOSFET).
  • TMOSFET vertical channel area
  • VDMOSFET lateral channel area
  • the MOSFET with saturation contact 200 can have an n-doped source region 16, a source contact 22, a contact structure 20, which extends from the source contact 16 to the n-doped source region 16, forms a first conductive connection with the source contact 22 and with the n-doped source region 16 forms a second conductive connection, a barrier layer 32 and a dielectric layer 18.
  • the MOSFET with saturation contact 200 can furthermore have further structures which can be formed in an essentially MOSFET-typical manner, for example a p-doped channel region 14, an n-doped drift region 12, a substrate 10, a drain connection 16, a gate region 28 and a gate dielectric 30.
  • the MOSFET with saturation contact can be used as semiconductor material, which is or has been doped, for example to form the n-doped source region 16, the p-doped channel region 14 and the n-doped drift region 12, and / or as a substrate 10, for example silicon carbide and / or gallium nitride, and / or another (for example for power MOSFETs) suitable semiconductor material.
  • a doping concentration in the n-doped source region 16 can be higher than in the n-doped drift region 12.
  • the source region 16 can be approximately IE19 / cm 3 -doped and the drift region 12 can be approximately IE16 / cm 3 -doped be.
  • the term n-doped is used for the sake of simplicity.
  • the contact structure 20 can have a section between the first conductive connection and the second conductive connection, which section is embedded between the barrier layer 32 and the dielectric layer 18 and is designed in such a way that a two-dimensional electron gas forms or can form therein.
  • the formation of the two-dimensional electron gas 2DEG can lead to the section of the contact structure 20 having a voltage-dependent resistance.
  • a voltage-dependent resistance when an operating voltage is applied of the MOSFET (or a voltage that is about as high as the operating voltage, e.g. between about 0 V and about 10 V) the voltage-dependent resistance must be small, e.g. less than a resistance of the p-doped channel region 14.
  • the voltage-dependent resistance can be high, for example higher than the resistance of the p-doped channel region 14.
  • the contact structure 20 can have a graphene layer, a layer system which has at least one gallium nitride layer and at least one aluminum gallium nitride layer, a molybdenum disulfide layer or another layer or another layer system which is suitable for forming a two-dimensional electron gas.
  • the layer or the layer structure can be formed in such a way, e.g. with regard to layer thickness, number and relative position of the individual layers of a layer system, etc., that the 2DEG can be formed.
  • the design parameters that have to be taken into account so that the 2DEG can be formed can be known to the person skilled in the art or essentially known.
  • the contact structure 20 can extend completely (as shown by way of example in FIGS. 2, 4A, 4B and 5A to 5C) over the n-doped source region 16, or (not shown) cover only part of an upper surface of the n-doped source region 16 .
  • the contact structure 20 can extend completely (as shown by way of example in FIGS. 2, 4A, 4B and 5A to 5C) under the source contact 22, for example only extend under a part of the source contact 22 (not shown), and / or for example openings in their area (FIG. 4B).
  • the MOSFET with saturation contact 200 can furthermore have a p-doped shielding region 24, which can be arranged under the contact structure 20 adjacent to the n-doped source region 16. In that case, the section of the contact structure 20 can be located above the p-doped shielding region 24.
  • the graphene can have a low resistance to the n-doped silicon carbide Make contact.
  • a conductivity of the contact between the contact structure 20 and the p-doped shielding region 24 can intrinsically be so bad that the barrier layer 32 without further measures in the p-doped shielding region 24, for example in an area adjoining a surface of the p-doped shielding region 24, is formed. This is shown in FIG. 2 shown. In other words, the barrier layer 32 can be part of the p-doped shielding region 24.
  • a metal contact 42 can be formed, which also forms good contact (ie with low resistance) with the p-doped SiC.
  • the metal contact 42 can comprise nickel, titanium, aluminum or compounds thereof, for example.
  • a nickel contact can be alloyed in, so that a nickel silicide is formed.
  • the p-doped shielding region 24 can be connected at the same time by means of the metal contact 42.
  • the two-dimensional electron gas is created in the graphene layer 20 on the p-doped shielding region 24.
  • the mobility of the 2DEG is orders of magnitude higher than that in SiC, so that only an insignificant resistance is added to RON at low voltages.
  • the graphene layer 20 immediately saturates and only allows a constant current density over wide voltage ranges (see FIG. 1). This current density can be above that at which the operating point of the MOSFET lies, but well below its saturation current density.
  • the current flow through the graph 20 is therefore not limited, in the saturation region of the MOSFET with saturation contact 200, however, it does.
  • the total current is effectively limited and thus the short-circuit strength is improved without impairing the forward properties of the MOSFET 200 with saturation contact.
  • the MOSFET has a strongly voltage-dependent resistance between the source region 16 / contact structure 20 - contact point and the source contact 22 / contact structure 20 - contact point as a “saturation contact”. At low voltages the resistance is ideally vanishingly small, at high voltages the resistance is significantly greater than the channel resistance (i.e. the resistance in the p-doped channel region 14) or the resistance of the drift region 12 of the MOSFET.
  • the barrier layer 32 can be used as a separate barrier layer 32 can be formed, for example as an oxide or nitride layer. This is exemplified in FIG. 4A and 4B.
  • the barrier layer 32 may be opened at individual points (for example at regular intervals perpendicular to the plane of the drawing, for example along a trench in which the gate of a TMOSFET is formed) in order to also allow the p- to contact doped shielding region 24.
  • FIGS. 5A, 5B and 5C each show a schematic illustration of a method for forming a MOSFET with saturation contact 200 in accordance with various exemplary embodiments.
  • FIG. 5A illustrates the formation of a TMOSFET with saturation contact 200 with graphene saturation contact 20.
  • graphs can be grown at approx. 1700 ° C, eg over the entire surface (illustration b).
  • a channel (trench) 50 can then be formed and post-treated (eg rounded) (at approx. 1400 ° C.; illustration c).
  • All further processes such as, for example, deposition of a gate dielectric 30, for example a gate oxide, annealing, deposition of polysilicon as gate electrode 28, etc., can also be carried out afterwards (illustration d) and can be limited to temperatures of a maximum of 1400.degree .
  • the trench 50 is first formed and post-treated (e.g. rounded) (illustration a), and then the growth of the graph 20 takes place (illustration b).
  • the graph 20 in the trench 50 must be locally removed again in this case (illustration c).
  • the further processes can be carried out as in FIG. 5A (illustration d).
  • the trench 50 is filled with a carbon cover 52, a so-called “carbon capping”, after its formation and aftertreatment (illustration a).
  • the carbon cover 52 can then be etched back so that it only remains in the trench 50 (illustration b). Thereafter, the graph 20 is grown.
  • the trench 50, which is filled with the carbon cover 52 remains free of graphene 20 (illustration c).
  • the carbon cover 52 is removed by plasma etching. It must be ensured here that the etching used only removes the carbon cover 52, but leaves the graphene 20 intact. An oxygen plasma can be used for this, for example (illustration d).
  • FIG. 6 shows a flow diagram of a method 600 for forming a MOSFET with a saturation contact in accordance with various exemplary embodiments.
  • the method may include forming an n-doped source region (at 610), forming a barrier layer (at 620), forming a contact structure in electrically conductive contact with the n-doped source region, which extends laterally over at least part of the n-doped source region. doped source region and over a portion of the barrier layer, and forming a dielectric layer over a portion of the contact structure disposed over the barrier layer, the contact structure in the portion being configured to form a two-dimensional electron gas therein (at 640).

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Ein MOSFET mit Sättigungskontakt (200) wird bereitgestellt. Der MOSFET mit Sättigungskontakt (200) weist einen n-dotierten Sourcebereich (16), einen Sourcekontakt (22), eine Kontaktstruktur (20), welche sich vom Sourcekontakt (22) zum n-dotierten Sourcebereich (16) erstreckt, mit dem Sourcekontakt (22) eine erste leitende Verbindung bildet und mit dem n-dotierten Sourcebereich (16) eine zweite leitende Verbindung bildet, eine Barriereschicht (32) und eine isolierende Schicht (18) auf, wobei die Kontaktstruktur (20) zwischen der ersten leitenden Verbindung und der zweiten leitenden Verbindung einen Abschnitt aufweist, welcher zwischen der Barriereschicht (32) und der dielektrischen Schicht (18) eingebettet und so gestaltet ist, dass sich darin ein zweidimensionales Elektronengas bildet.

Description

Beschreibung
MOSFET MIT SÄTTIGUNGSKONTAKT UND VERFAHREN ZUM BILDEN EINES MOSFET MIT SÄTTIGUNGSKONTAKT
Die Erfindung betrifft einen MOSFET mit Sättigungskontakt und ein Verfahren zum Bilden eines MOSFET mit Sättigungskontakt.
Für die Anwendung von Halbleitern mit breitem Bandabstand (z.B. Siliziumcarbid (SiC) oder Galliumnitrid (GaN)) in der Leistungselektronik kommen typischerweise Leistungs-MOSFETs mit vertikalem Kanalgebiet (TMOSFET) oder mit lateralem Kanalgebiet (VDMOSFET) zum Einsatz. Durch Designparameter des Kanalgebiets können insbesondere Einschaltspannung, Widerstand im eingeschalteten Zustand (Einschaltwiderstand RON) und Sättigungsstrom (Kurzschlussfestigkeit) eingestellt werden. Das Kanalgebiet eines solchen Power-MOSFET wird oft zusätzlich mit einem weiteren dotierten Bereich kombiniert, der einen JFET bildet (JMOSFET), um eine bessere Abschirmung und somit höhere Durchbruchspannungen zu erzeugen. Als Source- Kontakt kommt im Falle von SiC typischerweise Nickel, welches zu Nickelsilizid legiert wird, zum Einsatz.
In einem VDMOSFET, TMOSFET oder JMOSFET gemäß dem Stand der Technik können sich ein möglichst niedriger RON und ein möglichst niedriger Sättigungsstrom als Optimierungsziele antagonistisch gegenüberstehen. Ein geringer Einschaltwiderstand RON bedingt in der Regel, dass der Sättigungsstrom entsprechend groß und als Konsequenz die Kurzschlussfestigkeit beeinträchtigt ist. Dementsprechend kann es nötig sein, einen Kompromiss zu finden zwischen ausreichend niedrigem RON und trotzdem auch ausreichend niedrigem Sättigungsstrom.
In verschiedenen Ausführungsbeispielen wird ein MOSFET mit einer Kontaktstruktur (auch als Sättigungskontakt bezeichnet, weil die Kontaktstruktur bei hohen Spannungen ein Sättigungsverhalten zeigt) bereitgestellt, die bei niedrigen Spannungen einen Widerstand aufweisen kann, der deutlich geringer ist als ein Widerstand in einem Kanal des MOSFET, und bei hohen Spannungen einen Widerstand aufweisen kann, der deutlich größer ist als der Kanalwiderstand.
Somit können die beiden Optimierungsziele voneinander entkoppelt werden, da nun der Kanal optimiert werden kann, einen möglichst geringen RON ZU erreichen, und der Sättigungskontakt dazu verwendet werden kann, den Strom bei hohen Spannungen zu begrenzen.
In verschiedenen Ausführungsbeispielen kann, um in der Kontaktstruktur ein solches Sättigungskontakt-Verhalten zu erzeugen, Graphen für die Kontaktstruktur, die das Halbleitermaterial des MOSFET (z.B. SiC) kontaktiert, verwendet werden. Durch die hohe Mobilität des zweidimensionalen Elektronengases (2DEG) im Graphen kann ein sehr geringer Widerstand bei kleinen Spannungen erreicht werden. Da die Drift-Geschwindigkeit der Ladungsträger (Elektronen) im zweidimensionalen Elektronengas allerdings eine sehr niedrige Sättigungsspannung aufweist, verringert sich deren Mobilität ab einer kritischen Spannung drastisch. Dadurch kann der Strom durch den (z.B. Power-) MOSFET bei hohen Spannungen effektiv durch den Kontaktstruktur- Widerstand begrenzt werden.
FIG. 1 zeigt simulierte Ausgangskennlinien eines (Power-) MOSFET mit Graphen- Kontaktstruktur, die den Sourcekontakt mit einem Kanal des MOSFET verbindet (durchgezogene Linie), im Vergleich zu einem konventionellen TMOSFET (gestrichelte Linie) und einem reinen Graphen-Widerstand (strichpunktierte Linie). Bei niedrigen Spannungen ist der Strom durch den Widerstand des Kanals des MOSFET begrenzt, während bei hohen Spannungen der Kontaktwiderstand das Stromlimit bestimmt.
Als „niedrige Spannung“, „kleine Spannung“ oder „geringe Spannung“ ist hierin eine Spannung zu verstehen, die in einem Größenordnungsbereich einer Betriebsspannung des MOSFET liegt, beispielsweise wenige Volt, z.B. bis etwa 10 V. Unter einer „hohen Spannung“ bzw. „großen Spannung“ ist eine Spannung zu verstehen, die ein Mehrfaches der Betriebsspannung beträgt, beispielsweise das Doppelte oder mehr, z.B. etwa 20 V oder mehr. Ein Vorteil eines MOSFET mit Sättigungskontakt ist, dass die im MOSFET ohne Sättigungskontakt antagonistischen Optimierungsparameter Sättigungsstrom (und damit Kurzschlussfestigkeit) und RON unabhängig voneinander optimierbar bzw. optimiert sind. Dadurch kann ein geringer RON bei gleichzeitig hoher Kurzschlussfestigkeit (kleiner Sättigungsstrom) erzielbar sein.
Weiterbildungen der Aspekte sind in den Unteransprüchen und der Beschreibung dargelegt. Ausführungsformen der Erfindung sind in den Figuren dargestellt und in der nachfolgenden Beschreibung näher erläutert. Es zeigen:
Figur 1 simulierte Transferkennlinien eines MOSFET mit Graphen- Kontaktstruktur gemäß verschiedenen Ausführungsbeispielen im Vergleich zu einem TMOSFET des Stands der Technik und einem reinen Graphen- Widerstand;
Figur 2 eine schematische Querschnittsansicht eines MOSFET mit Sättigungskontakt gemäß verschiedenen Ausführungsbeispielen;
Figur 3 ein Ersatzschaltbild eines MOSFET mit Sättigungskontakt gemäß verschiedenen Ausführungsbeispielen;
Figur 4A und 4B jeweils eine schematische Querschnittsansicht eines MOSFET mit Sättigungskontakt gemäß verschiedenen Ausführungsbeispielen;
Figur 5A, 5B und 5C jeweils eine schematische Veranschaulichung eines Verfahrens zum Bilden eines MOSFET mit Sättigungskontakt gemäß verschiedenen Ausführungsbeispielen; und
Figur 6 ein Ablaufdiagramm eines Verfahrens zum Bilden eines MOSFET mit Sättigungskontakt gemäß verschiedenen Ausführungsbeispielen.
FIG. 2, FIG. 4A und FIG. 4B zeigen jeweils eine schematische Querschnittsansicht eines MOSFET mit Sättigungskontakt 200 gemäß verschiedenen Ausführungsbeispielen. Auch wenn im Folgenden zur Veranschaulichung ein JMOSFET mit vertikalem Kanalgebiet beschrieben wird, ist zu verstehen, dass Ausführungsbeispiele auch MOSFETs mit anderer Struktur betreffen, z.B. MOSFETs mit vertikalem Kanalgebiet (TMOSFET), die keinen JMOSFET bilden, oder z.B. mit lateralem Kanalgebiet (VDMOSFET).
Der MOSFET mit Sättigungskontakt 200 kann einen n-dotierten Sourcebereich 16, einen Sourcekontakt 22, eine Kontaktstruktur 20, welche sich vom Sourcekontakt 16 zum n-dotierten Sourcebereichl6 erstreckt, mit dem Sourcekontakt 22 eine erste leitende Verbindung bildet und mit dem n-dotierten Sourcebereich 16 eine zweite leitende Verbindung bildet, eine Barriereschicht 32 und eine dielektrische Schicht 18 aufweisen.
Der MOSFET mit Sättigungskontakt 200 kann ferner weitere Strukturen aufweisen, die auf im Wesentlichen MOSFET-übliche Weise gebildet sein können, z.B. einen p-dotierten Kanalbereich 14, einen n-dotierten Driftbereich 12, ein Substrat 10, einen Drainanschluss 16, einen Gatebereich 28 und ein Gatedielektrikum 30.
Der MOSFET mit Sättigungskontakt kann als Halbleitermaterial, welches dotiert wird bzw. wurde, um z.B. den n-dotierten Sourcebereich 16, den p-dotierten Kanalbereich 14 und den n-dotierten Driftbereich 12 zu bilden, und/oder als Substrat 10 beispielsweise Siliziumcarbid und/oder Galliumnitrid aufweisen, und/oder ein anderes (beispielsweise für Leistungs-MOSFETs) geeignetes Halbleitermaterial.
In verschiedenen Ausführungsbeispielen kann eine Dotierungskonzentration im n-dotierten Sourcebereich 16 höher sein als im n-dotierten Driftbereich 12. Beispielsweise kann der Sourcebereich 16 ca. lE19/cm3-dotiert sein, und der Driftbereich 12 kann ca. lE16/cm3-dotiert sein. Im Folgenden wird vereinfachend die Bezeichnung n-dotiert verwendet.
Die Kontaktstruktur 20 kann zwischen der ersten leitenden Verbindung und der zweiten leitenden Verbindung einen Abschnitt aufweisen, welcher zwischen der Barriereschicht 32 und der dielektrischen Schicht 18 eingebettet und so gestaltet ist, dass sich darin ein zweidimensionales Elektronengas bildet bzw. bilden kann.
Das Ausbilden des zweidimensionalen Elektronengases 2DEG kann dazu führen, dass der Abschnitt der Kontaktstruktur 20 einen spannungsabhängigen Widerstand aufweist. Beispielsweise kann bei Anliegen einer Betriebsspannung des MOSFET (bzw. einer Spannung, die etwa so hoch ist wie die Betriebsspannung, z.B. zwischen etwa 0 V und etwa 10 V) der spannungsabhängige Widerstand klein sein, z.B. kleiner als ein Widerstand des p-dotierten Kanalbereichs 14. Bei Anliegen einer Spannung, die höher ist als die Betriebsspannung (z.B. ein Vielfaches beträgt oder um ein Vielfaches höher ist), kann der spannungsabhängige Widerstand hoch sein, z.B. höher sein als der Widerstand des p-dotierten Kanalbereichs 14.
Die Kontaktstruktur 20 kann in verschiedenen Ausführungsbeispielen eine Graphenschicht, ein Schichtensystem, das mindestens eine Galliumnitridschicht und mindestens eine Aluminiumgalliumnitridschicht aufweist, eine Molybdändisulfidschicht oder eine andere Schicht oder ein anderes Schichtensystem aufweisen, welche geeignet ist, ein zweidimensionales Elektronengas zu bilden. Dabei kann die Schicht bzw. die Schichtstruktur so gebildet sein, z.B. hinsichtlich Schichtdicke, Anzahl und relative Position der Einzelschichten eines Schichtensystems, usw., dass das Ausbilden des 2DEG ermöglicht ist. Die Gestaltungsparameter, die zu berücksichtigen sind, damit das 2DEG ausbildbar ist, können dem Fachmann bekannt sein oder im Wesentlichen bekannt sein.
Die Kontaktstruktur 20 kann sich vollständig (wie beispielhaft in FIG. 2, 4A, 4B und 5A bis 5C dargestellt) über den n-dotierten Sourcebereich 16 erstrecken, oder (nicht dargestellt) nur einen Teil einer oberen Oberfläche des n-dotierten Sourcebereichs 16 bedecken.
Die Kontaktstruktur 20 kann sich vollständig (wie beispielhaft in FIG. 2, 4A, 4B und 5A bis 5C dargestellt) unter den Sourcekontakt 22 erstrecken, sich beispielsweise nur unter einen Teil des Sourcekontakts 22 erstrecken (nicht dargestellt), und/oder beispielsweise Öffnungen in ihrer Fläche aufweisen (FIG. 4B).
In verschiedenen Ausführungsbeispielen kann der MOSFET mit Sättigungskontakt 200 ferner einen p-dotierten Abschirmbereich 24 aufweisen, welcher unter der Kontaktstruktur 20 benachbart zum n-dotierten Sourcebereich 16 angeordnet sein kann. In dem Fall kann sich der Abschnitt der Kontaktstruktur 20 über dem p-dotierten Abschirmbereich 24 befinden. In verschiedenen Ausführungsbeispielen, beispielsweise in einem Fall, dass die Kontaktstruktur 20 Graphen aufweist, der n-dotierte Sourcebereich 16 n-dotiertes Siliziumcarbid aufweist und der p-dotierte Abschirmbereich 24 p-dotiertes Siliziumcarbid aufweist, kann das Graphen zum n-dotierten Siliziumcarbid einen niederohmigen Kontakt bilden. Eine Leitfähigkeit des Kontakts zwischen der Kontaktstruktur 20 und dem p-dotierten Abschirmbereich 24 kann intrinsisch so schlecht sein, dass die Barriereschicht 32 ohne weitere Maßnahmen im p- dotierten Abschirmbereich 24, z.B. in einer an eine Oberfläche des p-dotierten Abschirmbereichs 24 angrenzenden Fläche, gebildet wird. Das ist in FIG. 2 dargestellt. Anders ausgedrückt kann die Barriereschicht 32 Teil des p-dotierten Abschirmbereichs 24 sein.
In einem Bereich, in welchem die Kontaktstruktur 20 (z.B. das Graphen, oder ggf. ein anderes Material, das einen intrinsisch schlechten Kontakt zum p-dotierten Abschirmbereich 24 bildet) vom Sourcekontakt 22 kontaktiert wird, kann in verschiedenen Ausführungsbeispielen zwischen der Kontaktstruktur 20 und dem p-dotierten Abschirmbereich ein Metallkontakt 42 gebildet sein, welcher auch mit dem p-dotierten SiC einen guten Kontakt (d.h. mit geringem Widerstand) bildet. Der Metallkontakt 42 kann beispielsweise Nickel, Titan, Aluminium oder Verbindungen davon aufweisen. Beispielsweise kann ein Nickelkontakt einlegiert sein, so dass ein Nickelsilizid gebildet wird. Mittels des Metallkontakts 42 kann gleichzeitig der p-dotierte Abschirmbereich 24 angeschlossen werden.
Da die Grenzfläche zwischen dem Graphen 20 und dem p-dotierten Abschirmbereich (z.B. p-SiC-Bereich) 24 die Barriereschicht 32 bildet, entsteht in der Graphenschicht 20 auf dem p-dotierten Abschirmbereich 24 das zweidimensionale Elektronengas. Dieses verhält sich nahezu wie ein idealer Sättigungskontakt. Die Mobilität des 2DEG ist bei kleinen Spannungen um Größenordnungen höher als die im SiC, so dass bei niedrigen Spannungen nur ein unwesentlicher Widerstand zu RON addiert wird. Vergleiche dazu auch das Ersatzschaltbild aus FIG. 3. Bei höheren Spannungen geht die Graphenschicht 20 unmittelbar in Sättigung und lässt über weite Spannungsbereiche nur eine konstante Stromdichte zu (siehe FIG. 1). Diese Stromdichte kann oberhalb derjenigen liegen, bei welcher der Arbeitspunkt des MOSFET liegt, aber deutlich unterhalb seiner Sättigungsstromdichte. In einem linearen Bereich der Ausgangskennlinie des MOSFET mit Sättigungskontakt 200 wird der Stromfluss durch das Graphen 20 also nicht begrenzt, im Sättigungsbereich des MOSFET mit Sättigungskontakt 200 hingegen schon. Hierdurch wird in einem Kurzschlussfall der Gesamtstrom effektiv begrenzt und damit die Kurzschlussfestigkeit verbessert, ohne die Durchlasseigenschaften des MOSFET 200 mit Sättigungskontakt zu beeinträchtigen.
Anders ausgedrückt weist der MOSFET zwischen der Sourcebereich 16 / Kontaktstruktur 20 - Kontaktstelle und der Sourcekontakt 22 / Kontaktstruktur 20 - Kontaktstelle als „Sättigungskontakt“ einen stark spannungsabhängigen Widerstand auf. Bei niedrigen Spannungen ist der Widerstand idealerweise verschwindend klein, bei großen Spannungen ist der Widerstand signifikant größer als der Kanalwiderstand (d.h. der Widerstand im p-dotierten Kanalbereich 14) bzw. als der Widerstand des Driftbereichs 12 des MOSFET.
In verschiedenen Ausführungsbeispielen, z.B. in einem Fall, dass die Kontaktstruktur 20 ein Material oder eine Materialkombination aufweist, die sowohl mit dem n-dotierten Sourcebereich 16 als auch mit dem p-dotierten Abschirmbereich 24 einen gut leitenden Kontakt bilden kann, kann die Barriereschicht 32 als separate Barriereschicht 32 gebildet sein, beispielsweise als eine Oxid- oder Nitridschicht. Das ist beispielhaft in FIG. 4A und 4B dargestellt.
Die Barriereschicht 32 kann, sofern sie sich, anders als in FIG. 4A und 4B dargestellt, bis unter den Sourcekontakt 22 erstreckt, gegebenenfalls an einzelnen Stellen (zum Beispiel in regulären Abständen senkrecht zur Zeichenebene, also z.B. entlang eines Grabens, in welchem das Gate bei einem TMOSFET ausgebildet ist) geöffnet sein, um auch den p-dotierten Abschirmbereich 24 anzukontaktieren.
Figur 5A, 5B und 5C zeigen jeweils eine schematische Veranschaulichung eines Verfahrens zum Bilden eines MOSFET mit Sättigungskontakt 200 gemäß verschiedenen Ausführungsbeispielen.
FIG. 5A veranschaulicht ein Bilden eines TMOSFET mit Sättigungskontakt 200 mit Graphen-Sättigungskontakt 20. Nach Implantationen, z.B. des p-dotierten Kanalbereichs 14, des n-dotierten Sourcebereichs 16 und des p-dotierten Abschirmbereichs 24, und einer Implant-Aktivierung (Darstellung a), kann Graphen bei ca. 1700°C aufgewachsen werden, z.B. vollflächig (Darstellung b). Danach kann ein Kanal (Trench) 50 gebildet und nachbehandelt (z.B. verrundet) werden (bei ca. 1400°C; Darstellung c). Alle weiteren Prozesse, wie z.B. Deposition eines Gatedielektrikums 30, z.B. eines Gate-Oxids, Tempern, Deposition von Poly-Silizium als Gateelektrode 28, etc, können ebenfalls danach ausgeführt werden (Darstellung d) und können auf Temperaturen von maximal 1400°C begrenzt sein.
Alternativ kann, wie in FIG. 5B dargestellt, der Graben 50 zuerst gebildet und nachbehandelt (z.B. verrundet) werden (Darstellung a), und danach das Aufwachsen des Graphens 20 erfolgen (Darstellung b). In einem nachfolgenden Prozess muss in dem Fall das Graphen 20 im Trench 50 wieder lokal entfernt werden (Darstellung c). Die weiteren Prozesse können wie bei FIG. 5A erläutert ausgeführt werden (Darstellung d).
In einer weiteren Variante, die in FIG. 5C veranschaulicht ist, wird der Trench 50 nach seiner Bildung und Nachbehandlung mit einer Kohlenstoff-Abdeckung 52, einem so genannten „Carbon Capping“, aufgefüllt (Darstellung a). Die Kohlenstoff-Abdeckung 52 kann anschließend zurückgeätzt werden, so dass sie nur noch im Trench 50 verbleibt (Darstellung b). Danach wird das Graphen 20 aufgewachsen. Der Trench 50, welcher mit der Kohlenstoff- Abdeckung 52 verfüllt ist, bleibt hierbei frei von Graphen 20 (Darstellung c). Zuletzt wird durch Plasmaätzung die Kohlenstoff-Abdeckung 52 entfernt. Hierbei ist sicherzustellen, dass die verwendete Ätzung nur die Kohlenstoff-Abdeckung 52 entfernt, das Graphen 20 jedoch intakt belässt. Ein Sauerstoffplasma kann hierfür beispielsweise verwendet werden (Darstellung d).
FIG. 6 zeigt ein Ablaufdiagramm eines Verfahrens 600 zum Bilden eines MOSFET mit Sättigungskontakt gemäß verschiedenen Ausführungsbeispielen. Das Verfahren kann ein Bilden eines n-dotierten Sourcebereichs aufweisen (bei 610), ein Bilden einer Barriereschicht (bei 620), ein Bilden einer Kontaktstruktur in elektrisch leitendem Kontakt mit dem n-dotierten Sourcebereich, welche sich lateral zumindest über einen Teil des n-dotierten Sourcebereichs und über einen Teil der Barriereschicht erstreckt (bei 630), und ein Bilden einer dielektrischen Schicht über einem Abschnitt der Kontaktstruktur, der über der Barriereschicht angeordnet ist, wobei die Kontaktstruktur in dem Abschnitt so gestaltet ist, dass sich darin ein zweidimensionales Elektronengas bildet (bei 640).

Claims

Patentansprüche
1. MOSFET (200), aufweisend:
• einen n-dotierten Sourcebereich (16);
• einen Sourcekontakt (22);
• eine Kontaktstruktur (20), welche sich vom Sourcekontakt (22) zum n-dotierten Sourcebereich (16) erstreckt, mit dem Sourcekontakt (22) eine erste leitende Verbindung bildet und mit dem n-dotierten Sourcebereich (16) eine zweite leitende Verbindung bildet;
• eine Barriereschicht (32); und
• eine isolierende Schicht (18);
• wobei die Kontaktstruktur (20) zwischen der ersten leitenden Verbindung und der zweiten leitenden Verbindung einen Abschnitt aufweist, welcher zwischen der Barriereschicht (32) und der dielektrischen Schicht (18) eingebettet und so gestaltet ist, dass sich darin ein zweidimensionales Elektronengas bildet.
2. MOSFET (200) gemäß Anspruch 1,
• wobei der Abschnitt einen spannungsabhängigen Widerstand aufweist,
• wobei bei Anliegen einer Betriebsspannung des MOSFET der spannungsabhängige Widerstand kleiner ist als eine Summe aller anderen Widerstände des MOSFET, und
• wobei bei Anliegen einer Spannung, die, optional um ein Vielfaches, höher ist als die Betriebsspannung, der spannungsabhängige Widerstand höher ist als mindestens eine Widerstandskomponente des MOSFETS.
3. MOSFET (200) gemäß Anspruch 1 oder 2, wobei die Kontaktstruktur (20) eine aus einer Gruppe von Gestaltungen aufweist, die Gruppe aufweisend: oeine Graphenschicht; oein Schichtensystem, das mindestens eine Galliumnitridschicht und mindestens eine Aluminiumgalliumnitridschicht aufweist; und oeine Molybdändisulfidschicht.
4. MOSFET (200) gemäß einem der Ansprüche 1 bis 3, ferner aufweisend:
• einen p-dotierten Abschirmbereich (24), welcher unter der Kontaktstruktur (20) benachbart zum n-dotierten Sourcebereich (16) angeordnet ist,
• wobei die Barriereschicht (32) Teil des p-dotierten Abschirmbereichs (24) ist.
5. MOSFET (200) gemäß Anspruch 4, ferner aufweisend:
• einen Metallkontakt (42), welcher den Sourcekontakt (22) und den p-dotierten Abschirmbereich (24) zumindest teilweise elektrisch leitend verbindet,
• wobei der Metallkontakt (42) optional Nickel, Titan, Aluminium oder Verbindungen davon aufweist.
6. MOSFET (200) gemäß einem der Ansprüche 1 bis 3, wobei die Barriereschicht (32) eine dielektrische Schicht aufweist, beispielsweise ein Oxid oder ein Nitrid.
7. MOSFET (200) gemäß Anspruch 6, ferner aufweisend:
• einen p-dotierten Abschirmbereich (24), welcher unter der Barriereschicht (32) benachbart zum n-dotierten Sourcebereich (16) angeordnet ist,
• wobei die Barriereschicht (32) mindestens eine Öffnung aufweist, durch welche der Sourcekontakt (22) und der p-dotierte Abschirmbereich (24) elektrisch leitend verbunden sind.
8. MOSFET (200) gemäß einem der Ansprüche 1 bis 7, wobei der n-dotierte Sourcebereich (16) Siliziumcarbid und/oder Galliumnitrid aufweist.
9. MOSFET (200) gemäß einem der Ansprüche 1 bis 8, ferner aufweisend:
• ein Kanalgebiet;
• wobei das Kanalgebiet lateral oder vertikal gebildet ist.
10. Verfahren zum Bilden eines MOSFET, aufweisend:
• Bilden eines n-dotierten Sourcebereichs (610);
• Bilden einer Barriereschicht (620);
• Bilden einer Kontaktstruktur in elektrisch leitendem Kontakt mit dem n-dotierten Sourcebereich, welche sich lateral zumindest über einen Teil des n-dotierten Sourcebereichs und über einen Teil der Barriereschicht erstreckt (630); • Bilden einer dielektrischen Schicht über einem Abschnitt der Kontaktstruktur, der über der Barriereschicht angeordnet ist (640);
• wobei die Kontaktstruktur in dem Abschnitt so gestaltet ist, dass sich darin ein zweidimensionales Elektronengas bildet (650).
EP21706207.4A 2020-02-19 2021-02-15 Mosfet mit sättigungskontakt und verfahren zum bilden eines mosfet mit sättigungskontakt Pending EP4107786A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102020202053.1A DE102020202053A1 (de) 2020-02-19 2020-02-19 Mosfet mit sättigungskontakt und verfahren zum bilden eines mosfet mit sättigungskontakt
PCT/EP2021/053595 WO2021165182A1 (de) 2020-02-19 2021-02-15 Mosfet mit sättigungskontakt und verfahren zum bilden eines mosfet mit sättigungskontakt

Publications (1)

Publication Number Publication Date
EP4107786A1 true EP4107786A1 (de) 2022-12-28

Family

ID=74666693

Family Applications (1)

Application Number Title Priority Date Filing Date
EP21706207.4A Pending EP4107786A1 (de) 2020-02-19 2021-02-15 Mosfet mit sättigungskontakt und verfahren zum bilden eines mosfet mit sättigungskontakt

Country Status (6)

Country Link
US (1) US20230019288A1 (de)
EP (1) EP4107786A1 (de)
JP (1) JP7507248B2 (de)
CN (1) CN115136322A (de)
DE (1) DE102020202053A1 (de)
WO (1) WO2021165182A1 (de)

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5558392B2 (ja) * 2011-03-10 2014-07-23 株式会社東芝 半導体装置とその製造方法
WO2013172079A1 (ja) * 2012-05-15 2013-11-21 三菱電機株式会社 半導体装置及びその製造方法
JP6135537B2 (ja) 2014-02-10 2017-05-31 トヨタ自動車株式会社 ＳｉＣ基板を利用する半導体装置とその製造方法
EP3076422B1 (de) 2014-07-02 2018-10-31 Fuji Electric Co., Ltd. Herstellungsverfahren für ein siliciumcarbid-halbleiterbauelement
US9825126B2 (en) * 2014-10-20 2017-11-21 Mitsubishi Electric Corporation Semiconductor device
JP6849695B2 (ja) * 2016-04-08 2021-03-24 パワー・インテグレーションズ・インコーポレーテッド 半導体デバイスのための集積抵抗器
JP6717242B2 (ja) * 2017-03-13 2020-07-01 豊田合成株式会社 半導体装置
US10593798B2 (en) * 2018-08-05 2020-03-17 International Business Machines Corporation Vertical transistor with one atomic layer gate length
DE102018218704A1 (de) 2018-10-31 2020-04-30 Robert Bosch Gmbh Isolierschicht-Feldeffekttransistor

Also Published As

Publication number Publication date
JP7507248B2 (ja) 2024-06-27
DE102020202053A1 (de) 2021-08-19
JP2023514353A (ja) 2023-04-05
US20230019288A1 (en) 2023-01-19
CN115136322A (zh) 2022-09-30
WO2021165182A1 (de) 2021-08-26

Similar Documents

Publication Publication Date Title
DE112015004093B4 (de) Siliciumcarbid-halbleitervorrichtung und verfahren zum herstellen einer siliciumcarbid-halbleitervorrichtung
DE19848828C2 (de) Halbleiterbauelement mit kleiner Durchlaßspannung und hoher Sperrfähigkeit
DE102016114496B4 (de) Halbleitervorrichtung, Transistoranordnung und Herstellungsverfahren
DE102009028555B4 (de) Transistor
DE112019003790T5 (de) Superjunction-siliziumkarbid-halbleitervorrichtung und verfahren zum herstellen einer superjunction-siliziumkarbid-halbleitervorrichtung
DE102017216923B4 (de) Halbleitervorrichtung
DE102016113735A1 (de) Durchschlagfestes HEMT-Substrat und Bauelement
DE102005048102A1 (de) Interdigitaler Gleichrichter mit mehrkanaliger Gruppe-III-Nitrit-Heterostruktur
DE112014001050T5 (de) Halbleitereinrichtung
DE112018008178T5 (de) Halbleitereinheit
DE102007009227B4 (de) Halbleiterbauelement mit gleichrichtenden Übergängen sowie Herstellungsverfahren zur Herstellung desselben
DE112006001280B4 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE112017003513B4 (de) Halbleitereinheit und Verfahren zur Herstellung derselben
DE102014108986B4 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
DE102018118875A1 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE102017201550B4 (de) Siliciumcarbid-halbleitervorrichtung und verfahren zum herstellen einer siliciumcarbid-halbleitervorrichtung
EP2697830B1 (de) Halbleiterbauelement
EP4107786A1 (de) Mosfet mit sättigungskontakt und verfahren zum bilden eines mosfet mit sättigungskontakt
WO2021165184A1 (de) Vertikaler feldeffekttransistor, verfahren zum herstellen desselben und bauelement aufweisend vertikale feldeffekttransistoren
WO2021037422A1 (de) Vertikaler feldeffekttransistor und verfahren zum ausbilden desselben
EP4055632A1 (de) Vertikaler feldeffekttransistor und verfahren zum ausbilden desselben
DE102020202036A1 (de) Vertikaler Feldeffekttransistor und Verfahren zum Ausbilden desselben
DE102020201997A1 (de) Vertikaler fin-feldeffekttransistor, fin-feldeffekttransistor-anordnung und verfahren zum bilden eines vertikalen fin-feldeffekttransistors
DE102005003127B3 (de) Laterales Halbleiterbauelement mit hoher Spannungsfestigkeit und Verfahren zur Herstellung desselben
DE102017125803B4 (de) Halbleiterbauelement mit einer Transistorstruktur vom Anreicherungstyp

Legal Events

Date Code Title Description
STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: UNKNOWN

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE INTERNATIONAL PUBLICATION HAS BEEN MADE

PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: REQUEST FOR EXAMINATION WAS MADE

17P Request for examination filed

Effective date: 20220919

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): AL AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HR HU IE IS IT LI LT LU LV MC MK MT NL NO PL PT RO RS SE SI SK SM TR

DAV Request for validation of the european patent (deleted)
DAX Request for extension of the european patent (deleted)