EP3738138A1 - Halbleiterscheibe mit epitaktischer schicht - Google Patents

Halbleiterscheibe mit epitaktischer schicht

Info

Publication number
EP3738138A1
EP3738138A1 EP18826231.5A EP18826231A EP3738138A1 EP 3738138 A1 EP3738138 A1 EP 3738138A1 EP 18826231 A EP18826231 A EP 18826231A EP 3738138 A1 EP3738138 A1 EP 3738138A1
Authority
EP
European Patent Office
Prior art keywords
semiconductor wafer
epitaxial layer
wafer
substrate wafer
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
EP18826231.5A
Other languages
English (en)
French (fr)
Inventor
Norbert Werner
Christian Hager
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siltronic AG
Original Assignee
Siltronic AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=64899269&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=EP3738138(A1) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Siltronic AG filed Critical Siltronic AG
Publication of EP3738138A1 publication Critical patent/EP3738138A1/de
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2926—Crystal orientations
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/458—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber
    • C23C16/4582—Rigid and flat substrates, e.g. plates or discs
    • C23C16/4583—Rigid and flat substrates, e.g. plates or discs the substrate being supported substantially horizontally
    • C23C16/4585—Devices at or outside the perimeter of the substrate support, e.g. clamping rings, shrouds
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2901—Materials
    • H10P14/2902—Materials being Group IVA materials
    • H10P14/2905—Silicon, silicon germanium or germanium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3404—Deposited materials, e.g. layers characterised by the chemical composition being Group IVA materials
    • H10P14/3411—Silicon, silicon germanium or germanium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/36—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by treatments done before the formation of the materials

Definitions

  • the invention relates to a semiconductor wafer of monocrystalline silicon, comprising a substrate wafer of monocrystalline silicon and one on the
  • Substrate wafer lying layer of single-crystal silicon which is hereinafter referred to as semiconductor wafer of silicon with epitaxial layer (silicon epitaxial wafer).
  • the production of such silicon wafers with an epitaxial layer comprises the deposition of the epitaxial layer on a substrate wafer by means of chemical vapor deposition (CVD).
  • CVD chemical vapor deposition
  • Particularly suitable is a CVD, which is carried out in a single-plate reactor under atmospheric pressure (atmospheric pressure).
  • semiconductor wafers made of silicon with an epitaxial layer are required, which have a particularly uniform edge geometry.
  • the prerequisite for this is that the thickness of the epitaxial layer is particularly uniform.
  • the object of the present invention is to make a proposal that better meets expectations.
  • a semiconductor wafer of monocrystalline silicon comprising a substrate wafer of monocrystalline silicon and a layer of monocrystalline silicon, which lies on a front side of the substrate wafer, wherein the substrate wafer has a crystal orientation, characterized in that a front-side averaged ZDD of the semiconductor wafer a division of the surface of the epitaxial layer into 16 sectors and an edge exclusion of 1 mm not less than - 30 nm / mm 2 and not more than 0 nm / mm 2 and the ESFQR max of the semiconductor wafer with an edge exclusion of 1 mm and 72
  • Sectors each with a length of 30 mm is not more than 10 nm.
  • ZDD and ESFQR are parameters characterizing the edge geometry of a wafer, which are also addressed by SEMI standards (ZDD (SEMI M68-1015), ESFQR (SEMI M67-1015)).
  • the front-side ZDD describes the average edge curvature of the surface.
  • ESFQRm a x denotes the ESFQR of the sector in which the ESFQR is largest.
  • a semiconductor wafer with epitaxial layer according to the invention shows almost no angle-dependent fluctuations in the edge geometry of the epitaxial layer
  • the epitaxial layer covers almost only the major surface of the front side of the substrate disc, which determines the crystal orientation of the substrate disc, and almost no regions of the front side, which have a different crystal orientation, because an oxide layer provided on the edge of the substrate disc largely prevents the epitaxial layer is deposited on such areas.
  • front-side ZDD (the two-fold derivative of the height perpendicular from the median plane to the surface of the epitaxial layer) and expressed as mean ZDD of sectors in which the ZDD is determined is the edge geometry of the semiconductor wafer with epitaxial layer in a division of the surface of the epitaxial layer in 16 sectors and taking into account a
  • the ESFQR max of the semiconductor wafer is at most 10 nm, at one
  • the diameter of a semiconductor wafer according to the invention is preferably not less than 300 mm, particularly preferably 300 mm.
  • the production of a semiconductor wafer according to the invention preferably comprises the following steps:
  • an asymmetric double-side polishing of the substrate wafer which partially removes the oxide layer and limits its extension to the back surface and to the surface of an edge region of the substrate wafer;
  • the region of the edge and the back side of the substrate wafer is masked with an oxide layer and the CMP step (chemical mechanical polishing) creates a mirror-polished front side of the substrate wafer which largely consists of a main surface with a uniform crystal orientation.
  • the crystal orientation of the major surface of the front of the substrate wafer is
  • asymmetrical double-sided polish is meant a double-sided polish in which the removal of material on the front is faster than on the back, and at the end of the oxide layer is completely polished from the front, while it is still present on the back.
  • EP 0 857 542 A1 describes, for example, how an asymmetric material removal can be brought about
  • the oxide layer is a layer of silicon dioxide and is preferably produced by means of CVD, particularly preferably by means of AP-CVD (atmospheric pressure CVD). Alternatively, the oxide layer can also be produced by means of LP-CVD (low pressure CVD) or thermally.
  • the oxide layer preferably has a thickness of not less than 5 nm and not more than 100 nm.
  • the substrate wafer is first completely covered with the oxide layer. Subsequently, the substrate wafer is subjected to an asymmetrical DSP polishing, in the course of which the oxide layer on the front side of the substrate wafer is removed, but the oxide on the backside and in the region of the edge is retained. This is followed by a one-sided CMP polishing of the front side of the substrate wafer. The result of this procedure is that no oxide layer is left in the CMP polished areas of the substrate wafer.
  • the epitaxial layer is deposited on the front of the
  • Substrate disk which is free of the oxide layer. Native oxide can be used before
  • Deposition of the epitaxial layer can be removed by a treatment of the front side with hydrogen (Fte bake).
  • the substrate wafer lies on the deposition of the epitaxial layer on the susceptor of a CVD reactor so that the front surface is exposed to the deposition gas. Since the front crystal orientation is nearly uniform, and is preferably a ⁇ 100 ⁇ crystal orientation or a ⁇ 110 ⁇ crystal orientation, the epitaxial layer grows at a nearly uniform deposition rate on the front side of the substrate wafer.
  • the thickness of the epitaxial layer is substantially uniform.
  • An angle-dependent variation of the thickness of the epitaxial layer in the edge region is scarcely detectable because the oxide layer stands in the way of a causative epitaxial deposition in the edge region.
  • the thickness of the epitaxial layer of silicon is preferably 1 to 15 ⁇ m, more preferably 1 to 7 ⁇ m.
  • the deposition temperature is preferably in the range of 900 ° C to 1250 ° C.
  • the deposition gas contains a silane, preferably trichlorosilane as a silicon source and hydrogen.
  • the oxide layer is removed after the deposition of the epitaxial layer, preferably by a wet chemical means of a chemical
  • Hydrogen fluoride and optionally hydrogen chloride and / or ammonium fluoride contains.
  • concentration of hydrogen fluoride is preferably from 0.2% to 49% by weight.
  • the wet-chemical step may be part of a cleaning sequence in the course of which the semiconductor wafer with other chemicals, for example with
  • the oxide layer can also be removed dry, for example by means of plasma etching or reactive ion etching (RIE).
  • RIE reactive ion etching
  • a substrate wafer of 300 mm diameter monocrystalline silicon with ⁇ 100 ⁇ orientation of the front side was completely coated with an oxide layer in a CVD reactor. Following this, the substrate disc was first polished using DSP (with a hard (more abrasive material) polishing cloth on the front and a soft (less strong
  • polishing material on the back and then a front polish by means of CMP and cleaned.
  • the thickness of the epitaxial layer was 2.8 ⁇ m. Subsequently, the oxide layer was removed from the edge and back of the resulting epitaxially coated wafer in a bath containing hydrogen fluoride.
  • the semiconductor wafer was cleaned and dried and subjected to a measurement of the edge geometry. With an edge exclusion of 1 mm and one
  • the ESFQRm a x was 8 nm at one
  • Another substrate wafer made of monocrystalline silicon having the properties of that of the example was coated with an epitaxial layer of monocrystalline silicon as in the example. However, it was waived, the
  • front-side average ZDD had a value of -120 nm / mm 2 and a corresponding ESFQRm a x of 23 nm.

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Chemical Vapour Deposition (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

Halbleiterscheibe aus einkristallinem Silizium, umfassend eine Substratscheibe aus einkristallinem Silizium und eine Schicht aus einkristallinem Silizium, die auf einer Vorderseite der Substratscheibe liegt, wobei die Substratscheibe eine Kristallorientierung aufweist, dadurch gekennzeichnet, dass ein vorderseitenbezogener gemittelter ZDD der Halbleiterscheibe bei einer Aufteilung der Oberfläche der epitaktischen Schicht in 16 Sektoren und einem Randausschluss von 1 mm nicht weniger als - 30 nm/mm2 und nicht mehr als 0 nm/mm2 und der ESFQRmax der Halbleiterscheibe bei einem Randausschluss von 1 mm und 72 Sektoren mit jeweils einer Länge von 30 mm höchstens 10 nm beträgt.

Description

Halbleiterscheibe mit epitaktischer Schicht
Gegenstand der Erfindung ist eine Halbleiterscheibe aus einkristallinem Silizium, umfassend eine Substratscheibe aus einkristallinem Silizium und eine auf der
Substratscheibe liegende Schicht aus einkristallinem Silizium, die nachfolgend als Halbleiterscheibe aus Silizium mit epitaktischer Schicht (Silicon epitaxial wafer) bezeichnet wird. Die Herstellung solcher Halbleiterscheiben aus Silizium mit epitaktischer Schicht umfasst das Abscheiden der epitaktischen Schicht auf einer Substratscheibe mittels Gasphasenabscheidung (Chemical vapor deposition, CVD). Besonders geeignet ist eine CVD, die in einem Einzelscheibenreaktor unter Normaldruck (atmospheric pressure) durchgeführt wird.
In der US5355831 sind typische Verfahrensparameter eines solchen Verfahrens veröffentlicht, die als beispielhaft angesehen werden können.
Für anspruchsvolle Anwendungen werden Halbleiterscheiben aus Silizium mit epitaktischer Schicht benötigt, die eine besonders einheitliche Randgeometrie aufweisen. Voraussetzung dafür ist, dass die Dicke der epitaktischen Schicht besonders einheitlich ist.
In US 2007/0227441 A1 wird auf periodische Schwankungen der Dicke der epitaktischen Schicht im Randbereich von solchen Halbleiterscheiben aus Silizium hingewiesen. Grund sind unterschiedliche Wachstumsgeschwindigkeiten, mit denen die epitaktische Schicht wächst. Die unterschiedlichen Wachstumsgeschwindigkeiten stehen in einem Zusammenhang mit der Kristallorientierung der Halbleiterscheibe.
Um die Dicke der epitaktischen Schicht im Randbereich zu vergleichmäßigen, wird in US 2007/0227441 A1 vorgeschlagen, die Struktur des Suszeptors mit der Periode der Dickenschwankungen zu verändern. Der Vorschlag kann das Problem abschwächen, ist aber nicht ausreichend im Hinblick auf zukünftige Erwartungen von Herstellern elektronischer Bauelemente.
Aufgabe der vorliegenden Erfindung ist es, einen Vorschlag zu unterbreiten, der den Erwartungen besser gerecht wird.
Gelöst wird die Aufgabe durch eine Halbleiterscheibe aus einkristallinem Silizium, umfassend eine Substratscheibe aus einkristallinem Silizium und eine Schicht aus einkristallinem Silizium, die auf einer Vorderseite der Substratscheibe liegt, wobei die Substratscheibe eine Kristallorientierung aufweist, dadurch gekennzeichnet, dass ein vorderseitenbezogener gemittelter ZDD der Halbleiterscheibe bei einer Aufteilung der Oberfläche der epitaktischen Schicht in 16 Sektoren und einem Randausschluss von 1 mm nicht weniger als - 30 nm/mm2 und nicht mehr als 0 nm/mm2 beträgt und der ESFQRmaxder Halbleiterscheibe bei einem Randausschluss von 1 mm und 72
Sektoren mit jeweils einer Länge von 30 mm höchstens 10 nm beträgt.
ZDD und ESFQR sind die Randgeometrie einer Halbleiterscheibe charakterisierende Parameter, mit denen sich auch SEMI-Normen befassen (ZDD (SEMI M68-1015), ESFQR (SEMI M67-1015)). Der vorderseitenbezogene ZDD beschreibt die mittlere randnahe Krümmung der Oberfläche. ESFQRmax bezeichnet den ESFQR desjenigen Sektors, in dem der ESFQR am größten ist.
Eine erfindungsgemäße Halbleiterscheibe mit epitaktischer Schicht zeigt nahezu keine winkelabhängigen Schwankungen der Randgeometrie der epitaktischen
Schicht, weil deren Herstellung vorsieht, das Entstehen solcher Schwankungen zu unterbinden. Abweichend vom Üblichen bedeckt die epitaktische Schicht nahezu nur die Hauptfläche der Vorderseite der Substratscheibe, die die Kristallorientierung der Substratscheibe bestimmt, und nahezu keine Bereiche der Vorderseite, die eine andere Kristallorientierung haben, weil eine auf der Kante der Substratscheibe vorgesehene Oxidschicht weitgehend verhindert, dass die epitaktische Schicht auf solchen Bereichen abgeschieden wird. Ausgedrückt durch den
vorderseitenbezogenen ZDD (die zweifache Ableitung der Höhe senkrecht von der Medianebene zur Oberfläche der epitaktischen Schicht) und ausgedrückt als mittlerer ZDD von Sektoren, in denen der ZDD bestimmt wird, beträgt die Randgeometrie der Halbleiterscheibe mit epitaktischer Schicht bei einer Aufteilung der Oberfläche der epitaktischen Schicht in 16 Sektoren und unter Berücksichtigung eines
Randausschlusses von 1 mm nicht weniger als - 30 nm/mm2 und nicht mehr als 0 nm/mm2. Die Oxidschicht auf der Rückseite verhindert darüber hinaus, dass sich, während eine epitaktische Schicht auf der Vorderseite abgeschieden wird, Material auf der Rückseite niederschlägt und dadurch den ESFQR verschlechtert. Deshalb beträgt der ESFQRmaxder Halbleiterscheibe höchstens 10 nm, bei einem
Randausschluss von 1 mm und 72 Sektoren mit jeweils einer Länge von 30 mm.
Der Durchmesser einer erfindungsgemäßen Halbleiterscheibe ist vorzugsweise nicht kleiner als 300 mm, besonders bevorzugt 300 mm.
Die Herstellung einer erfindungsgemäßen Halbleiterscheibe umfasst vorzugsweise folgende Schritte:
das Bereitstellen einer Substratscheibe aus einkristallinem Silizium;
das Erzeugen einer Oxidschicht auf der Substratscheibe;
eine asymmetrische Doppelseitenpolitur der Substratscheibe, die die Oxidschicht teilweise entfernt und deren Ausdehnung auf die Rückseite und auf die Fläche eines Kantenbereichs der Substratscheibe beschränkt;
eine CMP der Vorderseite der Substratscheibe;
das Abscheiden der epitaktischen Schicht aus einkristallinem Silizium auf der
Vorderseite der Substratscheibe; und
das Entfernen der Oxidschicht von der Substratscheibe.
Erfindungsgemäß wird der Bereich der Kante und der Rückseite der Substratscheibe mit einer Oxidschicht maskiert und mit dem CMP-Schritt (Chemical mechanical polishing) eine spiegelpolierte Vorderseite der Substratscheibe geschaffen, die größtenteils aus einer Hauptfläche mit einheitlicher Kristallorientierung besteht. Die Kristallorientierung der Hauptfläche der Vorderseite der Substratscheibe ist
vorzugsweise eine {100}-Orientierung oder eine {110}-Orientierung. Die epitaktische Schicht wird anschließend auf der Vorderseite abgeschieden. Winkelabhängige Schwankungen der Dicke der epitaktischen Schicht treten kaum noch in Erscheinung. Solche Schwankungen beruhen auf der Abscheidung der epitaktischen Schicht auf Flächen mit unterschiedlicher Kristallorientierung und auf damit einhergehenden unterschiedlichen Abscheideraten. Das Vorhandensein der Oxidschicht verhindert, dass darauf eine epitaktische Schicht abgeschieden werden kann. Mit asymmetrischer Doppelseitenpolitur ist hier eine Doppelseitenpolitur gemeint, bei der der Materialabtrag auf der Vorderseite schneller erfolgt, als auf der Rückseite, und an deren Ende die Oxidschicht vollständig von der Vorderseite poliert ist, während sie auf der Rückseite noch vorhanden ist. In EP 0 857 542 A1 ist beispielsweise beschrieben, wie ein asymmetrischer Materialabtrag herbeigeführt werden kann
Die Oxidschicht ist eine Schicht aus Siliziumdioxid und wird vorzugsweise mittels CVD, besonders bevorzugt mittels AP-CVD (atmospheric pressure CVD) erzeugt. Alternativ kann die Oxidschicht auch mittels LP-CVD (low pressure CVD) oder thermisch erzeugt werden. Die Oxidschicht hat vorzugsweise eine Dicke von nicht weniger als 5 nm und nicht mehr als 100 nm. Die Substratscheibe wird zunächst vollständig mit der Oxidschicht bedeckt. Anschließend wird die Substratscheibe einer asymmetrischen DSP-Politur unterzogen, im Zuge derer die Oxidschicht auf der Vorderseite der Substratscheibe entfernt wird, das Oxid auf der Rückseite und im Bereich der Kante aber erhalten bleibt. Danach folgt eine einseitige CMP-Politur der Vorderseite der Substratscheibe. Das Resultat dieser Vorgehensweise ist, dass in den CMP polierten Bereichen der Substratscheibe keine Oxidschicht mehr vorhanden ist.
Das Abscheiden der epitaktischen Schicht erfolgt auf der Vorderseite der
Substratscheibe, die frei von der Oxidschicht ist. Natives Oxid kann vor dem
Abscheiden der epitaktischen Schicht durch eine Behandlung der Vorderseite mit Wasserstoff (Fte bake) entfernt werden. Die Substratscheibe liegt beim Abscheiden der epitaktischen Schicht so auf dem Suszeptor eines CVD-Reaktors, dass die Vorderseite dem Abscheidegas ausgesetzt wird. Da die Kristallorientierung der Vorderseite nahezu einheitlich ist und vorzugsweise eine {100}-Kristallorientierung oder eine {110}-Kristailorientierung ist, wächst die epitaktische Schicht mit nahezu einheitlicher Abscheiderate auf der Vorderseite der Substratscheibe.
Dementsprechend ist die Dicke der epitaktischen Schicht im Wesentlichen einheitlich. Eine winkelabhängige Variation der Dicke der epitaktischen Schicht im Randbereich ist kaum festzustellen, weil die Oxidschicht einer dafür ursächlichen epitaktischen Abscheidung im Randbereich im Weg steht. Die Dicke der epitaktischen Schicht aus Silizium beträgt vorzugsweise 1 bis 15 miti, besonders bevorzugt 1 bis 7 pm. Die Abscheidetemperatur liegt vorzugsweise im Bereich von 900 °C bis 1250 °C. Das Abscheidegas enthält ein Silan, vorzugsweise Trichlorsilan als Silizium-Quelle und Wasserstoff. Die Oxidschicht wird nach dem Abscheiden der epitaktischen Schicht entfernt, vorzugsweise auf nasschemischem Weg mittels einer Chemikalie, die
Fluorwasserstoff und gegebenenfalls Chlorwasserstoff und/oder Ammoniumfluorid enthält. Die Konzentration an Fluorwasserstoff beträgt vorzugsweise 0,2 Gew.-% bis 49 Gew.-%. Der nasschemische Schritt kann Teil einer Reinigungs-Sequenz sein, im Zuge derer die Halbleiterscheibe mit weiteren Chemikalien, beispielsweise mit
Ozonwasser und/oder mit SC1 -Lösung behandelt wird. Abweichend davon kann die Oxidschicht auch trocken entfernt werden, beispielsweise mittels Plasmaätzen oder Ätzen mit reaktiven Ionen (reactive ion etching, RIE). Beispiel:
Eine Substratscheibe aus einkristallinem Silizium mit einem Durchmesser von 300 mm und {100}-Orientierung der Vorderseite wurde in einem CVD-Reaktor vollständig mit einer Oxidschicht beschichtet. Im Anschluss daran wurde die Substratscheibe zunächst einer Politur mittels DSP (mit einem harten (stärker materialabtragenden) Polier-Tuch auf der Vorderseite und einem weichen (weniger stark
materialabtragenden) Polier-Tuch auf der Rückseite) und anschließend einer Politur der Vorderseite mittels CMP unterzogen und gereinigt.
Daraufhin folgte das Abscheiden einer epitaktischen Schicht aus einkristallinem Silizium auf der Vorderseite der Substratscheibe mittels CVD in einem
Einzelscheibenreaktor vom Typ Centura® des Herstellers Applied Materials. Die Dicke der epitaktischen Schicht betrug 2,8 pm. Anschließend wurde die Oxidschicht von der Kante und der Rückseite der entstandenen, epitaktisch beschichteten Halbleiterscheibe in einem Bad, das Fluorwasserstoff enthielt, entfernt.
Die Halbleiterscheibe wurde gereinigt und getrocknet und einer Messung der Randgeometrie unterzogen. Bei einem Randausschluss von 1 mm und einer
Aufteilung der epitaktischen Schicht in 16 Sektoren betrug der vorderseitenbezogene mittlere ZDD, gemessen mit einer Messvorrichtung vom Typ Wafersight des
Herstellers KLA-Tencor -27 nm/mm2, der ESFQRmax betrug 8 nm bei einem
Randausschluss von 1 mm und 72 Sektoren mit jeweils 30 mm Länge
Vergleichsbeispiel:
Eine weitere Substratscheibe aus einkristallinem Silizium mit den Eigenschaften derjenigen des Beispiels wurde wie im Beispiel mit einer epitaktischen Schicht aus einkristallinem Silizium beschichtet. Es wurde jedoch darauf verzichtet, die
Oxidschicht zu erzeugen. Der Verzicht wirkte sich deutlich nachteilig auf die
Randgeometrie der entstanden Halbleiterscheibe aus: der entsprechende
vorderseitenbezogene mittlere ZDD hatte einen Wert von -120 nm/mm2 und einen entsprechenden ESFQRmax von 23 nm.

Claims

Patentansprüche
1. Halbleiterscheibe aus einkristallinem Silizium, umfassend eine Substratscheibe aus einkristallinem Silizium und eine Schicht aus einkristallinem Silizium, die auf einer Vorderseite der Substratscheibe liegt, wobei die Substratscheibe eine
Kristallorientierung aufweist, dadurch gekennzeichnet, dass ein
vorderseitenbezogener gemittelter ZDD der Halbleiterscheibe bei einer Aufteilung der Oberfläche der epitaktischen Schicht in 16 Sektoren und einem Randausschluss von 1 mm nicht weniger als - 30 nm/mm2 und nicht mehr als 0 nm/mm2 und der
ESFQRmaxder Halbleiterscheibe bei einem Randausschluss von 1 mm und 72 Sektoren mit jeweils einer Länge von 30 mm höchstens 10 nm beträgt.
2. Halbleiterscheibe aus einkristallinem Silizium nach Anspruch 1 , dadurch
gekennzeichnet, dass die Kristallorientierung eine {100}-Orientierung ist.
3. Halbleiterscheibe aus einkristallinem Silizium nach Anspruch 1 oder Anspruch 2, dadurch gekennzeichnet, dass die Kristallorientierung eine {110}-Orientierung ist.
4. Halbleiterscheibe aus einkristallinem Silizium nach einem der Ansprüche 1 bis 3, gekennzeichnet durch einen Durchmesser der Halbleiterscheibe von nicht weniger als 300 mm.
EP18826231.5A 2018-01-11 2018-12-12 Halbleiterscheibe mit epitaktischer schicht Pending EP3738138A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102018200415.3A DE102018200415A1 (de) 2018-01-11 2018-01-11 Halbleiterscheibe mit epitaktischer Schicht
PCT/EP2018/084620 WO2019137728A1 (de) 2018-01-11 2018-12-12 Halbleiterscheibe mit epitaktischer schicht

Publications (1)

Publication Number Publication Date
EP3738138A1 true EP3738138A1 (de) 2020-11-18

Family

ID=64899269

Family Applications (1)

Application Number Title Priority Date Filing Date
EP18826231.5A Pending EP3738138A1 (de) 2018-01-11 2018-12-12 Halbleiterscheibe mit epitaktischer schicht

Country Status (10)

Country Link
US (1) US11482597B2 (de)
EP (1) EP3738138A1 (de)
JP (1) JP6996001B2 (de)
KR (1) KR102416913B1 (de)
CN (1) CN111602226B (de)
DE (1) DE102018200415A1 (de)
IL (1) IL275870B2 (de)
SG (1) SG11202006496WA (de)
TW (1) TWI692557B (de)
WO (1) WO2019137728A1 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN118407127A (zh) * 2024-04-25 2024-07-30 西安奕斯伟材料科技股份有限公司 用于硅片的外延生长的基座、装置及方法、外延硅晶圆

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4119531A1 (de) 1991-06-13 1992-12-17 Wacker Chemitronic Epitaxierte halbleiterscheiben mit sauerstoffarmer zone einstellbarer ausdehnung und verfahren zu ihrer herstellung
DE19704546A1 (de) 1997-02-06 1998-08-13 Wacker Siltronic Halbleitermat Verfahren zur Herstellung einer einseitig beschichteten und mit einem Finish versehenen Halbleiterscheibe
JP2006190703A (ja) 2004-12-28 2006-07-20 Shin Etsu Handotai Co Ltd エピタキシャルウェーハの製造方法及びエピタキシャルウェーハ
US8021484B2 (en) 2006-03-30 2011-09-20 Sumco Techxiv Corporation Method of manufacturing epitaxial silicon wafer and apparatus therefor
JP2010021441A (ja) 2008-07-11 2010-01-28 Sumco Corp エピタキシャル基板ウェーハ
KR20100121837A (ko) * 2009-05-11 2010-11-19 주식회사 실트론 가장자리의 평탄도가 제어된 에피택셜 웨이퍼 및 그 제조 방법
DE102009037281B4 (de) * 2009-08-12 2013-05-08 Siltronic Ag Verfahren zur Herstellung einer polierten Halbleiterscheibe
JP5621702B2 (ja) * 2011-04-26 2014-11-12 信越半導体株式会社 半導体ウェーハ及びその製造方法
JP2013055231A (ja) 2011-09-05 2013-03-21 Shin Etsu Handotai Co Ltd エピタキシャルウェーハの製造方法
JP6312976B2 (ja) * 2012-06-12 2018-04-18 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 半導体ウェーハの製造方法
JP6035982B2 (ja) 2012-08-09 2016-11-30 株式会社Sumco エピタキシャルシリコンウェーハの製造方法およびエピタキシャルシリコンウェーハ
DE102013218880A1 (de) * 2012-11-20 2014-05-22 Siltronic Ag Verfahren zum Polieren einer Halbleiterscheibe, umfassend das gleichzeitige Polieren einer Vorderseite und einer Rückseite einer Substratscheibe
DE102015200890A1 (de) * 2015-01-21 2016-07-21 Siltronic Ag Epitaktisch beschichtete Halbleiterscheibe und Verfahren zur Herstellung einer epitaktisch beschichteten Halbleiterscheibe
DE102015225663A1 (de) 2015-12-17 2017-06-22 Siltronic Ag Verfahren zum epitaktischen Beschichten von Halbleiterscheiben und Halbleiterscheibe
KR101810643B1 (ko) * 2016-02-02 2017-12-19 에스케이실트론 주식회사 에피텍셜 웨이퍼의 평탄도 제어 방법
DE102016210203B3 (de) 2016-06-09 2017-08-31 Siltronic Ag Suszeptor zum Halten einer Halbleiterscheibe, Verfahren zum Abscheiden einer epitaktischen Schicht auf einer Vorderseite einer Halbleiterscheibe und Halbleiterscheibe mit epitaktischer Schicht

Also Published As

Publication number Publication date
IL275870B1 (en) 2024-04-01
KR20200097348A (ko) 2020-08-18
CN111602226B (zh) 2023-10-24
KR102416913B1 (ko) 2022-07-05
TWI692557B (zh) 2020-05-01
US11482597B2 (en) 2022-10-25
US20210376088A1 (en) 2021-12-02
CN111602226A (zh) 2020-08-28
DE102018200415A1 (de) 2019-07-11
WO2019137728A1 (de) 2019-07-18
SG11202006496WA (en) 2020-08-28
IL275870A (en) 2020-10-29
JP6996001B2 (ja) 2022-01-17
IL275870B2 (en) 2024-08-01
JP2021510459A (ja) 2021-04-22
TW201938852A (zh) 2019-10-01

Similar Documents

Publication Publication Date Title
JP5018066B2 (ja) 歪Ｓｉ基板の製造方法
JP3631949B2 (ja) 半導体ウェハ、その製造方法および使用
EP1160360B1 (de) Verfahren zur Herstellung einer epitaxierten Halbleiterscheibe
DE102009030296B4 (de) Verfahren zur Herstellung einer epitaxierten Siliciumscheibe
CN1936111B (zh) 外延涂覆的硅晶片以及制造外延涂覆的硅晶片的方法
CN1936110A (zh) 外延涂覆的硅晶片以及制造外延涂覆的硅晶片的方法
DE2523067A1 (de) Verfahren zum aufwachsen von silizium-epitaxialschichten
DE112015002906B4 (de) Verfahren zur Herstellung einer Siliciumcarbid-Halbleitervorrichtung und Siliciumcarbid-Halbleitervorrichtung
TWI459443B (zh) Semiconductor substrate manufacturing method
JP3714509B2 (ja) 薄膜エピタキシャルウェーハの製造方法
EP3738138A1 (de) Halbleiterscheibe mit epitaktischer schicht
EP1852901B1 (de) Verfahren zur Herstellung einer Schichtenstruktur
JP3449509B2 (ja) エピタキシャルウェーハの製造方法
JP3482982B2 (ja) Ｅｇ層付きエピタキシャルウェーハの製造方法
JPH09266212A (ja) シリコンウエーハおよびその製造方法
JP2020202289A (ja) ＳｉＣエピタキシャルウェハの製造方法
JP3763630B2 (ja) 薄膜エピタキシャルウェーハおよびその製造方法
JP3763631B2 (ja) 薄膜エピタキシャルウェーハの製造方法

Legal Events

Date Code Title Description
STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: UNKNOWN

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE INTERNATIONAL PUBLICATION HAS BEEN MADE

PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: REQUEST FOR EXAMINATION WAS MADE

17P Request for examination filed

Effective date: 20200701

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): AL AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HR HU IE IS IT LI LT LU LV MC MK MT NL NO PL PT RO RS SE SI SK SM TR

AX Request for extension of the european patent

Extension state: BA ME

RAP1 Party data changed (applicant data changed or rights of an application transferred)

Owner name: SILTRONIC AG

DAV Request for validation of the european patent (deleted)
DAX Request for extension of the european patent (deleted)
STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: EXAMINATION IS IN PROGRESS

17Q First examination report despatched

Effective date: 20250605