EP1360718A2 - Integrierte schaltungsanordnung aus einem flächigen substrat - Google Patents

Integrierte schaltungsanordnung aus einem flächigen substrat

Info

Publication number
EP1360718A2
EP1360718A2 EP02703497A EP02703497A EP1360718A2 EP 1360718 A2 EP1360718 A2 EP 1360718A2 EP 02703497 A EP02703497 A EP 02703497A EP 02703497 A EP02703497 A EP 02703497A EP 1360718 A2 EP1360718 A2 EP 1360718A2
Authority
EP
European Patent Office
Prior art keywords
substrate
integrated circuit
circuit arrangement
carrier
flat substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
EP02703497A
Other languages
English (en)
French (fr)
Inventor
Marcus Janke
Peter Laackmann
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of EP1360718A2 publication Critical patent/EP1360718A2/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W42/00—Arrangements for protection of devices
    • H10W42/40—Arrangements for protection of devices protecting against tampering, e.g. unauthorised inspection or reverse engineering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/117—Shapes of semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68—Shapes or dispositions thereof

Definitions

  • Integrated circuit arrangement made of a flat substrate
  • the invention relates to an integrated circuit arrangement made of a flat substrate.
  • the substrate is brought from the flat shape into a non-planar shape by the carrier at least in one direction of propagation, it cannot be machined by means of grinding processes with reasonable effort such that the surface can be removed in layers in a completely analyzable manner.
  • the desired deformation can also be generated by mechanical stresses that arise in the substrate itself, for example by changing the chemical or physical structure of the substrate. For example, implantation processes, diffusion processes or thermal processes can be used for this. With suitable technology, soldering and connection methods, for example between a plurality of substrates which are arranged one above the other, can also be used to specifically generate mechanical stresses in the substrate.
  • a deformed substrate usually retains its deformed shape after some time.
  • partial areas can also be removed at least on one surface.
  • FIG. 1 shows the basic structure of an integrated circuit arrangement on a semiconductor chip
  • FIG. 2 shows a first exemplary embodiment of an integrated circuit arrangement according to the invention on a semiconductor chip
  • FIG. 3 shows the surface in a modification of the first exemplary embodiment
  • FIG. 4 shows a second exemplary embodiment according to the invention
  • FIG. 5 shows a modification of the second exemplary embodiment
  • FIG. 6 shows a second modification of the second exemplary embodiment
  • Figure 7 shows a possible surface design.
  • FIG. 1 the basic structure of an integrated circuit arrangement is shown.
  • An integrated circuit is built up in a known manner on a substrate 1 in several layers, which are shown here as layers 2 and 3 as a minimal solution.
  • layers 2 and 3 are shown here as layers 2 and 3 as a minimal solution.
  • Well over two shifts are currently common.
  • At least the invention can only be meaningfully applied from two layers, since only then is there a layer that can be removed in order to analyze the layer underneath.
  • FIG. 2 it is shown that on the side used for layers 2 and 3, a material 4 is applied, which during
  • Hardening leads to a tension of the substrate 1, so that there is a surface that is curved at least in one direction forms.
  • Commercial epoxy-based adhesives can be used for this.
  • curvature in two directions is also possible.
  • deformations of at least 1 ⁇ m can easily be achieved over the entire chip area. It should be noted that the chip could possibly be thinned more in order to achieve greater deformation.
  • a torsion-like deformation, as shown in FIG. 7, should also be considered. For example, as indicated by the arrows shown, it is possible to twist opposite sides in opposite directions.
  • parts A can be removed from the substrate surface, as indicated by dashed lines in FIG , This is done either by obliquely etching or grinding edge regions of the substrate as shown on the left side of FIG. 2 or by etching out or grinding individual parts A as shown on the right side of FIG. In this way it is ensured that it is not possible, or at least very expensive, to bring the substrate 1 back into a flat shape after deformation.
  • the integrated circuit arrangement is constructed such that the substrate is applied to a carrier 5, the carrier 5 forming the substrate.
  • Recesses could also be provided here, which are not shown in connection with FIG. 4.
  • the carrier 5 is not only deformed on one surface as shown in FIG. 4, but is also made overall from a flat shape to a curved or twisted shape.
  • elevations 6 are formed on the surface of the carrier, which, when brought together with the substrate 1, deforms the substrate 1 together with its applied layers. This can take place in particular in that a material 4 similar to that in the exemplary embodiment shown in FIG. 2 is introduced into the spaces between the elevations, the substrate and the carrier, which leads to the bracing of the substrate when drying.
  • the basic idea of the invention resides in permanently deforming the substrate carrying an integrated circuit in such a way that the layers applied to the substrate cannot be selectively removed by means of a grinding process.

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Wire Bonding (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Die Bonding (AREA)
  • Structure Of Printed Boards (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Es ist eine integrierte Schaltung vorgesehen, deren Substrat zum einen eine integrierte Schaltung aufweist, die über mehrere Schichten ausgebildet ist, wobei zumindest eine Oberfläche des Substrats in einer Ausbreitungsrichtung nicht planar gestaltet ist.

Description

Beschreibung
Integrierte Schaltungsanordnung aus einem flächigen Substrat
Die Erfindung betrifft eine integrierte Schaltungsanordnung aus einem flächigen Substrat gemäß Patentanspruch 1.
Die Entwicklungskosten von integrierten Schaltungen, die sich auf einem Halbleiterchip befinden, sind heutzutage so hoch, daß es für den Wettbewerber zunehmend interessant wird diese zu analysieren, um sie nachzubauen. Außerdem beruhen einige der heutigen Angriffe auf Halbleiterchips, die deren Sicherheit gefährden können, auf der detaillierten Kenntnis des internen Aufbaus dieser Bausteine. Daher wird auch aus Sicher- heitsgründen versucht zu verhindern, daß ein Angreifer Details über den Aufbau eines solchen Halbleiterchips erfährt. Weiterhin sind inzwischen Anwendungen üblich, bei denen die integrierten Schaltungen fest abgespeicherte Daten aufweisen. Um derartige Bausteine vor der Analyse zu schützen, sind bis- her eine Vielzahl von Verfahren bekannt. Beispielsweise ist es bekannt, die Oberfläche integrierter Schaltungen so abzudecken, daß sie auf optischem Wege nicht ohne weiteres analysierbar sind. In der EP 0981162 AI ist ein solcher Schutz beschrieben.
Solche Schutzmaßnahmen lassen sich jedoch dadurch umgehen, daß die Abdeckung durch vorsichtiges Abschleifen freigelegt wird, selbst wenn der Oberflächenschutz ätzfest ist. Durch schichtweises Abtragen und Fotografieren der jeweils freige- legten Schicht läßt sich bei derartigen Anordnungen der Aufbau der integrierten Schaltung nachträglich analysieren.
Aus der US 5,955,766 ist es bekannt auf einem kugelförmigen Substrat eine integrierte Schaltung auszubilden. Dieses Ge- bilde ist jedoch nicht mit üblichen Technologien herstell bar. Der Erfindung liegt somit die Aufgabe zugrunde, eine integrierte Schaltungsanordnung vorzusehen, die mit geringem Aufwand eine hohe Analysiersicherheit bietet .
Diese Aufgabe wird erfindungsgemäß mit den im Patentanspruch 1 angegebenen Maßnahmen gelöst. Dadurch, daß das Substrat zumindest in einer Ausbreitungsrichtung durch den Träger von der ebenen Form in eine nicht planare gebracht ist, läßt es sich mit vertretbarem Aufwand nicht mittels Schleifverfahren derart bearbeiten, daß die Oberfläche schichtweise vollständig analysierbar abgetragen werden kann.
Weitere vorteilhafte Ausgestaltungen der Erfindung sind in den untergeordneten Ansprüche angegeben. Durch die nicht vor- handene Planarität in einer zweiten Richtung, wird die zuvor angegebene Sicherheit erhöht. Durch das Auftragen eines Materials, zum Beispiel eines Klebstoffs oder einer aushärtbaren Keramik, welches eine hohe mechanische Spannung erzeugt, erfolgt die Verformung des Substrates .
Die gewünschte Verformung kann auch durch mechanische Spannungen erzeugt werden, die in dem Substrat selbst entstehen, beispielsweise durch Veränderung des chemischen oder physikalischen Gefüges des Substrats. Hierfür sind beispielsweise Implantationsverfahren, Diffusionsverfahren oder thermische Verfahren nutzbar. Löt- und Verbindungsverfahren, etwa zwischen mehreren Substraten, die übereinander angeordnet sind, können ebenfalls bei geeigneter Technologie dazu verwendet werden, gezielt mechanische Spannungen im Substrat zu erzeu- gen.
Ein verformtes Substrat behält in der Regel nach einiger Zeit seine verformte Gestalt bei. Um zu verhindern, daß durch Ausüben eines Druckes das Substrat wieder in eine ebene, planare Form gebracht wird, können auch zumindest auf einer Oberfläche Teilbereiche entfernt sein. Durch das Vorsehen von Erhöhungen auf dem Träger läßt sich mit einfachen Mitteln eine sehr aufwendige nicht planare Oberflächenform der integrierten Schaltungsanordnung erzielen.
Nachfolgend wird die Erfindung unter Bezugnahme auf die Zeichnung erläutert .
Es zeigen:
Figur 1 den grundsätzlichen Aufbau einer integrierten Schal- tungsanordnung auf einem Halbleiter-Chip,
Figur 2 ein erstes Ausführungsbeispiel einer erfindungsgemäßen integrierten Schaltungsanordnung auf einem Halbleiter- Chip,
Figur 3 die Oberfläche bei einer Abwandlung des ersten Aus- führungsbeispiels ,
Figur 4 ein zweites erfindungsgemäßes Ausführungsbeispiel, Figur 5 eine Abwandlung des zweites Ausführungsbeispiels, Figur 6 eine zweite Abwandlung des zweiten Ausfuhrungsbei- spiels und
Figur 7 eine mögliche Oberflächengestaltung.
In Figur 1 ist der grundsätzliche Aufbau einer integrierten Schaltungsanordnung dargestellt. Auf einem Substrat 1 sind in mehreren Schichten, die hier als die Schichten 2 und 3 als Minimallösung dargestellt sind, eine integrierte Schaltung in bekannter Weise aufgebaut. Üblich sind derzeit deutlich mehr als zwei Schichten. Minimal ist die Erfindung erst ab zwei Schichten sinnvoll anwendbar, da nur dann eine Schicht vorhanden ist, die abgetragen werden kann, um die darunter liegende Schicht zu analysieren.
In Figur 2 ist dargestellt, daß auf der den Schichten 2 und 3 angewandten Seite ein Material_4 aufgebracht ist, das beim
Aushärten zu einer Verspannung des Substrates 1 führt, so daß sich eine zumindest in einer Richtung gekrümmte Oberfläche bildet. Hierzu sind handelsübliche Klebstoffe auf Epoxydharzbasis einsetzbar.
Wird diese Oberfläche mit einem SchleifVorgang beispielsweise auf Höhe der gestrichelten Linie S abgetragen, so ist von der darunter liegenden Schicht nur ein geringer Ausschnitt zu erkennen. Soll auch der Rest der Schicht 3 abgetragen werden, so würde gleichzeitig ein großer Teil der Schicht 2 ebenfalls mit abgetragen werden.
Neben einer in eine Richtung möglichen Krümmung ist, wie in Figur 3 dargestellt, auch eine Krümmung in zwei Richtungen möglich. Bei heute üblichen Chipdicken von 185 μm lassen sich somit leicht zu Verformungen von mindestens 1 μm über die ge- samte Chipfläche erreichen. Dabei ist zu beachten, daß gegebenenfalls der Chip stärker gedünnt werden könnte um eine stärkere Verformung zu erzielen. Ebenfalls ist an eine torsionsartige Verformung, wie in Figur 7 dargestellt zu denken. Dabei ist beispielsweise, wie mit den dargestellten Pfeilen angedeutet, ein gegengleiches Verdrehen jeweils gegenüberliegender Seiten, möglich.
Um zu verhindern, daß für den Fall, daß es gelingt, das Material 4 abzutragen, mittels Druck das Substrat 1 wieder in ei- ne ebene Form zu drücken sei, können von der Substratoberfläche Teile A entfernt werden, wie in Figur 2 gestrichelt angedeutet ist. Dies erfolgt entweder durch schräges Abätzen oder Schleifen von Randbereichen des Substrates wie auf der linken Seite von Figur 2 dargestellt ist oder durch Herausätzen oder Schleifen von einzelnen Teilen A, wie auf der rechten Seite von Figur 2 dargestellt ist. Auf diese Weise ist gewährleistet, daß es nicht gelingt, oder zumindest sehr aufwendig ist, das Substrat 1 nach einer Verformung wieder in eine ebene Form zu bringen.
Gemäß Figur 4 ist die integrierte Schaltungsanordnung so aufgebaut, daß das Substrat auf einem Träger 5 aufgebracht ist, wobei der Träger 5 das Substrat formt. Auch hier könnten wieder Ausnehmungen vorgesehen sein, die im Zusammenhang mit Figur 4 nicht dargestellt sind. Gemäß der Ausgestaltung nach Figur 5, ist der Träger 5 nicht wie gemäß Figur 4 nur an ei- ner Oberfläche verformt, sondern ebenfalls insgesamt aus einer ebenen Form in eine gekrümmte oder auch verdrehte Form gebracht .
In einem weiteren erfindungsgemäßen Ausführungsbeispiel sind auf der Oberfläche des Trägers 5 Erhebungen 6 ausgebildet, die beim Zusammenbringen mit dem Substrat 1, das Substrat 1 zusammen mit seinen aufgetragenen Schichten verformt . Dies kann insbesondere dadurch erfolgen, daß ein ähnliches Material 4, wie im gemäß Figur 2 dargestellten Ausführungsbeispiel in die Zwischenräume zwischen den Erhebungen, dem Substrat und dem Träger eingebracht ist, der mit dem Trocknen zur Verspannung des Substrates führt .
Zusammenfassend sei darauf hingewiesen, daß die Grundidee der Erfindung darin beruht, das eine integrierte Schaltung tragende Substrat dauerhaft so zu verformen, daß es nicht gelingt mittels eines Schleifverfahrens selektiv die auf dem Substrat aufgetragenen Schichten schichtweise abzutragen.
Grundsätzlich ist es auch denkbar, einen Halbleiter-Chip mit einer grundsätzlich von der Planarität abweichenden Oberfläche direkt zu fertigen. Auf einer derartigen Chipoberfläche sind die üblichen Verfahrensschritte zu Herstellung integrierter Schaltungen mit den heute verfügbaren Technologien nur sehr schwer einsetzbar, um integrierte Schaltungen mit der gewünschten Komplexität herzustellen. Bezugszeichenliste
1 Substrat
2 erste Schicht
3 zweite Schicht
4 Material (z.B. Klebstoff, Keramik)
5 Träger
6 Erhebungen
A Ausnehmungen

Claims

Patentansprüche
1. Integrierte Schaltungsanordnung bestehend aus einem flächigen Substrat (1), auf dem zumindest einseitig eine in- tegrierte Schaltung in mehreren Schichten (2, 3) ausgebildet ist, wobei zumindest eine Oberfläche des Substrats (1) zumindest in einer Ausbreitungsrichtung nicht planar ist, d a d u r c h g e k e n n z e i c h n e t, daß das Substrat (1) auf einem Träger (5) angeordnet ist, der dem Substrat eine Krümmung verleih .
2. Integrierter Schaltungsanordnung nach Anspruch 1, d a d u r c h g e k e n n z e i c h n e t, daß die zumindest eine Oberfläche in einer zweiten Richtung nicht planar ist.
3. Integrierte Schaltungsanordnung nach einem der vorhergehenden Ansprüche, d a d u r c h g e k e n n z e i c h n e t, daß das Substrat (1) durch eine geeignete Verbindungstechnik mit mindestens einem zweiten Substrat verbunden wird, wodurch mechanische Spannungen entstehen, die dem Substrat die Krümmung verleihen.
4. Integrierte Schaltung nach einem der vorhergehenden Ansprüche, d a d u r c h g e k e n n z e i c h n e t, daß im Substrat (1) durch chemische oder physikalische Änderungen des Gefüges des Substrates mechanische Spannungen entstehen, die dem Substrat die Krümmung verleihen.
5. Integrierte Schaltungsanordnung nach einem der vorhergehenden Ansprüche, d a d u r c h g e k e n n z e i c h n e t, daß dem Substrat (1) an einer seiner Oberflächen Teilbereiche entfernt sind, so daß Strukturen entstehen, in die das nach Anspruch 3 aufgebrachte Material eindringen kann.
6. Integrierte Schaltungsanordnung nach Anspruch 4, d a d u r c h g e k e n n z e i c h n e t, daß der Träger (5) an seiner Oberfläche mindestens eine Erhebung (6) aufweist.
EP02703497A 2001-02-14 2002-01-22 Integrierte schaltungsanordnung aus einem flächigen substrat Withdrawn EP1360718A2 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE10106836 2001-02-14
DE10106836A DE10106836B4 (de) 2001-02-14 2001-02-14 Integrierte Schaltungsanordnung aus einem flächigen Substrat
PCT/DE2002/000191 WO2002065548A2 (de) 2001-02-14 2002-01-22 Integrierte schaltungsanordnung aus einem flächigen substrat

Publications (1)

Publication Number Publication Date
EP1360718A2 true EP1360718A2 (de) 2003-11-12

Family

ID=7674011

Family Applications (1)

Application Number Title Priority Date Filing Date
EP02703497A Withdrawn EP1360718A2 (de) 2001-02-14 2002-01-22 Integrierte schaltungsanordnung aus einem flächigen substrat

Country Status (7)

Country Link
US (1) US7199448B2 (de)
EP (1) EP1360718A2 (de)
JP (1) JP3979942B2 (de)
CN (1) CN100392846C (de)
DE (1) DE10106836B4 (de)
TW (1) TW519759B (de)
WO (1) WO2002065548A2 (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004004289A1 (de) 2004-01-28 2005-08-25 Infineon Technologies Ag Integrierte Schaltungsanordnung
DE102004007690B3 (de) 2004-02-16 2005-10-13 Infineon Technologies Ag Integrierte Schaltungsanordnung
US8691663B2 (en) * 2009-11-06 2014-04-08 Alliance For Sustainable Energy, Llc Methods of manipulating stressed epistructures
JP5601384B2 (ja) 2011-02-08 2014-10-08 富士電機株式会社 半導体モジュール用放熱板の製造方法、その放熱板およびその放熱板を用いた半導体モジュール

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4021097A (en) * 1976-03-08 1977-05-03 Sperry Rand Corporation Distributive tee coupler
JPS58164231A (ja) 1982-03-25 1983-09-29 Toshiba Corp 半導体装置の製造方法
JPH01244625A (ja) * 1988-03-26 1989-09-29 Mitsubishi Electric Corp 半導体装置
JP3360105B2 (ja) * 1994-03-04 2002-12-24 富士通株式会社 半導体装置の製造方法
JP3393233B2 (ja) * 1994-06-23 2003-04-07 ソニー株式会社 記録再生用カセットの基板取付構造
JPH08288424A (ja) * 1995-04-18 1996-11-01 Nec Corp 半導体装置
US6027958A (en) * 1996-07-11 2000-02-22 Kopin Corporation Transferred flexible integrated circuit
US5955776A (en) * 1996-12-04 1999-09-21 Ball Semiconductor, Inc. Spherical shaped semiconductor integrated circuit
JP2845232B2 (ja) 1997-01-13 1999-01-13 日本電気株式会社 半導体装置
JP3400329B2 (ja) * 1998-01-07 2003-04-28 日本電信電話株式会社 半導体装置
EP0981162B1 (de) 1998-08-19 2007-03-07 Infineon Technologies AG Halbleiterchip mit Oberflächenabdeckung gegen optische Untersuchung der Schaltungsstruktur
WO2000021121A1 (en) * 1998-10-05 2000-04-13 Seiko Epson Corporation Semiconductor device and method for producing the same
JP3720599B2 (ja) * 1998-10-07 2005-11-30 日本電信電話株式会社 半導体装置
TW460927B (en) * 1999-01-18 2001-10-21 Toshiba Corp Semiconductor device, mounting method for semiconductor device and manufacturing method for semiconductor device
JP3515012B2 (ja) * 1999-04-23 2004-04-05 シャープ株式会社 半導体装置およびその製造方法
JP3553457B2 (ja) 2000-03-31 2004-08-11 シャープ株式会社 半導体装置およびその製造方法
JP3265301B2 (ja) * 2000-06-05 2002-03-11 株式会社東芝 半導体装置とその製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See references of WO02065548A3 *

Also Published As

Publication number Publication date
JP3979942B2 (ja) 2007-09-19
WO2002065548A3 (de) 2002-10-17
US20040070052A1 (en) 2004-04-15
TW519759B (en) 2003-02-01
JP2004523904A (ja) 2004-08-05
US7199448B2 (en) 2007-04-03
CN1541413A (zh) 2004-10-27
WO2002065548A2 (de) 2002-08-22
DE10106836A1 (de) 2002-09-05
CN100392846C (zh) 2008-06-04
DE10106836B4 (de) 2009-01-22

Similar Documents

Publication Publication Date Title
DE69508816T2 (de) Substrat für integrierte Bauelemente mit einer Dünnschicht und Herstellungsverfahren
DE3686923T2 (de) Verfahren zur sichtbarkeitsverbesserung von ausrichtmarkierungen erster ordnung.
DE4434321C2 (de) Optischer Wellenleiter mit einem Polymerkern und dessen Herstellungsverfahren
DE10051890A1 (de) Halbleiterwaferteilungsverfahren
DE10292343T5 (de) Maske, Verfahren zur Herstellung der Maske und Verfahren zur Herstellung eines Halbleiterbauelements
DE19613561C2 (de) Verfahren zum Vereinzeln von in einem Körper miteinander verbundenen, elektrisch getesteten elektronischen Elementen
DE10356885B4 (de) Verfahren zum Gehäusen von Bauelementen und gehäustes Bauelement
EP0865081A2 (de) Verfahren zum Herstellen von elektronischen Elementen
DE112024001350T5 (de) Verfahren zum Schneiden von Kristallmaterial, Verfahren zur Herstellung von Wafern und Element umfassend Kristallmaterial
EP1360718A2 (de) Integrierte schaltungsanordnung aus einem flächigen substrat
DE102013202484A1 (de) SOI-Wafer und Verfahren zu seiner Herstellung
EP2829163A2 (de) Substrat für einen portablen datenträger
DE10237522A1 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE19945170B4 (de) Verfahren zur Herstellung einer Schablonenmaske
DE19743765A1 (de) Verfahren zum Herstellen eines Halbleiterbauteils mit einem Muster zur Verhinderung von Rißbildung
DE69314986T2 (de) Verfahren und Vorrichtung zum Verbinden einer optischen Faser mit einem Streifenwellenleiter
DE102008002307A1 (de) Herstellungsverfahren für ein mikromechanisches Bauelement, entsprechender Bauelementverbund und entsprechendes mikromechanisches Bauelement
DE102004050476B3 (de) Verfahren zum Herstellen einer Umverdrahtungs-Leiterplatte
WO1996029729A1 (de) Verfahren zum aufbringen einer metallisierung auf einem isolator und zum öffnen von durchgangslöchern in diesem mittels derselben maske
DE112021007839T5 (de) Verfahren zur durchführung eines mechanischen adhäsionstests für dünnschicht-grenzflächen
DE102004007690B3 (de) Integrierte Schaltungsanordnung
DE19710375C2 (de) Verfahren zum Herstellen von räumlich strukturierten Bauteilen
DE4321804A1 (de) Verfahren zur Herstellung von Kleinbauelementen
DE69526200T2 (de) Verfahren zur Verbindung eines Kontakt-Dünnfilmmagnetkopfelements mit einem Trägerbalken
WO1999026287A1 (de) Siliziumfolie als träger von halbleiterschaltungen als teil von karten

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

17P Request for examination filed

Effective date: 20030724

AK Designated contracting states

Kind code of ref document: A2

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LI LU MC NL PT SE TR

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE APPLICATION IS DEEMED TO BE WITHDRAWN

18D Application deemed to be withdrawn

Effective date: 20070801