EP1338035A2 - Verfahren zur herstellung von halbleitermodulen sowie nach dem verfahren hergestelltes modul - Google Patents
Verfahren zur herstellung von halbleitermodulen sowie nach dem verfahren hergestelltes modulInfo
- Publication number
- EP1338035A2 EP1338035A2 EP01999001A EP01999001A EP1338035A2 EP 1338035 A2 EP1338035 A2 EP 1338035A2 EP 01999001 A EP01999001 A EP 01999001A EP 01999001 A EP01999001 A EP 01999001A EP 1338035 A2 EP1338035 A2 EP 1338035A2
- Authority
- EP
- European Patent Office
- Prior art keywords
- film
- wafer
- holes
- underside
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W95/00—Packaging processes not covered by the other groups of this subclass
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
- H10W70/68—Shapes or dispositions thereof
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
- H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
- H10W74/111—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
- H10W72/251—Materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/941—Dispositions of bond pads
- H10W72/9415—Dispositions of bond pads relative to the surface, e.g. recessed, protruding
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/951—Materials of bond pads
- H10W72/952—Materials of bond pads comprising metals or metalloids, e.g. PbSn, Ag or Cu
Definitions
- the invention relates to a method for producing semiconductor modules from a wafer containing at least one semiconductor component.
- the intermediate carrier or interposer plays an important role in the contacting of semiconductor chips.
- its thermal expansion relative to the semiconductor and / or relative to the printed circuit board must be compensated.
- Various measures are already known for this, ranging from flexible conductor elements to elastic spacers.
- an intermediate carrier is provided on its underside with solder bumps, which enable surface mounting on a circuit board.
- the solder bumps serve on the one hand as electrical connections and on the other hand as spacers for the expansion compensation between the different materials, namely the intermediate carrier and the printed circuit board.
- the semiconductor chip can be strengthened and ⁇ be contacted, for example, bond wires.
- a flip-chip assembly is also known, the connections of the unhoused semiconductor being connected directly to conductor tracks on the upper side of the intermediate carrier.
- the semiconductor which also subsequent repair is in the re ⁇ gel underfilling (underfill) required, an additional, complicated and expensive process zeß suits requires no more allows.
- an injection-molded, three-dimensional substrate made of an electrically insulating polymer is used as the intermediate carrier, on the underside of which polymer bumps formed during injection molding are arranged in a planar manner (EP 0 782 765 B1).
- These polymer bumps are provided with a solderable end surface and thus form external connections which are connected via integrated conductor tracks to internal connections for a semiconductor component arranged on the substrate.
- the polymer bumps serve as elastic spacers of the module with respect to a printed circuit board and are thus able to compensate for different expansion between the printed circuit board and the intermediate carrier.
- the semiconductor component can be contacted on the top of the intermediate carrier via bond wires; However, contacting is also possible, in which the different thermal expansion coefficients are equalized analogously via polymer bumps on the upper side of the intermediate carrier.
- WO 89/00346 A1 also discloses a single-chip module in which the injection-molded, three-dimensional substrate made of an electrically insulating polymer carries polymer bumps formed on the underside, which are arranged in one or more rows along the circumference of the substrate are. A chip is placed on top of the substrate net; its contact is ensured by fine bonding wires and conductor tracks, which are then in turn connected by vias to the circuits formed on the lower-side bumps shockedan ⁇ .
- the intermediate carrier has a relatively large expansion in this design.
- the aim of the present invention is to provide a method for producing semiconductor modules from a wafer containing at least one semiconductor component, in which direct contacting of the semiconductor element on an intermediate carrier and direct contacting of this intermediate carrier on a circuit carrier is possible, in such a way that, without the interposition of particular ones Compensating elements the risk of temperature-related voltage damage is avoided.
- a semiconductor wafer is connected with its connection side directly to the top of a thermoplastic film, the coefficient of thermal expansion of which is similarly low as that of the semiconductor material; b) flat internal connections made of metal are formed on the top of the film and connected to connection elements of the wafer; c) on the underside of the film, protrusions are formed by hot stamping, the end faces of which form external connections; d) through holes are created between the underside and the top of the foils; e) a metal layer is deposited in the through holes and on the underside of the film and on the bumps and structured in such a way that it forms conductor tracks from the outer connections via the through holes to the inner connections; and ⁇ c ⁇ l ⁇ ) N> I- 1 (- ⁇ c ⁇ o c ⁇ o C ⁇ o c ⁇
- Hl H P H P ⁇ p O PJ P H i P rf tr ⁇ rt ⁇ P ⁇ -i ⁇ ⁇ O: sQ sQ ⁇ - iQ P ⁇ rt P 1 ⁇ r ⁇ N
- PN tr PP PJ PH 3 ⁇ - - - - ⁇ ⁇ rt C ⁇ HPP ⁇ PP cn P, ⁇ NH ⁇ ⁇ iQ P ⁇ q ⁇ ⁇ C ⁇ PJ O i ⁇ d PJ cn ⁇ -i ⁇ PJ ⁇ ⁇ ⁇ ⁇ - tr ⁇ ⁇ - ⁇ PJ PP ⁇ - ⁇ - 3 cn P 1 ⁇ C ⁇ P tr ⁇ & H 1 tr OP ⁇ & ⁇ - cn tr ⁇ - P ⁇ C ⁇ ⁇ P iQ P rt PP ⁇ N ⁇ ⁇ - ⁇ - P ) tr C ⁇ C ⁇ ⁇ C ⁇ tr cn
- the end surfaces thereof are connected to the terminal elements of the chip conducting holes on the passage ⁇ , wherein the thermal expansion coefficient of the insects ⁇ gers is approximately equal to the semiconductor chip.
- 1 to 8 show the production of a semiconductor module according to the invention from a wafer after a first sequence of method steps
- FIG. 9 the contacting of a module produced according to the invention on a printed circuit board
- FIGS. 10 to 16 show the production of a semiconductor module according to the invention after a second sequence of process steps
- FIG 17 shows the contacting of a module produced according to the second embodiment on a printed circuit board.
- the manufacturing process for one or a plurality of semiconductor modules illustrated in FIGS. 1 to 8 begins in a first step by attaching, for example gluing, a thermoplastic film 2 to the underside of a semiconductor wafer 1 with connection elements (pads) 11.
- This film preferably consists of LCP (Liquid Crystal Polymer), which has a similarly low coefficient of thermal expansion of, for example, 5 to 20 ppm as the silicon of the semiconductor wafer.
- the film preferably has a thickness between 50 and 250 ⁇ m.
- other materials can also be used for the film, for example materials based on polytetrafluoroethylene, which is sold under the Teflon brand.
- the film is hot stamped.
- the wafer 1 connected to the film 2 is placed between the mold halves 31 and 32 of an embossing mold, with recesses 33 being provided in the mold half 31, with each of which by hot stamping on the underside of the film 2 c ⁇ c ⁇ to lv) l- 1 1
- a semiconductor module 30 obtained in this way consisting of a C hip 10 and an intermediate carrier 20, can then be placed on a printed circuit board 6 according to FIG. 9 and soldered there.
- FIGS. 10 to 16 show a somewhat different process sequence due to a modified sequence of steps.
- the film 2 which has already been described in terms of its nature, is first placed in a hot stamping tool and embossed between the mold halves 31 and 32, also in this
- the lower mold half 31 has recesses 33 with which humps 21 are formed on the underside of the film (FIG. 11).
- the through holes 22 are then made in the foil 2 embossed in this way according to FIG. 12 by laser drilling. As previously mentioned, the through holes could possibly also be created during hot stamping.
- metallization layers 23 and 28 are produced both on the underside and on the top of the film 2, the walls of the through holes also being metallized from top to bottom. Subsequent structuring of the underside and top-side metal layers 23 and 28 removes superfluous metal surfaces, so that in any case internal connections 24 on the upper side and external connections 25 on the underside on the end surfaces of the bumps and their connections via the through holes 22 remain. Additional conductor tracks are structured as required.
- solder resist 26 The film is then coated on the top and on the underside with solder resist 26, the internal connections 24 on the top and the external connections 25 on the cusps being kept free.
- Methods such as spray coating or ED-resist (electro-deposition) methods can be used to apply the solder resist to the surface interspersed with bumps.
- a solderable and / or adhesive is then in each case on the bumps or the external connections 25 Layer 27 applied ( Figure 15), if necessary also in the form of solder bumps.
- the semiconductor wafer 1 is now placed on the foil 2 processed and structured in such a way that its connection elements 11 each lie on the inner connections 24, so that they can be soldered to them or glued using conductive adhesive.
- solder bumps 28 previously applied serve for soldering.
- the semiconductor modules 30 are then separated along the dividing lines 5 (FIG. 16) and soldered to a printed circuit board 6 according to FIG.
- a mixed form of the two process sequences shown is also possible: for example, the film 2 according to FIGS. 10 and 11 could first be hot-stamped and then connected directly to the underside of the semiconductor wafer 1, so that a composite according to FIG. 3 would result. This would be followed by a process sequence as has already been described with reference to FIGS. 4 to 8. In this case, the semiconductor wafer would not be exposed to the pressure of the embossing tool, but otherwise the structuring and contacting would proceed as previously described.
Landscapes
- Wire Bonding (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Abstract
Ein unzerteilter Halbleiter-Wafer (1) wird mit seiner Anschlussseite unmittelbar mit einer Thermoplast-Folie (2) verbunden, deren thermischer Ausdehnungskoeffizient ähnlich niedrig wie der des Halbleitermaterials ist. An der freien Unterseite der Folie (2) werden durch Heissprägen Höcker (21) angeformt, die als elastische Aussenanschlüsse (25) dienen und über Durchgangsbohrungen (22) mit Innenanschlüssen (24) bzw. den Wafer-Anschlusselementen (11) leitend verbunden werden. Durch Zerteilen des fertig kontaktierten Wafers entstehen einzelne Halbleiter-Module bzw. -Packages, die mit den Kunststoffhöckern (21) auf einer Leiterplatte kontaktiert werden können. Dadurch wird mit einem einfachen Verfahren eine Kontaktierung von Halbleiterchips auf einem Zwischenträger und eines Zwischenträgers auf einer Leiterplatte ermöglicht, wobei ohne zusätzliche Ausgleichsmaterialien eine temperaturbeständige Verbindung zwischen dem Halbleiter und der Leiterplatte ermöglicht wird.
Description
Beschreibung
Verfahren zur Herstellung von Halbleitermodulen sowie nach dem Verfahren hergestelltes Modul
Die Erfindung betrifft ein Verfahren zur Herstellung von Halbleitermodulen aus einem mindestens eine Halbleiterkomponente enthaltenden Wafer.
Durch die zunehmende Miniaturisierung integrierter Schaltkreise besteht das Problem, immer mehr elektrische Verbindungen zwischen dem eigentlichen Halbleiter und einem Schaltungsträger, also einer Leiterplatte, auf engstem Raum unterzubringen. Je feiner aber die Strukturen des Halbleiterchips und der Verbindungsleiter sind, um so mehr sind sie durch unterschiedliche Ausdehnungen der beteiligten Materialien, insbesondere des Halbleiterkörpers einerseits und der aus Kunststoff bestehenden Leiterplatte andererseits, gefährdet.
Eine wesentliche Rolle bei der Kontaktierung von Halbleiterchips spielt der Zwischenträger oder Interposer, mit dem ein oder mehrere Chips zu einem Modul oder auch Package verbunden werden, das dann auf dem Schaltungsträger kontaktiert wird. Je nach dem, aus welchem Material der Zwischenträger besteht, muß seine thermisch bedingte Ausdehnung gegenüber dem Halbleiter und/oder gegenüber der Leiterplatte kompensiert werden. Hierzu sind bereits verschiedene Maßnahmen bekannt, die von flexiblen Leiterelementen bis hin zu elastischen Abstandhaltern reichen.
Bei der sogenannten BGA (Ball Grid Array) -Technik wird ein Zwischenträger an seiner Unterseite flächig mit Lothöckern versehen, die eine Oberflächenmontage auf einer Leiterplatte ermöglichen. Die Lothöcker dienen dabei einerseits als elek- trische Anschlüsse und andererseits als Abstandshalter für den Ausdehnungsausgleich zwischen den verschiedenen Materialien, nämlich dem Zwischenträger und der Leiterplatte. Auf
der Oberseite des Zwischenträgers kann der Halbleiterchip be¬ festigt und beispielsweise mit Bonddrähten kontaktiert sein. Bekannt ist auch eine Flipchip-Montage, wobei die Anschlüsse des ungehäusten Halbleiters unmittelbar mit Leiterbahnen auf der Oberseite des Zwischenträgers verbunden werden. Um in diesem Fall einen Ausdehnungsausgleich zwischen dem Halbleiterkörper und dem Zwischenträger zu schaffen, ist in der Re¬ gel eine Unterfüllung (underfill) des Halbleiters erforderlich, was einen zusätzlichen, komplizierten und teueren Pro- zeßschritt erforderlich macht, der außerdem eine nachträgliche Reparatur nicht mehr ermöglicht.
Bei der sogenannten PSGA (Polymer Stud Grid Array) - Technologie wird als Zwischenträger ein spritzgegossenes, dreidimensionales Substrat aus einem elektrisch isolierenden Polymer verwendet, auf dessen Unterseite beim Spritzgießen mitgeformte Polymerhöcker flächig angeordnet sind (EP 0 782 765 Bl) . Diese Polymerhöcker sind mit einer lötbaren Endoberfläche versehen und bilden so Außenanschlüsse, die über inte- grierte Leiterzüge mit Innenanschlüssen für eine auf dem Substrat angeordnete Halbleiterkomponente verbunden sind. Die Polymerhöcker dienen als elastische Abstandshalter des Moduls gegenüber einer Leiterplatte und sind so in der Lage, unterschiedliche Ausdehnungen zwischen Leiterplatte und Zwischen- träger auszugleichen. Die Halbleiterkomponente kann auf der Oberseite des Zwischenträgers über Bonddrähte kontaktiert sein; möglich ist aber auch eine Kontaktierung, bei der die unterschiedlichen Wärmeausdehnungskoeffizienten analog über Polymerhöcker auf der Oberseite des Zwischenträgers ausgegli- chen werden.
Aus der WO 89/00346 AI ist ferner ein Single-Chip-Modul bekannt, bei welchem das spritzgegossene, dreidimensionale Substrat aus einem elektrisch isolierenden Polymer auf der Un- terseite angeformte Polymerhöcker trägt, die in einer oder mehreren Reihen entlang dem Umfang des Substrats angeordnet sind. Ein Chip ist auf der Oberseite des Substrats angeord-
net; seine Kontaktierung erfolgt über feine Bonddrähte und Leiterbahnen, die dann ihrerseits über Durchkontaktierungen mit den auf den unterseitigen Höckern ausgebildeten Außenan¬ schlüssen verbunden sind. Der Zwischenträger besitzt bei die- ser Gestaltung eine verhältnismäßig große Ausdehnung.
Ziel der vorliegenden Erfindung ist es, ein Verfahren zur Herstellung von Halbleitermodulen aus einem mindestens eine Halbleiterkomponente enthaltenden Wafer anzugeben, bei dem eine unmittelbare Kontaktierung des Halbleiterelementes auf einem Zwischenträger und eine direkte Kontaktierung dieses Zwischenträgers auf einem Schaltungsträger möglich ist, derart, daß ohne Zwischenschaltung besonderer Ausgleichselemente die Gefahr von temperaturbedingten Spannungsschaden vermieden wird.
Dieses Ziel wird erfindungsgemäß mit folgenden Verfahrensschritten erreicht, deren Reihenfolge unterschiedlich sein kann :
a) Ein Halbleiter-Wafer wird mit seiner Anschlußseite unmittelbar mit der Oberseite einer thermoplastischen Folie verbunden, deren thermischer Ausdehnungskoeffizient ähnlich niedrig ist wie der des Halbleitermaterials; b) auf der Oberseite der Folie werden flache Innenanschlüsse aus Metall ausgebildet und mit Anschlußelementen des Wafers verbunden; c) auf der Unterseite der Folie werden durch Heißprägen Hök- ker ausgeformt, deren Endflächen Außenanschlüsse bilden; d) zwischen der Unterseite und der Oberseite der Folien werden Durchgangslöcher erzeugt; e) in den Durchgangslöchern und auf der Unterseite der Folie sowie auf den Höckern wird eine Metallschicht abgeschieden und so strukturiert, daß sie jeweils Leiterbahnen von den Außenanschlüssen über die Durchgangslöcher zu den Innenanschlüssen bildet; und
υ cυ l\) N> I-1 (-■ cπ o cπ o Cπ o cπ
p o PJ <! l-H PJ rr iQ P- s. P P H" α U3 J tr ; r P P Ό M 3 <! CΛ Φ ω Hi
— - — Φ P f-1 ι-i Φ φ φ μ- φ P μ- Φ μ- P Φ θ: Φ fu Φ φ μ- μ- Φ » μ- φ "-^"
P l-i 1-" p : ω l-i φ cn P φ H ιq cn P P ι-i 3 l-i Φ rt H ι-i P μ- φ
P ^ P Φ Hi φ φ iQ ) iQ P P J rt s: φ φ P
H- O P a ) Φ o Φ φ φ
P H da K J 3 ^ μ- N rt J Φ Φ Ω P l-S
PJ H- l-i Φ tr P μ- Hi H
Φ H P H rt P tr o ) H- ) P tr P P o Φ s, P P [-• P tr μ. φ
H rt O
H- Ω φ < Φ &> Φ P Hi rt Hi cn μ- Φ i-1 μ- n CΛ cn Φ tr 3 tr Φ H ö Φ
DJ Φ ι-i Φ P P (ϋ H- P tr Φ !-• H P μ- « cn tr Φ P Φ 3
P H P P H
PJ Φ o Ω Φ Φ tu rt P H Φ P μ-
K Hi P H H- P rt P- M P. Φ Φ rt
H P) Φ CΛ <! tr Φ Ϊ cn l-i φ φ rr Φ φ P tr P p- cn μ- Φ φ 3 H n O
P φ O H- H
H P P O sQ pj: μ- l-i ≤ CΛ H rt P Φ P rt Φ rt P μ- P o Hi t CΛ H- s: H P φ P P PJ= tr rt P) Φ H μ- P P) P cu: Φ &> PJ *ö μ- P H
LQ ιP &a P μ- Φ s; H- rt P P N rf P rt φ > s: Ω P f rt P 3 Ό P P * φ P ) P Ω i-i
P> Φ Ό H Φ P P iQ Φ
P H- H P (Q tr P Φ tr p: rt H P H Hi P
H - P φ H l-i Φ Ω Hi CΛ rt l-i tr tr pj: φ μ- φ pj: μ- CΛ P"
Hl H P H P ιp O PJ: P H i P rf tr Φ rt Φ P ι-i Φ φ O: sQ sQ μ- iQ P Φ rt P 1 ω r ω N
H iQ Φ Φ Φ μ- P> μ- ü Φ μ- l-i l-i Ω Φ Φ P Φ φ P Hi sQ o φ
Φ H- μ-
(-■ 3 3 PJ 1 ^ H- φ H P O Q Ω ≤, CΛ P P f^ ι-i N P l-i l-i O CΛ μ- ι-i
O: rr P P μ-
H- Φ Hi o CΛ Hi rt CΛ Φ tr μ- Φ iQ p. tr1 Φ μ- φ LQ
>• rt Φ
Ω rr rr P H rt O Hi Hi φ H μ- Hi μ- H P Φ sQ &) P ιQ μ- φ tr 3 P 3 Φ rt Φ
≤ Hi Φ P H- Φ φ l-i P) P P O: φ μ- P l-i φ P Φ Φ
Φ μ- μ- Hi
Φ P O P Φ P μ- P- P) (D: Φ φ l-i rt P P. tr P vp cj P ):
H H P φ Φ P Φ Ω Ω μ- l-i 3 Φ μ- H- Φ P 3 to rt
N l Φ tr tr P P P φ μ- P ι-i Φ P P S Hi rt rt μ- Φ φ
P tQ l-i z H > ^ N tu
Φ Φ P O P J φ P P φ cn φ P iQ rt Ό Φ P. J O Φ tr rt P 3 rt
3 CΛ P \-> • • μ-
Φ P P) P P CΛ Φ φ (-• P H P rt l-i H Φ
^1 CΛ j Q
1-5 O P iQ r < tr P P Φ μ- H P) P P Φ 3 l-i φ <!
P P Φ μ PJ Φ 1— ' φ α P) & μ- CΛ rt rt j φ tr φ N P P1 iQ H rt Φ 3 μ- φ
CΛ rt
Φ H- H- l-i φ P P Φ l-i P cn s; P μ- Φ rt Φ Φ μ- μ- H- P l-i N
Φ CΛ rt o
P Φ rr er H- l-i CΛ P Φ P φ μ- Hi P μ- Φ l-i μ- N P) ≤ rt CΛ Φ Hi
Ω P> H- H- rr o Ω O ?r P 3 CΛ Ό rt cn rt s: μ- P> rt
Φ Φ Ω 3 P
P K r Φ rt tr μj Φ P Φ tr tr sQ rt <Q Ω pi: H Φ J Ω Φ μ- H 1 t
P O: H ri- P PJ Φ ι-i & H H- s: Φ cn tl tr Ω PJ: P tr h CΛ PJ P. tu Φ P l-i rt- Ω H- μ- *a Ω Φ O: P φ Φ ?
CΛ rt
Φ ** H P P φ 1 Ό P tr w W PJ Φ tr iQ P. Hi r rr P P P S3 CΛ μ- P Φ o O P Φ P Φ Hi Φ tr cn P Ω 3 P iQ ιQ P) μ-
Φ • ? Ω
H Φ rf tr H P P) Φ Φ P P φ rt P P cn PJ P φ
H) Cfl P Hi μ- l-i P rt Hi i-i ( P rt P SI Φ P tu s: tr l-i
PJ P O P cn P Φ Λ ^ Φ P) Hi P pj: P φ N ιP μ- rt £ σ H cn P> μ- μ- rt
H-" P> Φ Φ Ω P- l-i rt O tJ ? μ- P υq μ- P s: Φ Ω Φ μ- J P. n tr rt Φ
P P iQ CΛ tr P H- N rt N 3 Φ Ω μ- P tr Φ ω 3 N φ tr P
Φ ι-i φ 3 μ- P tr rf
Φ rt ) P μ- μ- μ- H tr P) CΛ Φ - 3 Ω p φ H- ι-i H- CΛ J rt cn Φ φ rt CΛ rt Ω K Φ PJ rt l-i P Φ P)
Φ H rt CO rr μ-
Φ ? N P>: ι-i P rt CΛ P1 O: > H !U Φ P μ- PJ ι-i Hi l-i P Hi rr rt ) rt rt rt rt Φ tr o φ P P iQ P) P ^ P
> P rt CΛ ιQ Φ
H- Φ P- P μ- P N Φ φ P <! P P CΛ Φ rt P) P ιP φ H
Φ P P Φ Ω Φ O P tr H φ φ rt φ P. cn tr H P εo CΛ l-f tsi φ
0 Φ μ-
≤ P N J l-i tr H O μ- CΛ PJ P) l-i l-i ι-i P φ rt (-■ P>: P ? 3 s: rr Φ P P Ω P tr Ω O PJ H P CΛ J: • tr Φ Φ P P o P) μ- P s:
N
Φ t PJ 3 P tr P cn P Φ iQ P -> μ- Φ 3 w Φ rt CΛ μ-
P P
H < h- ■ ro Hi P) H P P φ σ P -1 rt H μ- o Hi Φ O Φ H iQ O: vQ Φ
CΛ Φ CΛ Φ p. ri- iQ H g CΛ <Q P J iQ P ) ι-i ? l-i μ- P rt φ rt P Hi l-i tr φ -> μ- rt tr1 £P Φ Hi iQ rt CΛ Φ iQ l-i Φ rt μ- μ- Φ P
H- - P ω Φ
Φ Φ 01 CSJ μ φ tr Φ sQ Φ s: μ- Φ ) N ) P rf 3 H- o s: Hi
Ω P O μ- l-i P P Φ p: tu N cn P μ- W μ- rt
Φ J: P tr H- tr Φ H rt o ) H- • ι-i W tr O: Ξ tu PJ
H φ φ P rt Φ H
£ N ω ι-i φ φ 3 Ω Φ μ- O: Φ Ω μ- P. φ μ- P φ pj: DJ
P Φ Φ P Ω P2 Ω H tr P Ω l-i ? ω Φ r rt H φ rt P v φ P &> p- J tr V rt 1 vQ W ω φ Ω P CΛ Φ ι-i Φ rt Φ tr CΛ
H P φ Φ Φ ) O Hi Φ rt l-i tr rt 3 ^1 P P 1 H P tr P P 1 p: l-i Φ φ 1 o P 1 1 P 1 1 P 1 so,
cυ cυ ) M μ> μ1 cπ o Cπ o Cπ o cπ
LQ Φ P PJ Φ
•—- Ω cn l_l. ι-i iQ P N tu Φ
— — H — - Ω P φ P rt J P P φ Φ Hl —
P N tr P P PJ: P H 3 μ- - — - φ {→ rt CΛ H P P Ω P P cn P, Φ N H Φ φ iQ P ιq Ω φ CΛ PJ O i^d PJ cn ι-i Φ PJ Ω Φ φ μ- tr φ μ- Φ PJ P P μ- μ- 3 cn P1 μ CΛ P tr Ω & H1 tr O P Ω & μ- cn tr μ- P φ CΛ φ P iQ P rt P P φ N Ω μ- μ- P) tr CΛ CΛ Φ CΛ tr cn
Sl rt Ω Ω ι-i 3 P) rt PJ: rt φ ^ Φ O: tr< φ P" Φ P μ- Ω μ μ- Ω μ- Ω φ CΛ PJ tr p: tr ö S P 2! σ μ- Ω • Ω Φ h PJ μ 3 Ω PJ P H CΛ P PJ Ω tr g Φ φ tr P tr Hi H Ω r-1 cn P Φ J P rr 1 tr H" μ- tr cn ιp μ- Φ φ Ω tr Φ P tP M Φ tr tr P ω P ι-i rt Hi Hi ι-i CΛ ≤, J H" g rt Φ Φ Φ rt H rt tr rt P rt P μ- Φ P l-f ) μ- tP Φ Φ Ω P) H Φ Ω Φ z rt μ- tr Φ l-i l-i P rt Φ tP PJ M P Φ tr Ω Φ H tr Φ H p- μ- μ- Φ ιP <i rt Φ tr P ?v PJ φ H P P φ φ tr H PJ
Z P ι μ- CΛ ιP P μ. Z Φ O J μ- P o Ω P O: P P φ 3 H μ- Φ r Φ h-1 ö DJ CΛ PJ φ φ Hi ≤, l-i P P tr CΛ S P Hi φ tr tr μ- P Φ Φ l-i P 3 CΛ P P Ω μ- P P 3 H O ) N Φ l-i ι-i o ιP O P & Φ Φ P P P 3 P PJ Φ H sQ tr Φ Φ ιP P. P P P cn 3 Ω φ l-i PJ φ P φ P φ CΛ μ rt φ
CΛ P P £ Ω CΛ μ- ιP H CΛ P μ- φ iP P υ3 Ω tr P N P cn P P φ P Ω Φ rt Hi rt φ tr μj J μ- Φ z Φ P
N Ω Φ P P rt Φ cn tr t→ P Ω rt i-i rt tr μ- Φ μ- rt Φ ι-i Φ rt ^ O: tr P l-i O: Ω Ξ μ- PJ tu φ ιP P" J φ P Φ μ- Ω P ι-i μ- Φ l-i P P PJ PJ Ω rt -<• rt Ω tr ^ PJ PJ rt Φ Ω CΛ Φ ι-i cn μ- Ω e P P rt φ Φ ^ P tr tr rt o P P Φ μ- tr Φ μ- N s: P. rt <1 Φ P Φ tr ü rt l-i ι-i iP Φ z Φ φ Φ P CΛ rt H tD φ μ- P φ rt i-i rt P P P P Φ μ- P N tr CΛ H μ- H H Φ μ- P H- Φ CΛ Ti P μ- Φ P μ n Φ N P Φ l-i μ- Φ CΛ ι-i Φ Φ P ι-i N μ- Φ Φ P PJ rt H ιP CΛ LP Φ tr h Φ P ι-i Ω φ P μ- P P CΛ O: P Φ Z rt H PJ P Φ P H pj: rt Φ ü μ- μ- CΛ P ιq tr Sl
Φ rt sΩ, Ω Ω P) P Φ Φ 3 P ω μ- Hi J < "-. P P O Φ ιq ö iQ S ö PJ l-i Φ rt tr tr tr P) vP f-i P μ- ^ Hi P tr Φ s: H Φ N OQ μ- rt P P PJ Φ P Hi rt ι-i μ- φ <q P rt P rt o Φ P-- P. P PJ Φ Ω cn Φ rt Φ ι-i P rt l-i Φ
CΛ ≤ Ω H φ Hi - Φ Φ H tr tr1 φ P l-i tr α Φ Z H Ω ^ P) Ω l-i
Φ Φ tr cn P P μ- ι l-i PJ l-i PJ ? Ω sQ rt φ Φ tr cn p- CΛ
P μ- H rt < Ω P P Φ Φ ω P ω P PJ tr Φ P> Φ CQ H Hi £) H"
P rt P φ tr φ P) P 3 H P φ cn P P P ι-i s: Φ P ι-i PJ O: CΛ PJ
P φ Φ P 3 μ- i-i fco P P Φ £} H P N P tr ιP Hi Φ Sl H φ Φ P Ω Ω P Φ
P so. PJ= Φ rt Φ Sl P μ- cn rt P Φ P CΛ PJ H PJ P μ- ιq PJ tr ^P l-i
P *» fco P P Φ tr DJ i-i PJ Hi Φ H Φ μ- μ- μ-1 tr P H) ^d CΛ Φ μ- cn PJ φ P φ P μ- H Φ Hi Ω rt O φ l-i : cn φ O: μ Φ Φ O μ- μ Ω l-i ι-i P φ CΛ P rt φ tr ι-i Φ tr • • H H CΛ P Ω Φ P H P Φ O: P P1 O: rt
P H Ω "^ Φ cn PJ ^, H 3 ξ φ 3 N Φ σ tr P • CΛ μ- P iQ Ω rt Ω tl P tr i-i φ tu φ μ- φ ≤ μ P φ CΛ Φ P φ tr PJ p- Φ o Hi H Z cn tr <1 Φ ≤ P rt P φ μ tr P Φ tr J Φ l-i
P ι-i μ- o Φ μ- Φ μ- Φ P φ • Ω ^1 Ω μ- N CΛ P P ι-i sQ P l-i N μ- PJ Φ rt tr μ- P μ o H φ t^ o tr α CΛ s: rt PJ φ Φ Hi P Φ
Φ P μ- rt Φ rt Φ tr O P rt P 1 3 H sQ P rt l-i P P α CΛ P
PJ μ- Φ P l-i P H Φ . Φ : PJ: s P) ι-i P P μ- Ω Hi sQ
N Ω μ- r φ P PJ: P H H £ P P Ω φ w Sl Φ tr Φ l-i rt
P tr Φ ^-' μ- P P iQ μ- P ^P tr cn μ- rt z, PJ μ- H Φ •^
H O 3 Φ Φ Φ P ^ ^ <q Λ φ P μ- Hi μt Φ μ- z Φ P ι-i ö CΛ P P μ- o μ- t 3 ι-( H φ P p. P- tu μ- P μ- O P Ω φ μj φ cn O: φ O: μ- H α 3 μ- P μ P Φ P <r-' PJ
Φ tr ^3 H p- P μ- φ φ Ω μ- sQ μ- φ 1 φ P rt μ- fco
P Φ Φ O Ω <! μ- Φ CΛ μ- l-i tr εo μ- rt l-i P P "> φ φ
P P μi H tr P o φ φ rt P Φ O μ- rt μ- J ι-( sQ P
P P P Φ μ- ι fco l-i H Z, H. • σ ι-i l-i Ω μ- • φ P z, cn Φ μ-
P μ- s: P P φ PJ Φ N tu Hi μ- P P pj: tr p- cn o Φ P φ Q Φ PJ Φ P μ< P O: PJ H P !Λ H ^P P S Ω tr μ- •
Hi P M P vq φ U3 Ω " rt p: Ω φ φ φ φ tr Φ rt [JJ
< £ Φ J P P cn 3 n W l-i P Ω tr P P μ- P rt μ- Φ p o Φ H P & P H Φ s: Φ φ μ- H t 1 O P PJ P: 1
P 1 1 1 tr O: P Φ l-i P P μ- 1 Ω Φ μ- 1 rt μ- 3 ^ cn μ-
CΛ Φ tr H- φ cn 3 ro
1 P Φ 1 1 1 rt 1 1 φ l-i
cυ cυ M > I-1 μ> cn o Cπ o Cπ o Cπ cn μ rt Sl * H ? ω φ
Ω P PJ μ- PJ φ μ- φ φ & μ- tr P T Φ Hi μ- P l-i cn P φ <q rt Φ rt tr O φ
P φ μ- ιq l-i Φ P K cn tr H rt P Φ φ l-i PJ O rt μ-*
H H rt <q 1 Ω P P < p>: N rr ι-i φ S tr rt O fco O
sQ £ Φ rt o DJ P Φ l-i
Φ μ- μ- P ι-i P P t* φ rt
H CΛ Λ P Φ P φ rt H Φ Φ cn Ω rt rt P 3 H- \ 3 μ- t Φ P φ P Φ
Φ P rt μ- Φ H P P tr
PJ P H" Φ cn l-i rt P rt P
P Φ csα P rt Hi Φ Hi
P μ- Z μ- s: DJ rt
P φ rt H- tu P P Φ P P Φ φ l-i φ CΛ PJ φ P l-i Hi tr P
H P Ω 3 P P. Φ o P- PJ tr P P Φ P t-i P tr φ Φ PJ ιq P μ- P
P Φ P φ Ω cn φ P P rt H ö rt μ- tr tq P Φ φ cn P μ rt φ H Ω μ l-i φ ι-i pj: φ ^q 3 P tr Φ
CΛ μ- Ω sQ ι-i Φ PJ: P P
Φ rt tr Φ Ω w fc φ 3 μ- φ Hi H tr Φ Φ P μ- > rt p: μ- P P J rt P
Φ P p- tr •o P P rt cn
P μ Φ N < cn Φ sQ
P P P Hi Φ Φ Ω Φ
Φ P Φ P μ- l-i tr cn cn cn P- sQ. cn φ Ω Hi -> rt
Φ φ rt tr PJ p: Φ P
N H P μ- P P1 CΛ μ- -1
Z ιq J Φ l-i cn P rr μ- 3 rr P rr φ Φ Φ P Λ P μ- Hi P cn P
Ω rt rt P P J sQ t Φ rt P Φ P tr P φ φ ι-i Φ P μ- l-i Φ Hl P
P cn P Ω ι-i sQ rt O: rt Φ CΛ P φ tr ^ (ϋ £ P ι-i μ- P 3 Φ tr Φ P pj: rf ö 3 Φ cn H P Φ u3 Φ P μ- < μ- rt DJ Φ P
Φ ι-i rt o P φ Ω l-i ι-i Ω rt P Φ tr P cn Φ tr Φ P rt P μ- cn ιq cn rr Φ P φ J PJ tr Φ DJ Φ H Hi
P N P PJ μ- P Λ sl yQ ≤ yQ l-i P CΛ tr1 cn P
Φ μ- cn φ tu O μ- Hi
H 1 tr K H Φ P rt Φ Φ
O O O μ- P1 ι-i l-i tr P - P tr O: 1
3 1 1 O Φ 1 P 1 1 1 3 1
te Höcker, deren Endoberflächen leitend über die Durchgangs¬ löcher mit den Anschlußelementen des Chips verbunden sind, wobei der thermische Ausdehnungskoeffizient des Zwischenträ¬ gers annähernd gleich dem des Halbleiter-Chips ist.
Die Erfindung wird nachfolgend an Ausführungsbeispielen an¬ hand der Zeichnung näher erläutert. Es zeigen Figuren 1 bis 8 die erfindungsgemäße Herstellung eines Halbleitermoduls aus einem Wafer nach einer ersten Abfolge von Verfahrensschritten,
Figur 9 die Kontaktierung eines erfindungsgemäß hergestellten Moduls auf einer Leiterplatte,
Figuren 10 bis 16 die erfindungsgemäße Herstellung eines Halbleitermoduls nach einer zweiten Ablauffolge von Verfah- rensschritten, und
Figur 17 die Kontaktierung eines nach der zweiten Ausfüh- rungsform hergestellten Moduls auf einer Leiterplatte.
Das in den Figuren 1 bis 8 illustrierte Herstellungsverfahren für einen bzw. eine Mehrzahl von Halbleitermodulen beginnt in einem ersten Schritt damit, daß auf der Unterseite eines Halbleiterwafers 1 mit Anschlußelementen (Pads) 11 eine thermoplastische Folie 2 angebracht wird, beispielsweise geklebt wird. Diese Folie besteht vorzugsweise aus LCP (Liquid Cry- stal Polymer) , das einen ähnlich niedrigen thermischen Ausdehnungskoeffizienten von zum Beispiel 5 bis 20 ppm wie das Silizium des Halbleiterwafers besitzt. Die Folie besitzt vorzugsweise eine Dicke zwischen 50 und 250 um. Daneben sind aber auch andere Materialien für die Folie einsetzbar, bei- spielsweise Materialien auf der Basis von Polytetrafluorethy- len, das unter der Marke Teflon im Handel ist.
In einem zweiten Schritt wird die Folie heißgeprägt. Dazu wird der mit der Folie 2 verbundene Wafer 1 zwischen die Formhälften 31 und 32 einer Prägeform gelegt, wobei in der Formhälfte 31 Ausnehmungen 33 vorgesehen sind, mit denen durch das Heißprägen auf der Unterseite der Folie 2 jeweils
cυ cυ to lv) l-1 1
Cπ o Cπ O Cπ o cπ ι-3 N H-> ü α P > CΛ cn CΛ rt ü 3 £ P ϊ yQ Z Hi Φ rt ^d P Sl tr "P tr Hl CΛ tu
H Φ μ- μ- φ φ O Ω o Φ P Φ φ S P-
P • μ- P φ l-i i-i Φ o Φ μ- Φ 3 Φ Φ φ O:
Φ Ω φ Ό Ω Z P tr H rt rt cn CΛ CΛ Φ P i-i Φ Hl Hi Φ μ- cn μ tr Ω
P P tr cn o ^ μ- CΛ P £ Ω P P Ω vq Ω cn ιq P μ- O tv> μ- P μ- P φ ^
P φ φ φ cn rt ι-i rt p: P Φ tr tr φ tr φ cn Φ Φ ^ P P rt Φ P Φ
\-> P P μ- P. μ- CΛ fco rt μ> tr μ" 3 μj P μ- sQ P μ- Φ P N P H μ- > rt yQ CΛ P pi μ- μ- P μ- P O: Φ rt P yQ ri¬ ιq 3 φ
P t tr1 P μ- tr P φ Φ -1 P cn CΛ fco fco <! Ω yQ yQ Φ φ et) P Φ P P P- N) μ- P o fc O Φ P P Φ 1 CΛ Ω μ- φ P φ o tr φ φ CΛ tr i-i H tu μ- Φ μ-
Φ rt φ P μ- P P1 Hi Φ tr Φ H" φ i-i Φ 3 P P o CΛ P P <! Hi φ
P tr P P ^ cn P Φ M μ- H Φ i-i φ rt φ yQ H p: • μ- si tr Φ Φ o yQ
P P } Ω μ- ,fc> ιq p: cn P 3 ^ 3 P fc Φ P h μ- tr Hi TJ Φ
<! Φ Hi P Z μ- P1 rt h-> Ω rt > P φ φ P N) ö Hi rt rt N tu N Hj Φ Hh μ- cn o φ φ P μ- tr H P ιP P P P yQ M ^ P [μ Φ Φ φ Φ O: P D>: P O i-i rt P Ω tr - sQ P Ω φ P fco CΛ rt μ- rt μ- l-i p μ μ- μ- tr yQ yQ Hj φ φ ιq p- Φ CΛ Φ tr P tr P Ps1 φ CΛ Φ Φ Φ Z P ι Ω CΛ cn P P ι rt Φ CΛ Φ < 3 μ- i-i φ -1 μ- Z 3 P rt P Ω P φ P P tr Ω P Φ rt φ Z Hl Φ rt
P 3 : Φ pi: P1 P P P P tr cn H P H tr P i-i ^> Hi N Φ O Hi
N o to cn μ- fc P Φ μ- P i-i P μ- P o μ> S cn 3
Φ z μ- Hi tr Z
P- cn μ- ω φ P Φ Hi μ- cn Ω O 3 Φ P Cπ φ P O N ^ ≤ o μ- ω 3 P φ
P Φ φ Φ ^ P Φ Ω tr P μ- P P μ- rt fco z o φ P cn Φ P Hj rt <! μ- > < P ^ tr rt rt rt Φ φ ιq P φ P- P H-1 l-i P Ω N P. P- φ φ fr > 3 yQ p: P Φ φ P P cn P H P Hi μ- P H-1 tr φ Φ Φ ι-i O: P μ- P tr fc H i-i P p: P f P P tu φ Φ fco φ φ Φ μ- μ- P P tr P cn P fc rt H H Φ tr yQ cn P rt P tu Ω θ: μ- μ- 3 c_ι. P P P P ιq φ •
Φ P Φ P φ rt μ- P μ- CΛ Hi μ- 3 P tr o Ω cn φ P Φ tr φ rt cn μ- tr Φ P φ -J ι P P P y Φ φ μ- H* ^- tr μ- P P z Φ μ- cn μ> P • ö
CΛ P φ P P P P rt φ P. l-i rt tr P Φ N Φ rt Ω φ H 3 cπ sl μ-
V φ P P CΛ 3 tr CΛ P Φ 3 M Φ rt rt P l-i Φ ι^ Φ tr μ- φ o α α P φ μ- P ιq cn μ- μ* Ω P ι-i p: Cπ P Φ φ Hi μ- P H-" ö P P μ- Hi Λ φ Z φ Ω Λ rt φ tr yQ CΛ fco • cn μ- f rt P M CΛ P p: P P Hi Φ Φ φ
3 φ 3 tr Ό μ- Λ Φ H μ- r rt P. I-1 μ- y Φ ι-i Ω cn P Ω Hj
CΛ μ- ι-i pi: H φ σ p: μ> μ- * P P P Φ Φ sQ 3 P Ω tr rt ö1 P CΛ tu
Z rt P fc p: P μ- φ cn Φ rt μ- P P ι-i H P 3 α μ- P tr CΛ μ- p φ O: φ Φ cn ■<: P P cn μ- Φ yQ O • 1 μ- P. Φ P tu rt yQ rt cn cυ φ h-1 Ω μ- !XI P ^d cn 1 φ • Φ rt P tr 3 Sl Hi rt μ- H o Φ P Φ Ω Cπ Λ P PS1
CΛ Hi *>« μ- φ π 3 P Φ P H Φ cn μ- P l-i Φ - Hi P P tr o CΛ Hi 3 Φ
Φ φ sQ O ü H( Φ μ rt Hi Φ S cj φ -i tr <P Φ φ er μ- H{ μ- P P M P P1 μ-
i-i C Hi Φ Φ μ- Φ H P P φ P CΛ <! "p Hj rt α P l-i cπ et O: φ N μj μ- P H rt P rt P H-1 Φ Q )
P Φ P μ- rt =ε ^d Z pj: Ω Φ CΛ μ- P P Φ ü ^ tr O: H P • N φ P i-i P P 00 Hi P CΛ cn μ- O φ Ω tr P φ Φ 1 P Ω Hl fco l-i tr N yQ P CΛ l-i z Z Φ
Ω Ω sQ rt P O Λ P p. tr P φ CΛ μ- O H CΛ
P1 cπ tr 3 Φ O rt Z Ω μ- P Φ φ Sl P φ s: Φ Ω P Φ φ tr P μ- ω P μ- μ- μ- o >Ö φ μ- tr Φ φ P μ- P P P p: p: μ- tr cn Hi H Hi P Φ Ω P 1 P
CΛ P Z rt ιq P μ« μ φ Φ P rt Hi Φ P tr P rt yQ Φ P p- φ O P- p: P φ Φ φ P cn P tO P μ- Φ P φ Φ P φ P 3 N> P ω P. φ P H-1 yQ. yQ l-i φ tr μ Ω Φ yQ P φ ιq ι-i P P l-i Φ P μ- & [NJ cn Ω μ- P φ H- μ- φ Φ P μ- P ^ μ- φ P P μ- l-i 1 P N P yQ rt CΛ cn 1 φ P Φ P
P P φ P Cd rt yQ φ tr Ω er CΛ ^ O P Φ cn rt Ω P. Ω μ< P μ>
• Φ P φ rt H κ> φ Φ P yQ tr tu μ- Ω yQ φ i-i Φ tr P tr p: φ o tu K3 ^
P l-i Φ Φ σs tr Φ rt O: tr p: Φ H O: Hi Hi cn P o O: μ- rt P P Ω α φ H rt Ω P Ω P * 1 Ω cn P Ω μ- cn Ω P yQ
Φ μ- N rt P Φ P P ι-i tr P^ Φ P tr • ö o tr fco P1 rt φ cn P ^ P P rt φ P Z μ tr φ P P Φ Φ rt cn φ P Φ tri φ rt • T.) P Φ Ω H
Φ CΛ Φ O yQ P φ ^P P l-i cn P td l-i μ- l-i P H-1 P- p: Hi p-
P φ p: H 1 φ ^d Hl P Φ O: P Φ φ Ω Φ P cn φ μ- < rt cυ μ- rt P 1 O P P P rt K) μ- μ- tr Φ 3 Φ O Φ ) t\) Cd
P N φ j P μ- μ> Φ Φ 1 ) H Φ P Hj cπ 1 P
1 1 P μ- μj 1 yQ cn l-i tv) P o rt P φ ω 1 φ 1 1
Ein derart gewonnenes Halbleitermodul 30, bestehend aus einem Chip 10 und einem Zwischenträger 20, kann dann gemäß Figur 9 auf eine Leiterplatte 6 aufgesetzt und dort verlötet werden.
Einen etwas anderen Verfahrensablauf durch eine geänderte Schrittfolge zeigen die Figuren 10 bis 16. In diesem Fall wird zunächst die Folie 2, die in ihrer Beschaffenheit bereits vorher beschrieben wurde, allein in ein Heißprägewerkzeug gelegt und zwischen den Formhälften 31 und 32 geprägt, auch in diesem Fall besitzt die untere Formhälfte 31 Ausnehmungen 33, mit denen Höcker 21 an der Folienunterseite angeformt werden (Figur 11) . In die derart geprägte Folie 2 werden dann gemäß Figur 12 die Durchgangslöcher 22 durch Laserbohren eingebracht. Wie vorher bereits erwähnt, könnten die Durchgangslöcher unter Umständen auch beim Heißprägen erzeugt werden.
In einem weiteren Verfahrensschritt gemäß Figur 13 werden sowohl auf der Unterseite als auch auf der Oberseite der Folie 2 jeweils Metallisierungsschichten 23 und 28 erzeugt, wobei auch die Wände der Durchgangslöcher von oben bis unten metallisiert werden. Durch ein nachfolgendes Strukturieren der unterseitigen und oberseitigen Metallschichten 23 bzw. 28 werden überflüssige Metallflächen entfernt, so daß in jedem Fall auf der Oberseite Innenanschlüsse 24 und auf der Unterseite Außenanschlüsse 25 auf den Endflächen der Höcker sowie deren Verbindungen über die Durchgangslöcher 22 bestehen bleiben. Weitere Leiterbahnen werden nach Bedarf strukturiert.
Danach wird die Folie auf der Oberseite und auf der Unterseite mit Lötstoplack 26 beschichtet, wobei die Innenanschlüsse 24 auf der Oberseite und die Außenanschlüsse 25 auf den Hök- kern freigehalten werden. Für die Aufbringung des Lötstoplacks auf die von Höckern durchsetzte Oberfläche kommen Verfahren wie Spray-Coating oder ED-Resist-Verfahren (Electro Deposition) in Betracht. Auf die Höcker bzw. die Außenanschlüsse 25 wird danach jeweils eine löt- und/oder klebbare
Schicht 27 aufgetragen (Figur 15) , nach Bedarf auch in Form von Lothöckern.
Wie in Figur 16 gezeigt, wird auf die derart bearbeitete und strukturierte Folie 2 nunmehr der Halbleiter-Wafer 1 so aufgelegt, daß seine Anschlußelemente 11 jeweils auf den Innenanschlüssen 24 liegen, so daß sie mit diesen verlötet oder mittels Leitkleber verklebt werden können. Beispielsweise dienen zum Verlöten vorher aufgebrachte Lothöcker 28.
Wie im vorhergehenden Beispiel werden dann die Halbleitermodule 30 entlang der Trennlinien 5 vereinzelt (Figur 16) und gemäß Figur 17 auf einer Leiterplatte 6 verlötet.
Auch eine Mischform der beiden gezeigten Verfahrensabläufe ist möglich: So könnte zunächst die Folie 2 gemäß den Figuren 10 und 11 heißgeprägt und dann direkt mit der Unterseite des Halbleiter-Wafers 1 verbunden werden, so daß ein Verbund gemäß Figur 3 entstünde. Daran würde sich ein Verfahrensablauf anschließen, wie er bereits anhand der Figuren 4 bis 8 beschrieben wurde. In diesem Fall würde der Halbleiterwafer nicht dem Druck des Prägewerkzeugs ausgesetzt, ansonsten würde aber die Strukturierung und Kontaktierung, wie vorher beschrieben, ablaufen.
Claims
1. Verfahren zur Herstellung von Halbleitermodulen aus einem mindestens eine Halbleiterkomponente enthaltenden Halbleiter- Wafer mit folgenden Schritten, deren Reihenfolge unterschied¬ lich sein kann: a) ein Halbleiter-Wafer (1) wird mit seiner Anschlußseite unmittelbar mit der Oberseite einer thermoplastischen Folie (2) verbunden, deren thermischer Ausdehnungskoeffizi- ent ähnlich niedrig ist wie der des Halbleitermaterials; b) auf der Oberseite der Folie (2) werden flache Innenanschlüsse (24) aus Metall ausgebildet und mit Anschlußelementen (11) des Wafers (1) verbunden; c) auf der Unterseite der Folie (2) werden durch Heißprägen Höcker (21) angeformt, deren Endflächen Außenanschlüsse
(25) bilden; d) zwischen der Unterseite und der Oberseite der Folie werden Durchgangslöcher (22) erzeugt; e) in den Durchgangslöchern (22) und auf der Unterseite der Folie (2) sowie auf den Höckern (21) wird eine Metallschicht (23) abgeschieden und so strukturiert, daß sie jeweils Leiterbahnen von den Außenanschlüssen (25) über die Durchgangslöcher (22) zu den Innenanschlüssen (24) bildet und f) der mit der Folie (2) fertig kontaktierte Wafer (1) wird in einem letzten Schritt in einzelne Halbleitermodule (10) zerteilt.
2. Verfahren nach Anspruch 1, g e k e n n z e i c h n e t d u r c h folgende Reihung der Verfahrensschritte : a) der Wafer (1) wird mit der Folie (2) verbunden; c) durch Heißprägen des Verbundes aus Wafer (1) und Folie (2) werden an der Unterseite der Folie die Höcker (21) ange- formt; d) die Durchgangslöcher (22) werden jeweils im Bereich unterhalb der Anschlußelemente (11) des Wafers derart erzeugt, daß die Anschlußelemente (11) in den Durchgangslöchern (22) freiliegen; e) die Metallschicht (23) wird auf der Unterseite der Folie (2) und in den Durchgangslöchern (22) abgeschieden, wobei im oberen Endbereich der Durchgangslöcher die Innenan¬ schlüsse (24) gemäß Schritt b) als Metallbeschichtung der freiliegenden Wafer-Ansc lußelemente (11) erzeugt werden, und dann wird die Metallschicht (23) auf der Unterseite der Folie (2) strukturiert; und f) der Wafer wird zerteilt.
3. Verfahren nach Anspruch 2, d a d u r c h g e k e n n z e i c h n e t , daß die Durchgangslöcher (22) ganz oder teilweise in dem Schritt c) durch Heißprägen geformt werden.
4. Verfahren nach Anspruch 2 oder 3, d a d u r c h g e k e n n z e i c h n e t , daß die Durchgangslöcher (22) durch Laserbohren erzeugt oder durch Laser- bearbeitung von Rückständen des Heißprägens gereinigt werden.
5. Verfahren nach Anspruch 1, g e k e n n z e i c h n e t d u r c h folgenden Ablauf der einzelnen Schritte: b) zunächst werden an der Folie (2) durch Heißprägen die Höcker (21) erzeugt; a) die geprägte Folie (2) wird mit dem Wafer (1) verbunden; d) die Durchgangslöcher (22) werden unterhalb der Anschlußelemente (11) des Wafers (1) derart erzeugt, daß diese in den Durchgangslöchern (22) freiliegen; e) die Metallschicht wird auf der Unterseite der Folie (2) und in den Durchgangslöchern (22) abgeschieden, wobei im oberen Endbereich der Durchgangslöcher (22) gemäß Schritt b) die Innenanschlüsse (24) als Metallbeschichtung der freiliegenden Wafer-Anschlußelemente (11) erzeugt werden, danach wird die Metallschicht (23) auf der Unterseite der Folie (2) strukturiert; und f) der Wafer wird zerteilt.
6. Verfahren nach Anspruch 5, d a d u r c h g e k e n n z e i c h n e t , daß beim Schritt c) die Durchgangslöcher (22) zumindest teilweise durch Heißprägen eingeformt werden.
7. Verfahren nach Anspruch 5 oder 6, d a d u r c h g e k e n n z e i c h n e t , daß die Durch- gangslöcher (22) beim Schritt d) durch Laserbohren erzeugt oder durch Laserbearbeitung von Rückständen des Prägeschrit¬ tes c) gereinigt werden.
8. Verfahren nach einem der Ansprüche 5 bis 7, d a d u r c h g e k e n n z e i c h n e t , daß beim
Schritt a) der Wafer (1) mit einem nichtleitenden Kleber mit der Folie (2) verbunden wird.
9. Verfahren nach Anspruch 1, g e k e n n z e i c h n e t d u r c h folgenden Ablauf der Verfahrensschritte: c) an der Folie (2) werden durch Heißprägen die Höcker (21) und gegebenenfalls die Durchgangslöcher (22) erzeugt; d) die Durchgangslöcher (22) werden, soweit erforderlich, ge- bohrt oder gereinigt; e) auf der Unterseite und der Oberseite der Folie (2) einschließlich der Durchgangslöcher (22) und der Höcker (21) wird eine Metallschicht (23; 27) erzeugt und so strukturiert, daß auf der Oberseite gebildete Innenanschlüsse (24) über die Durchgangslöcher (22) jeweils mit einem einen Außenanschluß (25) bildenden Höcker (21) verbunden sind; a) der Wafer (1) wird mit der Folie so verbunden, daß die Wafer-Anschlußelemente (11) jeweils mit einem Innenanschluß (24) leitend verbunden werden; und f) der Wafer wird zerteilt.
10. Verfahren nach Anspruch 9, d a d u r c h g e k e n n z e i c h n e t , daß die Durch¬ gangslöcher (22) mittels eines Lasers gebohrt bzw. gereinigt werden.
11. Verfahren nach Anspruch 9 oder 10, d a d u r c h g e k e n n z e i c h n e t , daß die Wafer- Anschlußelemente (11) mittels eines leitenden Klebstoffes auf die Innenanschlüsse (24) geklebt werden.
12. Verfahren nach Anspruch 9 oder 10, d a d u r c h g e k e n n z e i c h n e t , daß die Wafer- Anschlußelemente durch auf die Anschlußelemente selbst (11) und/oder die Innenanschlüsse (24) aufgebrachte Lothöcker (28) kontaktiert werden.
13. Verfahren nach einem der Ansprüche 1 bis 12, d a d u r c h g e k e n n z e i c h n e t , daß die Hök- ker (21) über die Unterseite der Folie vorstehend ausgeprägt werden.
14. Verfahren nach einem der Ansprüche 1 bis 12, d a d u r c h g e k e n n z e i c h n e t , daß die Hök- ker durch Einprägen ringförmiger Vertiefungen in der Unter- seite der Folie eingesenkt ausgebildet werden.
15. Mit dem Verfahren nach einem der Ansprüche 1 bis 14 hergestelltes Halbleiter-Modul, g e k e n n z e i c h n e t d u r c h einen aus einem Wafer (1) getrennten Halbleiterchip (10), der auf einem von seiner Folie getrennten Zwischenträger (20) befestigt und unmittelbar kontaktiert ist, leitende Durchführungen mittels Durchgangsbohrungen (22) zwischen der Oberseite und der Unterseite des Zwischenträgers, an der Unterseite des Zwischenträgers (20) angeformte Höcker (21), deren Endoberflächen (25) leitend über die Durchgangslöcher (22) mit den Anschlußelementen (11) des Chips (10) verbunden sind, wobei der thermische Ausdehnungskoeffizient des Zwischenträgers (20) annähernd gleich dem des Halbleiter-Chips (10) ist.
16. Halbleiter-Modul nach Anspruch 15, d a d u r c h g e k e n n z e i c h n e t , daß der Zwischenträger (20) aus LCP besteht.
17. Halbleiter-Modul nach Anspruch 15, d a d u r c h g e k e n n z e i c h n e t , daß der Zwi- schenträger aus einer Folie auf der Basis von Polytetraf luo- rethylen besteht.
18. Halbleiter-Modul nach einem der Ansprüche 15 bis 17, d a d u r c h g e k e n n z e i c h n e t , daß der Zwi- schenträger (20) eine Dicke zwischen 50 und 250 μm besitzt.
19. Halbleiter-Modul nach einem der Ansprüche 15 bis 18, d a d u r c h g e k e n n z e i c h n e t , daß die Höcker (21) einen Durchmesser zwischen 100 und 250 μm sowie eine Hö- he zwischen 150 und 350 μm besitzen.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE10059178 | 2000-11-29 | ||
| DE10059178A DE10059178C2 (de) | 2000-11-29 | 2000-11-29 | Verfahren zur Herstellung von Halbleitermodulen sowie nach dem Verfahren hergestelltes Modul |
| PCT/DE2001/004489 WO2002045163A2 (de) | 2000-11-29 | 2001-11-29 | Verfahren zur herstellung von halbleitermodulen sowie nach dem verfahren hergestelltes modul |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| EP1338035A2 true EP1338035A2 (de) | 2003-08-27 |
Family
ID=7665050
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| EP01999001A Withdrawn EP1338035A2 (de) | 2000-11-29 | 2001-11-29 | Verfahren zur herstellung von halbleitermodulen sowie nach dem verfahren hergestelltes modul |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US20040029361A1 (de) |
| EP (1) | EP1338035A2 (de) |
| JP (1) | JP2004515078A (de) |
| KR (1) | KR20030070040A (de) |
| CN (1) | CN1541412A (de) |
| DE (1) | DE10059178C2 (de) |
| TW (1) | TW527698B (de) |
| WO (1) | WO2002045163A2 (de) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2794678B2 (ja) | 1991-08-26 | 1998-09-10 | 株式会社 半導体エネルギー研究所 | 絶縁ゲイト型半導体装置およびその作製方法 |
| DE10223203B4 (de) * | 2002-05-24 | 2004-04-01 | Siemens Dematic Ag | Elektronisches Bauelement-Modul und Verfahren zu dessen Herstellung |
| DE10225431A1 (de) * | 2002-06-07 | 2004-01-08 | Siemens Dematic Ag | Verfahren zur Anschlußkontaktierung von elektronischen Bauelementen auf einem isolierenden Substrat und nach dem Verfahren hergestelltes Bauelement-Modul |
| DE10308095B3 (de) | 2003-02-24 | 2004-10-14 | Infineon Technologies Ag | Elektronisches Bauteil mit mindestens einem Halbleiterchip auf einem Schaltungsträger und Verfahren zur Herstellung desselben |
| DE10345395B4 (de) * | 2003-09-30 | 2006-09-14 | Infineon Technologies Ag | Halbleitermodul und Verfahren zur Herstellung eines Halbleitermoduls |
| DE102004026596A1 (de) * | 2004-06-01 | 2006-03-02 | eupec Europäische Gesellschaft für Leistungshalbleiter mbH | Leistungshalbleiteranordnung |
| DE102005046008B4 (de) | 2005-09-26 | 2007-05-24 | Infineon Technologies Ag | Halbleitersensorbauteil mit Sensorchip und Verfahren zur Herstellung desselben |
| US7534652B2 (en) * | 2005-12-27 | 2009-05-19 | Tessera, Inc. | Microelectronic elements with compliant terminal mountings and methods for making the same |
| JP4840770B2 (ja) * | 2006-07-04 | 2011-12-21 | セイコーインスツル株式会社 | 半導体パッケージの製造方法 |
| JP4840769B2 (ja) * | 2006-07-04 | 2011-12-21 | セイコーインスツル株式会社 | 半導体パッケージの製造方法 |
| JP6333857B2 (ja) * | 2013-12-25 | 2018-05-30 | Dic株式会社 | メソゲン基を含有する化合物、それを用いた混合物、組成物、及び、光学異方体 |
| DE102014008838B4 (de) * | 2014-06-20 | 2021-09-30 | Kunststoff-Zentrum In Leipzig Gemeinnützige Gmbh | Spannungsreduzierendes flexibles Verbindungselement für ein Mikroelektroniksystem |
| DE102017212233A1 (de) * | 2017-07-18 | 2019-01-24 | Siemens Aktiengesellschaft | Elektrische Baugruppe und Verfahren zur Herstellung einer elektrischen Baugruppe |
Family Cites Families (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1989000346A1 (en) * | 1987-07-01 | 1989-01-12 | Western Digital Corporation | Plated plastic castellated interconnect for electrical components |
| US5543585A (en) * | 1994-02-02 | 1996-08-06 | International Business Machines Corporation | Direct chip attachment (DCA) with electrically conductive adhesives |
| ES2148564T3 (es) * | 1994-09-23 | 2000-10-16 | Siemens Nv | Bloque de matriz con proyecciones de polimero. |
| US5696207A (en) * | 1994-12-09 | 1997-12-09 | Geo-Centers, Inc. | Fluroropolymeric substrates with metallized surfaces and methods for producing the same |
| US6072239A (en) * | 1995-11-08 | 2000-06-06 | Fujitsu Limited | Device having resin package with projections |
| US6482742B1 (en) * | 2000-07-18 | 2002-11-19 | Stephen Y. Chou | Fluid pressure imprint lithography |
| US5674785A (en) * | 1995-11-27 | 1997-10-07 | Micron Technology, Inc. | Method of producing a single piece package for semiconductor die |
| US5869974A (en) * | 1996-04-01 | 1999-02-09 | Micron Technology, Inc. | Micromachined probe card having compliant contact members for testing semiconductor wafers |
| US5998875A (en) * | 1996-12-19 | 1999-12-07 | Telefonaktiebolaget Lm Ericsson | Flip-chip type connection with elastic contacts |
| JPH10303327A (ja) * | 1997-04-23 | 1998-11-13 | Yamaichi Electron Co Ltd | 半導体チップの接点変換構造と該接点変換構造を有する半導体チップの製造法 |
| JPH10307288A (ja) * | 1997-05-09 | 1998-11-17 | Minolta Co Ltd | 液晶素子及びその製造方法 |
| KR100253116B1 (ko) * | 1997-07-07 | 2000-04-15 | 윤덕용 | Le방법을 이용한 칩사이즈 패키지의 제조방법 |
| US6130148A (en) * | 1997-12-12 | 2000-10-10 | Farnworth; Warren M. | Interconnect for semiconductor components and method of fabrication |
| US6107109A (en) * | 1997-12-18 | 2000-08-22 | Micron Technology, Inc. | Method for fabricating a semiconductor interconnect with laser machined electrical paths through substrate |
| US6103613A (en) * | 1998-03-02 | 2000-08-15 | Micron Technology, Inc. | Method for fabricating semiconductor components with high aspect ratio features |
| TW420853B (en) * | 1998-07-10 | 2001-02-01 | Siemens Ag | Method of manufacturing the wiring with electric conducting interconnect between the over-side and the underside of the substrate and the wiring with such interconnect |
| FR2781309B1 (fr) * | 1998-07-15 | 2001-10-26 | Rue Cartes Et Systemes De | Procede d'assemblage d'un microcircuit sur un support plastique |
| JP2000036518A (ja) * | 1998-07-16 | 2000-02-02 | Nitto Denko Corp | ウェハスケールパッケージ構造およびこれに用いる回路基板 |
| US6163957A (en) * | 1998-11-13 | 2000-12-26 | Fujitsu Limited | Multilayer laminated substrates with high density interconnects and methods of making the same |
| JP3502776B2 (ja) * | 1998-11-26 | 2004-03-02 | 新光電気工業株式会社 | バンプ付き金属箔及び回路基板及びこれを用いた半導体装置 |
| US20020045028A1 (en) * | 2000-10-10 | 2002-04-18 | Takayuki Teshima | Microstructure array, mold for forming a microstructure array, and method of fabricating the same |
-
2000
- 2000-11-29 DE DE10059178A patent/DE10059178C2/de not_active Expired - Fee Related
-
2001
- 2001-11-28 TW TW090129395A patent/TW527698B/zh not_active IP Right Cessation
- 2001-11-29 EP EP01999001A patent/EP1338035A2/de not_active Withdrawn
- 2001-11-29 KR KR10-2003-7007167A patent/KR20030070040A/ko not_active Withdrawn
- 2001-11-29 JP JP2002547227A patent/JP2004515078A/ja active Pending
- 2001-11-29 US US10/433,121 patent/US20040029361A1/en not_active Abandoned
- 2001-11-29 WO PCT/DE2001/004489 patent/WO2002045163A2/de not_active Ceased
- 2001-11-29 CN CNA018196896A patent/CN1541412A/zh active Pending
Non-Patent Citations (1)
| Title |
|---|
| See references of WO0245163A2 * |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004515078A (ja) | 2004-05-20 |
| DE10059178C2 (de) | 2002-11-07 |
| US20040029361A1 (en) | 2004-02-12 |
| KR20030070040A (ko) | 2003-08-27 |
| WO2002045163A2 (de) | 2002-06-06 |
| WO2002045163A3 (de) | 2003-03-20 |
| CN1541412A (zh) | 2004-10-27 |
| DE10059178A1 (de) | 2002-06-13 |
| TW527698B (en) | 2003-04-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE69725926T2 (de) | Fügemethode für Substrate und Struktur | |
| DE102005047856B4 (de) | Halbleiterbauteil mit in Kunststoffgehäusemasse eingebetteten Halbleiterbauteilkomponenten, Systemträger zur Aufnahme der Halbleiterbauteilkomponenten und Verfahren zur Herstellung des Systemträgers und von Halbleiterbauteilen | |
| DE69737375T2 (de) | Verfahren zur Befestigung eines elektronischen Bauteils auf einer Leiterplatte und System zum Ausführen des Verfahrens | |
| EP1338035A2 (de) | Verfahren zur herstellung von halbleitermodulen sowie nach dem verfahren hergestelltes modul | |
| DE10234951B4 (de) | Verfahren zur Herstellung von Halbleiterschaltungsmodulen | |
| WO2001075969A1 (de) | Elektronisches bauelement mit flexiblen kontaktierungsstellen und verfahren zu dessen herstellung | |
| EP1295336A2 (de) | Systemträger für halbleiterchips und elektronische bauteile sowie herstellungsverfahren für einen systemträger und für elektronische bauteile | |
| DE10045043A1 (de) | Halbleiterbauteil und Verfahren zu dessen Herstellung | |
| DE112007003208T5 (de) | Ein Halbleitergehäuse | |
| DE10144704B4 (de) | Verfahren zum Verbinden eines Bauelements mit einem Träger | |
| DE10223738B4 (de) | Verfahren zur Verbindung integrierter Schaltungen | |
| DE69722661T2 (de) | Verfahren zur herstellung einer halbleitervorrichtung | |
| DE102005025465B4 (de) | Halbleiterbauteil mit Korrosionsschutzschicht und Verfahren zur Herstellung desselben | |
| EP0948813B1 (de) | Chipmodul sowie verfahren zur herstellung eines chipmoduls | |
| DE10345391B3 (de) | Verfahren zur Herstellung eines Multi-Chip-Moduls und Multi-Chip-Modul | |
| DE10250634B4 (de) | Halbleiterstruktur mit nachgiebigem Zwischenverbindungselement und Verfahren zu deren Herstellung | |
| EP1340255A2 (de) | Zwischenträger für ein halbleitermodul, unter verwendung eines derartigen zwischenträgers hergestelltes halbleitermodul sowie verfahren zur herstellung eines derartigen zwischenträgers | |
| DE10221646A1 (de) | Verfahren zur Verbindung von Schaltungseinrichtungen und entsprechender Verbund von Schaltungseinrichtungen | |
| EP3289620A1 (de) | Thermoelektrischer generator und verfahren zum herstellen eines thermoelektrischen generators | |
| DE10133571B4 (de) | Elektronisches Bauteil und Verfahren zu seiner Herstellung | |
| DE19639934A1 (de) | Verfahren zur Flipchip-Kontaktierung eines Halbleiterchips mit geringer Anschlußzahl | |
| EP1309998A1 (de) | Verfahren zur elektrischen verbindung eines halbleiterbauelements mit einer elektrischen baugruppe | |
| DE102005051414B3 (de) | Halbleiterbauteil mit Verdrahtungssubstrat und Lotkugeln sowie Verfahren zur Herstellung des Halbleiterbauteils | |
| DE102004030383A1 (de) | Bondfolie und Halbleiterbauteil mit Bondfolie sowie Verfahren zu deren Herstellung | |
| DE102014201166A1 (de) | Verfahren zum Herstellen einer Flip-Chip-Schaltungsanordnung und Flip-Chip-Schaltungsanordnung |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PUAI | Public reference made under article 153(3) epc to a published international application that has entered the european phase |
Free format text: ORIGINAL CODE: 0009012 |
|
| 17P | Request for examination filed |
Effective date: 20030512 |
|
| AK | Designated contracting states |
Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LI LU MC NL PT SE TR |
|
| RAP1 | Party data changed (applicant data changed or rights of an application transferred) |
Owner name: SIEMENS AKTIENGESELLSCHAFT |
|
| STAA | Information on the status of an ep patent application or granted ep patent |
Free format text: STATUS: THE APPLICATION IS DEEMED TO BE WITHDRAWN |
|
| 18D | Application deemed to be withdrawn |
Effective date: 20060601 |