DE102014201166A1 - Verfahren zum Herstellen einer Flip-Chip-Schaltungsanordnung und Flip-Chip-Schaltungsanordnung - Google Patents

Verfahren zum Herstellen einer Flip-Chip-Schaltungsanordnung und Flip-Chip-Schaltungsanordnung Download PDF

Info

Publication number
DE102014201166A1
DE102014201166A1 DE102014201166.3A DE102014201166A DE102014201166A1 DE 102014201166 A1 DE102014201166 A1 DE 102014201166A1 DE 102014201166 A DE102014201166 A DE 102014201166A DE 102014201166 A1 DE102014201166 A1 DE 102014201166A1
Authority
DE
Germany
Prior art keywords
contact
contact means
adhesive
circuit carrier
flip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102014201166.3A
Other languages
English (en)
Inventor
Peter Diesel
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Priority to DE102014201166.3A priority Critical patent/DE102014201166A1/de
Priority to CN201510028691.0A priority patent/CN104810297A/zh
Publication of DE102014201166A1 publication Critical patent/DE102014201166A1/de
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/116—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/11602—Mechanical treatment, e.g. polishing, grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/1183—Reworking, e.g. shaping
    • H01L2224/1184—Reworking, e.g. shaping involving a mechanical process, e.g. planarising the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1405—Shape
    • H01L2224/14051—Bump connectors having different shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1701—Structure
    • H01L2224/1703—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1705—Shape
    • H01L2224/17051—Bump connectors having different shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73101—Location prior to the connecting process on the same surface
    • H01L2224/73103—Bump and layer connectors
    • H01L2224/73104—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/819—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector with the bump connector not providing any mechanical bonding
    • H01L2224/81901—Pressing the bump connector against the bonding areas by means of another connector
    • H01L2224/81903—Pressing the bump connector against the bonding areas by means of another connector by means of a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83862—Heat curing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

Die Erfindung betrifft ein Verfahren zum Herstellen einer Flip-Chip- Schaltungsanordnung (3), mit mindestens folgenden Schritten: Herstellen oder Bereitstellen eines Schaltungsträgers (1) mit einer ersten Oberfläche (4) und darauf aufgebrachten Kontaktierflächen (7) sowie eines Halbleiter- Bauelementes (2) mit einer zweiten Oberfläche (5) und darauf aufgebrachten Kontaktstellen (6) (St0), Aufbringen von ersten Kontaktmitteln (8.1, 8.2) auf die Kontaktierflächen (7) (St1), Aufbringen von den ersten Kontaktmitteln (8.1, 8.2) zugeordneten zweiten Kontaktmitteln (15.1, 15.2) auf die Kontaktstellen (6) (St1.1), Planarisieren der ersten Kontaktmittel (8.1, 8.2) derartig, dass Kontaktoberflächen (10.1, 10.2) der ersten Kontaktmittel (8.1, 8.2) innerhalb einer ersten Toleranz (20) eine gemeinsame erste Kontaktebene (11) definieren (St2), Aufbringen eines Klebemittels (18) auf die ersten Kontaktmittel (8.1, 8.2) und/oder die zweiten Kontaktmittel (15.1, 15.2) (St3), Verpressen des Halbleiter-Bauelementes (2) mit dem Schaltungsträger (1) zum Ausbilden einer elektrischen Verbindung zwischen den ersten und den zweiten Kontaktmitteln (8.1, 8.2, 15.1, 15.2) (St4), und Aushärten des Klebemittels (18) zum Herstellen einer mechanischen Verbindung zwischen Halbleiter-Bauelement (2) und Schaltungsträger (1) (St5).

Description

  • Die Erfindung betrifft ein Verfahren zum Herstellen einer Flip-Chip- Schaltungsanordnung und eine entsprechende Flip-Chip-Schaltungsanordnung.
  • Stand der Technik
  • Bei Flip-Chip-Montagetechniken wird ein beispielsweise monolithisches Halbleiter-Bauelement (Chip, Die) mit seiner aktiven Kontaktierungsseite direkt auf einen Schaltungsträger, z. B. ein Substrat oder eine Leiterplatte, montiert und kontaktiert. Somit werden Kontaktstellen des Halbleiter-Bauelementes ohne Anschlussdrähte (Drahtbonds) mit Kontaktierflächen, z.B. Leiterbahnen, auf dem Schaltungsträger kontaktiert. Hierdurch ist ein geringer Flächenbedarf erreichbar.
  • Auf die Kontaktstellen des Halbleiter-Bauelementes werden z.B. aus Gold gebildete Stud-Bumps aufgebracht, wobei der Stud-Bump dem Ballbond aus einem herkömmlichen Ball-Wedge-Verfahren entspricht, und nachfolgend auf die Leiterbahnen des Schaltungsträgers aufgelegt. Dann wird das Halbleiter- Bauelement auf den Schaltungsträger gepresst, so dass unter teilweiser Verformung der Leiterbahnen und der Stud-Bumps eine elektrische Verbindung ausgebildet wird. Bei Flip-Chip-Verfahren mit nicht leitfähigem Klebstoff (NCA, non conductive adhesive) wird vor oder nach dem Verpressen Klebstoff zwischen den Chip und den Schaltungsträger eingebracht, der anschließend ausgehärtet wird.
  • Insbesondere im Falle einer unebenen Oberfläche des Schaltungsträgers, die sich auf die Oberflächen der Leiterbahnen überträgt, kann es beim Aufpressen der Stud-Bumps zu unzuverlässigen elektrischen Kontakten kommen, da aufgrund der Unebenheiten lokal unterschiedliche Anpresskräfte wirken. Dadurch können die Leiterbahnen aufgrund ihrer geringen Höhe leicht zerstört bzw. mechanisch verformt und auch der darunterliegende Schaltungsträger plastisch verformt werden. Zudem können einzelne, herausstehende Bereiche zu Beschädigungen oder mechanischen Verspannungen führen.
  • Dazu ist in der WO 02/056345 A2 eine Flip-Chip Verbindung vorgeschlagen, bei der die Stud-Bumps nicht nur auf den Kontaktstellen des Halbleiter- Bauelementes, sondern auch auf den Leiterbahnen oder auf Kontaktpads des Schaltungsträgers aufgebracht sind. Zum Ausbilden von homogenen Kontaktoberflächen werden die Stud-Bumps durch Prägen planarisiert, so dass Unebenheiten auf dem Schaltungsträger und dem Halbleiter-Bauelement, die sich auch auf die Kontaktoberflächen übertragen, ausgeglichen werden und die Kontaktoberflächen der Stud-Bumps somit in etwa auf gleicher Höhe über dem Schaltungsträger bzw. dem Halbleiter-Bauelement liegen. Anschließend werden die Stud-Bumps des Halbleiter-Bauelements und des Schaltungsträgers zueinander ausgerichtet aufeinandergelegt und in einem Bond-Verfahren zusammengefügt, indem diese erhitzt, gegeneinander verpresst und zusätzlich mit Ultraschall behandelt werden, um eine Diffusion des Kontaktmaterials an den Kontaktoberflächen beider Stud-Bumps zu erreichen. Hierdurch wird eine elektrische und mechanische Verbindung ausgebildet.
  • Offenbarung der Erfindung
  • Erfindungsgemäß ist vorgesehen, einen Schaltungsträger, insbesondere einen spritzgegossenen Schaltungsträger (MID, molded interconnect device), und ein vorzugsweise monolithisches Halbleiter-Bauelement (Chip, DIE) in einem Flip- Chip-Verfahren miteinander zu verbinden und zu kontaktieren, wobei mit dem Schaltungsträger verbundene und planarisierte erste Kontaktmittel gegen auf dem Halbleiter-Bauelement aufgetragene zweite Kontaktmittel verpresst werden und zusätzlich ein beide Kontaktmittel zumindest teilweise umgebendes Klebemittel ausgehärtet wird, um die beiden gegeneinander verpressten Kontaktmittel dauerhaft zu verbinden. Hierdurch wird eine Flip-Chip-Schaltungsanordnung ausgebildet.
  • Die ersten und zweiten Kontaktmittel sind dabei vorzugsweise als Goldklumpen bzw. Goldkugeln, sog. Stud-Bumps ausgeführt, die vergleichbar zu den Ballbonds in einem Ball-Wedge-Bonding-Verfahren auf Kontaktstellen auf dem Halbleiter-Bauelement und auf Kontakierflächen, z.B. galvanisierten Leiterbahnen aus einem Galvanikaufbau, z.B. Kupfer, Nickel/Phosphor und Gold, auf dem Schaltungsträger aufgebracht werden.
  • Hierdurch können bereits einige Vorteile erreicht werden:
    So wird durch die Verwendung von Stud-Bumps auf beiden zu kontaktierenden Elementen erreicht, dass die zwischen dem Schaltungsträger und den Stud- Bumps angeordneten, z.B. als Leiterbahnen dienenden Kontaktierflächen beim Verpressen weniger stark beansprucht werden. Denn durch die auf den Leiterbahnen aufgebrachten Stud-Bumps wird die „Verformungsebene“ beim Verpressen von den Leiterbahnen vorzugsweise nach oben in den Stud-Bump verschoben und somit die wirkenden Flächenlasten von dem Schaltungsträger und den Leiterbahnen nach oben verlegt, so dass beim Verpressen hauptsächlich Kräfte auf die Kontaktoberfläche des Stud-Bumps wirken und nur geringe, durch den Stud-Bump übertragene Kräfte auf die Leiterbahnen. Hierdurch können beispielsweise Spitzen in der Flächenlast, die zu einer Beeinträchtigung des Schaltungsträgers und der Leiterbahnen führen können, stark reduziert und somit eine Verformung der Leiterbahnen und des aus Kunststoff hergestellten Schaltungsträgers vermieden werden; die Zuverlässigkeit der Kontakte wird verbessert.
  • Weiterhin können durch die Planarisierung der ersten Kontaktmittel Unebenheiten auf der Oberfläche des Schaltungsträgers, die in der Größenordnung von 10–20µm liegen können, ausgeglichen werden. Das hat im Flip-Chip- Herstellungsprozess den Vorteil, dass eine Zerstörung von Kontaktmitteln durch einzelne, weiter abstehende Kontaktmittel beim Verpressen verhindert werden kann.
  • Unter Planarisieren oder auch Einebnen wird hierbei im Rahmen der Erfindung verstanden, dass Kontaktoberflächen der ersten Kontaktmittel zumindest teilweise angeglichen werden, d.h. innerhalb einer Toleranz in einer ersten Kontaktebene liegen. Dies kann beispielsweise mechanisch, z.B. durch einen auf die Kontaktoberflächen aufgesetzten Stempel, oder aber durch Materialabtragung, z.B. durch Laserablation, gewährleistet werden. Es sind aber auch andere Verfahren denkbar, die die Kontaktoberflächen in eine Ebene bzw. Kontaktebene verschieben. Beim Einebnen wird vorzugsweise auch die Fläche der Kontaktoberflächen geringfügig vergrößert, da beim Einebnen das Kontaktmaterial teilweise auch zur Seite weggedrückt wird. Die Toleranzen sind dabei insbesondere fertigungsbedingte Toleranzen, z.B. aufgrund der Rauigkeit des Stempels oder weiterer, im Planarisierungsprozess auftretender Prozessungenauigkeiten, die im Bereich von einigen hundert Nanometern liegen können.
  • Im Gegensatz zu dem in der WO 02/056345 A2 vorgesehenen Bondprozess, bei dem die Kontaktmittel gegeneinander verpresst, erhitzt und mit Ultraschall behandelt werden, findet gemäß der Erfindung vorzugsweise keine Diffusion des Kontaktmaterials, beispielsweise Gold, statt; die Kontaktmittel werden somit nicht wie insbesondere beim Bonden verschweißt, sondern liegen erfindungsgemäß vorzugsweise verpresst aufeinander und werden lediglich durch das ausgehärtete Klebemittel aneinandergehalten.
  • Hierdurch kann vorteilhafterweise der Herstellungsaufwand gering gehalten werden, da bei der Herstellung kein zusätzlicher Verfahrensschritt, wie z.B. die Behandlung mit Ultraschall, nötig ist. Zudem kann durch das Weglassen der Ultraschallbehandlung eine zusätzliche Beanspruchung der Kontaktmittel und der gesamten Flip-Chip-Schaltungsanordnung vermieden werden.
  • Das Klebemittel wird bevorzugt vor dem Verpressen so auf den Schaltungsträger aufgebracht, dass das Klebemittel die ersten Kontaktmittel und auch die Kontaktoberflächen vorzugsweise vollständig bedeckt, wobei das Klebemittel auch auf den unmittelbar angrenzenden Kontaktierflächen (Leiterbahnen) verteilt sein kann. Die Menge des Klebemittels wird dabei beispielsweise so gewählt, dass das Klebemittel nach dem Verpressen der beiden Kontaktmittel den Zwischenraum zwischen dem Schaltungsträger und dem Halbleiter-Bauelement vollständig ausfüllt, d.h. an den Oberflächen des Schaltungsträgers und des Halbleiber- Bauelementes im Wesentlichen vollständig anliegt, um die Stabilität der mechanischen Verbindung beider Elemente nach dem Aushärten zu erhöhen. Der mechanische Zusammenhalt wird hierbei vorzugsweise lediglich dadurch erreicht, dass das Klebemittel das Halbleiter-Bauelement mit dem Schaltungsträger verbindet bzw. verklebt und somit die Kontaktmittel aneinandergehalten werden. Grundsätzlich ist es auch möglich, das Klebemittel zusätzlich oder stattdessen auf die Oberfläche des Halbleiter-Bauelementes aufzubringen.
  • Anschließend werden die zweiten Kontaktmittel des Halbleiter-Bauelementes, die innerhalb einer fertigungsbedingten Toleranz eine zweite Kontaktebene bilden, relativ zu den ersten Kontaktmitteln ausgerichtet und aneinander angenähert, bis sich diese berühren, wobei die erste und die zweite Kontaktebene parallel zueinander liegen. Daraufhin werden die zweiten Kontaktmittel auf die ersten Kontaktmittel aufgedrückt, so dass das Klebemittel zur Seite verdrängt wird uns sich seitlich um die Kontaktmittel, auch im Bereich der Kontaktoberflächen legt. Die Kontaktoberflächen beider Kontaktmittel stehen somit in elektrischem Kontakt zueinander, d.h. das Klebemittel wurde nahezu vollständig aus dem Zwischenraum zwischen den Kontaktoberflächen verdrängt.
  • Das Klebemittel ist dabei beispielsweise ein elektrisch nicht leitender Kleber (NCA, non conductive adhesive), um vorteilhafterweise zu verhindern, dass über das Klebemittel nebeneinanderliegende Kontaktierflächen und Stud-Bumps elektrisch miteinander verbunden werden. Es ist auch denkbar, zusätzlich ein leitendes Klebemittel, z.B. Silberleitkleber, zu verwenden, das beispielsweise lediglich lokal im Bereich der Kontaktoberflächen aufgetragen wird, vorzugsweise bevor das nicht leitende Klebemittel aufgebracht wird. Beim Verpressen wird zunächst das nicht leitende Klebemittel verdrängt bis beide Kontaktmittel das leitende Klebemittel berühren und dieses ebenfalls verdrängen, wobei das leitende Klebemittel dann zumindest teilweise auch im Zwischenraum zwischen den Kontaktoberflächen verbleiben kann, um beispielsweise geringe Toleranzen auszugleichen. Zudem kann der elektrische Übergang verbessert werden, da Einschlüsse von nicht leitendem Klebemittel zwischen den Kontaktoberflächen verringert bzw. vermieden werden können.
  • Zum Aushärten des Klebemittels wird dieses vorzugsweise erhitzt. Dazu wird je nach Klebemittel eine Temperatur von ca. 250° eingestellt. Unterstützend werden durch die Temperaturerhöhung auch die Kontaktmittel erwärmt, wodurch diese weicher und somit leichter verformbar werden. Eine Diffusion von Kontaktmaterial, d.h. ein Zusammenschweißen der Kontaktmittel, wird dadurch vorzugsweise nicht erreicht.
  • Durch die Erwärmung der Kontaktmittel kann vorteilhafterweise auch eine Anpassung der unterschiedlich geformten Kontaktoberflächen aneinander erreicht werden. Beim Verpressen werden hierbei z.B. einzelne, herausstehende Bereiche der einen Kontaktoberfläche mechanisch so verformt, dass sie an die dieser gegenüberliegenden Kontaktoberfläche angeglichen werden und somit der elektrische Übergang verbessert wird.
  • Die Herstellungsschritte können dabei variieren. So ist das Aufbringen der zweiten Kontaktmittel beispielsweise unabhängig von dem Aufbringen und dem Planarisieren der ersten Kontaktmittel, kann also zeitlich davor oder danach geschehen.
  • Kurze Beschreibung der Zeichnungen
  • 1 zeigt eine schematische Ansicht eines Schaltungsträgers und eines Halbleiter-Bauelementes vor dem Kontaktieren,
  • 2 den Schaltungsträger gemäß 1 mit aufgebrachten Kontaktierflächen,
  • 3 den Schaltungsträger gemäß 2 mit auf die Kontaktierflächen aufgebrachten ersten Kontaktmitteln,
  • 4 den Schritt des Planarisierens der ersten Kontaktmittel,
  • 5 eine Flip-Chip-Schaltungsanordnung vor dem Kontaktieren,
  • 6 eine kontaktierte Flip-Chip-Schaltungsanordnung, und
  • 7 ein Flussdiagramm des erfindungsgemäßen Verfahrens.
  • Beschreibung der Ausführungsformen
  • Zur Ausbildung einer in der 6 gezeigten Flip-Chip-Schaltungsanordnung 3 werden zunächst gemäß 1 ein Schaltungsträger 1, z. B. eine Leiterplatte, insbesondere ein spritzgegossener Schaltungsträger (MID, molded interconnect device), und ein monolithisches Halbleiter-Bauelement 2 bzw. Chip oder Die bereitgestellt. Der Schaltungsträger 1 ist aus einem nichtleitenden Material, vorzugsweise Kunststoff, gefertigt und weist eine unebene Oberfläche 4 auf, wobei die Unebenheiten bei der Herstellung und durch eine zusätzliche Oberflächenbehandlung (Laserbehandlung) entstehen können. Der Chip 2 weist eine Oberfläche 5 auf, auf der mehrere voneinander isolierte Kontaktstellen 6, z.B. Kontaktpads, angeordnet sind, die z.B. mit einem integrierten Schaltkreis im Chip 2 verbunden sind.
  • Zum Verbinden des Schaltungsträgers 1 mit dem Chip 2 ist zunächst vorgesehen, Kontaktierflächen 7, z.B. Leiterbahnen und/oder Kontaktpads, auf den Schaltungsträger 1 aufzubringen oder ein Schaltungsträger 1 mit bereits prozessierten Kontaktierflächen 7 bereitzustellen. Dazu wird gemäß 2 auf die oberflächenbehandelte Oberfläche 4 eine leitfähige Schicht, z.B. aus einem entsprechenden Galvanikaufbau aus Kupfer, Nickel/Phosphor und Gold, aufgebracht, z.B. in einem Galvanisierungsprozess, so dass möglichst defektfreie Kontaktierflächen 7 ausgebildet werden. Die Kontaktierflächen 7 bilden dabei einen Schaltplan, der sich auf der Oberfläche 4 im Wesentlichen in der x- und y-Richtung erstreckt, wobei die y-Richtung in den Figuren senkrecht zur Zeichenebene ausgerichtet ist. Die Höhe, d.h. die Ausdehnung in z-Richtung, der über die Oberfläche 4 verteilten Kontaktierflächen 7 ist in etwa identisch und beträgt ca. 10 bis 20µm.
  • Aufgrund der Unebenheiten des Schaltungsträgers 1 sind die Kontaktierflächen 7 in z-Richtung zueinander versetzt, d.h. die relativen Positionen in z-Richtung variieren; die Unebenheiten auf der Oberfläche 4 werden somit auch auf die Kontaktierflächen 7 übertragen.
  • Um diese Versetzung auszugleichen, ist im erfindungsgemäßen Verfahren insbesondere vorgesehen, erste Kontaktmittel 8.1, 8.2 auf die Kontaktierflächen 7 aufzubringen (St1). Die ersten Kontaktmittel 8.1, 8.2 sind dabei als sog. Stud Bumps ausgeführt. Diese werden in einem Bond-Verfahren, das beispielsweise Teil des herkömmlichen Ball-Wedge-Bondens ist, auf die Kontaktierflächen 7 aufgebracht.
  • Dazu wird eine Spitze eines Ball-Wedge-Bonders über die Kontaktierflächen 7 gebracht und anschließend ein aus der Spitze hinausragender Golddraht erhitzt, so dass das Gold schmilzt und durch die Oberflächenspannung eine Kugel (Ball) gebildet wird. Diese Kugel wird mit einem kurzen Ultraschallpuls auf die Kontaktierflächen 7 angedrückt bzw. gebondet, so dass eine elektrische Verbindung zwischen Kontaktierflächen 7 und Kugel entsteht. Anschließend wird der Golddraht knapp oberhalb der Kugel abgeschert. Die Kugel und der abgescherte Golddraht bilden den Stud-Bump, das erste Kontaktmittel 8.1, 8.2. Eine Höhe 9.1, 9.2 der Stud-Bumps beträgt dabei in etwa 50µm und kann eine fertigungsbedingte Toleranz von ca. 1–2µm aufweisen.
  • Nach dem Aufbringen der ersten Kontaktmittel 8.1, 8.2 sind diese weiterhin in z-Richtung zueinander versetzt, da die Unebenheiten der Oberfläche 4 über die Kontaktierflächen 7 auch auf die Stud-Bumps 8.1, 8.2 übertragen werden, wie insbesondere in 3 zu sehen ist. Die fertigungsbedinge Toleranz der Stud-Bumps kann weitestgehend unberücksichtigt bleiben, da diese gegenüber den Unebenheiten auf der Oberfläche 4, die im Bereich von 10–20µm liegen können, vernachlässigbar ist.
  • Um diese Unebenheiten auszugleichen, werden die ersten Kontaktmittel 8.1, 8.2 in einem folgenden Schritt St2 planarisiert, d.h. deren Höhen 9.1, 9.2 werden so angepasst, dass Kontaktoberflächen 10.1, 10.2 aller ersten Kontaktmittel 8.1, 8.2 mit einer ersten Toleranz 20 in einer gemeinsamen ersten Kontaktebene 11 liegen, die gemäß 4 in der x-y-Richtung ausgedehnt ist.
  • Zum Planarisieren wird dabei gemäß dieser Ausführung ein Stempel 12 mit einer ebenen Unterseite 13 verwendet, der über den gesamten Schaltungsträger 1 ausgedehnt ist oder beim Auflegen auf diesen zumindest einen Bereich abdeckt, in dem die zu planarisierenden ersten Kontaktmittel 8.1, 8.2 auf dem Schaltungsträger 1 angeordnet sind. Die Position des Stempels 12 bzw. der Unterseite 13 kann in allen drei Raumrichtungen z.B. von einem über eine Steuereinrichtung 12.1 gesteuerten Verstellmotor 12.2 eingestellt werden.
  • Der Stempel 12 wird dazu vom Verstellmotor 12.2 von oben an die ersten Kontaktmittel 8.1, 8.2 angenähert und so ausgerichtet, dass die Unterseite 13 parallel zu der vorher festgelegten ersten Kontaktebene 11 liegt. Anschließend wird die Unterseite 13 so weit nach unten verfahren, bis diese einzelne, abstehende erste Kontaktmittel 8.1, 8.2 bzw. deren Kontaktoberflächen 10.1, 10.2 berührt. Daraufhin wird der Stempel 12 mit einer gleichmäßigen Kraft in eine Verpressrichtung R auf die Kontaktoberflächen 10.1, 10.2 aufgedrückt, so dass die ersten Kontaktmittel 8.1, 8.2 mechanisch verformt werden, wodurch sich deren Höhen 9.1, 9.2 verringern und die Kontaktoberflächen 10.1, 10.2 jedes Kontaktmittels 8.1, 8.2 eingeebnet werden und somit deren Flächen geringfügig vergrößert werden. Der Stempel 12 wird in etwa so weit aufgedrückt, bis die Unterseite 13 auf allen Kontaktmitteln 8.1, 8.2 aufliegt und somit auch das am nächsten an der Oberfläche 4 liegende Kontaktmittel 8.1, 8.2 berührt. Insgesamt wird der Stempel 12 so stark in die Verpressrichtung R verstellt, bis alle Kontaktoberflächen 10.1, 10.2 innerhalb einer fertigungsbedingten ersten Toleranz 20 in der ersten Kontaktebene 11 liegen und weiterhin jede Kontaktoberfläche 10.1, 10.2 eingeebnet ist.
  • Durch die Planarisierung wird somit eine erste Kontaktebene 11 geschaffen, auf die auf dem Halbleiter-Bauelement 2 angeordnete zweite Kontaktmittel 15.1, 15.2 aufgebracht werden können. Die zweiten Kontaktmittel 15.1, 15.2 sind dabei gemäß 5 ebenfalls als Stud-Bumps ausgeführt, die auf die Kontaktstellen 6 aufgebracht werden, z.B. in einem Schritt St1.1 zusammen mit dem Aufbringen der Stud-Bumps auf die Kontaktierflächen 7. Die zweiten Kontaktmittel 15.1, 15.2 definieren mit ihren Kontaktoberflächen 16.1, 16.2 eine zweite Kontaktebene 17, die fertigungsbedingt mit einer zweiten Toleranz 21 von 1–2 µm behaftet sein kann.
  • Vor dem Aufbringen der zweiten Kontaktmittel 15.1, 15.2 auf die ersten Kontaktmittel 8.1, 8.2 wird in einem Schritt St3 ein Klebemittel 18, z.B. ein elektrisch nicht leitender Epoxy-Kleber (NCA, non-conductive adhesive), auf die Oberfläche 4 des Schaltungsträgers 1 so aufgebracht, dass die ersten Kontaktmittel 8.1, 8.2 und auch die umliegenden Bereiche vollständig bedeckt sind, so wie insbesondere in 5 dargestellt. Zusätzlich kann vor dem Aufbringen des nicht leitenden Klebemittels 18 ein leitendes Klebemittel 18.1 lokal auf die Kontaktoberflächen 10.1, 10.2 aufgetragen werden, ohne dass dadurch zwei benachbarte erste Kontaktmittel 8.1, 8.2 miteinander kontaktiert werden. Anschließend wird das Halbleiter-Bauelement 2 gegenüber dem Schaltungsträger 1 so ausgerichtet, dass die den ersten Kontaktmitteln 8.1, 8.2 zugeordneten zweiten Kontaktmittel 15.1, 15.2 übereinander positioniert sind und die Ebenen 11 und 17 parallel zueinander liegen. Daraufhin wird in einem Schritt St4 das Halbleiter-Bauelement 2 an den Schaltungsträger 1 angenähert, bis die zweiten Kontaktmittel 15.1, 15.2 die ersten Kontaktmittel 8.1, 8.2 berühren, und so gegeneinander verpresst, dass das Klebemittel 18 zur Seite verdrängt wird und sich um beide Kontaktmittel 8.1, 8.2, 15.1, 15.2 legt und diese bevorzugt vollständig umschließt. Hierbei wird der Zwischenraum zwischen dem Schaltungsträger 1 und dem Halbleiber-Bauelement 2 vorzugsweise vollständig mit dem Klebemittel 18 ausfüllt, wie in 6 gezeigt. Das leitende Klebemittel 18.1 wird ebenfalls zur Seite verdrängt, verbleibt aber zumindest teilweise im Zwischenraum zwischen den Kontaktoberflächen 10.1, 10.2, 16.1, 16.2.
  • Um die beiden Kontaktmittel 8.1, 8.2, 15.1, 15.2 dauerhaft miteinander zu verbinden, wird das Klebemittel 18 in einem folgenden Schritt St5 ausgehärtet; dabei kann sich das Klebemittel 18 geringfügig zusammenziehen, so dass das Halbleiter-Bauelement 2 an den Schaltungsträger 1 gezogen wird. Das Klebemittel 18 sorgt somit dafür, dass die beiden Kontaktmittel 8.1, 8.2, 15.1, 15.2 zusammengehalten werden. Der mechanische Zusammenhalt wird somit vorzugsweise hauptsächlich durch das Klebemittel 18 erreicht, das das Halbleiter-Bauelement 2 an dem Schaltungsträger 1 hält. Zum Aushärten wird zumindest der Bereich um die Kontaktoberflächen 8.1, 8.2, 15.1, 15.2 erhitzt, wobei die Temperatur je nach Klebemittel 18 auf bis zu 250° eingestellt wird.
  • Durch das Erhitzen werden unterstützend auch die Kontaktoberflächen 10.1, 10.2, 16.1, 16.2 weicher, so dass sich diese beim Verpressen durch mechanische Verformung aneinander anpassen können, d.h. kleine Unebenheiten in den Kontaktoberflächen 10.1, 10.2, 16.1, 16.2. und fertigungsbedingte Toleranzen können zusätzlich ausgeglichen werden. Nach dem Aushärten des Klebemittels 18 ist die Flip-Chip-Schaltungsanordnung 3 gemäß 6 fertiggestellt.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • WO 02056345 A2 [0005, 0011]

Claims (16)

  1. Verfahren zum Herstellen einer Flip-Chip-Schaltungsanordnung (3), mit mindestens folgenden Schritten: Herstellen oder Bereitstellen eines Schaltungsträgers (1) mit einer ersten Oberfläche (4) und darauf aufgebrachten Kontaktierflächen (7) sowie eines Halbleiter-Bauelementes (2) mit einer zweiten Oberfläche (5) und darauf aufgebrachten Kontaktstellen (6) (St0), Aufbringen von ersten Kontaktmitteln (8.1, 8.2) auf die Kontaktierflächen (7) (St1), Aufbringen von den ersten Kontaktmitteln (8.1, 8.2) zugeordneten zweiten Kontaktmitteln (15.1, 15.2) auf die Kontaktstellen (6) (St1.1), Planarisieren der ersten Kontaktmittel (8.1, 8.2) derartig, dass Kontaktoberflächen (10.1, 10.2) der ersten Kontaktmittel (8.1, 8.2) innerhalb einer ersten Toleranz (20) eine gemeinsame erste Kontaktebene (11) definieren (St2), Aufbringen eines Klebemittels (18) auf die ersten Kontaktmittel (8.1, 8.2) und/oder die zweiten Kontaktmittel (15.1, 15.2) (St3), Verpressen des Halbleiter-Bauelementes (2) mit dem Schaltungsträger (1) zum Ausbilden einer elektrischen Verbindung zwischen den ersten und den zweiten Kontaktmitteln (8.1, 8.2, 15.1, 15.2) (St4), und Aushärten des Klebemittels (18) zum Herstellen einer mechanischen Verbindung zwischen Halbleiter-Bauelement (2) und Schaltungsträger (1) (St5).
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die zweiten Kontaktmittel (15.1, 15.2) vor dem Verpressen an den diesen zugeordneten ersten Kontaktmitteln (8.1, 8.2) ausgerichtet werden.
  3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, dass die erste Kontaktebene (11) beim Ausrichten in etwa parallel zu einer von den Kontaktoberflächen (16.1, 16.2) der zweiten Kontaktmittel (15.1, 15.2) innerhalb einer zweiten Toleranz (21) definierten zweiten Kontaktebene (17) eingestellt wird.
  4. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das Klebemittel (18) so auf den Schaltungsträger (1) aufgetragen wird, dass die ersten und/oder zweiten Kontaktmittel (8.1, 8.2, 15.1, 15.2) vollständig bedeckt sind und das Klebemittel (18) nach dem Verpressen an der ersten Oberfläche (4) und der zweiten Oberfläche (5) anliegt.
  5. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das Klebemittel (18) ein elektrisch nicht leitender Kleber ist und das Halbleiter-Bauelement (2) mit dem Schaltungsträger (1) so verpresst wird, dass das Klebemittel (18) aus einem Zwischenraum zwischen den Kontaktoberflächen (10.1, 10.2) der ersten Kontaktmittel (8.1, 8.2) und Kontaktoberflächen (16.1, 16.2) der zweiten Kontaktmittel (15.1, 15.2) zumindest teilweise verdrängt wird.
  6. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass vor dem Aufbringen des Klebemittels (18) zusätzlich ein leitendes Klebemittel (18.1) lokal auf die Kontaktoberflächen (10.1, 10.2) der ersten Kontaktmittel (8.1, 8.2) und/oder Kontaktoberflächen (16.1, 16.2) der zweiten Kontaktmittel (8.1, 8.2) aufgebracht wird.
  7. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das Klebemittel (18) zum Aushärten erhitzt wird.
  8. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der Schritt des Planarisierens mechanisch durchgeführt wird.
  9. Verfahren nach Anspruch 8, dadurch gekennzeichnet, dass das Planarisieren mit einem Stempel (12) mit einer ebenen Unterseite (12) durchgeführt wird, wobei der Stempel (12) an die Kontaktoberflächen (10.1, 10.2) der ersten Kontaktmittel (8.1, 8.2) angenähert und anschließend mit konstanter Kraft so in eine Verpressrichtung (R) verfahren wird, dass sich die ersten Kontaktmittel (8.1, 8.2) verformen.
  10. Verfahren nach einem der vorhergehenden Ansprüche, dadurch ge- kennzeichnet, dass die ersten und/oder zweiten Kontaktmittel (8.1, 8.2, 15.1, 15.2) durch Ball-Bonding aufgebracht werden zum Ausbilden von Stud-Bumps.
  11. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass als Schaltungsträger (1) ein spritzgegossener Schaltungsträger aus Kunststoff, z.B. ein MID (molded interconnect device), und als Halbleiter-Bauelement (2) ein monolithisches Bauelement verwendet werden.
  12. Flip-Chip-Schaltungsanordnung (3), mindestens aufweisend: einen Schaltungsträger (1) mit mehreren Kontaktierflächen (7), auf denen erste Kontaktmittel (8.1, 8.2) aufgetragen sind, ein Halbleiter-Bauelement (2) mit Kontaktstellen (6), auf denen jeweils zweite Kontaktmittel (15.1, 15.2) aufgetragen sind, wobei die ersten Kontaktmittel (8.1, 8.2) Kontaktoberflächen (10.1, 10.2) aufweisen, die innerhalb einer ersten Toleranz (20) in einer ersten Kontaktebene (11) liegen und die mit den zweiten Kontaktmitteln (15.1, 15.2) kontaktiert sind, wobei die ersten Kontaktmittel (8.1, 8.2) und die zweiten Kontaktmittel (8.1, 8.2) durch ein zumindest die ersten und die zweiten Kontaktmittel (8.1, 8.2, 15.1, 15.2) umgebendes Klebemittel (18) mechanisch miteinander verbunden sind.
  13. Flip-Chip-Schaltungsanordnung (3) nach Anspruch 12, dadurch gekennzeichnet, dass die ersten und die zweiten Kontaktmittel (8.1, 8.2, 15.1, 15.2) lediglich durch das Klebemittel (18) mechanisch miteinander verbunden sind, wobei das Klebemittel (18) an einer ersten Oberfläche (4) des Schaltungsträgers (1) und an einer zweiten Oberfläche (5) des Halbleiter-Bauelements (2) anliegt.
  14. Flip-Chip-Schaltungsanordnung (3) nach Anspruch 12 oder 13, dadurch gekennzeichnet, dass der Schaltungsträger (1) ein spritzgegossener Schaltungsträger aus Kunststoff, z.B. ein MID (molded interconnect device), ist.
  15. Flip-Chip-Schaltungsanordnung (3) nach einem der Ansprüche 12 bis 14, dadurch gekennzeichnet, dass die ersten und/oder die zweiten Kontaktmittel (8.1, 8.2, 15.1, 15.2) Stud-Bumps sind.
  16. Flip-Chip-Schaltungsanordnung (3) nach einem der Ansprüche 12 bis 15, dadurch gekennzeichnet, dass das Klebemittel (18) ein elektrisch nicht-leitender Kleber ist, und im Bereich der Kontaktoberflächen (10.1, 10.2, 16.1, 16.2) zusätzlich ein leitendes Klebemittel (18.1) angeordnet ist.
DE102014201166.3A 2014-01-23 2014-01-23 Verfahren zum Herstellen einer Flip-Chip-Schaltungsanordnung und Flip-Chip-Schaltungsanordnung Withdrawn DE102014201166A1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102014201166.3A DE102014201166A1 (de) 2014-01-23 2014-01-23 Verfahren zum Herstellen einer Flip-Chip-Schaltungsanordnung und Flip-Chip-Schaltungsanordnung
CN201510028691.0A CN104810297A (zh) 2014-01-23 2015-01-20 用于制造倒装芯片电路装置的方法和倒装芯片电路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102014201166.3A DE102014201166A1 (de) 2014-01-23 2014-01-23 Verfahren zum Herstellen einer Flip-Chip-Schaltungsanordnung und Flip-Chip-Schaltungsanordnung

Publications (1)

Publication Number Publication Date
DE102014201166A1 true DE102014201166A1 (de) 2015-08-06

Family

ID=53546956

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102014201166.3A Withdrawn DE102014201166A1 (de) 2014-01-23 2014-01-23 Verfahren zum Herstellen einer Flip-Chip-Schaltungsanordnung und Flip-Chip-Schaltungsanordnung

Country Status (2)

Country Link
CN (1) CN104810297A (de)
DE (1) DE102014201166A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102020114669A1 (de) 2020-06-02 2021-12-02 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Elektrische vorrichtung

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002056345A2 (en) 2001-01-15 2002-07-18 Teledyne Technologies, Incorporated Flip chip package semiconductor device having double stud bumps and method of forming same

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5686353A (en) * 1994-12-26 1997-11-11 Matsushita Electric Industrial Co., Ltd. Semiconductor device and manufacturing method thereof
CN1166480C (zh) * 2002-06-28 2004-09-15 威盛电子股份有限公司 高分辨率焊接凸块形成方法
CN1312741C (zh) * 2003-01-21 2007-04-25 颀邦科技股份有限公司 消除晶片及芯片上金属凸块的高度差异的方法
CN1619807B (zh) * 2004-12-06 2011-03-16 友达光电股份有限公司 包括集成电路芯片的基板及其上的集成电路

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002056345A2 (en) 2001-01-15 2002-07-18 Teledyne Technologies, Incorporated Flip chip package semiconductor device having double stud bumps and method of forming same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102020114669A1 (de) 2020-06-02 2021-12-02 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Elektrische vorrichtung

Also Published As

Publication number Publication date
CN104810297A (zh) 2015-07-29

Similar Documents

Publication Publication Date Title
DE19743767B4 (de) Verfahren zum Herstellen eines Halbleiterchip-Gehäuses mit einem Halbleiterchip für Oberflächenmontage sowie ein daraus hergestelltes Halbleiterchip-Gehäuse mit Halbleiterchip
DE10045043B4 (de) Halbleiterbauteil und Verfahren zu dessen Herstellung
DE102008048420A1 (de) Chip-Anordnung und Verfahren zum Herstellen einer Chip-Anordnung
EP1279195A1 (de) Elektronisches bauelement mit flexiblen kontaktierungsstellen und verfahren zu dessen herstellung
DE19848834A1 (de) Verfahren zum Montieren eines Flipchips und durch dieses Verfahren hergestellte Halbleiteranordnung
DE102011006341A1 (de) Verfahren zur Fertigung eines Verdrahtungssubsrats mit eingebetteten Halbleiterchip
DE102004008135A1 (de) Halbleiterbauteil mit einem Stapel aus Halbleiterchips und Verfahren zur Herstellung desselben
EP1186035A1 (de) Elektronisches bauelement mit flexiblen kontaktierungsstellen und verfahren zum herstellen eines derartigen bauelements
EP1508168B1 (de) Halbleiterbauelement und verfahren zum herstellen einer halbleiterbauelementanordnung mit dem halbleiterbauelement
DE10223738B4 (de) Verfahren zur Verbindung integrierter Schaltungen
DE10238781A1 (de) Halbleitervorrichtung
DE19522338B4 (de) Chipträgeranordnung mit einer Durchkontaktierung
DE10059176C2 (de) Zwischenträger für ein Halbleitermodul, unter Verwendung eines derartigen Zwischenträgers hergestelltes Halbleitermodul sowie Verfahren zur Herstellung eines derartigen Halbleitermoduls
DE10221646B4 (de) Verfahren zur Verbindung von Schaltungseinrichtungen und entsprechender Verbund von Schaltungseinrichtungen
DE102005051414B3 (de) Halbleiterbauteil mit Verdrahtungssubstrat und Lotkugeln sowie Verfahren zur Herstellung des Halbleiterbauteils
DE102011000866A1 (de) Elektrisches Bauelement mit einer elektrischen Verbindungsanordnung und Verfahren zu dessen Herstellung
DE102014201166A1 (de) Verfahren zum Herstellen einer Flip-Chip-Schaltungsanordnung und Flip-Chip-Schaltungsanordnung
DE102007050433B4 (de) Halbleitermodul, Verfahren zum Herstellen eines Halbleitermoduls und Board mit einem Halbleitermodul
DE10233641B4 (de) Verfahren zur Verbindung einer integrierten Schaltung mit einem Substrat und entsprechende Schaltungsanordnung
DE19639934A1 (de) Verfahren zur Flipchip-Kontaktierung eines Halbleiterchips mit geringer Anschlußzahl
WO2009019190A1 (de) Federkontaktierung von elektrischen kontaktflächen eines elektronischen bauteils
EP1116180B1 (de) Verfahren zur kontaktierung eines schaltungschips
DE102015226137A1 (de) Verfahren zum Herstellen eines Schaltungsbauteils und Schaltungsbauteil
DE102009005996A1 (de) Verfahren zum Herstellen einer elektrischen und mechanischen Verbindung und Anordnung, die eine solche aufweist
DE102004030383A1 (de) Bondfolie und Halbleiterbauteil mit Bondfolie sowie Verfahren zu deren Herstellung

Legal Events

Date Code Title Description
R005 Application deemed withdrawn due to failure to request examination