EP1340255A2 - Zwischenträger für ein halbleitermodul, unter verwendung eines derartigen zwischenträgers hergestelltes halbleitermodul sowie verfahren zur herstellung eines derartigen zwischenträgers - Google Patents

Zwischenträger für ein halbleitermodul, unter verwendung eines derartigen zwischenträgers hergestelltes halbleitermodul sowie verfahren zur herstellung eines derartigen zwischenträgers

Info

Publication number
EP1340255A2
EP1340255A2 EP01999000A EP01999000A EP1340255A2 EP 1340255 A2 EP1340255 A2 EP 1340255A2 EP 01999000 A EP01999000 A EP 01999000A EP 01999000 A EP01999000 A EP 01999000A EP 1340255 A2 EP1340255 A2 EP 1340255A2
Authority
EP
European Patent Office
Prior art keywords
component
holes
carrier
semiconductor
carrier body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
EP01999000A
Other languages
English (en)
French (fr)
Inventor
Marcel Heerman
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Siemens Corp
Original Assignee
Siemens AG
Siemens Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG, Siemens Corp filed Critical Siemens AG
Publication of EP1340255A2 publication Critical patent/EP1340255A2/de
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistors
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3431Leadless components
    • H05K3/3436Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/62Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
    • H10W70/63Vias, e.g. via plugs
    • H10W70/635Through-vias
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68Shapes or dispositions thereof
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0271Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09009Substrate related
    • H05K2201/09036Recesses or grooves in insulating substrate
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09372Pads and lands
    • H05K2201/09472Recessed pad for surface mounting; Recessed electrode of component
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09509Blind vias, i.e. vias having one side closed
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/01Manufacture or treatment
    • H10W70/05Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers
    • H10W70/093Connecting or disconnecting other interconnections thereto or therefrom, e.g. connecting bond wires or bumps
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/073Connecting or disconnecting of die-attach connectors
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Definitions

  • Intermediate carrier for a semiconductor module semiconductor module produced using such an intermediate carrier, and method for producing such an intermediate carrier
  • the invention relates to an intermediate carrier for a module with at least one semiconductor component, consisting of a flat carrier body with an upper side on which internal connections for connection to component connection elements of a semiconductor component are formed,
  • the invention further relates to a semiconductor module produced using such an intermediate carrier and a method for producing such an intermediate carrier.
  • the intermediate carrier or interposer plays an important role in the contacting of semiconductor chips or several chips are connected to a module, which is then contacted on the circuit carrier.
  • an intermediate carrier is provided on its underside with solder bumps, which enable surface mounting on a circuit board.
  • the solder bumps serve on the one hand as electrical connections and on the other hand as spacers for the expansion compensation between the different materials, namely the intermediate carrier and the printed circuit board.
  • the semiconductor chip can be attached to the top of the intermediate carrier and can be contacted, for example, with bond wires.
  • a flip-chip assembly is also known, the connections of the unhoused semiconductor being connected directly to conductor tracks on the upper side of the intermediate carrier.
  • an underfill of the semiconductor is generally required, which necessitates an additional, complicated and expensive process step which, moreover, no longer enables subsequent repair.
  • an injection-molded, three-dimensional substrate made of an electrically insulating polymer is used as the intermediate carrier, on the underside of which polymer bumps formed during injection molding are arranged in a planar manner (EP 0 782 765 B1).
  • These polymer bumps are provided with a solderable end surface and thus form external connections which are connected via integrated conductor tracks to internal connections for a semiconductor component arranged on the substrate.
  • the polymer bumps serve as spacers of the module with respect to a printed circuit board and are thus able to compensate for different expansions between the printed circuit board and the intermediate carrier.
  • the semiconductor component can be contacted on the top of the intermediate carrier via bond wires; however, contacting is also possible in which the different Thermal expansion coefficients can be compensated analogously via polymer bumps on the top of the intermediate carrier.
  • a single-chip module is also known from WO 89/00346 A1, in which the injection-molded, three-dimensional substrate made of an electrically insulating polymer carries polymer bumps formed on the underside, which are arranged in one or more rows along the circumference of the substrate are.
  • a chip is arranged on the top of the substrate; it is contacted via fine bond wires and conductor tracks, which in turn are then connected via plated-through holes to the external connections formed on the bumps on the underside.
  • the intermediate carrier has a relatively large expansion in this design.
  • the aim of the present invention is to create an intermediate carrier for a semiconductor module of the type mentioned in the introduction and to specify a production method for such an intermediate carrier or such a module, direct contacting of the semiconductor component without underfilling on the intermediate carrier and contacting of the Intermediate carrier on a circuit carrier are possible without additional measures, the different coefficients of expansion of the materials used not appearing disadvantageously.
  • the semiconductor component with the intermediate carrier should result in a module of very compact design.
  • the first part of the object is achieved by an intermediate carrier for a module with at least one semiconductor component, consisting of a flat carrier body
  • connection carrier for at least one semiconductor component comprises the following steps:
  • a semiconductor component is fixed with its connection side on the top of a flat carrier body in such a way that its component connections lie on the top of the carrier body;
  • the ring-shaped notches for exposing the hole edges as well as the holes in the through holes are preferably made by laser processing.
  • a further laser structuring for a conductor track structure can be carried out on the underside of the carrier body.
  • the unnecessary metal surfaces can be removed and the remaining metal surfaces can be provided with an additional metal layer.
  • additional solder layers (with tin-lead) can be applied to these metal structures for soldering, so that one operation for paste printing is not necessary.
  • the bumps on the underside of the carrier body are generated before the connection to the semiconductor component.
  • the bumps can be produced both by laser structuring and by embossing the underside of the carrier body.
  • the half state component mounted on the body provided with the bumps ⁇ carrier, and then the bore of the passage would ⁇ ker holes therethrough with subsequent metallization performed from the bottom by the already preformed cusp to the top of the carrier body.
  • FIGS. 1 to 4 show schematically the individual phases in the manufacture of an intermediate carrier according to the invention in connection with a semiconductor component
  • FIG. 5 shows a perspective view corresponding to FIG. 4 of the underside of a cut intermediate carrier and FIG. 6 schematically shows the mounting of a semiconductor module according to the invention on a printed circuit board.
  • the intermediate carrier 1 has a carrier body 10, which is formed from an LCP film with a similarly low expansion coefficient as that of the semiconductor component.
  • LCP the coefficient of thermal expansion of LCP is close to that of silicon, so that such a carrier body can be connected directly to a semiconductor without there being any risk of thermal expansion due to different expansion.
  • the carrier body 10 is connected via an intermediate adhesive layer 3 to a semiconductor chip 2, the component connection elements of which in the form of metal pads 21 face the carrier body 10.
  • the adhesive layer 3 can have a thickness of 25 to 50 ⁇ m, for example, while the LCP film forming the carrier body 10 has a thickness of 100 to 200 ⁇ m, for example.
  • the use of a multilayer film is also conceivable, it being possible for a conductor track structure to be provided between the layers. location I - 1 P 1
  • a notch 16 (FIG. 4) is eccentric to the corresponding through hole 11, so that a cusp 17 cut on one side is formed in the form of a ring segment.
  • a desired conductor structure on the underside of the carrier body 10 can also be carried out by laser processing in the same process step.
  • the metal surfaces not required can be removed and the remaining metal surfaces can be provided with an additional metal pad.
  • soldering materials can be applied to the edges of the bumps serving as external contacts 18.
  • FIG. 6 shows the contacting of a module according to the invention with an intermediate carrier 1 and a semiconductor chip 2 on a printed circuit board 4, the external contacts 18 each being reinforced with a solder layer 19 made of tin-lead. It can further be seen in FIG. 6 that the tin-lead alloy 19 also fills one of the through holes 11.

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Wire Bonding (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

Der Zwischenträger für ein Halbleitermodul besteht aus einem Trägerkörper (10) in Form einer Folie, auf deren Oberseite eine Halbleiterkomponente (2) mit ihren Bauteil-Anschlusselementen (21) unmittelbar aufgebracht wird. Von der Unterseite des Trägerkörpers (10) werden Durchgangslöcher (11) so eingebracht, dass die Bauteil-Anschlusselemente (21) der Halbleiterkomponente freigelegt werden. Die Durchgangslöcher werden durch eine Metallisierung (12,22) mit den Bauteil-Anschlusselementen der Halbleiterkomponente kontaktiert. Anschliessend werden die Wände der Durchgangslöcher (11) von der Unterseite des Trägerkörpers her durch ringförmige Einkerbungen (14) freigelegt, so dass kaminförmige, vertiefte Höcker (15) entstehen, die als Aussenanschlüsse für das Modul zur Kontaktierung auf einer Leiterplatte dienen.

Description

Beschreibung
Zwischenträger für ein Halbleitermodul, unter Verwendung ei¬ nes derartigen Zwischenträgers hergestelltes Halbleitermodul sowie Verfahren zur Herstellung eines derartigen Zwischenträgers
Die Erfindung betrifft einen Zwischenträger für ein Modul mit mindestens einer Halbleiterkomponente, bestehend aus einem flachen Trägerkörper mit einer Oberseite, auf der Innenanschlüsse zur Verbindung mit Bauteil-Anschlußelementen einer Halbleiterkomponente ausgebildet sind,
- einer Unterseite, welche mit Außenanschlüssen zur Kontak- tierung mit einem Schaltungsträger versehen ist, und
- Durchgangslöchern zwischen der Oberseite und der Unterseite, deren Wände zumindest teilweise metallisiert sind und jeweils eine leitende Verbindung zwischen einem Innenanschluß der Oberseite und einem entsprechenden Außenan- schluß der Unterseite herstellen.
Weiter bezieht sich die Erfindung auf ein unter Verwendung eines derartigen Zwischenträgers hergestelltes Halbleitermodul und ein Verfahren zur Herstellung eines derartigen Zwischenträgers .
Durch die zunehmende Miniaturisierung integrierter Schaltkreise besteht das Problem, immer mehr elektrische Verbindungen zwischen dem eigentlichen Halbleiter und einem Schaltungsträger, also einer Leiterplatte, auf engstem Raum unter- zubringen. Je feiner aber die Strukturen des Halbleiterchips und der Verbindungsleiter sind, umso mehr sind sie durch unterschiedliche Ausdehnungen der beteiligten Materialien, insbesondere des Halbleiterkörpers einerseits und der aus Kunststoff bestehenden Leiterplatte andererseits, gefährdet.
Eine wesentliche Rolle bei der Kontaktierung von Halbleiterchips spielt der Zwischenträger oder Interposer, mit dem ein oder mehrere Chips zu einem Modul verbunden wird bzw. werden, das dann auf dem Schaltungsträger kontaktiert wird.
Bei der sogenannten BGA (Ball Grid Array) -Technik wird ein Zwischenträger an seiner Unterseite flächig mit Lothöckern versehen, die eine Oberflächenmontage auf einer Leiterplatte ermöglichen. Die Lothöcker dienen dabei einerseits als elektrische Anschlüsse und andererseits als Abstandshalter für den Ausdehnungsausgleich zwischen den verschiedenen Materia- lien, nämlich dem Zwischenträger und der Leiterplatte. Auf der Oberseite des Zwischenträgers kann der Halbleiterchip befestigt und beispielsweise mit Bonddrähten kontaktiert sein. Bekannt ist auch eine Flipchip-Montage, wobei die Anschlüsse des ungehäusten Halbleiters unmittelbar mit Leiterbahnen auf der Oberseite des Zwischenträgers verbunden werden. Um in diesem Fall einen Ausdehnungsausgleich zwischen dem Halbleiterkörper und dem Zwischenträger zu schaffen, ist in der Regel eine Unterfüllung (underfill) des Halbleiters erforderlich, was einen zusätzlichen, komplizierten und teueren Pro- zeßschritt erforderlich macht, der außerdem eine nachträgliche Reparatur nicht mehr ermöglicht.
Bei der sogenannten PSGA (Polymer Stud Grid Array) - Technologie wird als Zwischenträger ein spritzgegossenes, dreidimensionales Substrat aus einem elektrisch isolierenden Polymer verwendet, auf dessen Unterseite beim Spritzgießen mitgeformte Polymerhöcker flächig angeordnet sind (EP 0 782 765 Bl) . Diese Polymerhöcker sind mit einer lötbaren Endoberfläche versehen und bilden so Außenanschlüsse, die über inte- grierte Leiterzüge mit Innenanschlüssen für eine auf dem Substrat angeordnete Halbleiterkomponente verbunden sind. Die Polymerhöcker dienen als Abstandshalter des Moduls gegenüber einer Leiterplatte und sind so in der Lage, unterschiedliche Ausdehnungen zwischen Leiterplatte und Zwischenträger auszu- gleichen. Die Halbleiterkomponente kann auf der Oberseite des Zwischenträgers über Bonddrähte kontaktiert sein; möglich ist aber auch eine Kontaktierung, bei der die unterschiedlichen Wärmeausdehnungskoeffizienten analog über Polymerhöcker auf der Oberseite des Zwischenträgers ausgeglichen werden.
Aus der WO 89/00346 AI ist ferner ein Single-Chip-Modul be- kannt, bei welchem das spritzgegossene, dreidimensionale Substrat aus einem elektrisch isolierenden Polymer auf der Unterseite angeformte Polymerhöcker trägt, die in einer oder mehreren Reihen entlang dem Umfang des Substrats angeordnet sind. Ein Chip ist auf der Oberseite des Substrats angeord- net; seine Kontaktierung erfolgt über feine Bonddrähte und Leiterbahnen, die dann ihrerseits über Durchkontaktierungen mit den auf den unterseitigen Höckern ausgebildeten Außenanschlüssen verbunden sind. Der Zwischenträger besitzt bei dieser Gestaltung eine verhältnismäßig große Ausdehnung.
Ziel der vorliegenden Erfindung ist es, einen Zwischenträger für ein Halbleitermodul der eingangs genannten Art zu schaffen und ein Herstellungsverfahren für einen solchen Zwischenträger bzw. ein solches Modul anzugeben, wobei eine un ittel- bare Kontaktierung der Halbleiterkomponente ohne Unterfüllung auf dem Zwischenträger und eine Kontaktierung des Zwischenträgers auf einem Schaltungsträger ohne zusätzliche Maßnahmen möglich werden, wobei die unterschiedlichen Ausdehnungskoeffizienten der verwendeten Materialien nicht nachteilig in Erscheinung treten. Dabei soll die Halbleiterkomponente mit dem Zwischenträger ein Modul von sehr kompakter Bauform ergeben.
Erfindungsgemäß wird der erste Teil der Aufgabe gelöst durch einen Zwischenträger für ein Modul mit mindestens einer Halbleiterkomponente, bestehend aus einem flachen Trägerkörper mit
- einer Oberseite, auf der Innenanschlüsse zur Verbindung mit Bauteil-Anschlußelementen einer Halbleiterkomponente ausgebildet sind,
- einer Unterseite, welche mit Außenanschlüssen zur Kontaktierung mit einem Schaltungsträger versehen ist, und ω ω > N> P1 π o cn o (_π cπ
cυ j f t-1 P1
Cπ o Cπ o Cπ o Cπ
CL ö cn s. CL d: Φ CL öd PJ Ω cn P fr 3 H φ rt 3 > Hi CL P- CL er P1 DJ P
Φ d Ω P- Φ er P- PJ φ d ET pj: φ Φ φ d Φ φ t^ h-1 d O Φ cn d Φ P- O: d o
P P ET P d Φ d ET cn cn Φ rt d P d Φ P PJ P- cn rt PJ 3 rt cn P P Ω Hi
Ω p- CL P φ P- O L P N rt er Ω P- d lP φ LP Q ET ä *Ö er t Ω CL CL P P Φ ö LQ Φ Φ rt PJ cn d S P rt CΛ O d Φ CL o
Φ LQ ET CL Φ Φ CL LQ P Hi P- P- d Φ < P CL P- PJ cn Ω PJ Φ er P P P- d
P PJ r P- P Ω P- φ φ d: 3 Ω P er o O Φ rt Φ d: ET P P- Φ P Φ φ
Φ d Φ fr Φ ET P ET Ω P- d P d P- tr Φ P- er PJ d Ω P cn ιP d
P- ι <i cn ö Φ φ cn PI φ ET P N P- cn d n P rt Φ T cn Φ rt rt cn O Φ d d o P rt P d LP CL Ω d Ω rt d P P- Φ P rt P- φ φ cn P Φ cn PJ P P CL er CL < P PJ Φ tr LP cn P P- PJ d d 3 <J P- P- Φ d
O: CL Ω Φ Φ O cn Φ tr1 P rt rt *>• er LQ cn (- er CL d O rt rt <ϊ- Φ d
PJ Ω CL P- ET P P Φ P O LQ •» Φ Φ Φ cn rt Φ P- L ≤ P Φ Φ N P d d ET φ Φ >P ^ cn CL rt P- Φ rt cn P- P P- Φ DJ Hi P φ cn φ P rt J 3
Hi Φ P PJ o φ J Φ P P cn PJ s, P d cn P- = Φ rt cn d CL P P- ιP P H d P P- to P- Ω O: φ Φ > • LP P P- φ P Φ d Φ P- d cn rt φ α d LP rt rr CL ET Ω d ^ P- φ t) Ω P pj: d rt cn P d Ω rt cn d d d cn cn P- CL ET φ P- ET Ω S cn φ d o CL ET Hi LP rt Φ CL ET Φ φ d rt Φ Φ LP H- PJ P Ω Φ T Φ ιp ! cn Φ P- Φ H" P L I ^ -1 PJ rt 3 Φ d O: rr Φ Φ Hl ET P Φ rt Φ d cn Ω d CL P P H- cn s: O ^ d: er
N P- P J Ω N rt ts rt P PJ cn LP s. ET 3 φ P Ω Ω P- P O cn J rt rt cn P ET d O: M O: DJ H-" rt d φ PJ Φ LSI cn d Φ ET ET tn 3 d cn P
Φ rt Φ cn Φ d Hi P P- O <! ) (- DJ cn P- Hi P s: d P Φ p- Ω rt φ d Φ P- Ω P LQ Hi P cn ^ Φ d cn Cn rt cn rt P- LS] LP Hi d φ ET <i DJ 3 rt T d φ rt φ P cn Ω rt Φ Φ cn Ξ cn O C Φ O i^- DJ P- ffi er Φ PJ PJ CL d d P cn LP ^ ET d P1 d o Ω P- LP P d \-> d d rt 3 et
PJ PJ : d Φ d J Φ Φ φ O P- d LD p- CL tr cn φ CL d P- rt P-
P CL cn ω P P P- ^ ET er P Ω L0 P er Φ Φ Ω
00 3 Φ P Ω P ω Φ o P- er Φ cn P cn P O: φ P- rt t Φ P d tr PJ= P E pj: o P er E
PJ P) cn Φ Φ s CL Ω Φ P d cn rt cn -> cn rt Φ t N φ Q d rt Φ P
Φ d er φ Φ ET P P Φ P- Φ o Φ P d P- t P Φ P φ
P- Hl SI er P- rt c > φ cn φ rt PJ d co P d P- D : rt < Ω P- P s: cn d rt S P- PJ : d P Φ rt N d CL φ CL d P P O ET cn S! cn P Φ φ φ CL p- CL l_l. cn cn p- d Hi P- LSJ φ Φ PJ: P Ω PJ: PJ: P P- öd
P P- cn CL φ φ cn P N d P- d rt φ P £ P P ιP ET P Φ ET CL rt PJ
P^ Φ Ω Φ rt P- £, φ Φ d . cn LQ CL P- φ P- cn DJ Φ Φ d Φ 3 P rt φ P- d o E P cn Φ cn cn rt φ Φ rt rt P- P cn P P φ Hi Φ P Q rt
3 Cd φ CL ω P- P- rt DJ: PJ • CL 3 cn Q Φ cn cn Φ CL PJ O P φ Φ
Ό DJ d φ P- Φ φ PJ rt d φ Φ Cπ Ω d P rt • ET P d P d P- o d rt d P P- CL PJ N O CΛ P p : ET rt H- Φ CL Φ cn CL o £. d rt P s CL d LQ P- rt ET P- d rt er P DJ Φ d P- 3 CL Φ o H 1 φ Φ PJ: φ • d Φ LQ d P- Φ S to Φ P- P- Q H" P- Φ Φ φ P Φ d d P- LP rt LP d d Ω CL Φ Φ P cn Hi Φ d d ω LS] ET P d CL rt (- Φ P> H P- LP ET P- fr rf P d rt Φ 3 Φ φ £ P P- P Φ s cn
Φ 1 P d PJ α Ω φ DJ PJ Φ Φ H- H- πd P P- d Ω tr1 Ω Ω cn d d ET CL 3 d P d 00 > LP rt *. O cn d E φ ET α ET
DJ & P- CL P Φ P- ö d 1 -> CL P O > Ω ιp P- Φ d cn ET cn P- CL Ω PJ P rt d H- pϋ Φ PJ: ι<J d ET cn s: rt fr P d
Hl Ω Φ P- Φ Φ ET PJ P 3 cn PJ & er DJ rt ET P- cn φ fr φ Φ Φ &> Q T P Φ cn d LP cn M tr1 Ω P- P- d cn Φ d « d φ Φ LP P o P P P- Ö φ φ P Φ PJ P O ET rt φ CL Ω cn Ω P-" P -> rt Φ CL er P d er d CL d 3 H d L_l. Hi rt ιp P Er Ω H- α P- PJ tr φ P Hi Φ PJ Φ P Φ
P S> d d P LP Φ P- 3 J Φ d CL H ET d P- Ω d O: P- PJ: Hi d ET P Ω 3
PJ Φ P LP ^ P cn X d PJ d P- d φ d P LP Φ ET cn Ω Ω P P- • P ET φ
Ω Ω cn PJ φ φ CL rt P d LP P &> P- cn Φ ? ET Φ N Φ φ iP d
ET Φ ET 1 d o P- d Φ cn Φ φ φ s Φ d er1 Φ P P- H P P- PJ rt rt 3 ≤: Ω d P P P- tα er P- ω O P Φ φ P- d Φ
• Φ CL PJ: ET cn LP P- O: d O: Φ Φ Ω ≤ d P d d P DJ < LP d d P- d φ PJ 1 N ^ 1 d P S PJ: P- 1 d rt d Φ cn rt φ 1 cn d 1 • O PJ P 3 CL φ Hl P 1 Φ 1 1 1 ! d 1
Das erfindungsgemäße Verfahren zur Herstellung eines Anschlußträgers für mindestens eine Halbleiterkomponente umfaßt folgende Schritte:
- eine Halbleiterkomponente wird mit ihrer Anschlußseite derart auf der Oberseite eines flachen Trägerkörpers fixiert, daß ihre Bauteil-Anschlüsse auf der Oberseite des Trägerkörpers aufliegen;
- von der Unterseite des Trägerkörpers her werden Durchgangslöcher zur Freilegung der Bauteil-Anschlußelemente der Halbleiterkomponente bis zur Oberseite durchgebohrt;
- die Innenwände der Durchgangslöcher und die freigelegten Kontaktflächen der Halbleiterkomponente werden gleichzeitig mit mindestens einem Teil der Unterseite des Trägerkörpers mit einer Metallschicht überzogen; und - der Rand der Löcher auf der Unterseite des Trägerkörpers wird durch eine ringförmige Einkerbung zumindest teilweise freigelegt.
Vorzugsweise werden die ringförmigen Einkerbungen zur Freile- gung der Lochränder ebenso wie die Bohrungen der Durchgangslöcher mittels Laserbearbeitung vorgenommen. Dabei kann gleichzeitig eine weitere Laserstrukturierung für eine Leiterbahnstruktur auf der Unterseite des Trägerkörpers vorgenommen werden. Bei diesem Prozeßschritt können die nicht be- nötigten Metallflächen entfernt und die verbleibenden Metallflächen mit einer zusätzlichen Metallschicht versehen werden. Zur Erzeugung einer größeren Dicke können auf diese Metallstrukturen zum Löten zusätzliche Lotschichten (mit Zinn-Blei) aufgebracht werden, so daß ein Arbeitsgang für einen Pasten- druck nicht erforderlich wird.
Denkbar ist allerdings auch ein etwas anderer Verfahrensablauf, bei dem die Höcker auf der Unterseite des Trägerkörpers bereits vor der Verbindung mit der Halbleiterkomponente er- zeugt werden. In diesem Fall können die Höcker sowohl durch Laserstrukturierung als auch durch Prägen der Unterseite des Trägerkörpers erzeugt werden. In diesem Fall würde die Halb- leiterkomponente auf den mit den Höckern versehenen Träger¬ körper aufgesetzt, und dann würde die Bohrung der Durchgangs¬ löcher von der Unterseite durch die bereits vorgeformten Hök- ker hindurch zur Oberseite des Trägerkörpers mit anschließen- der Metallisierung durchgeführt.
Die Erfindung wird nachfolgend an Ausführungsbeispielen anhand der Zeichnung näher erläutert. Es zeigen Figuren 1 bis 4 schematisch die einzelnen Phasen bei der Her- Stellung eines erfindungsgemäßen Zwischenträgers in Verbindung mit einer Halbleiterkomponente,
Figur 5 eine Figur 4 entsprechende perspektivische Ansicht auf die Unterseite eines geschnittenen Zwischenträgers und Figur 6 schematisch die Montage eines erfindungsgemäßen Halb- leitermoduls auf einer Leiterplatte.
In den Figuren 1 bis 4 ist die Herstellung eines erfindungsgemäßen Zwischenträgers gezeigt, wobei der Zwischenträger bereits während seiner Herstellung und Bearbeitung mit der Halbleiterkomponente verbunden und kontaktiert wird. Der Zwischenträger 1 besitzt einen Trägerkörper 10, der aus einer LCP-Folie mit einem ähnlich geringen Ausdehnungskoeffizienten wie dem der Halbleiterkomponente gebildet wird. Bekanntlich liegt der Wärme-Ausdehnungskoeffizient von LCP nahe bei dem von Silizium, so daß ein derartiger Trägerkörper unmittelbar mit einem Halbleiter verbunden werden kann, ohne daß bei thermischer Belastung Gefahr durch unterschiedliche Ausdehnung besteht. Wie in Figur 1 gezeigt ist, wird der Trägerkörper 10 über eine zwischenliegende Klebstoffschicht 3 mit ei- nem Halbleiterchip 2 verbunden, dessen Bauteilanschlußelemente in Form von Metallpads 21 dem Trägerkörper 10 zugewandt sind. Die KlebstoffSchicht 3 kann beispielsweise eine Dicke von 25 bis 50 μm aufweisen, während die den Trägerkörper 10 bildende LCP-Folie beispielsweise eine Dicke von 100 bis 200 μm aufweist. Denkbar ist auch die Verwendung einer Mehrschichtfolie, wobei zwischen den Schichten auch eine Leiterbahnstruktur vorgesehen sein kann. co o r t I—1 P1
Cn o cπ O Cπ 0 Cπ
3 ü PH DJ rt P Ed. CL tr1 rt cn CL cn CL Φ CL 53 S cn K er K) Q S ö Pf cn Cd rt l_l. O φ d CL d Φ d O: Φ Φ Φ P- Φ O P- P- P- P- φ Φ φ PJ P1 P Φ d d & φ O P φ er d et P Φ Hi P d Ω P P- Φ P φ d Φ Φ rt P- rt P d rt P cn P ET Φ 2; Φ rt
P Ω PJ rt Ω Q ^ et er P CL LP PJ rt PJ PJ LP P Ω CL Ω cn P Hi φ P Φ Φ
P- ET P ET Φ LQ Φ J d CL PJ P- φ ö P- Φ P1 3 er cn tr φ p- rt d Hi P- cn P P- cn LP Φ Φ P- L P Φ P P d Φ Cα P er d P P- LQ P1 L 3 P d Φ Φ cn d
Ω PJ P et TS Φ Pi T3 LQ P P P cn P1 P- rt Φ O cn P d P LQ P cn P- Φ φ
ET d s: Φ cn P> O DJ cn CL J Ω ^ Ω 0 cn cn Ω d d to tr • rt P- 3
LQ Φ d IV) Cπ P DJ 3 Ed P- φ Ω ET P- ET PJ P- CL J ET LP P= Φ H Φ P Φ rt
P cn P- CL LS] CL rt cn P- 0: φ P tr Q LQ P- Φ Φ LP P P- cn Ω -> P α d Φ 2:
O cn Φ φ s. d Φ et rt Ω rt DJ d Ω CL P 3 Φ d Ω P φ cn Hl P- Hl CL Φ
ET O: φ P P- P- d P Φ e P P d P tr Φ d P Ω ET O: cn 3 O O Φ Φ P1 P-
P Ω P cn d rt d CL Φ P- P Q rt cn d LSI rt tr rt Ω rt φ n Φ cn 0 rt
Hi ET ≤. öd φ Ω 3 Φ CL E Φ P Ω PJ: cn cn J-> LQ Ξ tr Φ P Φ iQ φ P- P Φ
O: Φ φ φ P ET Φ d P- φ P ET LQ O er P3 P- 2: P P1 Φ P rt P- rt d Hl P
P P P -> cn φ ET Φ d cn rt Φ O: s: Φ P cn P- d L P Φ d Φ P CL Φ
3 d CL PJ φ P P rt P PJ S P- P Ω φ CL D : KJ Ω P Hi 3 Q 3 & d DJ: φ d
P- φ cn P- et ET Φ d Φ P d= ^ J tr H- Φ LQ ET CL <i P» P M Φ P- cn LQ cn
LP d rt et P er Φ P cn rt CL er O: t Φ rt Ω Φ fr Φ Φ O cn rt Ω CL Φ π_J φ P1 d cn PJ: Φ P • Ω J Φ P P φ i P O: d Φ P N rt ET Φ P Hl P
CL P P- 3 ET er P Ό L_l. P rt i^- d rt σ d cn l Φ P Φ Φ P ^ P O
Q DJ P- LP d Φ p- ö φ Φ φ P1 O: d P Φ Φ P to P- P- d O: p: N
Φ d Φ Φ P P d cn P- : cn P P P s, P1 iQ 2: P φ pj: P Hi tr d cn Ω P EP Hi P LQ Φ cn LQ d P ω d Ω φ cn Ω φ P- φ Φ Φ •ö d P P Φ N Ω tr rt Φ φ *d Φ EP et Φ M rt ET cn ET P- Φ P1 P- ET N P Φ Φ Ed. φ P ET et 3 P Φ P cn
PJ O P- DJ Φ P> Φ Φ H φ P- rt O φ Φ CL P PJ P P P- "» O P : Φ Ω P ^r~ Ω
PJ P d d P- P P P- Ω cn a cn P P- Φ cn d LP P- P- P p- L71 3 ET cn o-. ET rt CL fr Hi d 3 ω Φ Hi ET P ET g LP d Ω ?^ er φ 2; φ rt er P P φ P- P P d Φ d Φ P- Ω cd Hi 0 rt CL rt P- K p rt • tr O 0 P rt P CL cn d LP P1 *ϋ P-
PJ Φ P Φ P rt ET φ Φ P d Φ P PJ 0 d Φ Φ er Φ Φ rt Φ 0 Φ rt d rt er ET P- P1 P P φ 3 P P- α rt P- ιP Φ N 2: rt P Φ d P rt
Hi d 3 tr1 CL Φ DJ CL CL Ω cn P- P- P- cn LQ P- PJ rt rt P- P Φ P CL er LQ cn
2: d φ Φ Φ L cn Φ P- ET Φ P P d rt DJ Φ Φ Φ 3 P P P 0 2: öd Φ 2:
Φ cn LP d P- 3 rt P φ er P- PJ LQ d et P d P- CL £ Er Φ P er α Φ
P- O Φ rt P- er Φ P. rt <! P Hl N d= P- Ω P- d Φ φ P P d 0 d P cn d d Φ CL Ω DJ H p- Φ Φ rt 0: ≤ er Φ ET ω Φ CL P d CL <l CL rt r P P. φ CL d P PJ tr P P- 0 Φ φ P P- P Φ O P P P- P cn Φ P- φ φ Φ P Ω φ
P PJ P> CL •Ö P Φ ^ P d Ω P1 cn LQ 3 P CL P- rt •Ö d φ cn CL 2: φ P d P- rt tr d
• to .1-- PJ J P Φ rt s- <! 0 Φ Φ P- Φ LP • rt rt P- φ Hl •^ P
DJ PJ d P- Φ PJ et O PJ P LQ Φ P Φ ro φ £ φ P tö P CL 1 P LP
M CL fr d rt Hi et rt P ^r P Ed Φ d d öd P- φ rt CL P ET P d d φ cn P- o cn rt Er er et d ET <1 et O: rt φ P- rt Φ φ d P 3 & P LQ 3 φ P LQ Φ cn Φ er d P- d φ O Ω H d Φ öd P- cn 1 P P- P d rt φ P- cn cn p:
P- N p- P Φ d Φ CL P P PJ P- d P- Φ 3 rt y P" P • Φ P rt Ω EP cn Ed Φ Φ J et 3 ω LP P LP cn P Φ d d H-" P 2: φ P- ET N O: rt O: P P- d N P- et Φ d ^ Φ rt P P fr 3 ≤ Φ > cn cn Cn Φ P H H) 21 Ω ^
Ω rt Ω P Φ cn P- P d 0: ET Φ Φ Φ Φ Φ P- d O Ω Ω P- 2: 1 2: P d P ET P- J P ET Φ d Ω 3 LP P Φ tr O P ET P- Ω Hl 3 tr ET cn p: 0 Φ EP P Φ P er Φ P- Φ P CL t P P Φ P Cπ er P cn tr er P- P- φ P er P- φ P d
Φ P cn P Φ φ φ r J φ d CL d Φ Φ P rt d Ω CL Φ ιQ H" cn P
P Ω P d P *>» d P • P Φ P t_J- P- EP tr 3 Φ P- Φ Φ O P1
Φ ET ^ in 2: Hl Φ d φ 3 PL d d φ rt P- 3 P1 t\> J P- O: Φ t > P- cn S ö rt rt Φ Z P- φ LP d rt CL Φ Φ d d N P P- DJ d DJ P φ O Φ P- cn P Φ rt P Φ 3 Φ d: Φ Φ LQ d CL <
Ω Φ d P rt ω CL P- rt φ Cn rt P- d P- 3 er Φ P P rt rt P er 0 tr Φ cn er CL CL d d P) P- Φ P1 PJ Φ rt φ Φ P- • Φ EP P- d cn CL P P-1 φ P- <! φ p ?d d ET Ja. cn P- CL rt d P d tr1 cn ι φ • P Φ ET φ O P H PJ= CL Φ P rt Φ Φ rt 1 Φ P σ t cn CL d p- P- 1 cn d P- P- P * P P φ P 1 P- P> P- N Φ
1 φ 1 φ rt 1 1 1 s Φ Φ P P 1 d Φ Φ d P
1 P
denkbar, daß aus bestimmten Gründen oder aufgrund von Maßabweichungen eine Einkerbung 16 (Figur 4) exzentrisch zu dem entsprechenden Durchgangsloch 11 liegt, so daß ein einseitig angeschnittener Höcker 17 in Form eines Ringsegments ent- steht.
Gleichzeitig mit der Einbringung der Einkerbungen 14 kann auch eine gewünschte Leiterstruktur auf der Unterseite des Trägerkörpers 10 durch Laserbearbeitung im gleichen Prozeß- schritt vorgenommen werden. Dabei können die nicht benötigten Metallflächen entfernt und die verbleibenden Metallflächen mit einer zusätzlichen Metallauflage versehen werden. Insbesondere zur Erzielung einer größeren Metalldicke können Lötmaterialien auf dem als Außenkontakte 18 dienenden Rändern der Höcker aufgebracht werden.
Figur 6 zeigt die Kontaktierung eines erfindungsgemäßen Moduls mit einem Zwischenträger 1 und einem Halbleiterchip 2 auf einer Leiterplatte 4, wobei die Außenkontakte 18 jeweils mit einer Lotschicht 19 aus Zinn-Blei verstärkt sind. Weiterhin ist in Figur 6 zu sehen, daß die Zinn-Blei-Legierung 19 auch eines der Durchgangslöcher 11 ausfüllt.

Claims

Patentansprüche
1. Zwischenträger für ein Modul mit mindestens einer Halblei¬ terkomponente (2,), bestehend aus einem flachen Trägerkörper (10) mit
- einer Oberseite, auf der Innenanschlüsse (22) zur Verbindung mit Bauteil-Anschlußelementen (21) einer Halbleiterkomponente (2) ausgebildet sind,
- einer Unterseite (10a), welche mit Außenanschlüssen (18) zur Kontaktierung mit einem Schaltungsträger (4) versehen ist, und
- Durchgangslöchern (11) zwischen der Oberseite und der Unterseite, deren Wände (12) zumindest teilweise metallisiert sind und jeweils eine leitende Verbindung zwischen einem Innenanschluß (22) der Oberseite und einem entsprechenden Außenanschluß (18) der Unterseite herstellen, wobei die Wände der Durchgangslöcher (11) im Bereich der Unterseite
(10a) des Trägerkörpers (10) mittels neben ihrer U fangskante eingebrachter ringförmiger Einkerbungen (14; 16) zumindest teilweise freigelegt sind und freistehende Höcker (15; 17) als
Außenanschlüsse (18) bilden.
2. Zwischenträger nach Anspruch 1, d a d u r c h g e k e n n z e i c h n e t , daß die Höcker
(15) durch konzentrische ringförmige Einkerbungen (14) rohr- förmig ausgebildet sind.
3. Zwischenträger nach Anspruch 1, d a d u r c h g e k e n n z e i c h n e t , daß die Höcker (17) durch exzentrische, annähernd ringförmige Einkerbungen
(16) annähernd in Form von Rohrsegmenten ausgebildet sind.
4. Zwischenträger nach einem der Ansprüche 1 bis 3, d a d u r c h g e k e n n z e i c h n e t , daß als Trägerkörper eine Folie aus einem Kunststoffmaterial verwendet wird, deren Ausdehnungskoeffizient annähernd gleich dem der Halbleiterkomponente (2) ist.
5. Zwischenträger nach Anspruch 4, d a d u r c h g e k e n n z e i c h n e t , daß als Trä¬ gerkörper (10) eine Folie aus LCP (Liquid Crystal Polymer) dient.
6. Zwischenträger nach einem der Ansprüche 1 bis 5, d a d u r c h g e k e n n z e i c h n e t , daß die Außenanschlüsse (18) in Form einer Metallschicht auf dem äußeren Rand der Höcker (15; 17) ausgebildet sind.
7. Zwischenträger nach Anspruch 6, d a d u r c h g e k e n n z e i c h n e t , daß die Außen- anschlußelemente eine zusätzliche Lotschicht (19) tragen.
8. Zwischenträger nach einem der Ansprüche 6 oder 7, d a d u r c h g e k e n n z e i c h n e t , daß die Durch- gangslöcher (11) zumindest teilweise mit Lotmaterial (19) gefüllt sind.
9. Zwischenträger nach einem der Ansprüche 1 bis 8, d a d u r c h g e k e n n z e i c h n e t , daß die Innen- anschlüsse (22) auf der Oberseite des Trägerkörpers (10) durch eine Metallschicht auf den Bauteil-Anschlußelementen (21) einer mit dieser Oberfläche verbundenen Halbleiterkomponente gebildet sind, wobei die Metallschicht (12) durchgehend sowohl die Wände der Durchgangslöcher als auch die zu den Durchgangslöchern gewandten Kontaktfläche der Bauteil- Anschlußelemente (21) bedeckt.
10. Halbleitermodul, gebildet durch einen mit einem Zwischenträger gemäß einem der Ansprüche 1 bis 9 verbundenen Halblei- terchip.
11. Verfahren zur Herstellung eines Zwischenträgers nach ei¬ nem der Ansprüche 1 bis 9 für mindestens eine Halbleiterkom¬ ponente mit folgenden Schritten:
- eine Halbleiterkomponente (2) wird mit ihrer Anschlußseite derart auf der Oberseite eines flachen Trägerkörpers (10) fixiert, daß ihre Anschluß-Kontaktelemente auf der Oberseite des Trägerkörpers (10) aufliegen;
- von der Unterseite (10a) des Trägerkörpers (10) werden Löcher (11) zur Freilegung der Bauteil-Anschlußelemente (21) der Halbleiterkomponente (2) bis zur Oberseite durchgebohrt;
- die Innenwände der Durchgangslöcher (11) und die freigelegten Oberflächen der Bauteil-Anschlußelemente (21) werden mit einer Metallschicht (12) überzogen; und - der Rand der Durchgangslöcher (11) auf der Unterseite des Trägerkörpers (10) wird jeweils durch eine umlaufende Einkerbung (14; 16) freigelegt.
12. Verfahren nach Anspruch 10, d a d u r c h g e k e n n z e i c h n e t , daß die Einkerbungen (14; 16) zur Freilegung der Lochränder durch Laserbearbeitung erzeugt werden.
13. Verfahren nach Anspruch 11, d a d u r c h g e k e n n z e i c h n e t , daß die Einkerbungen durch Prägung der Unterseite des Trägerkörpers (10) erzeugt werden, daß danach die Halbleiterkomponente (2) auf die Oberseite des Trägerkörpers (10) aufgebracht und daß dann die Durchgangslöcher (11) von der Unterseite her gebohrt und schließlich die Innenwände der Durchgangslöcher und die freigelegten Bauteil-Anschlußelemente der Halbleiterkomponente mit der Metallschicht (12) überzogen werden.
14. Verfahren nach einem der Ansprüche 11 bis 14, d a d u r c h g e k e n n z e i c h n e t , daß eine auf der Unterseite des Trägerkörpers (10) aufgebrachte Metall- schicht (13) durch Laserbearbeitung zur Erzeugung einer Leiterbahnstruktur teilweise entfernt wird.
15. Verfahren nach einem der Ansprüche 11 bis 14, d a d u r c h g e k e n n z e i c h n e t , daß zumindest die Ränder der Höcker (15) mit einer Lotmetallisierung vese- hen werden.
EP01999000A 2000-11-29 2001-11-15 Zwischenträger für ein halbleitermodul, unter verwendung eines derartigen zwischenträgers hergestelltes halbleitermodul sowie verfahren zur herstellung eines derartigen zwischenträgers Withdrawn EP1340255A2 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE10059176 2000-11-29
DE10059176A DE10059176C2 (de) 2000-11-29 2000-11-29 Zwischenträger für ein Halbleitermodul, unter Verwendung eines derartigen Zwischenträgers hergestelltes Halbleitermodul sowie Verfahren zur Herstellung eines derartigen Halbleitermoduls
PCT/DE2001/004287 WO2002045162A2 (de) 2000-11-29 2001-11-15 Zwischenträger für ein halbleitermodul, unter verwendung eines derartigen zwischenträgers hergestelltes halbleitermodul sowie verfahren zur herstellung eines derartigen zwischenträgers

Publications (1)

Publication Number Publication Date
EP1340255A2 true EP1340255A2 (de) 2003-09-03

Family

ID=7665048

Family Applications (1)

Application Number Title Priority Date Filing Date
EP01999000A Withdrawn EP1340255A2 (de) 2000-11-29 2001-11-15 Zwischenträger für ein halbleitermodul, unter verwendung eines derartigen zwischenträgers hergestelltes halbleitermodul sowie verfahren zur herstellung eines derartigen zwischenträgers

Country Status (8)

Country Link
US (1) US6781215B2 (de)
EP (1) EP1340255A2 (de)
JP (1) JP2004515077A (de)
KR (1) KR20040014425A (de)
CN (1) CN1488169A (de)
DE (1) DE10059176C2 (de)
TW (1) TW513794B (de)
WO (1) WO2002045162A2 (de)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10223203B4 (de) * 2002-05-24 2004-04-01 Siemens Dematic Ag Elektronisches Bauelement-Modul und Verfahren zu dessen Herstellung
DE10225431A1 (de) * 2002-06-07 2004-01-08 Siemens Dematic Ag Verfahren zur Anschlußkontaktierung von elektronischen Bauelementen auf einem isolierenden Substrat und nach dem Verfahren hergestelltes Bauelement-Modul
US6910907B2 (en) * 2003-11-18 2005-06-28 Agere Systems Inc. Contact for use in an integrated circuit and a method of manufacture therefor
KR100555706B1 (ko) * 2003-12-18 2006-03-03 삼성전자주식회사 미세 솔더볼 구현을 위한 ubm 및 이를 이용한 플립칩패키지 방법
CN100392852C (zh) * 2006-04-12 2008-06-04 江苏长电科技股份有限公司 电子元器件平面凸点式超薄封装基板及其制作方法
CN100392851C (zh) * 2006-04-12 2008-06-04 江苏长电科技股份有限公司 半导体元器件平面凸点式超薄封装基板及其制作方法
US8390107B2 (en) 2007-09-28 2013-03-05 Intel Mobile Communications GmbH Semiconductor device and methods of manufacturing semiconductor devices
TWI505428B (zh) * 2010-03-11 2015-10-21 精材科技股份有限公司 晶片封裝體及其形成方法
US8963335B2 (en) 2012-09-13 2015-02-24 Invensas Corporation Tunable composite interposer
CN106356353A (zh) * 2015-07-14 2017-01-25 苏州旭创科技有限公司 基板及应用该基板的焊接结构和焊接方法
CN109687100B (zh) 2017-10-18 2020-11-06 康普技术有限责任公司 其中有具有减少的无源互调失真的馈电板的基站天线组件
CN111128961B (zh) * 2018-10-30 2022-04-26 精材科技股份有限公司 晶片封装体与电源模组
US12171064B2 (en) * 2021-03-04 2024-12-17 Raytheon Company Interconnect and method for manufacturing the same

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB8412674D0 (en) * 1984-05-18 1984-06-27 British Telecomm Integrated circuit chip carrier
US5069626A (en) 1987-07-01 1991-12-03 Western Digital Corporation Plated plastic castellated interconnect for electrical components
AU2073088A (en) * 1987-07-01 1989-01-30 Western Digital Corporation Plated plastic castellated interconnect for electrical components
JPH04133472A (ja) * 1990-09-26 1992-05-07 Toshiba Corp 化合物半導体装置及びその製造方法
US5229647A (en) * 1991-03-27 1993-07-20 Micron Technology, Inc. High density data storage using stacked wafers
JP3112949B2 (ja) * 1994-09-23 2000-11-27 シーメンス エヌ フェー ポリマースタッドグリッドアレイ
US6249048B1 (en) 1997-03-21 2001-06-19 Siemens N.V. Polymer stud grid array
JP2643098B2 (ja) * 1994-12-07 1997-08-20 インターナショナル・ビジネス・マシーンズ・コーポレイション 液晶表示装置及びその製造方法並びに画像形成方法
JP3294740B2 (ja) * 1995-07-31 2002-06-24 富士通株式会社 半導体装置
US5841193A (en) * 1996-05-20 1998-11-24 Epic Technologies, Inc. Single chip modules, repairable multichip modules, and methods of fabrication thereof
US5998875A (en) * 1996-12-19 1999-12-07 Telefonaktiebolaget Lm Ericsson Flip-chip type connection with elastic contacts
JPH10303327A (ja) * 1997-04-23 1998-11-13 Yamaichi Electron Co Ltd 半導体チップの接点変換構造と該接点変換構造を有する半導体チップの製造法
CN1289376A (zh) * 1998-01-30 2001-03-28 纳慕尔杜邦公司 金属镀液晶聚合物的方法和与其相关的组合物
TW420853B (en) * 1998-07-10 2001-02-01 Siemens Ag Method of manufacturing the wiring with electric conducting interconnect between the over-side and the underside of the substrate and the wiring with such interconnect
JP3201353B2 (ja) * 1998-08-04 2001-08-20 日本電気株式会社 半導体装置とその製造方法
US6341071B1 (en) * 1999-03-19 2002-01-22 International Business Machines Corporation Stress relieved ball grid array package

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See references of WO0245162A2 *

Also Published As

Publication number Publication date
US20020070437A1 (en) 2002-06-13
DE10059176C2 (de) 2002-10-24
KR20040014425A (ko) 2004-02-14
WO2002045162A3 (de) 2003-03-20
US6781215B2 (en) 2004-08-24
CN1488169A (zh) 2004-04-07
DE10059176A1 (de) 2002-06-13
WO2002045162A2 (de) 2002-06-06
JP2004515077A (ja) 2004-05-20
TW513794B (en) 2002-12-11

Similar Documents

Publication Publication Date Title
DE112004001727B4 (de) Verfahren zur Herstellung eines elektronischen Moduls
DE102005032489B3 (de) Leiterplatten-Mehrschichtaufbau mit integriertem elektrischem Bauteil und Herstellungsverfahren
DE3616494C2 (de)
DE69700591T2 (de) Verfahren zur herstellung electrischer anschlüsse unter verwendung von isotopen leitfähigen klebstoffe und damit erreichte verbindungen
EP1340255A2 (de) Zwischenträger für ein halbleitermodul, unter verwendung eines derartigen zwischenträgers hergestelltes halbleitermodul sowie verfahren zur herstellung eines derartigen zwischenträgers
DE2554965A1 (de) Elektrische kompaktschaltungsanordnung
DE102008048420A1 (de) Chip-Anordnung und Verfahren zum Herstellen einer Chip-Anordnung
DE69736488T2 (de) Elektrische verbinder mit hoher dichte
DE102004001829A1 (de) Halbleitervorrichtung
DE102005046280B4 (de) Halbleiterbauteil mit einem Halbleiterchip sowie Verfahren zur Herstellung desselben
DE69723801T2 (de) Herstellungsverfahren einer Kontaktgitter-Halbleiterpackung
DE10120868A1 (de) Verbesserung der Struktur von integrierten Schaltkreisen
DE10059178C2 (de) Verfahren zur Herstellung von Halbleitermodulen sowie nach dem Verfahren hergestelltes Modul
DE102005003125A1 (de) Elektrische Schaltung und Verfahren zur Herstellung einer elektrischen Schaltung
DE19800928B4 (de) Gehäuse, insbesondere stapelbares Gehäuse, zur Aufnahme von Bauelementen und Verfahren zu dessen Herstellung
DE112005000438B4 (de) Eine Zwischenverbindungsstruktur und ein Verfahren zum Verbinden von vergrabenen Signalleitungen mit elektrischen Vorrichtungen
EP1779428B1 (de) Verfahren zur herstellung eines verdrahtungssubstrats eines halbleiterbauteils mit aussenkontaktanschlussflecken für aussenkontakte
DE102021121491B4 (de) Komponententrägerstruktur, verbindbar durch elektrisch leitendes verbindungsmedium in aussparung mit hohlraum mit oberflächenprofil
DE102006024147B3 (de) Elektronisches Modul mit Halbleiterbauteilgehäuse und einem Halbleiterchip und Verfahren zur Herstellung desselben
DE10223203A1 (de) Elektronisches Bauelement-Modul und Verfahren zu dessen Herstellung
DE10048489C1 (de) Polymer Stud Grid Array und Verfahren zur Herstellung eines derartigen Polymer Stud Grid Arrays
DE10125497C2 (de) Verfahren zur Herstellung eines Kontaktsubstrats sowie Kontaktsubstrat
EP1382091A2 (de) Anschlussgehäuse für ein elektronisches bauelement
DE102005042083B4 (de) Chipkartenmodul und Verfahren zur Herstellung eines Chipkartenmoduls
DE112023001991T5 (de) Abstandshalter- und stützstrukturen für zuverlässige zwischenverbindungen für land-grid-arrays und hybride land-grid-arrays

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

17P Request for examination filed

Effective date: 20030516

AK Designated contracting states

Kind code of ref document: A2

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LI LU MC NL PT SE TR

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE APPLICATION IS DEEMED TO BE WITHDRAWN

18D Application deemed to be withdrawn

Effective date: 20060601