EP0970524A2 - SiC-HALBLEITERANORDNUNG MIT HOHER KANALBEWEGLICHKEIT - Google Patents

SiC-HALBLEITERANORDNUNG MIT HOHER KANALBEWEGLICHKEIT

Info

Publication number
EP0970524A2
EP0970524A2 EP98923998A EP98923998A EP0970524A2 EP 0970524 A2 EP0970524 A2 EP 0970524A2 EP 98923998 A EP98923998 A EP 98923998A EP 98923998 A EP98923998 A EP 98923998A EP 0970524 A2 EP0970524 A2 EP 0970524A2
Authority
EP
European Patent Office
Prior art keywords
sic
semiconductor arrangement
arrangement according
channel region
elevations
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
EP98923998A
Other languages
English (en)
French (fr)
Inventor
Dethard Peters
Reinhold SCHÖRNER
Dietrich Stephani
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SiCED Electronics Development GmbH and Co KG
Original Assignee
Siemens AG
Siemens Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG, Siemens Corp filed Critical Siemens AG
Publication of EP0970524A2 publication Critical patent/EP0970524A2/de
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/60Insulated-gate field-effect transistors [IGFET]
    • H10D30/64Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66Vertical DMOS [VDMOS] FETs
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/01Manufacture or treatment
    • H10D12/031Manufacture or treatment of IGBTs
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/411Insulated-gate bipolar transistors [IGBT]
    • H10D12/441Vertical IGBTs
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/213Channel regions of field-effect devices
    • H10D62/221Channel regions of field-effect devices of FETs
    • H10D62/235Channel regions of field-effect devices of FETs of IGFETs
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/40Crystalline structures
    • H10D62/405Orientations of crystalline planes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/832Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
    • H10D62/8325Silicon carbide
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/01Manufacture or treatment
    • H10D12/031Manufacture or treatment of IGBTs
    • H10D12/032Manufacture or treatment of IGBTs of vertical IGBTs
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/01Manufacture or treatment
    • H10D30/021Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/028Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs
    • H10D30/0291Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/117Shapes of semiconductor bodies

Definitions

  • the invention relates to a semiconductor arrangement.
  • Silicon carbide (SiC) in monocrystalline form is a semiconductor material with excellent physical properties that make this semiconductor material particularly interesting for high-temperature electronics and power electronics.
  • a power MISFET (metal-insulator-semiconductor field-effect transistor) based on SiC is known with a substrate made of single-crystal SiC of the 4H or 6H polytype and an epitaxial layer made of SiC arranged on a substrate surface of this substrate , which has a predetermined line type (n or p line) and the same poly type as the SiC substrate.
  • a base region of the opposite conduction type as the SiC epitaxial layer is produced by ion implantation, and in this base region a source region of the same conduction type as the SiC epitaxial layer is produced by ion implantation. Base area and source area are contacted by a source electrode and short-circuited to one another.
  • a silicon dioxide layer (oxide layer) as an insulator layer of the MIS structure is arranged on a surface of the base area and a gate electrode as a metal layer of the MIS structure is arranged on this oxide layer.
  • a gate electrode as a metal layer of the MIS structure is arranged on this oxide layer.
  • the MISFET is then in its on state, in which when an operating voltage is applied between the source ceelektrode and a drain electrode an electrical current flows through the channel area to the drain electrode.
  • the drain electrode can be arranged on the back of the substrate (vertical MISFET) or on the same surface as the source electrode (lateral MISFET).
  • ⁇ -SiC encompasses all polytypes of single-crystalline SiC with hexagonal or rhombohedral crystal structure that are commonly used in this context.
  • the substrate surface of the SiC substrate is prepared before the SiC epitaxial layer is deposited by mechanical processing, for example sawing, in such a way that the surface is at a predetermined angle between 3 ° and 6 ° against one of the two ⁇ 0001 ⁇ crystal surfaces (or one of the associated ⁇ 0001> crystal directions), i.e. against the (0001) crystal surface ( ⁇ i side) or against the (000T) crystal surface (C side), in the direction of one of the ⁇ 1120> crystal directions is tilted (misorientation, "off-axis orientation").
  • the SiC epitaxial layer is deposited on the substrate surface prepared in this way by a CVD process from a working gas mixture containing silicon and carbon at temperatures between 1400 ° C. and 1700 ° C.
  • SiC epitaxial layers produced with this misoriented epitaxy method have the same polytype as the SiC substrate if the process is carried out appropriately and are of better crystallographic quality and their conductivity can be adjusted more precisely than comparable layers which have grown directly on one of the ⁇ 0001 ⁇ crystal faces themselves.
  • the misoriented SiC epitaxial layers have microscopic steps and edges on their surface, the width and height of which depend on the tilt angle of the substrate surface.
  • pages 397 to 407 shows an epitaxial growth of 6H-SiC layers on 6H-SiC substrates misaligned against the (0001) crystal surfaces by an angle between 3 ° and 6 ° by CVD at a temperature of 1500 ° C.
  • the substrate surface is tilted in the direction of the [1120] crystal direction of the 6H-SiC substrate, zigzag line-shaped microsteps are formed on the surface of the grown 6H-SiC epitaxial layer, the main direction of expansion of which is in each case parallel to the [1100] crystal direction of the 6H-SiC epitaxial layer and whose individual zigzag sections run parallel to the hexagonal crystal edges. If the substrate surface is tilted in the direction of rotation to [1100] -
  • the crystal direction of the ⁇ H-SiC substrate shows rectilinear and in each case parallel to the [1120] crystal direction of the 6H-SiC epitaxial layer microstages on the surface of the 6H-SiC epitaxial layer.
  • the height of the microstages created during growth is always an integral multiple of a Si-C double atom layer (about 0.25 nm) and is 6H-SiC on average with three double layers and 4H-SiC with an average of four double layers.
  • the width of the microstages is on average 6H-SiC at 12 nm and 4H-SiC at 17 nm. Wavy or mountain-and-valley-shaped macro steps were observed during epitaxial growth on a substrate surface tilted against the (0001) Si surface, but not when growing on a substrate surface tilted against the (0001) C surface. The greater the angle of tilt when the substrate surface is misoriented, the less likely it is that the macro levels will be formed.
  • the measured height of the macro levels is 3 nm for 6H-SiC epitaxial layers and 10 nm to 15 nm for 4H-SiC epitaxial layers.
  • the width of the terraces between the levels became 280 nm for 6H-SiC and between 110 nm and 160 nm 4H-SiC determined.
  • the invention is based on the object of specifying a semiconductor arrangement with at least one channel region made of SiC and with a high charge carrier mobility in this channel region.
  • the semiconductor arrangement according to claim 1 comprises a) at least one channel region (current-carrying or current-carrying region) made of single-crystal silicon carbide (SiC) with a surface which has at least approximately mutually parallel elevations (surface structures), and b) at least one electronically active structure with at least two Electrodes, between which an electrical operating voltage is applied in an on state through the at least one channel region when an electrical operating voltage is applied
  • the semiconductor arrangement a) comprises a substrate made of ⁇ -SiC with a substrate surface, the surface normal of which is parallel to the (0001) crystal direction.
  • the polar c-axis of the ⁇ -SiC deviates by a predetermined angle between approximately 1 ° and approximately 20 ° and is tilted towards a reference direction oriented perpendicular to the c-axis, b) a layer of ⁇ grown homoepitaxially on the substrate surface of the substrate -SiC, c) at least one channel region which is formed in the cx-SiC layer on a surface of the cx-SiC layer facing away from the substrate surface, and d) at least one electronically active structure with at least two electrodes, between which the at least one a channel area is electrically connected.
  • the electronically active structure can be brought into a conduction state or can be kept in a conduction state and is designed such that in its conduction state when an electrical operating voltage is applied to the two electrodes, an electrical current flows through the at least one channel region which is at least largely perpendicular to the reference direction and perpendicular to one of the ⁇ 0001> crystal directions of the ⁇ -SiC of the substrate and / or the layer.
  • Both solutions according to the invention are based on the finding that the mobility of the charge carriers (electrons or holes) which carry the electrical current in the SiC channel region depends to a large extent on the surface structure of the SiC channel region and is anisotropic, i.e. is different for different current directions in the SiC crystal of the channel region.
  • the surface of the SiC channel region has elevations which are already parallel to one another, in particular step-like or wave-shaped structures, which strongly hinder an electrical current flow in the SiC channel region if the electrical current cross one or more of these elevations got to.
  • Parallel to the The mobility of the charge carriers is highest, the lowest is the electrical resistance to the electrical current in the SiC channel area.
  • the charge carrier mobility is the lowest, and the electrical resistance is accordingly the highest.
  • This anisotropy of the charge carrier mobility on the structured SiC surface is taken into account according to claim 1 in the layout of a semiconductor arrangement with a channel region arranged on the surface, in that the electrical current, at least insofar as it runs on the SiC surface with the elevations, is at least predominantly parallel to the surveys is discontinued. With this measure, the disruptive influences of any surface roughness running parallel to one another at least in some areas can be practically compensated for.
  • a MOS (metal oxide semiconductor) structure was generated to produce a gate oxide Micro-levels observed under the gate oxide on the surface of the channel area, which are formed due to the different oxidation rates for different crystallographic levels. Both the stages of thermal annealing and thermal oxidation were aligned with the stages that occurred immediately after epitaxy on misoriented substrates, so that both processes reinforce the stage formation equally.
  • the electronically active structure is therefore formed in the layout of the semiconductor arrangement with the ⁇ -SiC layer that has been grown epitaxially on a misoriented substrate surface in such a way that the electrical current flows through the at least one channel region at least largely parallel to a crystallographically predetermined direction.
  • This particular current direction is selected perpendicular to the reference direction and perpendicular to one of the ⁇ 0001> crystal directions of the ⁇ -SiC.
  • ⁇ -SiC is preferably used for the SiC channel region.
  • the term ⁇ -SiC encompasses all polytypes of single-crystalline SiC with a hexagonal or rhombohedral crystal structure, in particular the 4H or 6H polytype.
  • the elevations on the surface of the SiC channel region run essentially parallel to one of the ⁇ 1100> crystal directions of the ⁇ -SiC.
  • ⁇ LT ⁇ O> is a family of several different crystal directions (six crystal directions in the hexagonal crystal system). A preferred representative of these crystal directions is the [1100] crystal direction of the ⁇ -SiC of the SiC channel region.
  • the elevations on the surface of the SiC channel region can also run essentially parallel to one of the, in turn, six, ⁇ 1120> crystal directions of the oc-SiC in the hexagonal system.
  • the elevations each end in edges or steps.
  • the edges or steps of different elevations can now run essentially along straight and mutually parallel lines or essentially each follow a zigzag line, the main directions of different zigzag lines again being parallel to one another.
  • the bumps are generally between about 0.25 nm and about 80 nm high and between about 10 nm and about 2000 nm wide, depending on their origin.
  • the substrate surface is tilted in the direction of a ⁇ ll " ⁇ > crystal direction of the Cc-SiC as the reference direction, preferably the [1120] crystal direction.
  • the reference direction can also be one of the ⁇ 1100> Crystal directions of the ⁇ -SiC.
  • the at least one channel region has at least on its surface and at least predominantly the shape of a rectangle, two sides of this rectangle being directed parallel to the electrical current in the channel region and the other two sides being oriented orthogonally to the current direction.
  • the sides of the rectangle parallel to the current flow are chosen to be as short as possible and the sides perpendicular to the current are as long as possible.
  • the ratio of the side length of the rectangular sides directed parallel to the current flow to the side length of the rectangular sides directed perpendicular to the current flow is chosen in particular to be at most 0.3 and preferably at most 0.01.
  • the advantages of the measures according to the invention are particularly pronounced in field-controlled SiC semiconductor arrangements in which the electrical resistance of near-surface SiC semiconductor regions (channel regions) is controlled by applying electrical fields to control electrodes by changing the charge carrier concentrations.
  • the higher channel mobility of the charge carriers in the channel regions achieved with the measures according to the invention improves the switching behavior of these SiC semiconductor arrangements and reduces the losses.
  • Preferred field-controlled semiconductor arrangements are semiconductor arrangements with MIS (metal-insulator-semiconductor) structures, preferably with MOS (metal-oxide-semiconductor) structures, in particular MISFETs (metal-insulator-semiconductor field-effect transistor), IGBTs nsulated gate -Bipolar transistor) and MCTs (MIS or MOS controlled thyristor).
  • MIS metal-insulator-semiconductor
  • MOS metal-oxide-semiconductor
  • MISFETs metal-insulator-semiconductor field-effect transistor
  • IGBTs nsulated gate -Bipolar transistor IGBTs nsulated gate -Bipolar transistor
  • MCTs MIS or MOS controlled thyristor
  • TJ > ⁇ tr TJ N * ⁇ ⁇ F- d rr H 1 CL ⁇ cn P ⁇ P Tl rr F- HPF tQ F
  • the SiC is separated by chemical reaction from a gas mixture of one or more working gases containing silicon and carbon, for example silane and a hydrocarbon such as propane, and a carrier gas, for example hydrogen and / or inert gases .
  • the deposition temperatures on the substrate 3 are usually between 1400 ° C and 1800 ° C and preferably around 1500 ° C.
  • the static pressure in the gas atmosphere is preferably set between about 10,000 Pa and about 100,000 Pa.
  • the substrate surface 30 provided as a growth surface is prepared before the SiC layer 5 is deposited, for example by cutting, sawing or grinding, in such a way that its surface normal designated R2 is at a predetermined angle ⁇ between about 1 ° and about 20 °, in particular between about 2 ° and about 10 ° and preferably between about 3 ° and about -8 ° (3.5 ° for 6H-SiC and 8 ° for 4H-SiC) against a with Rl designated direction and parallel to the [0001] crystal direction (polar c-axis of the SiC crystal) is inclined in the inclination direction
  • Crystal directions in the SiC crystal system are the outward surface normals of the corresponding ⁇ 0001 ⁇ - Crystal faces.
  • An SiC crystal direction is generally chosen as the reference direction REF, which is parallel to one of the ⁇ 0001 ⁇ crystal faces, in particular one of the six equivalent ⁇ 1120> crystal directions in the hexagonal crystal lattice of 4H-SiC or 6H-SiC, or the im hexagonal crystal lattice of 4H-SiC or 6H-SiC also six equivalent ⁇ 1100> crystal directions.
  • the best results are achieved with a tilt in the direction of the [1120] crystal direction of the ⁇ -SiC of the substrate 3.
  • the SiC layer 3 is doped by adding appropriate dopant compounds during the CVD process according to a desired conductivity type, for example with boron (B) or aluminum (Al) for p-doping or with nitrogen (N) for n-doping. tion.
  • step-shaped or undulating elevations which are designated by 6 in FIGS. 1 and 2, form on the layer surface 50 of the grown SiC layer 5 due to the misoriented growth.
  • the elevations 6 in FIGS. 1 and 2 each have a rectilinear edge (step, cutting edge) 60 which run parallel to a main direction denoted by M.
  • the main direction M is perpendicular to the tilting plane
  • Each elevation 6 also has a terrace that rises gently up to the edge 60 at the angle of inclination ⁇ and a steeply descending surface certain width co LO tt P> P 1
  • a substrate surface 30 oriented against the (0001) crystal surface (silicon side) of the ⁇ -SiC toward the [1120] crystal direction of the ⁇ -SiC by the angle of inclination ⁇ is a comparatively thin ⁇ -SiC layer 5 of a predetermined conductivity type (n- or p-line) grew homoepitaxially according to one of the methods already described.
  • the thickness of the substrate 3 is typically between 300 ⁇ m and 400 ⁇ m, while the thickness of the layer 5 is typically a few ⁇ m, for example 10 ⁇ m. Due to the misoriented epitaxial growth, the layer surface 50 of the layer 5 again has elevations 6, which are shown schematically and enlarged and run parallel to one another.
  • a base region 8 doped opposite to the layer 5 is now implanted in the layer 5 by implantation of ions of one or more dopants for the desired conductivity type, for example nitrogen (N) for n-conductivity or aluminum (Al ) and / or boron (B) for p-line.
  • the base region has a rectangular surface 80 on the layer surface 50.
  • a rectangular source region 10 and a likewise rectangular drain region 12 each of the opposite conductivity type as the base region 8, are implanted. Typical implantation depths are less than 1 ⁇ m.
  • the implanted areas are preferably thermally healed by high-temperature treatment. During this thermal annealing, the elevations 6 on the layer surface 50 are reinforced and enlarged.
  • the source region 10 is contacted with a source electrode 15 and the drain region 12 with a drain electrode 16 (only shown in FIG. 6).
  • the sub-area of the base area 8 lying between the source area 10 and the drain area 12 on the surface 80 is a channel area 2 with a likewise rectangular surface 20 which coincides with the surface 80.
  • the shorter sides 22 and 23 of the rectangular surface 20 of the channel region 2 are directed parallel to the elevations 6 and the longer ones co co to t P 1 P- 1 cn D cn o cn o L ⁇
  • the electrical current I flows when an operating voltage is applied between the source electrode 15 and one on the side of the layer 5 facing away from the layer 5
  • Substrate 3 provided drain electrode 16 (only shown in FIG 8) in the subregions 26 of the channel region 2 parallel to the elevations 6.
  • the reverse is the case with the further rectangular subregions 27 and 28, which each connect the subregions 26 to one another.
  • the current I flows perpendicular to the elevations 6.
  • the lengths a of the subregions 27 and A of the subregions 28 running parallel to the elevations 6 are therefore kept as small as possible in relation to the length y of the subregions 26.
  • the p-n junction formed with the base region 8 and the SiC layer 5 absorbs the reverse voltage between the source electrode 15 and drain electrode 16 in the blocking case.
  • the electronically active structure 7 of this semiconductor arrangement corresponds to a vertical MOSFET structure. If, on the other hand, the substrate 3 is of the opposite conductivity type as the layer 5, then between
  • MOS structure according to the invention can also be used for a MOS-controlled thyristor (MCT) with current flowing at least predominantly parallel to the elevations 6 on the surface 20 in the channel region 2.
  • MCT MOS-controlled thyristor
  • an open, rectangular design as in FIG. 5 can also be selected in the vertical structure according to FIGS. 7 and 8, in particular in a nem cell design with several base regions 8.
  • the base region 8 does not have to be implanted, but can also be deposited homoepitaxially on the layer 5 in a trench MOS structure.
  • the invention is not limited to semiconductor arrangements with MOS structures, but rather increases the mobility of the charge carriers in all near-surface, current-carrying SiC regions, in which undesired elevations 6 which generally run parallel to one another occur
  • a semiconductor arrangement according to one of the preceding embodiments can be produced using a method with the following method steps to be carried out in succession: a) providing an SiC substrate 3 as described b) applying the SiC layer 5 by chemical gas phase epitaxy as already described c) crystallographic determination the reference direction and the polar axis ( ⁇ 0001> crystal directions) of the SiC of the substrate 3 and the layer 5 as described d) generating the electronically active structure 7 by suitable manufacturing steps such that the current flow flows perpendicular to the reference direction parallel to the surface in the channel region.

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Thyristors (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

Ein SiC-Kanalgebiet (2) einer Halbleiteranordnung weist durch fehlorientiertes epitaktisches Wachstum an seiner Oberfläche (20) parallel zueinander verlaufende Erhebungen (6) auf. Der elektrische Stromfluss in dem Kanalgebiet (2) wird parallel zu den Erhebungen (6) eingestellt. Dadurch erreicht man eine hohe Ladungsträgerbeweglichkeit im Kanalgebiet (2).

Description

Beschreibung
SiC-Halbleiteranordnung mit hoher Kanalbeweglichkeit
Die Erfindung betrifft eine Halbleiteranordnung.
Siliciumcarbid (SiC) in einkristalliner Form ist ein Halbleitermaterial mit hervorragenden physikalischen Eigenschaften, die dieses Halbleitermaterial besonders- für die Hochtempera- turelektronik und die Leistungselektronik interessant machen.
Es ist ein Leistungs-MISFET (Metal-_Insulator-_Semiconductor- Field-Effect-Transistor) auf SiC-Basis bekannt mit einem Substrat aus einkristallinem SiC des 4H- oder des 6H-Polytyps und ei er auf einer Substratoberfläche dieses Substrats angeordneten Epitaxieschicht aus SiC, das einen vorgegebenen Leitungstyp (n- oder p-Leitung) und den gleichen Polytyp wie das SiC-Substrat aufweist. In der SiC-Epitaxieschicht sind durch Ionenimplantation ein Basisgebiet vom entgegengesetzten Lei- tungstyp wie die SiC-Epitaxieschicht und in diesem Basisgebiet durch Ionenimplantation ein Sourcegebiet vom gleichen Leitungstyp wie die SiC-Epitaxieschicht erzeugt. Basisgebiet und Sourcegebiet sind durch eine Sourceelektrode kontaktiert und miteinander kurzgeschlossen. Auf einer Oberfläche des Ba- sisgebiets ist eine Siliciu dioxid-Schicht (Oxidschicht) als Isolatorschicht der MIS-Struktur und auf dieser Oxidschicht eine Gateelektrode als Metallschicht der MIS-Struktur angeordnet. Durch Anlegen eines elektrischen Feldes an die Gateelektrode kann nun ein oberflächennahes Kanalgebiet im Ba- sisgebiet unterhalb der Oxidschicht hinsichtlich seines elektrischen Widerstands gesteuert werden. Bei einem bestimmten Steuerfeld ändert sich nämlich der Leitungstyp des Kanalgebiets durch Ladungsträgerinversion und es entsteht ein leitender Kanal vom gleichen Leitungstyp wie Sourcegebiet und SiC-Epitaxieschicht (Driftgebiet) an der Oberfläche des Ba- sisgebiets . Der MISFET ist dann in seinem Durchlaßzustand, in dem bei Anlegen einer Betriebsspannung zwischen der Sour- ceelektrode und einer Drainelektrode ein elektrischer Strom durch das Kanalgebiet zur Drainelektrode fließt. Die Drainelektrode kann an der Rückseite des Substrats (vertikaler MISFET) oder an der gleichen Oberfläche wie die Sourceelek- trode (lateraler MISFET) angeordnet sein.
Aus US-A-5, 011 , 549 ist ein Verfahren zum homoepitaktischen Abscheiden einer SiC-Epitaxieschicht auf einem α-SiC-Substrat durch chemische Gasphasenabscheidung (CVD = Chemical Vapour Deposition) bekannt. Der Begriff α-SiC umfaßt alle in diesem Zusammenhang üblicherweise verwendeten Polytypen von einkristallinem SiC mit hexagonaler oder rhomboedrischer Kristallstruktur. Bei diesem bekannten Epitaxieverfahren wird die Substratoberfläche des SiC-Substrats vor dem Abscheiden der SiC-Epitaxieschicht durch mechanische Bearbeitung, beispielsweise Sägen, so präpariert, daß die Oberfläche unter einem vorgegebenen Winkel zwischen 3° und 6° gegen eine der zwei {0001}-Kristallflächen (bzw. eine der zugehörigen <0001>- Kristallrichtungen) , also gegen die (0001) -Kristallfläche (Ξi-Seite) oder gegen die (000T ) -Kristallfl che (C-Seite) , in Richtung einer der <1120>-Kristallrichtungen gekippt ist (Fehlorientierung, „off-axis orientation" ) . Auf der derart präparierten Substratoberflache wird durch einen CVD-Prozeß aus einem Silicium und Kohlenstoff enthaltenden Arbeitsgasge- misch bei Temperaturen zwischen 1400°C und 1700°C die SiC- Epitaxieschicht abgeschieden. Die mit diesem fehlorientierten Epitaxieverfahren hergestellten SiC-Epitaxieschichten weisen bei geeigneter Prozeßführung einen und zwar den gleichen Polytyp wie das SiC-Substrat auf und sind von besserer kristal- lographischer Qualität sowie in ihrer Leitf higkeit genauer einstellbarer als vergleichbare Schichten, die unmittelbar auf einer der {0001}-Kristallflachen selbst aufgewachsen sind. Allerdings weisen die fehlorientiert gewachsenen SiC- Epitaxieschichten an ihrer Oberfläche aufgrund des stufenkon- trollierten Wachstumsmechanismus mikroskopische Stufen und Kanten auf, deren Breite und Höhe von dem Verkippungswinkel der Substratoberflache abhängen. In Materials Research Soci ety Symposi um Proceedings , Vol . 162, 1990 , Sei ten 397 bis 407 wird ein epitaktisches Wachstum von 6H-SiC-Schichten auf gegen die ( 0001) -Kristallflächen um einen Winkel zwischen 3° und 6° fehlorientierten 6H-SiC- Substraten durch CVD bei einer Temperatur von 1500°C beschrieben. Bei einer Verkippung der Substratoberfläche in Richtung zur [1120]-Kristallrichtung des 6H-SiC-Substrats entstehen an der Oberfläche der aufgewachsenen 6H-SiC- Epitaxieschicht zickzacklinienförmige Mikrostufen, deren Hauptausdehnungsrichtung jeweils parallel zur [1100]- Kristallrichtung der 6H-SiC-Epitaxieschicht gerichtet ist und deren einzelne Zickzack-Abschnitte parallel zu den hexagona- len Kristallkanten verlaufen. Bei einer Verkippung der Substratoberfl che in Drehrichtung zur [1100]-
Kristallrichtung des βH-SiC-Substrats zeigen sich dagegen geradlinige und jeweils parallel zur [1120]-Kristallrichtung der 6H-SiC-Epitaxieschicht gerichtete Mikrostufen an der Oberfläche der 6H-SiC-Epitaxieschicht .
In Applied Physics Letters , Vol . 66, No . 26, 26 June 1995, Sei ten 3645 bis 3647 wird bei einem fehlorientierten Epitaxieverfahren neben dem Entstehen von Mikrostufen ein Zusammenlagern („step bunching") von Mikrostufen zu größeren berg- und talartigen Makrostufen („hill-and valley macrostep structures") an der Oberfläche von 4H-SiC- und 6H-SiC- Epitaxieschichten beschrieben. Die 4H-SiC- und 6H-SiC- Epitaxieschichten werden auf um 3° bis 10° zur [1120]- Kristallrichtung fehlorientierten 4H- bzw. 6H-SiC-Substraten durch CVD bei einer Temperatur von 1500°C abgeschieden. Die Höhe der beim Wachstum entstandenen Mikrostufen beträgt aufgrund des Wachstumsmechanismus immer ein ganzahliges Vielfaches einer Si-C-Doppelatomlage (etwa 0,25 nm) und liegt bei 6H-SiC im Mittel bei drei Doppellagen und bei 4H-SiC im Durchschnitt bei vier Doppellagen. Die Breite der Mikrostufen liegt im Durchschnitt bei 6H-SiC bei 12 nm und bei 4H-SiC bei 17 nm. Wellen- oder berg-und-tal-förmige Makrostufen wurden beim epitaktischen Wachstum auf einer gegen die (0001) Si- Fläche verkippten Substratoberfläche beobachtet, nicht jedoch beim Wachstum auf einer gegen die (0001 )C-Fläche verkippten Substratoberfläche. Die Bildung der Makrostufen ist um so we- niger wahrscheinlich, je größer der Verkippungswinkel bei der Fehlorientierung der Substratoberfläche- ist. Die gemessene Höhe der Makrostufen beträgt bei 6H-SiC-Epitaxieschichten 3 nm und bei 4H-SiC-Epitaxieschichten 10 nm bis 15 nm. Die Breite der Terrassen zwischen den Stufen wurde zu 280 nm bei 6H-SiC und zwischen 110 nm und 160 nm bei 4H-SiC bestimmt.
Der Erfindung liegt nun die Aufgabe zugrunde, eine Halbleiteranordnung mit wenigstens einem Kanalgebiet aus SiC und mit einer hohen Ladungsträgerbeweglichkeit in diesem Kanalgebiet anzugeben.
Diese Aufgabe wird gemäß der Erfindung gelöst mit den Merkmalen des Anspruchs 1 oder des Anspruchs 12.
Die Halbleiteranordnung gemäß Anspruch 1 umfaßt a) wenigstens ein Kanalgebiet (stromführendes oder stromtragendes Gebiet) aus einkristallinem Siliciumcarbid (SiC) mit einer Oberfläche, die wenigstens annähernd parallel zueinander verlaufende Erhebungen (Oberflächenstrukturen) aufweist, und b) wenigstens eine elektronisch aktive Struktur mit wenigstens zwei Elektroden, zwischen denen bei Anlegen einer elektrischen Betriensspannung in einem Durchlaßzustand durch das wenigstens eine Kanalgebiet ein elektrischer
Strom fließt, wobei die Stromflußrichtung im Kanalgebiet zumindest weitgehend parallel zu den Erhebungen an der Oberfläche des Kanalgebietes gerichtet ist.
Gemäß Anspruch 12 umfaßt die Halbleiteranordnung a) ein Substrat aus α-SiC mit einer Substratoberfläche, deren Flächennormale von der zur (0001) -Kristallrichtung paral- lelen polaren c-Achse des α-SiC um einen vorgegebenen Winkel zwischen etwa 1° und etwa 20° abweicht und zu einer senkrecht zu der c-Achse gerichteten Referenzrichtung hin verkippt ist, b) eine homoepitaktisch auf der Substratoberflache des Substrats aufgewachsene Schicht aus α-SiC, c) wenigstens ein Kanalgebiet, das in der cx-SiC-Schicht an einer von der Substratoberfläche abgewandten Oberfläche der cx-SiC-Schicht gebildet ist, und d) wenigstens eine elektronisch aktive Struktur mit wenigstens zwei Elektroden, zwischen die das wenigstens eine Kanalgebiet elektrisch geschaltet ist .
Die elektronisch aktive Struktur kann in einen Durchlaßzu- stand gebracht oder in einem Durchlaßzustand gehalten werden und ist so ausgebildet, daß in ihrem Durchlaßzustand bei Anlegen einer elektrischen Betriebsspannung an die beiden Elektroden durch das wenigstens eine Kanalgebiet ein elektrischer Strom fließt, der zumindest weitgehend senkrecht zu der Refe- renzrichtung und senkrecht zu einer der <0001>-Kristallrich- tungen des α-SiC des Substrats und/oder der Schicht gerichtet ist .
Beide Lösungen gemäß der Erfindung beruhen auf der Erkennt- nis, daß die Beweglichkeit der Ladungsträger (Elektronen oder Löcher) , die den elektrischen Strom im SiC-Kanalgebiet tragen, in starkem Maße von der Oberflächenstruktur des SiC- Kanalgebiets abhängt und anisotrop, d.h. unterschiedlich für verschiedene Stromrichtungen im SiC-Kristall des Kanalgebiets ist.
Bei der Halbleiteranordnung gemäß Anspruch 1 weist die Oberfläche des SiC-Kanalgebietes bereits parallel zueinander gerichtete Erhebungen, insbesondere stufen- oder wellenförmige Strukturen, auf, die einen elektrischen Stromfluß in dem SiC- Kanalgebiet stark behindern, falls der elektrische Strom eine oder mehrere dieser Erhebungen kreuzen muß. Parallel zu den Erhebungen ist die Ladungsträgerbeweglichkeit am höchsten, der dem elektrischen Strom entgegengebrachte elektrische Widerstand im SiC-Kanalgebiet also am niedrigsten. Senkrecht (orthogonal) zu den Erhebungen ist die Ladungsträgerbeweg- lichkeit dagegen am niedrigsten, und der elektrische Widerstand ist entsprechend am höchsten.
Diese Anisotropie der Ladungsträgerbeweglichkeit an der strukturierten SiC-Oberfl che wird gemäß Anspruch 1 im Layout einer Halbleiteranordnung mit einem an der Oberfläche angeordneten Kanalgebiet berücksichtigt, indem der elektrische Strom, zumindest soweit er an der SiC-Oberflache mit den Erhebungen verläuft, wenigstens überwiegend parallel zu den Erhebungen eingestellt wird. Mit dieser Maßnahme können die störenden Einflüsse von jeglichen zumindest in Teilbereichen parallel zueinander verlaufenden Oberflächenrauhigkeiten praktisch kompensiert werden.
Parallele Oberflächenerhebungen treten insbesondere an der Oberfläche von SiC-Halbleitergebieten auf, die gemäß einem epitaktischen CVD-Wachstum auf fehlorientierten SiC- Substratoberflachen homoepitaktisch aufgewachsen wurden. Es hat sich gezeigt, daß solche Erhebungen an der Oberfläche auch nach einem möglichen Entfernen durch Schleifen oder ähn- liehe Verfahren wieder auftraten. Bei experimentellen Untersuchungen wurden nämlich auch an ursprünglich glatten Oberflächen von fehlorientiert gewachsenen SiC-Halbleitergebieten nach dem thermischen Ausheilen von in diesen SiC- Halbleitergebieten implantierten Halbleitergebieten bei Aus- heiltemperaturen von typischerweise über 1000°C Makrostufen einer Höhe zwischen etwa 20 nm und etwa 80 nm und dazwischenliegende Terrassen einer Breite zwischen 500 nm und 2000 nm beobachtet, insbesondere bei hohen Implantationsraten. Weiterhin wurden auch beim thermischen Oxidieren der Oberfläche des fehlorientiert gewachsenen SiC-Halbleitergebiets bei Oxi- dationstemperaturen von typischerweise 1100°C zum Erzeugen eines Gateoxids einer MOS (Metal-Oxide-Semiconductor) -Struktur Mikrostufen unter dem Gateoxid an der Oberfläche des Kanalgebiets beobachtet, die sich aufgrund der unterschiedlichen Oxidationsraten für unterschiedliche kr.istallographische Ebenen bilden. Sowohl die Stufen beim thermischen Ausheilen als auch beim thermischen Oxidieren waren gleichgerichtet zu den unmittelbar nach der Epitaxie auf fehlorientierten Substraten entstandenen Stufen, so daß beide Prozesse die Stufenbildung gleichermaßen verstärken. Da nun zur Herstellung von SiC- Halbleiteranordnungen im allgemeinen wenigstens einer der Prozesse Ionenimplantation und Oxidation verwendet wird, führt die Verkippung der Substratoberfläche beim Epitaxieprozeß somit an der Oberfläche der aufgewachsenen SiC- Epitaxieschicht immer zu zueinander parallelen Erhebungen (Mikrostufen und Makrostufen) .
Gemäß Anspruch 12 wird deshalb im Layout der Halbleiteranordnung mit der auf einer fehlorientierten Substratoberfläche ho oepitaktisch aufgewachsenen α-SiC-Schicht die elektronisch aktive Struktur so ausgebildet, daß der elektrische Strom durch das wenigstens eine Kanalgebiet zumindest weitgehend parallel zu einer kristallographisch vorgegebenen Richtung fließt. Diese besondere Stromrichtung ist senkrecht zu der Referenzrichtung und senkrecht zu einer der <0001>- Kristallrichtungen des α-SiC gewählt. Durch diese Maßnahmen wird die Ladungsträgerbeweglichkeit im Kanalgebiet von vor- neherein optimiert unabhängig von weiteren Technologieschritten wie beispielsweise einer nachfolgenden Oxidation an der Oberfläche des Kanalgebietes.
Erste vorteilhafte Ausgestaltungen und Weiterbildungen der Halbleiteranordnung ergeben sich aus den vom Anspruch 1 abhängigen Ansprüchen.
Vorzugsweise wird für das SiC-Kanalgebiet α-SiC verwendet. Der Begriff α-SiC umfaßt alle Polytypen von einkristallinem SiC mit hexagonaler oder rhomboedrischer Kristallstruktur, insbesondere den 4H- oder 6H-Polytyp. Die Erhebungen an der Oberfläche des SiC-Kanalgebietes verlaufen in einer Ausführungsform im wesentlichen parallel zu einer der <1100>-Kristallrichtungen des α-SiC. Mit <lTθO> wird eine Schar (Familie) von mehreren verschiedenen Kristallrichtungen (sechs Kristallrichtungen im hexagonalen Kristallsystem) bezeichnet. Ein bevorzugter Vertreter dieser Kristallrichtungen ist die [1100]-Kristallrichtung des α-SiC des SiC-Kanalgebietes.
Die Erhebungen an der Oberfläche des SiC-Kanalgebietes können in einer anderen Ausführungsform aber auch im wesentlichen parallel zu einer der, im hexagonalen System wiederum sechs, <1120>-Kristallrichtungen des oc-SiC verlaufen.
In einer weiteren Ausführungsform laufen die Erhebungen jeweils in Kanten oder Stufen aus. Die Kanten oder Stufen verschiedener Erhebungen können nun im wesentlichen entlang gerader und zueinander paralleler Linien verlaufen oder auch im wesentlichen jeweils einer Zickzack-Linie folgen, wobei die Hauptrichtungen verschiedener Zickzack-Linien wieder parallel zueinander sind.
Die Erhebungen sind im allgemeinen zwischen etwa 0,25 nm und etwa 80 nm hoch und zwischen etwa 10 nm und etwa 2000 nm breit, abhängig von ihrer Entstehung.
Weitere vorteilhafte Ausgestaltungen und Weiterbildungen der Halbleiteranordnung ergeben sich aus den vom Anspruch 12 ab- hängigen Ansprüchen.
In einer ersten vorteilhaften Ausführungsform erfolgt die Verkippung der Substratoberfläche in Richtung einer <ll "θ>- Kristallrichtung des Cc-SiC als Referenzrichtung, vorzugsweise der [1120]-Kristallrichtung. In einer anderen Ausführungsform kann die Referenzrichtung aber auch eine der <1100>- Kristallrichtungen des α-SiC sein. In einer besonders vorteilhaften Ausgestaltung der Halbleiteranordnung hat das wenigstens eine Kanalgebiet zumindest an seiner Oberfläche und zumindest überwiegend die Gestalt eines Rechtecks, wobei zwei Seiten dieses Rechtecks parallel zum elektrischen Strom im Kanalgebiet und die anderen beiden Seiten orthogonal zur Stromrichtung gerichtet sind. Die parallel zum Stromfluß gerichteten Seiten des Rechtecks werden möglichst kurz gewählt und die senkrecht zum Strom gerichteten Seiten möglichst lang. Das Verhältnis der Seitenlänge der parallel zum Stromfluß gerichteten Rechteckseiten zur Seitenl nge der senkrecht zum Ξtromfluß gerichteten Rechteckseiten wird insbesondere höchstens zu 0,3 und vorzugsweise höchstens zu 0,01 gewählt .
Die Vorteile der Maßnahmen gemäß der Erfindung treten besonders stark bei feldgesteuerten SiC-Halbleiteranordnungen hervor, bei denen durch Anlegen elektrischer Felder an Steuerelektroden der elektrische Widerstand von oberflächennahen SiC-Halbleitergebieten (Kanalgebieten) durch Ändern der La- dungsträgerkonzentrationen gesteuert wird. Die mit den Maßnahmen gemäß der Erfindung erreichte höhere Kanalbeweglichkeit der Ladungsträger in den Kanalgebieten verbessert das Schaltverhalten dieser SiC-Halbleiteranordnungen und verrin- gert die Verluste. Bevorzugte feldgesteuerte Halbleiteranordnungen sind Halbleiteranordnungen mit MIS (Metal-_Insulator- Siemiconductor) -Strukturen, vorzugsweise mit MOS (Metal-Oxide- S_emiconductor) -Strukturen, insbesondere MISFETs (Metal- _Insulator-_Semiconductor-Field-Effect-Transistor) , IGBTs nsulated-Gate-Bipolar-Transistor) und MCTs (MIS- oder MOS- Controlled-Thyristor) . Die Erfindung kann aber auch bei JFETs oder GTOs angewendet werden.
Zur weiteren Erläuterung der Erfindung wird auf die Zeichnun- gen Bezug genommen. Es zeigen jeweils in einer schematischen Darstellung: LO LO to t' o F1 F>
LΠ o LΠ O LΠ CD LΠ
cn t i PJ z ö cn O < TJ cn N ö cn ΓT 3 H cn t Tl Tl Tl Tl Tt Tl Tl Tl d d F- DJ F- d CL O O rr d- PJ d Φ F- P Φ F- H H H H H H H H er 3 o Ω Φ er φ F, F1 Φ Ω ω er P ΓT P Ω Ω Ω Ω Ω Ω Ω Ω cn 0 tr cn ri N ^ PJ co CL CL er P) er P4 cn cn rr d rr P- rr cn rr Φ Φ Φ Φ P 03 ~J cn LΠ |J LO to ri o PJ Φ Ω F ri tQ X rr d F- ri 3 F- P P L
PJ 3 d P PJ DJ tr o TJ P Ω PJ P Φ X Φ CL 77 Φ PJ Φ ω i7 Φ L ω N Φ CL Φ rr o Ω F- rr O z *• d tQ | rr cn φ Tl tö J F- d F- F- P F- F- PJ F- p- F- F- P- F- F- P-
Φ P1 d Ω φ P ω cn ω F-
Ü- 3 H Φ P P tQ P o P Ω ^ P Φ O Ω P Φ P P
CO TJ P P' CO F- er CL TJ d Ω Ω N φ er Φ tQ Φ Φ ri φ tr o φ P" 77 Φ F- Φ
F- CL CL rr o ω Φ ri er > cn d P H-1 3 CL er d cn rr N cn tQ
Z rr Φ cn φ φ F- er O cn d d tQ rr φ PJ F- ^ Mi P DJ rr Mi F- - DJ cn P- cn
F- PJ P £ LΠ F- CL cn Φ N rr PJ P er cn ω F - P d- d d' Ω Ω F- Ω < F- ri 77 Φ P ri DJ TJ ω Φ ri P CL ω d N TJ rr cn 3 F P CO < F 1 77 Ω 1 Φ Ω
CL er tQ F- F- CL F- d F- rr tΛ PJ tQ rr P Φ ri Φ φ DJ' tQ o Ω Ml 1 Ω F 1
F- -> cn cn cn cn φ Φ rr Φ Φ ri CL F- Φ ri < F- DJ Φ ri Φ er O' Ω σ FJ Ω
Φ cn Φ rr rr CL Ω tr d o F- PJ Ω Ω PJ Φ P P F - F- DJ tQ F- Φ F er Φ PJ er
F- Ω F- F- tr Φ cn er P co ri P rr to f tr P ri φ CL P P rr Φ P F 3 Φ F d Φ
P tr Ω CL P4 Φ Φ F- £ rr CL Φ φ φ o rr F M Φ cn Φ Ml F- F Ml Ml F
Φ tr Φ o cn P Φ F- Φ F- P F. o F- P P ri F - F - φ F Φ P <Q Ml Φ Mi tQ P Φ ω 3 P Φ F- 3 i ω Φ cn CL CL 77 α Φ Φ F- PJ tr PJ' DJ' P r->
Φ P tr o 1 cn 3 O rr PJ J rr < φ P DJ F, F, F P Φ Ω < DJ' Ω CL PJ'
Φ DJ Φ cn F- Φ Ξ < Φ d d Φ d F- DJ rr rr φ Φ P PJ 4 Φ Ω P' Φ Ω
F- & J F-1 TJ F- Ω CL Φ Φ < P Ml cn Φ F, •-3 P Φ d Φ F- 3 F Φ rr φ F P4 Φ P tr tQ cn o er F- Ω — - Φ p) ω F O F- O Φ tQ co Mi 3 ?r Φ FJ Φ Φ
P Ω F-1 rr 1 • ri d φ s: cn Φ Φ P Φ F- CO J o cn sc F tQ DJ tQ tn
Φ tr * CL PJ TJ cn P Φ N Ω F- F- Φ tr FJ F - cn F- t-> d F- PJ PJ Φ d 3 Φ F 3 rr Φ rr F- 77 o tt) TJ rr P d tr P P Φ Φ P F- Ω PJ φ Φ Ω F1 3 Ml F- 3 tr F-
Φ F- X φ er Φ o O CL tQ F- Φ 77 X tn Ω tr ^ o M 1 er Φ D>' Φ rr PJ' Φ rr , co CL TJ F- X < 1 F- d ω Ω F ri P) cn Φ 1 er o o £ F-1 P tΛ P tΛ er
Φ ~ (Q ω er o : cn Ω P Z tr F- F- F - £ d cn Ω O Φ CL TJ d TJ
W P ^ Ω X ri rr P- 4 (Q φ σ cn cn er P P Ω d rr F- tr cn F- cn Tl Φ DJ Tl P PJ
TJ :> Φ tr TJ N * Ω φ F- d rr H1 CL φ cn P Ω P Tl rr F- H P F tQ F
F- CL F - F- Φ d TJ P Φ cn LΠ er PJ Φ 3 1 CL 1 F- tn Φ Ω Ω DJ Ω Φ PJ rr φ Φ Ω DJ P tQ Φ . — - F- Φ co F- F- td o £ rr -3 F 1 tn P
PJ ri p- d rr P co P) P J rr rr P DJ F Ω rr J £ LO F PJ
X CL φ Ml »t» Φ Ω d Φ CL d ri F- Φ d d tQ cn * PJ P Ω tr Φ F- Φ
F- cn P) X <: 1 cn cn d co PJ P F CL Φ φ Φ 1 d o ω F- Φ F1 F - P r->
Φ Ω cn cn CL TJ o cn ri φ DJ φ ri F- CO Cd co F •n P er . P
< tr F- Φ d o P F- Φ Ω Φ o 3 P P o φ Φ P) tQ CL tn d N Φ N
Φ F- cn Ω 3 P Ω F- Φ tr F- er o Ω 3 " d Φ P r^ φ P d φ F- d
F Ω d I CL • P - P F- P Φ d ri Tl tr φ Φ φ er d F - tQ Φ F- P φ
Mi tr er ^ cn rr 1 Φ 3 Φ 77 i P CL H P P P F- P 3 P Φ F- P Φ F-
DJ er o ri d cn cn 77 3 77 F- F, Ml CL P Ω F- rr Φ φ H-1 tQ F - φ P P Φ F P
P' rr F- er X TJ F- d P F- d rr
• 3 CL rr 3 PJ 3 PJ ri LΠ ri cn cn Φ Ω er φ F- φ CO PJ' CL P F1 rr D> X φ Φ F - F- P ö P
Φ DJ rr rr P F- F- ω P rr Ω PJ tQ • d PJ P rr P F O P CL F CL
P PJ rr PJ ri ^^ cn P ΓT PJ 4 3 er co rr Φ Φ d φ d PJ Φ d DJ Ml tr Ω N PJ cn φ F- CL F- tQ er Φ o φ φ F Φ d F,
Mi co rr d' Φ tr F- d rr DJ cn Φ 3 X F - tr F F- F Mi er cn F X Φ IQ P-- er F- co ri er Φ F - PJ P er o P d co cn d
Φ CL DJ rr CO PJ w Φ ω P o P' tQ oo F- F- rr Φ Φ Ω Φ P Ω F- P
F- Φ d F CL tQ P F- Φ PJ Φ rr er F, Ω tr F CL tr Ω CL cn 3 Mi d DJ DJ o cn ' 3 3 CL cn 3 CL Φ ri 77 P tn ^
TJ • 77 d cn P F- tn Φ PJ φ tr ΓT F- Φ ri Φ φ ö F- F- ö L_l. F- rr tQ
F- cn et Mi PJ Ω F- ri rr cn o Φ rr rr P) Ω F- F IQ rr F Φ - Φ φ F- d tQ cn Ω tQ F- F- Φ r-1 Φ P tr rr DJ Φ rr DJ ≤ F
F^ Ω ri φ F- Φ 1 Φ o Ω cn F - F-1 CL o ΓT φ d n 3 - d Φ » PJ c 1 1 Ω ω d 1 P F- 1 er Φ F Φ F Mi Mi F- CL
1 1 P cn Ω P i 77 1 1 1 FJ 1
CL 1 1 1 1 CO
weise eine Epitaxie durch physikalische Abscheidung aus sub- limiertem SiC in der Gasphase (Physical Vapour Deposition = PVD) und vorzugsweise eine Epitaxie durch chemische Gaspha- senabscheidung (Chemical Vapour Deposition = CVD), verwendet. Bei einem CVD-Epitaxieverfahren wird das SiC durch chemische Reaktion aus einem Gasgemisch von einem oder mehreren silici- um- und kohlenstoffhaltigen Arbeitsgasen, beispielsweise Si- lan und einem Kohlenwasserstoff wie Propan, und einem Trägergas, beispielsweise Wasserstoff und/oder Inertgase, abge- schieden. Die Abscheidetemperaturen am Substrat 3 liegen üblicherweise zwischen 1400°C und 1800°C und vorzugsweise bei etwa 1500°C. Der statische Druck in der Gasatmosphäre wird vorzugsweise zwischen etwa 10000 Pa und etwa 100 000 Pa eingestellt .
Besteht das Substrat 3 aus α-SiC, so wird die als Wachstums- flache vorgesehene Substratoberflache 30 vor dem Abscheiden der SiC-Schicht 5 beispielsweise durch Schneiden, Sägen oder Schleifen so präpariert, daß ihre mit R2 bezeichnete Flächen- normale unter einem vorgegebenen Winkel γ zwischen etwa 1° und etwa 20°, insbesondere zwischen etwa 2° und etwa 10° und vorzugsweise zwischen etwa 3° und etwa -8° (3,5° für 6H-SiC und 8° für 4H-SiC) gegen eine mit Rl bezeichnete und parallel zu der [0001]-Kristallrichtung gerichtete Richtung (polare c- Achse des SiC-Kristalls) geneigt ist in Neigungsrichtung
(Drehrichtung) zu einer mit REF bezeichneten Referenzrichtung. Durch eine solche „Fehlorientierung" („off- orientation" ) der Substratoberfläche 30 gegenüber einer der zueinander parallelen {0001}-Kristallflachen, nämlich der als Silicium-Seite bezeichneten (0001) -Kristallfläche oder der als Kohlenstoff-Seite bezeichneten (0001 ) -Kristallfläche, des SiC-Kristalls des Substrats 3 wird eine Schicht 5 mit besonders guter Qualität erzeugt und insbesondere erreicht, daß die SiC-Schicht 5 vom gleichen Polytyp wie das SiC-Substrat 3 ist und keinen Polytypismus zeigt. Die <0001>-
Kristallrichtungen sind im SiC-Kristallsystem die nach außen gerichteten Flächennormalen der entsprechenden {0001}- Kristallflächen. Als Referenzrichtung REF wird im allgemeinen eine SiC-Kristallrichtung gewählt, die parallel zu einer der {0001}-Kristallflachen ist, insbesondere eine der im hexagonalen Kristallgitter von 4H-SiC oder 6H-SiC sechs äquivalen- ten <1120>-Kristallrichtungen oder der im hexagonalen Kristallgitter von 4H-SiC oder 6H-SiC ebenfalls sechs äquivalenten <1100>-Kristallrichtungen. Die besten Ergebnisse werden mit einer Verkippung in Richtung der [1120]-Kristallrichtung des α-SiC des Substrats 3 erzielt. Die SiC-Schicht 3 wird durch Zugabe von entsprechenden Dotierstoffverbindungen während des CVD-Prozesses gemäß einem gewünschten Leitungstyp dotiert, beispielsweise mit Bor (B) oder Aluminium (AI) für eine p-Dotierung oder mit Stickstoff (N) für eine n-Dotie- rung .
Derartige Epitaxieverfahren sind an sich bekannt, beispielsweise aus den eingangs erwähnten drei Druckschriften US-A- 5, 011 , 549, Materials Research Society Symposium Proceedings , Vol . 162, 1990, Sei ten 397 bis 407 und Appli ed Physics Let - ters , Vol . 66, No . 26, 26 June 1995, Sei ten 3645 bis 3647, deren Offenbarung in den Inhalt der vorliegenden Anmeldung miteinbezogen wird. Aus diesen Druckschriften ist auch, wie eingangs ebenfalls erwähnt, bekannt, daß sich an der Schichtoberfläche 50 der aufgewachsenen SiC-Schicht 5 aufgrund des fehlorientierten Wachstums stufen- oder wellenförmige Erhebungen bilden, die in den FIG 1 und 2 mit 6 bezeichnet sind. Die Erhebungen 6 in den FIG 1 und 2 weisen jeweils eine geradlinige Kante (Stufe, Schneide) 60 auf, die parallel zu einer mit M bezeichneten Hauptrichtung verlaufen. Die Hauptrichtung M ist senkrecht zur Verkippungsebene
(Drehebene) gerichtet, die von zwei der drei Richtungen Rl und R2 sowie REF aufgespannt wird. Diese Verkippungsebene wird kristallographisch bestimmt und dann durch einen Bezugsschnitt („Fiat") 31 markiert. Jede Erhebung 6 weist ferner eine bis zur Kante 60 unter dem Neigungswinkel γ flach ansteigende Terrasse und eine steil abfallende Fläche auf. Die durch die Abstände der Kanten 60 voneinander bestimmte Breite co LO t t P> P1
LΠ O LΠ o LΠ o LΠ
φ P ΓT H d PJ iQ N N CL N PJ N N CL PJ PJ cn CL ΓT cn ö H ZK D> Z tr tn O < 3 tr CL
P P- Φ P p tr φ . z Φ DJ d PJ' s: P- PJ d d d φ d Ω P- F- F Φ Φ F p- o F- 0' Φ rr ω F CL tr P Cd φ CO d F d Φ Ω F Ml Mi tr CO P tr φ Ω F- P- P tr Φ in rr Ω F
F- Ω DJ CL PJ' • P- Mi Mi F - tQ • tQ cn tQ P - tr co Φ cn Φ tr
Φ tr P Φ to tn cn φ tr Φ X rr N Φ φ rr cn Φ Ω Tl rr rr 3 Φ ) tr ö CL tr co tn
F O P to IQ |J F Φ P DJ . tt DJ cn <
Ω rr z F d P tr H d P) P d d PJ φ • rr F rr PJ F P- X d DJ o PJ PJ er » er Ω P • Mi P F 3 φ tr
Φ 77 CL Tl tQ er Φ DJ N TJ d X Φ P Ω rr ω tQ F1 Z z tQ CO o 3 Φ
P er P H F- d P tQ £ rr TJ Mi tr O rr < LΠ co F Φ tn φ Φ rr z F- tr
P- d Ω < cn P rr o P- F rr O' CL cn er F o - P- P F F - P Φ Φ φ N d cn < P o CL cn P cn P- Φ F rr φ Φ Φ PJ F d Ω P tr co P- d P d Φ tQ LΠ 3 cn TJ PJ Ω Ω P- 3 P P F rr N CL P tr Φ φ cn h-1 tQ tu (Q er F Ω »» F P- tr tr tt P P- cn φ Mi cn d F- CL er CL tr P d d F rr Φ cn 3 d < Cd Φ Φ Φ σ PJ P- iQ P- P P- tQ Φ d F- d F- P P Φ P- P rr cn P- P φ 77 » Ω P P d d Φ Φ P ω PJ' LO cn .) P Φ P d P tQ tQ F- Φ
F rr rr CL F O' tr P TJ P P CL φ rr Ω Z p) tQ tQ P cn rr Ml
PJ F 77 tn er Φ cn L tQ rr • X • tr PJ φ d N φ to Φ CL iϋ P- Z Φ co rr d φ cn P- in Φ tn P- Φ . φ Φ F- F- Ml φ P Φ P Φ P F - rr F- o ?r P- TJ Φ ω CL Ω P £ P- > DJ C-i 3 σ cn tn F- Mi PJ PJ P Cd Φ cn tr rr P P- TJ P rr Φ 1 P P Φ TJ P- ) Φ Φ iQ F- Φ cn d CL 77 3 rr
Φ d Φ cn d P- F t* tc tQ P- d ΓT CL φ o a F - Φ cn F Ω F- φ Φ d
F F F P 3 F P) φ Φ P Φ Φ P) Φ CL P P rr Φ 3 tr ΓT P P TJ 3
Ml tQ PJ g X F- d F P CL F cn tr Mi Φ Φ - P F- PJ' CL d F- h-1 -0 Φ cn F rr DJ co TJ P- cn tn P- Ω o Φ F F Φ N rr P rr Tl - i P rr
P - PJ F - Z F- Φ d ΓT rr Ω ^ i-O D F ω tr 3 F P- F- F F- H CL >7
Ω < rr P F- P- P TJ DJ PJ tr > tr Ω P- o φ N P P F- (Q Ω o Ω P) F- σ Cd tr Φ Φ P Φ rr F- rr Φ tr Ω φ P d Φ ω Ω Φ tr Mi er Φ
Φ F F .V F W PJ P* P Φ σ er tr tr tr TJ N er tr F rr rr P1 • CL o| er
P) PJ d φ Φ F P- tQ F- rr P- N P - d P er P- F t Φ cn Φ rr DJ tt φ Φ co P PJ cn P Φ P P- Φ • co s: co P d O rr F- o F- Ω co d C P - d d O' Ml N o co Φ Ml P- P- rr P tQ F er PJ Ω P tr o P 3 P P tr F- Φ
Ω P d- - d rr Φ er σ rf^ cn Φ 77 tr 1 φ F- P tQ P- § rr CL Φ P F- φ tr tr P Φ P Φ φ P- Ω tt^ o cn CL F ΓT er x F Ω CL P Φ Φ F- Ω
P- DJ £ F N CL P F P φ Cd Ω > F Ml P- d F tr Φ Pd F- F F to tr Φ tr
P d Ω d s: < ω rr d Φ F1 to P P- CL er F tn iQ CO F P
Φ cn P F- co d φ • φ P d DJ er P- PJ' Ω tQ cn Φ o φ Tl Φ tQ Ω P- CL rr Φ co P- Tl tQ cn F- P F p) P- CL P d P - Ω tr rr F tr P Φ tr o Φ Φ rr
Ω tn co Ω P CL ω ö P P CL o ω tn tr to PJ φ CL Φ F F- rr F cn tr Fl tr PJ cv Ω P- tQ N UD - F Φ CL tn Λ F F- F- iK PJ Φ X d d rr 1 Φ Φ CL tr φ Φ : o cn tr d Tl PJ X Ml φ P DJ CL CL F - tn O' P tr • cn F - P tQ F- P- CL Cd CL Ω Φ LΠ F F P-1 Φ P PJ CL F tr CL cn ΓT co F Φ φ CL Φ P er F - tr o Ω tr F- DJ' 1 ' rr P- P- φ tr Φ rr F TJ CL d CL d F Φ P- er -> d tr P*
Φ F- Ω Ω CL Φ P Ω p) Φ CL
F d d F- φ P tc Φ F P cn N DJ' P Z P tr o tr I φ P P- 77 er CL F-
PJ Mi 77 φ P CL O' P Ω s: CJ. d tQ φ Φ er V Φ o F tQ Φ P- d φ Φ rr rr cn tr φ tr F iK U3 . Φ r-h Φ P- P- tQ c ' o cn Φ cn P F ω Φ d t DJ' Φ F P- P) Ω s: rr P cn P Φ P ZK cn Λ o Cd P- tQ DJ
P- F φ F- rr tn CL cn P ^ Φ rr φ P tQ F o 1 iK F Φ Φ tn H
CO P F- Ω N tn F- rr rr co Ω F - P- cn P Φ F - K Ml Φ DJ Φ F P F cn φ PJ P tr PJ CL F Φ P) Φ P- F1 P tn P- CL CO Φ F 1 1
P P P- er tr
PJ F φ er P- φ tr P P d cn F Ω tQ Φ rr F- F- O rr rr rr - cn Φ d cn F d Ω F Φ r-1 ΓT CL P Φ er tr rr co PJ P cn o ω Φ Φ tr ^ cn Mi P tr er Er 77 Φ CL N F- F- Φ rj Φ Φ rr V rr P P CL tr d cn
Φ Φ X (Q tn d cn DJ F- >Ü z P cn σ 1 P P F DJ 1 Φ p) DJ' P rr
P tr P1 J Φ Z F P rr P DJ LO P- φ d TJ 1 F tr cn d P tQ DJ
1 PJ Φ P F- tr tQ DJ' rr
Φ F Ω cn F n P F cn P- P r-1 Φ o P CL tQ Φ P cn o ;v tr Φ Φ Φ P Φ P Ω Ω (Q o P- Ω 1 1 in CL F- Φ P CL
F- F rr !Λ CL er P CL P < PJ < tr Φ N Ω tr
P1 cn DJ Φ P
Ω F- F φ Φ d φ Φ PJ Φ φ P Φ 1 P- < d tt cn < 1 o F- F P F φ F P Ω o Ml O' O
1 1 1 1 1 1 F 1 P
beispielsweise einer gegen die ( 0001) -Kristallfläche (Siliciumseite) des α-SiC zur [1120]-Kristallrichtung des α- SiC hin um den Neigungswinkel γ orientierten Substratoberflache 30 ist eine vergleichsweise dünne α-SiC-Schicht 5 eines vorgegebenen Leitungstyps (n- oder p-Leitung) homoepitaktisch aufgewachsen gemäß einem der bereits beschriebenen Verfahren. Die Dicke des Substrats 3 liegt typischerweise zwischen 300 μm und 400 μm, während die Dicke der Schicht 5 typischerweise bei einigen μm, beispielsweise 10 μm liegt. Aufgrund des fehlorientierten epitaktischen Wachstums weist die Schichtoberfläche 50 der Schicht 5 wieder schematisch und vergrößert dargestellte parallel zueinander verlaufende Erhebungen 6 auf. An der Schichtoberfläche 50 der SiC-Schicht 5 ist nun ein entgegengesetzt zur Schicht 5 dotiertes Basisgebiet 8 in die Schicht 5 implantiert durch Implantation von Ionen eines oder mehrerer Dotierstoffe für den gewünschten Leitungstyp, beispielsweise Stickstoff (N) für n-Leitung oder Aluminium (AI) und/oder Bor (B) für p-Leitung. Das Basisgebiet hat eine rechteckige Oberfläche 80 an der Schichtoberfläche 50. Inner- halb dieser Oberfläche 80 des Basisgebiets 8 sind nun ein rechteckiges Sourcegebiet 10 und ein ebenfalls rechteckiges Draingebiet 12 jeweils vom entgegengesetzten Leitungstyp wie das Basisgebiet 8 implantiert. Typische Implantationstiefen liegen unter 1 μm. Die implantierten Gebiete werden vorzugs- weise durch eine Hochtemperaturbehandlung thermisch ausgeheilt. Bei diesem thermischen Ausheilen werden die Erhebungen 6 an der Schichtoberfläche 50 noch verstärkt und vergrößert. Das Sourcegebiet 10 ist mit einer Sourceelektrode 15 kontaktiert und das Draingebiet 12 mit einer Drainelektrode 16 (nur in FIG 6 dargestellt) .
Das zwischen dem Sourcegebiet 10 und dem Draingebiet 12 an der Oberfläche 80 liegende Teilgebiet des Basisgebiets 8 ist ein Kanalgebiet 2 mit ebenfalls rechteckiger Oberfläche 20, die mit der Oberfläche 80 zusammenfällt. Die kürzeren Seiten 22 und 23 der rechteckigen Oberfläche 20 des Kanalgebiets 2 sind parallel zu den Erhebungen 6 gerichtet und die längeren co co to t P1 P-1 cn D cn o cn o LΠ
tf σ rr t ω P 3 t7 t7 Ml er er P- F- er iK CL tr ω cn CL to tQ cn CL 3 to CL
F- Φ d P- Ω Φ PJ Φ J Φ F- F tn P F- PJ φ O rr Φ P o P' o Φ P- co φ
Φ co P Ω tr P P- CL Φ PJ rr CO Φ P F tr Φ P F Φ d F P - d rr o tQ tr Φ Φ ΓT d CL rr Ω tr rr P Φ tr Φ tQ CL P- F rr CL ΓT
Φ P ^-* er F P d P Φ tr Φ Φ cn r-" tQ s tn er Φ Φ Ω Ω
• 3 φ er P-1 cn CL • d Φ d P tQ cn to rr P- ω Ω cn ω tr φ P cn Φ P- φ P cn X P tQ tn . P o P> φ F- Fl X rr Φ tQ P- rr P- Ω to F σ tQ rr er tn rr p) N Φ P co tr cn Φ S P- Φ iK φ Φ cn tr φ Φ F F N ΓT F P Cd d CL F- 0 3 Φ CL P f σ cn P TJ
N P F CL O P- £ X PJ' φ 3 Ω φ CL φ rr TJ tQ cn PJ P P' P- 0 cn F- tQ
Z Φ 3 cn P- TJ IQ CL F- PJ F P- rr F φ Φ Ω rr P P φ φ F
P- δ tn co Ω ω Φ P- cn er φ Φ Φ O F P tr — tQ rr tQ Mi O' cn rr H tr Ω Z F φ s rr Φ o TJ P P- tQ Φ F d' cn t
Ω o F CL Φ tr P- F- Φ Φ £ in F- rr CL Ω P Φ P» 0 P Z Φ tr F 0 DJ N Φ Φ P Ω H" d P- F t Φ d Φ tr d er X D tΛ Mi φ F
Φ CL 3 F z Cd P DJ φ φ Φ X tr F F er Mi P- • 3 P-
P P tQ F- Φ cn Φ rr tQ F X F Φ Z CL φ - tQ φ
Φ CO rr cn o F Φ Φ P σ o σ φ Φ P Mi z d P co P d H Φ rr F - P P1 Φ PJ cn P CO Ω F o d cn Φ P F cn d F F d' CL er co Φ CL cn o tQ ? rr tr P- d F F- P1 CL O rr P CL <: F P- F cn Z d DJ Φ Φ Φ F Ω o Φ Φ φ C d tQ Φ Ω O φ P to CL ü O φ CL
F d P P er Ω Φ P X F- ω φ Mi Φ P X P CL Ω P F P F-
Ω P P PJ cn φ tQ er P Φ P F- P- P- tr F- co P tQ F- Φ φ CL rr cn cn φ Φ P- F φ Φ P PJ CL rr Φ 3 σ co F- F iQ tQ TJ Φ O TJ er P O co lf^ - cn d DJ X - rr P O cn f φ F o P d PJ φ P- CL φ Ω ΓT TJ rr Z P tQ tΛ rr P' tr Φ co F P φ Φ Φ < X . — . φ tr F- P- tr φ F- Φ P Φ Φ P
F- Ω P- TJ Ω P rr rr P- o er P F Φ O o φ cn P F- P er d P tQ
Φ tr rr Mi φ d F P P> F F d N F tr P Ω F Φ cn P P-1 P - P ω Φ rr er F- φ tQ P o Φ ll tQ p- F φ co Φ n tr 3 P er tQ φ CL
Φ < P - φ tQ CL CD P Φ co d er F- F φ P- rr Φ H Φ rr CL X
P" Ω P- er Φ Z tQ Ω F- tQ PJ' DJ F cn PJ co cn er F
CD X O φ P- ) α P- Φ tr P rr F CL rr Z Ω P- O 0 P - P> O Φ CL
F- CL cn Φ P P> tQ d F tr φ • X Φ Φ φ tr Ω P r-> φ to F F- Φ d iQ Φ rr » cn Φ F CL φ tn Tl er F P F- Φ tr CL P rr N 3 F
P Φ F ^^ er Ω P H cn Φ φ rr ≤ d P
CL P rr P> cn d F tr CL φ s Ω d O tn PJ Φ o P F O co Φ tQ X
P Φ CD o P PJ DJ P P- Ml CL F P X φ F P- cn X p Φ Ω CL Ω DJ ω CL cn φ N Z P- P tQ P cn Z cn F
H d tQ tr d Ml tr Λ φ φ CL F 'Φ CL Φ CL d φ Φ d Φ Φ O N
P> cn DJ P P O er N K P-1 F CL Φ d Φ tn P ω F- er r-h P F- φ
H- er er F- CL P- F d DJ φ ω PJ 3 P tQ F P- rr P F - • ω tQ F
P F- P- o Φ PJ O tn P rr F Φ d iQ P- cn φ φ < φ F Φ tQ < Ω u tΛ P- CL rr DJ er PJ tQ Pl d P Ω cn 0 p- rr > O O P
Φ CL tr F rr P Φ D) F- F P Φ cn Φ tQ σ rr P rr d F er 3 tΛ d co Φ PJ Φ F P (Q P- CL tn o Φ Φ P- tr P-1 Ml N P- - cn
P - P Φ P- Φ P-1 CL Φ co Φ ΓT tn CL F P Φ Ω Φ co d P Φ
Φ tQ F- cn P F- Φ tQ er Ω cn Φ DJ F φ Mi cn F P- F CL tQ CL F - F- rr P rr tQ P ?r Φ . — . P- tr PJ rr tr to PJ Mi d y . — . Φ cn φ P rr
CL . F Φ rr tr tQ φ Φ F- PJ O Φ P' P1 O 3 F- P F Z ω CO Φ
P» φ O er Φ F PJ rr P 3 rr F er H Ω P» F CL CO d Φ σ er P to cn s: 3 F- P-1 o PJ Φ tQ d cn tr o CL P- Ω F Ω F- Φ Φ
Φ F Φ Φ CL ΓT F- to cn ^ Φ P O Φ o φ O tr er ω in cn to
P- tQ P- rr 77 Φ Φ Ω rr PJ DJ er tQ PJ o F X P- Φ φ co O o ω J Φ Ω er P tr CL Φ P d P- Φ DJ to Ω P- tQ P F P rr P P irr F P> • Φ d d P) Mi φ P rr CD F- CL φ Mi CL tr CL d
PJ 1 to P- cn F F φ tQ rr O d Ω Z Tl P- d φ P
CL CL 1 i7 Ω F tQ Φ cn F CL P tr tr P H P' φ P F CL
F- tQ Φ P- Φ φ tr 1 Φ 1 P" » tQ Φ CL Φ Φ Ω Ω Ω 1 φ
Φ Φ F P P- tQ 1 co Φ cn P 1 tr tr
1 1 rr 1 1 cn Φ
O co to to F1 cn o LΠ CD LΠ O LΠ
d X d iK P cn CL er Ω Ω tn
Φ Ω Φ F- tr Φ O s cn -. X cn CL ω cn F- Φ O co Mi X ö cn P CL X rr ö tr cn
P d- P P Ω N d 0 O p- o to P er Φ P P- F- P F F F- P Φ rr
CL F CL P 3 77 Φ Φ IQ d tr P' F d rr cn d rr rr Φ P tr Φ d cn 3 Φ P Ω CL er F
N P F- P> ΓT Φ F CL F- tr N F F- tQ F • iQ F d er P Ω P - d tQ tr d d O to Φ to O Ω Φ 00 er Ω Φ Ω tn tQ Ω Φ Φ Ω Φ Mi Mi O Tl CL tr rr N Φ X F P 3
LΠ F co tQ d tr cn o F- φ P tr Φ Φ Φ F er Φ H tQ tQ F φ H Φ P Φ Ω tQ F
Φ Φ F er d- φ tQ σ P cn Φ ΓT P- tQ P Φ P' Φ F- F- Ω cn P CL P CL F- tr Φ F-
CL P er Ω - er t CL rr Φ s Ω Φ φ φ P Ω Z Φ er X F- . Φ rr P Ω
Φ cn d F- tr Φ Φ er O LΠ tr Φ c rr tr CL tQ tr P P Φ l φ er Φ P Φ tr
F φ Mi Φ PJ N F F- cn P> F- P CL X F- P Φ Φ Ω rr F P F - ö H- F cn ΓT
F- • ci¬ P d cn o Φ Φ O rr iK 00 Φ CO cn tr F- P d rr < φ f 3 tr d t7 ΓT t tQ Φ rr Cd rr CL Φ F O F o rr Φ cn cn Φ P P cn Φ Φ F P P' P P
P' Φ ö to N φ P- P Φ ω φ Z cn O tn F- w rr o Φ F 0 CL TJ F CL ^ P tQ
P P F- d O P P- tn P- P φ i φ CL rr 3 P1 P N P rr F F cn 1— ' Φ d P rr
(Q Φ z ω F P F- P P> F- P P Φ P TJ o co rr Φ Φ Φ CL 00 F- rr d PJ P P CL CL
Φ to φ rr CL H cn σ t PJ . X h-1 F- Φ F- P P Ω F cn Φ tQ P 3 φ φ to Fl P- P P cn Φ tQ 3 o cn § er P < O P P R d N r d rr X cn P F co
X Φ cn P Φ O F- Φ P' cn tn ω H cn tQ P O tQ 1 cn P Φ rr X Φ er rr tQ P d P- er CL rr PJ P er P Ω er Φ ΓT P Φ rr 3 φ t7 " cn d tQ F- er F F Φ Ω Φ
P P PJ P Φ F- P tr P P- F ^ er P- tr Φ P F- er • IQ Φ d Z F- P' er Φ σ d CL <Q P- N rr F φ CL X P d CL P P- Φ φ F- F- 3 Ω cn φ P- F φ tn tQ F- F- Φ Φ
Ml Φ Φ P d O rr φ F- rr ? Φ d φ F P φ rr 3 1 rr tn P P F Ω Φ Φ P F ?r
• to er Z 3 F Cd Φ F Φ tQ ü rr P F rr rr ΓT rr d P cn F cn Φ -o. CL tr F rr Φ Mi rr co P- Φ Φ tQ d cn Mi CΛ Φ F d • tQ P F Ω P Φ 3 Φ Φ F tn Φ P- p- ω Φ F O' rr er F- F tsi P- 00 Φ 00 tQ rr tr rr F- F- CL P CL to er P' F- tn CL rr P Ω er F- co F F- Mi Z P σ tQ ω P- P- O CO P r-- Φ s: P- « Φ Ω cn φ Φ ω Φ tr P- Φ 3 cn Φ rr CL P- P Φ F- rr IQ Ω er rr P F CL F- φ cn tr Ω
< F P P φ CL P P- F- ΓT tQ Φ o Tl CL cn P co ^ tr Φ Z ΓT P CL CL O Φ irr
Φ to F F1 rr 1 P tQ Ω Φ Φ cn Ω H Φ IQ rr TJ P er F Φ Φ Φ X CL Φ tn P P φ .
F (T1 cn φ n rr Ω • Φ tr P er tr Ω cn cn Φ d Mi F- F - F P d F F CL t 3
P' O TJ Φ P1 P cn F- Cd Φ O ω Φ Z cn cn P-1 P rr P PJ F tn tr CL Φ o
P P Z tr Φ P co rr ö F- 00 φ P P 00 03 d Φ F - F- tQ P' Φ Φ F-1 er Ω rr Φ F - F cn d tQ φ er F - Φ Φ iK 3 P> rr cn F P F rr P Φ Φ < Ω F Φ tr P er Φ to CL rr
Mi Φ P- Φ F CL t F P F- P' CL ω Ω N er O tr tr Φ P Φ P d Φ F
Φ cn Ω N Φ F- P Cd P P1 ω F P P- φ rr 3 CL F - F Φ O co F - < CL P CL tr O O
P X Φ ? d ω P P Ω P P er P> tQ § F cn tQ Φ P' F- H-1 tQ 3 cn Γ Φ (Q Φ O 3
P F- cn cn O er P' cn tQ φ Φ tQ (Q φ P P Φ CL Φ J O > P- Φ F CL Φ P tr iK Φ s: d tQ rr i er F Φ tQ F- Φ tQ tr P Φ Φ er P Φ cn o Φ d Ω F F Φ P Φ P o
F- P Z Φ P P Φ CL F Φ ω z Φ P- cn er F- t7 CL cn rr Φ TJ co 1 P P- to φ P
Φ CL F- P P ω P Mi er tQ P σ φ N rr P- Φ Φ Φ Ω Φ irr φ F- Mi £ P P cn t7 P H
CL Φ Fl CL P O d r-> P- Φ P F- ΓT z Φ φ rr F- F tr cn Φ P- (T d- Ω O tQ iK Φ P
Φ CL Φ P P P' Φ er CL P* Φ P - rr rr Ml F- tn P P tr cn F Φ P TJ X CL tQ v
F P' Φ F- O tQ CL tQ Ω rr P- rr CL Cn co Φ P1 d O' Ω Cd - Φ F cn rr •n CL F P F rr d Φ P
P F PJ CL Φ Φ tr φ Φ φ Ω rr cn σ P F tr P d tn P rr P P F P er F
CL tQ tQ Φ er F φ Φ to rr P ΓT oo tr — tQ 3 er tn P F- P •-3 d . X P- tQ F- P
F- Φ P Φ F F- Φ P- • Φ 00 d cn F- P - P P CO tQ • P tQ er ω to Φ
Φ F P er Φ P to P ∞ cn P- P X P rr iQ cn cn 1 Ω cn tQ O Φ F- Ω rr rr
Φ P P- d rr Φ φ o P φ cn O cn CL X tQ CL cn iz7 er F- er cn 77 F co Φ
X PJ Φ g Φ F- P F- rr tn P- TJ < F- Φ φ P- Φ tQ Φ P- Ω Φ P' d- cn O er tQ ω P Ω CL CL P rr Φ er P φ Φ 3 er F Ω P F- Φ φ tr P tQ to
F Φ tQ Φ φ φ P Φ Φ Φ 3 P P CL P- Z F TJ P- Φ 1 d cn 3 Φ rr Φ N
N F- . to rr cn F CL P P- X P F- φ P cn Mi TJ P' PJ Φ P cn F |Q d φ rr N to φ Ω Φ P rr Φ er 3 Φ P P rr d F- tΛ Φ cn P- rr er Φ
F Φ d cn tr < X Φ iK Ω cn CL P- F- P- tr d P cn er Φ φ X Ω F φ F CL
Φ P - F O P- P tr Φ CL P Φ rr 0' CL Mi rr 00 Ω cn F- CL er to tr O tn φ N F tr P Φ F- tr rr P Φ F rr 3 φ z F- Φ
P Tl rr tn CL Φ P φ cn Ω P to H to • 1 X P F 0 F Φ rr Φ Φ ω P Φ < P- F Φ Φ P 0 d tQ tr cn Ω l Φ er Ml d P- F CL F O Ω P F F- 1 P H 1 rr tn
Φ ö F- F tQ P-1 F P d P Cd φ rr 3 tr rr P Tl CL Φ F
F- LΠ P 1 O Φ P' ω rr cn Φ H rr 1
1 co 1 1 1 1 Φ P Φ P
P CL F 1 1 F Ω
ten 22 und 23 der rechteckigen Teilgebiete 26 parallel zu den Erhebungen 6 an der Oberfläche 20 des Kanalgebiets 2. Somit fließt im Durchlaßzustand der elektrische Strom I bei Anliegen einer Betriebsspannung zwischen Sourceelektrode 15 und einer auf der von der Schicht 5 abgewandten Seite des
Substrats 3 vorgesehenen Drainelektrode 16 (nur in FIG 8 dargestellt) in den Teilgebieten 26 des Kanalgebietes 2 parallel zu den Erhebungen 6. Umgekehrt ist es bei den weiteren rechteckigen Teilgebieten 27 und 28, die jeweils die Teilgebiete 26 miteinander verbinden. In diesen Teilgebieten 27 und 28 fließt der Strom I senkrecht zu den Erhebungen 6. Die parallel zu den Erhebungen 6 verlaufenden Längen a der Teilgebiete 27 und A der Teilgebiete 28 werden deshalb möglichst klein im Verhältnis zur Länge y der Teilgebiete 26 gehalten.
Der mit dem Basisgebiet 8 und der SiC-Schicht 5 gebildete p- n-Übergang nimmt im Sperrfall die Sperrspannung zwischen Sourceelektrode 15 und Drainelektrode 16 auf.
Wenn das Substrat 3 in der in den FIG 7 und 8 dargestellten
Ausführungsform vom gleichen Leitungstyp wie die aufgewachsene SiC-Schicht 5 ist, so entspricht die elektronisch aktive Struktur 7 dieser Halbleiteranordnung einer vertikalen MOSFET-Struktur . Ist das Substrat 3 dagegen vom entgegege- setzten Leitungstyp wie die Schicht 5, so wird zwischen
Schicht 5 und Substrat 3 ein zusätzlicher p-n-Übergang zwischen Sourceelektrode 15 und Drainelektrode 16 geschaltet. Die elektronisch aktive Struktur 7 entspricht dann einer IGBT-Struktur . Durch entsprechende Weiterbildung kann die MOS-Struktur gemäß der Erfindung mit zumindest überwiegend parallel zu den Erhebungen 6 an der Oberfläche 20 im Kanalgebiet 2 fließendem Strom auch für einen MOS gesteuerten Thyristor (MCT) verwendet werden.
Anstelle einer mäanderförmigen MOS-Struktur kann auch bei dem vertikalen Aufbau gemäß den FIG 7 und 8 ein offenes, rechtek- kiges Design wie in FIG 5 gewählt werden, insbesondere in ei- nem Zelldesign mit mehreren Basisgebieten 8. Das Basisgebiet 8 muß nicht implantiert sein, sondern kann auch auf der Schicht 5 homoepitaktisch abgeschieden werden in einem Trench-MOS-Aufbau. Die Erfindung ist überdies nicht auf Halbleiteranordnungen mit MOS-Strukturen beschränkt, sondern erhöht die Ladungsträgerbeweglichkeit in allen oberflächennahen, stromtragenden SiC-Gebieten, an denen im allgemeinen unerwünschte parallel zueinander verlaufende Erhebungen 6 auftreten
Eine Halbleiteranordnung gemäß einer der vorangegangenen Aus- führungsformen kann mit einem Verfahren mit den folgenden nacheinander auszuführenden Verfahrensschritten hergestellt werden : a) Bereitstellen eines SiC-Substrats 3 wie beschrieben b) Aufbringen der SiC-Schicht 5 durch chemische Gasphasenepitaxie wie bereits beschrieben c) kristallographische Bestimmung der Referenzrichtung und der polaren Achse (<0001>-Kristallrichtungen) des SiC des Substrats 3 und der Schicht 5 wie beschrieben d) Erzeugen der elektronisch aktiven Struktur 7 durch geeignete Herstellschritte derart, daß der Stromfluß senkrecht zur Referenzrichtung parallel zur Oberfläche im Kanalgebiet fließt.

Claims

Patentansprüche
1 . Halbleiteranordnung umfassend a) wenigstens ein Kanalgebiet (2) aus einkristallinem Siliciumcarbid (SiC) mit einer Oberfläche (20), die wenigstens annähernd parallel zueinander verlaufende Erhebungen (6) aufweist, b) wenigstens eine elektronisch aktive Struktur (7) mit wenigstens zwei Elektroden (15,16), zwischen denen bei Anlegen einer elektrischen Betriebsspannung in einem Durchlaßzustand der elektronisch aktiven Struktur (7) durch das wenigstens eine Kanalgebiet (2) ein elektrischer Strom (I) fließt, der zumindest weitgehend parallel zu den Erhebungen (6) an der Oberfläche (20) des Kanalgebietes (2) gerichtet ist.
2. Halbleiteranordnung nach Anspruch 1," bei der das Kanalgebiet (2) aus α-SiC besteht.
3. Halbleiteranordnung nach Anspruch 2, bei der die
Erhebungen (6) an der Oberfläche (20) des Kanalgebietes (2) im wesentlichen parallel zu einer der <1100>- Kristallrichtungen des α-SiC verlaufen.
4. Halbleiteranordnung nach Anspruch 3, bei der die
Erhebungen (6) an der Oberfläche (20) des Kanalgebietes (2) im wesentlichen parallel zu der [1100]-Kristallrichtung des α-SiC verlaufen.
5. Halbleiteranordnung nach Anspruch 2, bei der die
Erhebungen (6) an der Oberfläche (20) des Kanalgebietes (2) im wesentlichen parallel zu einer der <1120>- Kristallrichtungen des α-SiC verlaufen.
6. Halbleiteranordnung nach einem der vorhergehenden
Ansprüche, bei der die Erhebungen (6) an der Oberfläche (20) des Kanalgebietes (2) jeweils Kanten (60) oder Stufen aufweisen .
7. Halbleiteranordnung nach Anspruch 6, bei der die Kanten (60) bzw. Stufen der Erhebungen (6) jeweils zumindest annähernd geradlinig verlaufen.
8. Halbleiteranordnung nach Anspruch 6, bei der die Kanten (60) bzw. Stufen der Erhebungen (6) jeweils zumindest annähernd zickzackförmig verlaufen.
9. Halbleiteranordnung nach einem der vorhergehenden Ansprüche, bei der die Erhebungen (6) jeweils zwischen etwa 0,25 nm und etwa 80 nm hoch sind.
10. Halbleiteranordnung nach einem der vorhergehenden Ansprüche, bei der die Erhebungen (6) jeweils zwischen etwa 10 nm und etwa 2000 nm breit sind.
11. Halbleiteranordnung nach einem der vorhergehenden
Ansprüche, bei der die Oberfläche (20) des wenigstens einen Kanalgebietes (2) wenigstens teilweise die Form eines Rechtecks aufweist, wobei eine erste Seite (22) und eine zweite Seite (23) dieses Rechtecks parallel zu den Erhebungen (6) und eine dritte Seite (24) und eine vierte Seite (25) senkrecht zu den Erhebungen (6) verlaufen.
12. Halbleiteranordnung, insbesondere nach einem der vorhergehenden Ansprüche, umfassend a) ein Substrat (3) aus Ot-SiC mit einer Substratoberfläche
(30) , die gegen eine der {0001}-Kristallflachen des α-SiC um einen vorgegebenen Winkel (γ) zwischen etwa 1° und etwa 20° zu einer senkrecht zu einer der <0001>-Kristallrich- tungen des oc-SiC gerichteten Referenzrichtung (REF) hin geneigt ist, b) eine homoepitaktisch auf der Substratoberfläche (30) des Substrats (3) aufgewachsene Schicht (5) aus cx-SiC c) wenigstens ein Kanalgebiet (2), das in der α-SiC-Schicht (5) an einer von der Substratoberfläche (30) abgewandten Oberfläche (50) der α-SiC-Schicht (5) gebildet ist, und d) wenigstens eine elektronisch aktive Struktur (7) mit wenigstens zwei Elektroden (15,16), zwischen denen bei Anlegen einer elektrischen Betriebsspannung in einem Durchlaßzustand durch das wenigstens eine Kanalgebiet (4) ein elektrischer Strom (I) fließt, der zumindest weitgehend senkrecht zu der Referenzrichtung (REF) und senkrecht zu einer der <0001>-Kristallrichtungen des α-SiC des Substrats (3) und/oder der Schicht (5) gerichtet ist.
13. Halbleiteranordnung nach Anspruch 12, bei der die Referenzrichtung (REF) eine <1120>-Kristallrichtung des α- SiC des Substrats (3) ist.
14. Halbleiteranordnung nach Anspruch 13, bei der die Referenzrichtung (REF) die [11"20]-Kristallrichtung des α-SiC des Substrats (3) ist.
15. Halbleiteranordnung nach Anspruch 12, bei der die Referenzrichtung (REF) eine <1100>-Kristallrichtung des α- SiC des Substrats (3) ist.
16. Halbleiteranordnung nach einem der Ansprüche 12 bis 15, bei der die mit der von der Substratoberfläche (30) abgewandten Oberfläche (50) der Schicht (5) zusammenfallende Oberfläche (20) des wenigstens einen Kanalgebietes (2) wenigstens teilweise die Form eines Rechtecks aufweist, wobei eine erste Seite (22) und eine zweite Seite (23) dieses Rechtecks im wesentlichen senkrecht zu der Referenzrichtung (REF) verlaufen und eine dritte Seite (24) und eine vierte Seite (25) des Rechtecks im wesentlichen jeweils senkrecht zur ersten Seite (22) und zweiten Seite (23) verlaufen.
17. Halbleiteranordnung nach Anspruch 11 oder Anspruch 16, bei der die erste Seite (22) und die zweite Seite (23) der rechteckigen Oberfläche (20) oder der rechteckförmige Teil der Oberfläche (20) des wenigstens einen Kanalgebietes (2) jeweils kürzer sind als die dritte Seite (24) und die vierte Seite (25) .
18. Halbleiteranordnung nach Anspruch 17, bei der die erste Seite (22) und die zweite Seite (23) der rechteckigen Oberfläche (20) oder der rechteckförmige Teil der Oberfläche (20) des wenigstens einen Kanalgebietes (2) jeweils höchstens 0,3 mal so lang sind wie die dritte Seite (24) und die vierte Seite (25) .
19. Halbleiteranordnung nach Anspruch 18, bei der die erste Seite (22) und die zweite Seite (23) der rechteckigen Oberfläche (20) oder der rechteckförmige Teil der Oberfläche (20) des wenigstens einen Kanalgebietes (2) jeweils höchstens 0,01 mal so lang sind wie die dritte Seite (24) und die vierte Seite (25) .
20. Halbleiteranordnung nach einem der vorhergehenden Ansprüche, bei der das wenigstens eine Kanalgebiet (2) mäanderför ig ausgebildet ist.
21. Halbleiteranordnung nach einem der vorhergehenden Ansprüche, bei der die elektronisch aktive Struktur (7) eine MIS-Struktur mit dem wenigstens einen Kanalgebiet (2) umfaßt.
22. Halbleiteranordnung nach Anspruch 21, bei der die elektronisch aktive Struktur (7) eine MISFET-Struktur umfaßt.
23. Halbleiteranordnung nach Anspruch 21, bei der die elektronisch aktive Struktur (7) eine IGBT-Struktur umfaßt.
24. Halbleiteranordnung nach Anspruch 21, bei die elektronisch aktive Struktur (7) eine MCT-Struktur umfaßt
25. Halbleiteranordnung nach Anspruch 21, bei die elektronisch aktive Struktur (7) eine JFET-Struktur umfaßt.
EP98923998A 1997-03-25 1998-03-12 SiC-HALBLEITERANORDNUNG MIT HOHER KANALBEWEGLICHKEIT Withdrawn EP0970524A2 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE19712561 1997-03-25
DE19712561A DE19712561C1 (de) 1997-03-25 1997-03-25 SiC-Halbleiteranordnung mit hoher Kanalbeweglichkeit
PCT/DE1998/000738 WO1998043299A2 (de) 1997-03-25 1998-03-12 SiC-HALBLEITERANORDNUNG MIT HOHER KANALBEWEGLICHKEIT

Publications (1)

Publication Number Publication Date
EP0970524A2 true EP0970524A2 (de) 2000-01-12

Family

ID=7824592

Family Applications (1)

Application Number Title Priority Date Filing Date
EP98923998A Withdrawn EP0970524A2 (de) 1997-03-25 1998-03-12 SiC-HALBLEITERANORDNUNG MIT HOHER KANALBEWEGLICHKEIT

Country Status (5)

Country Link
US (1) US6097039A (de)
EP (1) EP0970524A2 (de)
JP (1) JP2001517375A (de)
DE (1) DE19712561C1 (de)
WO (1) WO1998043299A2 (de)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4581270B2 (ja) * 2001-03-05 2010-11-17 住友電気工業株式会社 SiC半導体のイオン注入層及びその製造方法
US6852634B2 (en) * 2002-06-27 2005-02-08 Semiconductor Components Industries L.L.C. Low cost method of providing a semiconductor device having a high channel density
JP4360085B2 (ja) * 2002-12-25 2009-11-11 株式会社デンソー 炭化珪素半導体装置
JP4238357B2 (ja) * 2003-08-19 2009-03-18 独立行政法人産業技術総合研究所 炭化珪素エピタキシャルウエハ、同ウエハの製造方法及び同ウエハ上に作製された半導体装置
EP1689000A4 (de) * 2003-11-25 2008-06-11 Matsushita Electric Industrial Co Ltd Halbleiterelement
DE102005017814B4 (de) * 2004-04-19 2016-08-11 Denso Corporation Siliziumkarbid-Halbleiterbauelement und Verfahren zu dessen Herstellung
JP2006013005A (ja) * 2004-06-23 2006-01-12 Denso Corp 炭化珪素半導体基板およびその製造方法
JP4775102B2 (ja) * 2005-05-09 2011-09-21 住友電気工業株式会社 半導体装置の製造方法
US8901699B2 (en) 2005-05-11 2014-12-02 Cree, Inc. Silicon carbide junction barrier Schottky diodes with suppressed minority carrier injection
JP4769541B2 (ja) * 2005-10-27 2011-09-07 トヨタ自動車株式会社 半導体材料の製造方法
EP2088628A4 (de) * 2006-11-21 2010-11-17 Sumitomo Electric Industries Siliziumcarbidhalbleiterbauelement und herstellungsverfahren dafür
CA2682834A1 (en) * 2007-04-05 2008-10-23 Sumitomo Electric Industries, Ltd. Semiconductor device and method for fabricating the same
TW200843105A (en) * 2007-04-25 2008-11-01 Promos Technologies Inc Vertical transistor and method for preparing the same
JP5343984B2 (ja) * 2011-01-17 2013-11-13 株式会社デンソー 化合物半導体基板およびその製造方法
JP5870898B2 (ja) * 2012-10-17 2016-03-01 住友電気工業株式会社 炭化珪素半導体装置
JP6112712B2 (ja) * 2013-03-27 2017-04-12 国立研究開発法人産業技術総合研究所 炭化珪素エピタキシャルウエハの製造方法
CN106233430B (zh) * 2014-04-18 2019-08-06 国立研究开发法人产业技术综合研究所 碳化硅外延晶片及其制造方法
JP6479347B2 (ja) * 2014-06-06 2019-03-06 ローム株式会社 SiCエピタキシャルウェハの製造装置、およびSiCエピタキシャルウェハの製造方法
EP3584821B1 (de) * 2017-02-16 2025-03-12 Shin-Etsu Chemical Co., Ltd. Halbleiterlaminatsubstrat aus verbundwerkstoff, verfahren zur herstellung davon und halbleiterelement

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3476991A (en) * 1967-11-08 1969-11-04 Texas Instruments Inc Inversion layer field effect device with azimuthally dependent carrier mobility
CA1313571C (en) * 1987-10-26 1993-02-09 John W. Palmour Metal oxide semiconductor field-effect transistor formed in silicon carbide
US5011549A (en) * 1987-10-26 1991-04-30 North Carolina State University Homoepitaxial growth of Alpha-SiC thin films and semiconductor devices fabricated thereon
US5958132A (en) * 1991-04-18 1999-09-28 Nippon Steel Corporation SiC single crystal and method for growth thereof
AU2250392A (en) * 1991-06-12 1993-01-12 Case Western Reserve University Process for the controlled growth of single-crystal films of silicon carbide polytypes on silicon carbide wafers
US5270554A (en) * 1991-06-14 1993-12-14 Cree Research, Inc. High power high frequency metal-semiconductor field-effect transistor formed in silicon carbide
WO1995034915A1 (en) * 1994-06-13 1995-12-21 Abb Research Ltd. Semiconductor device in silicon carbide
US5736753A (en) * 1994-09-12 1998-04-07 Hitachi, Ltd. Semiconductor device for improved power conversion having a hexagonal-system single-crystal silicon carbide
KR100200973B1 (ko) * 1995-03-20 1999-06-15 후지이 아키히로 경사표면 실리콘 웨이퍼, 그 형성방법 및 반도체소자
JP3461274B2 (ja) * 1996-10-16 2003-10-27 株式会社東芝 半導体装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See references of WO9843299A2 *

Also Published As

Publication number Publication date
DE19712561C1 (de) 1998-04-30
WO1998043299A2 (de) 1998-10-01
JP2001517375A (ja) 2001-10-02
US6097039A (en) 2000-08-01
WO1998043299A3 (de) 1998-12-23

Similar Documents

Publication Publication Date Title
EP0970524A2 (de) SiC-HALBLEITERANORDNUNG MIT HOHER KANALBEWEGLICHKEIT
DE69511726T2 (de) Halbleiteranordnung mit isoliertem gate
DE69622295T2 (de) MIS-Anordnung und Verfahren zur Herstellung
DE69718477T2 (de) Siliciumcarbid-metall-isolator-halbleiter-feldeffekttransistor
EP0772889B1 (de) Halbleiterbauelement mit hochsperrendem randabschluss
DE19702110B4 (de) Siliziumkarbid-Halbleiterbauelement und Verfahren zu dessen Herstellung
DE102005017814B4 (de) Siliziumkarbid-Halbleiterbauelement und Verfahren zu dessen Herstellung
DE69631664T2 (de) SiC-HALBLEITERANORDNUNG MIT EINEM PN-ÜBERGANG, DER EINEN RAND ZUR ABSORPTION DER SPANNUNG ENTHÄLT
DE102009033302B4 (de) Herstellungsverfahren für ein unipolares Halbleiter-Bauelement und Halbleitervorrichtung
DE69828588T2 (de) Struktur zur erhöhung der maximalen spannung von siliziumkarbid-leistungstransistoren
WO1999009598A1 (de) Halbleiterstruktur mit einem alpha-siliziumcarbidbereich sowie verwendung dieser halbleiterstruktur
DE2618733C2 (de) Halbleiterbauelement
DE2455730C3 (de) Feldeffekt-Transistor mit einem Substrat aus einkristallinem Saphir oder Spinell
DE112017007060T5 (de) Leistungshalbleitereinheit
DE102013010245A1 (de) Halbleitervorrichtung
DE19641839A1 (de) Halbleiter-Bauteil
DE102018107966B4 (de) Verfahren zum Bilden eines Breiter-Bandabstand-Halbleiter-Bauelements
DE102012023512A1 (de) Sperrschicht-Schottky-Diode
DE69814619T2 (de) Siliziumkarbid feldgesteuerter zweipoliger schalter
DE69430094T2 (de) Diamant-Halbleiteranordnung
DE69217427T2 (de) Bipolartransistor mit isoliertem Gate mit einer hohen Durchbruchspannung
DE112017003513B4 (de) Halbleitereinheit und Verfahren zur Herstellung derselben
DE102019105812A1 (de) Grabenstruktur enthaltende halbleitervorrichtung und herstellungsverfahren
EP1114465B1 (de) Halbleitervorrichtung mit ohmscher kontaktierung und verfahren zur ohmschen kontaktierung einer halbleitervorrichtung
CN1286805A (zh) 碳化硅半导体开关器件

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

17P Request for examination filed

Effective date: 19990917

AK Designated contracting states

Kind code of ref document: A2

Designated state(s): DE FR IT

RAP1 Party data changed (applicant data changed or rights of an application transferred)

Owner name: SICED ELECTRONICS DEVELOPMENT GMBH & CO. KG

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE APPLICATION IS DEEMED TO BE WITHDRAWN

18D Application deemed to be withdrawn

Effective date: 20021001