EP0936569A1 - Verfahren und Schaltungsanordnung zur Frequenzvervielfachung - Google Patents

Verfahren und Schaltungsanordnung zur Frequenzvervielfachung Download PDF

Info

Publication number
EP0936569A1
EP0936569A1 EP98102333A EP98102333A EP0936569A1 EP 0936569 A1 EP0936569 A1 EP 0936569A1 EP 98102333 A EP98102333 A EP 98102333A EP 98102333 A EP98102333 A EP 98102333A EP 0936569 A1 EP0936569 A1 EP 0936569A1
Authority
EP
European Patent Office
Prior art keywords
circuit
input
chebyshev
output
modules
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
EP98102333A
Other languages
English (en)
French (fr)
Inventor
Klaus Dr.-Ing. Huber
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Deutsche Telekom AG
Original Assignee
Deutsche Telekom AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to DE19701067A priority Critical patent/DE19701067B4/de
Application filed by Deutsche Telekom AG filed Critical Deutsche Telekom AG
Priority to US09/022,017 priority patent/US6304997B1/en
Priority to EP98102333A priority patent/EP0936569A1/de
Publication of EP0936569A1 publication Critical patent/EP0936569A1/de
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06G—ANALOGUE COMPUTERS
    • G06G7/00—Devices in which the computing operation is performed by varying electric or magnetic quantities
    • G06G7/12—Arrangements for performing computing operations, e.g. operational amplifiers
    • G06G7/22—Arrangements for performing computing operations, e.g. operational amplifiers for evaluating trigonometric functions; for conversion of co-ordinates; for computations involving vector quantities
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06G—ANALOGUE COMPUTERS
    • G06G7/00—Devices in which the computing operation is performed by varying electric or magnetic quantities
    • G06G7/12—Arrangements for performing computing operations, e.g. operational amplifiers
    • G06G7/20—Arrangements for performing computing operations, e.g. operational amplifiers for evaluating powers, roots, polynomes, mean square values, standard deviation

Definitions

  • the invention relates to a method and a circuit arrangement according to the preamble of claim 1 or of claim 3.
  • Chebyshev polynomials are for example described in I. Schur, "Arithmetic about the Teschebyscheffschen Polynome", Collected Treatises Vol. III, pages 422 to 453, Springer Verlag 1973.
  • the invention has for its object a method and a circuit arrangement for analog frequency multiplication to create the means simple and easy combinable building blocks the frequency multiplication reach and especially the previous ones Avoid division circuits when multiples of one Fundamental frequency to be generated, which is not a Power of two are.
  • the method according to the invention or the one according to the invention Device has the advantage that by Structures derived from Chebyshev's polynomials Frequency multiplication is achieved using simple and easily combinable building blocks or modular Circuit structures is achieved.
  • Chebyshev polynomials as well as the multipliers and summers or add or subtract circuits required for the implementation in terms of circuitry can be implemented in integrated circuitry, which can then perform the most varied of functions depending on the external wiring or networking.
  • Other functions that can be easily implemented with such a chip are the synthesis of any function curves by representing the function using a Chebyshev series or the use of the function T n (x) as an amplifier with the gain factor n for small x sin (nx) ⁇ nx , and called odd n.
  • the circuit for equation (2) according to FIG. 1, which is constructed and implemented on this basis, consists of two series-connected Chebyshev modules 1 and 2, the input variable being at the base frequency at the input of the Chebyshev module 1 and the output variable at the output of the Chebyshev module 2 Factor n ⁇ m multiplied frequency.
  • the implementation of equation (3) is shown in Fig. 2.
  • This circuit consists of the Chebyshev modules 3, 4 and 5, the inputs of which are all fed with the input variable at the fundamental frequency.
  • the outputs of the Chebyshev modules 3 and 4 are routed to the input of a multiplier 7, at the further input of which a 2 is present for multiplication.
  • the output of the multiplier 7 is passed with the output of the Chebyshev module 5 to a subtractor 8, at the output of which the function T n + m (x) is then present if the function T nm (x) is realized in the Chebyshev module 5 and T nm ( x) if the function T n + m (x) is implemented in the Chebyshev module 5.
  • the Chebyshev module T N (x) can now be assembled from the circuits in FIGS. 1 and 2.
  • N there are different implementation options.
  • the respective implementation is to be selected by the specialist depending on the costs.
  • an implementation using operational amplifiers is assumed.
  • the specified circuits are not necessarily equally well suited for every application.
  • other realizations may be possible without further ado and may be cheaper in the given case.
  • the design can easily be modified and tailored to the corresponding application.
  • the circuit according to FIG. 4 for the implementation of the function T 3 (x) again consists of a squarer 9, a downstream multiplier 7 and an operational amplifier 10, the output signal of which is fed back to its input via a voltage divider consisting of resistors 14 and 15 is.
  • the corresponding electrical variables of the function T 3 (x) are available at the output of this circuit.
  • K 17th 3K 2nd + 2K 3rd + K (p 2nd )
  • the costs K (S 1 ) for realizing equation (2) are set at zero here.

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Software Systems (AREA)
  • Mathematical Analysis (AREA)
  • Pure & Applied Mathematics (AREA)
  • Mathematical Optimization (AREA)
  • Algebra (AREA)
  • Amplifiers (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

Es werden ein Verfahren und eine Schaltungsanordnung zur Frequenzvervielfachung mit Hilfe von Tschebyscheffschen Polynomen angegeben. Die Frequenzvervielfacher lassen sich dadurch sehr einfach und in Modulbauweise realisieren, wodurch der Einsatz insbesondere in der Nachrichtechnik sehr preisgünstig wird. Die Tschebyscheffschen Polynome bzw. die zur schaltungstechnischen Implementierung erforderlichen Multiplizierer (7) und Summier- bzw. Subtrahierschaltungen (8) oder dergleichen lassen sich in integrierter Schaltungstechnik realisieren, die dann je nach äußerer Verdrahtung die unterschiedlichsten gewünschten Funktionen ausführen können. Als weitere Funktionen, die mit solch einem Chip leicht realisierbar sind, wird die Synthese beliebiger Funktionsverläufe durch Darstellung der Funktion mittels einer Tschebyscheff-Reihe oder die Verwendung der Funktion Tn(x) als Verstärker mit dem Verstärkungsfaktor n für kleines x mit sin(nx) ≈ nx, und ungerades n angegeben.

Description

Die Erfindung betrifft ein Verfahren und eine Schaltungsanordnung nach dem Oberbegriff des Patentanspruches 1 bzw. des Patentanspruches 3.
Verfahren zur analogen Frequenzvervielfachung sind in der Nachrichtentechnik und in der Computertechnik für verschiedene Zwecke bekannt. Außerdem sind für diese verschiedenen Zwecke auch Schaltungsanordnungen bekannt, die die Frequenzen von Sinus- und Cosinusschwingungen vervielfachen. Dabei ist der Schaltungsaufwand insbesondere bei Vielfachen, die nicht eine Zweierpotenz der Ausgangsfrequenz sind, erheblich, da je nach Realisierung noch zusätzliche Divisionsschaltungen benötigt werden. Derartige Schaltungen, die zum Beispiel in PLL-Technik ausgeführt sind, sind zum Beispiel in dem Buch von U. Tietze, Ch. Schenk, Halbleiterschaltungstechnik, Springer Verlag 1980, beschrieben. Die Tschebyscheffschen Polynomen n-ten Grades sind definiert durch die Gleichung Tn(cos(ϕ)) = cos(nϕ).
Die Tschebyscheffschen Polynome sind zum Beispiel beschrieben in I. Schur, "Arithmetisches über die Teschebyscheffschen Polynome", Gesammelte Abhandlungen Vol. III, Seiten 422 bis 453, Springer Verlag 1973.
Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren und eine Schaltungsanordnung zur analogen Frequenzvervielfachung zu schaffen, die mittels einfacher und leicht kombinierbarer Bausteine die Frequenzvervielfachung erreichen und insbesondere die bisherigen Divisionsschaltungen vermeiden, wenn Vielfache einer Grundfrequenz erzeugt werden sollen, die nicht eine Zweierpotenz davon sind.
Die erfindungsgemäße Lösung für das Verfahren zur analogen Frequenzvervielfachung ist im Kennzeichen des Patentanspruches 1 charakterisiert.
Die erfindungsgemäße Lösung für die Schaltungsanordnung zur Frequenzvervielfachung ist im Kennzeichen des Patentanspruches 3 charakterisiert.
Weitere Merkmale bzw. Ausgestaltungen der Erfindung sind in der Beschreibung, im Patentanspruch 2 für das Verfahren und in den Patentansprüchen 4 bis 10 für die Vorrichtung angegeben.
Das erfindungsgemäße Verfahren bzw. die erfindungsgemäße Vorrichtung hat den Vorteil, daß durch von Tschebyscheffschen Polynomen abgeleitete Strukturen eine Frequenzvervielfachung erreicht wird, die mittels einfacher und leicht kombinierbarer Bausteine bzw. modularer Schaltungsstrukturen erreicht wird.
Gibt man zum Beispiel eine Cosinusschwingung als Eingangsgröße in Tn(X), so erhält man am Ausgang die Cosinusschwingung mit n-facher Frequenz. Information zu Tschebyscheff Polynomen findet man zum Beispiel in Abramowitz, Stegun: Handbook of Mathematical Functions. Die ersten Tschebyscheff Polynome lauten:
To(x) = 1, T1(x) = x, T2(x) = 2x2 - 1, etc. entsprechend Tn+1(x) = 2xTn(x) - Tn-1(x). Sie lassen sich mit Multiplizierern und Addierern bzw. Subtrahierern realisieren. Für die Realisierung beliebiger n besonders hilfreich sind die beiden folgenden Beziehungen: Tn-m(X) = Tn(Tm(X)) Tn+m(x) = 2·Tm(x)·Tn(x)-Tn-m(x).
Die Tschebyscheffschen Polynome sowie die zur schaltungstechnischen Implementierung erforderlichen Multiplizierer und Summierer bzw. Addier- bzw. Subtrahierschaltungen lassen sich in integrierter Schaltungstechnik realisieren, die dann je nach äußerer Verdrahtung bzw. Vernetzung die unterschiedlichsten gewünschten Funktionen ausführen können. Als weitere Funktionen, die mit solch einem Chip leicht realisierbar sind, wird an dieser Stelle die Synthese beliebiger Funktionsverläufe durch Darstellung der Funktion mittels einer Tschebyscheff-Reihe oder die Verwendung der Funktion Tn(x) als Verstärker mit dem Verstärkungsfaktor n für kleine x mit sin(nx) ≈ nx, und ungerades n genannt.
Die Erfindung wird im folgenden anhand von in der Zeichnung dargestellten Ausführungsbeispielen näher beschrieben. In der Beschreibung, in den Patentansprüchen, der Zusammenfassung und in der Zeichnung werden die in der hinten angeführten Liste der Bezugszeichen aufgeführten Begriffe und die zugeordneten Bezugszeichen verwendet.
In der Zeichnung bedeuten:
Fig. 1
eine Schaltungsanordnung zur Realisierung von Tnm(x);
Fig. 2
eine Schaltungsanordnung zur Realisierung von Tn+-m(x);
Fig. 3
eine Schaltung zur Realisierung von T2(x) und
Fig. 4
eine Schaltung zur Realisierung von T3(x).
Zunächst soll die mathematische Grundlage für das Verfahren und die Schaltungsanordnung beschrieben werden. In den vorliegenden Lösungen werden von Tschebyscheff Polynomen abgeleitete Strukturen verwendet, mit denen mittels einfacher und leicht kombinierbarer Schaltungsbausteine eine beliebige Frequenzvervielfachung zu realisieren ist. Die Tschebyscheffschen Polynome n-ten Grades Tn(x) sind definiert durch die Gleichung Tn(cos(ϕ)) = cos(nϕ), das heißt, gibt man eine Cosinusschwingung als Eingangsgröße in Tn(x),so erhält man am Ausgang die Cosinusschwingung mit n-facher Frequenz. Informationen zu Tschebyscheff Polynomen findet man auch in Abramowitz, Stegun: Handbook of Mathematical Functions. Die ersten Tschebyscheff Polynome lauten:
To(x) = 1, T1(x) = x, T2(x) = 2x2 - 1, etc. Sie lassen sich mit Multiplizierern und Addierern bzw. Subtrahierern realisieren. Für die Realisierung beliebiger n besonders hilfreich sind die beiden folgenden Beziehungen Tn·m(x) = Tn(Tm(x)) Tn+m(x) = 2·Tm(x) · Tn(x) - Tn-m(x)
Die Schaltungen für die Gleichungen (2) und (3) sind in den Figuren 1 und 2 dargestellt.
Die auf dieser Basis aufgebaute und realisierte Schaltung für Gleichung (2) gemäß Fig. 1 besteht aus zwei hintereinandergeschalteten Tschebyscheffmodulen 1 und 2, wobei am Eingang des Tschebyscheffmoduls 1 die Eingangsgröße mit der Grundfrequenz liegt und am Ausgang des Tschebyscheffmoduls 2 die Ausgangsgröße mit der um den Faktor n·m vervielfachten Frequenz. Die Realisierung der Gleichung (3) ist in Fig. 2 dargestellt. Diese Schaltung besteht aus den Tschebyscheffmodulen 3, 4 und 5, deren Eingänge alle die Eingangsgröße mit der Grundfrequenz zugeführt bekommen. Die Ausgänge der Tschebyscheffmodule 3 und 4 sind auf den Eingang eines Multiplizierers 7 geführt, an dessen weiteren Eingang eine 2 zur Multiplikation anliegt. Der Ausgang des Multiplizierers 7 wird mit dem Ausgang des Tschebyscheffmoduls 5 auf einen Subtrahierer 8 geführt, an dessen Ausgang dann die Funktion Tn+m(x) liegt, wenn im Tschebyscheffmodul 5 die Funktion Tn-m(x) realisiert ist und Tn-m(x), wenn im Tschebyscheffmodul 5 die Funktion Tn+m(x) realisiert ist.
Zu jedem beliebigen Wert N läßt sich nun das Tschebyscheffmodul TN(x) aus den Schaltungen der Figuren 1 und 2 zusammensetzen. Dabei ergeben sich je nach N verschiedene Realisierungsmöglichkeiten. Die jeweilige Realisierung ist abhängig von den Kosten jeweils vom Fachmann auszuwählen. Im folgenden wird der Einfachheit halber eine Realisierung mit Hilfe von Operationsverstärkern angenommen. Die angegebenen Schaltungen sind nicht notwendigerweise für jeden Anwendungsfall gleich gut geeignet. Je nach Kosten der benötigten Bauteile sind gegebenenfalls andere Realisierungen ohne weiters möglich und im gegebenen Fall günstiger. Mit Hilfe der hier angegebenen Gleichungen kann der Entwurf aber leicht modifiziert und auf den entsprechenden Anwendungsfall zurechtgeschnitten werden.
Unter Benutzung der in der Schaltungstechnik bekannten Operationsverstärkerschaltungen erhält man für die ersten nicht trivialen Polynome T2(x) und T3(x) die in den Figuren 3 bzw. 4 dargestellte schaltungsmäßige Realisierung bzw. Implementierung. Bezeichnet man mit Kn die Kosten der Realisierung der Funktion Tn(x), so ist aus Fig. 3 zu ersehen, daß das mit Operationsverstärkern implementierte Polynom T2 die Kosten von einem Quadrierer 9, einem Operationsverstärker 10, zwei Widerständen 11 und 12 sowie einer Konstantspannungsquelle 13 verursacht. Damit ist gezeigt, daß durch eine derartige Schaltung eine preisgünstige Realisierung von Schaltungen zur Frequenzvervielfachung möglich ist.
Die Schaltung nach Fig. 4 für die Realisierung der Funktion T3(x) besteht wiederum aus einem Quadrierer 9, einem nachgeschalteten Multiplizierer 7 sowie einem Operationsverstärker 10, dessen Ausgangssignal über einen Spannungsteiler, bestehend aus den Widerständen 14 und 15, auf seinen Eingang rückgekoppelt ist. Am Ausgang dieser Schaltung stehen die entsprechenden elektrischen Größen der Funktion T3(x) zur Verfügung.
Die für die Synthese beliebiger Tn(x) nützlichen Formeln sind die angegebenen Formeln (2) und (3).
Diese Formeln lassen sich, wie bereits gesagt, schematisch als Schaltungen gemäß Figuren 1 und 2 darstellen. Als Spezialfall von Gleichung (3) erhält man für m = 1 die wohlbekannte Formel Tn+1(x) = 2x·Tn(x)-Tn-1(x) und für m = n die Formel T2n(x) = 2·Tn(x)2-1. Durch Umstellen von Gleichung (3) erhält man auch Tn-m(x) = 2·Tm(x)·Tn(x)-Tn+m(x), die ebenfalls durch eine Schaltung nach Fig. 2 realisiert werden kann. Wir bezeichnen mit K(S1) und K(S2) die Kosten für Schaltungen S1 und S2 nach Fig. 1 und Fig. 2 ohne die darin enthaltenen Tschebyscheffmodule. Entsprechend der Schaltungen erhält man bei Realisierung mit Operationsverstärkern:
  • K(S1) = 0
  • K(S2) = Kosten für Multiplizierer, 1 OV, 2 Widerstände
    • Zu jeder dieser Schaltungen läßt sich nun in einfacher Weise die Kostenrechnung aufstellen. Ein Beispiel zeigt die Vorgehensweise am besten. Um T17(x) zu bestimmen, kann man setzen: T17(x) = 2·T8(x)·T9-x = 2·T2(T2(T2(x)))·T3(T3(x))-x, und erhält K17 = 3K2 + 2K3 + K(S2), da die Kosten K(S1) zur Realisierung von Gleichung (2) hier gleich Null angesetzt sind.
    Liste der Bezugszeichen
    1 bis 5
    Tschebyscheffmodule
    6
    Schaltungseingang
    7
    Multiplizierer
    8
    Subtrahierer
    9
    Quadrierer
    10
    Operationsverstärker
    11,12
    Widerstände
    13
    Konstantspannungsquelle
    14,15
    Widerstände
    16
    Schaltungsausgang

    Claims (10)

    1. Verfahren zur Frequenzvervielfachung, dadurch gekennzeichnet,
      daß Schaltungsmodule Tschebyscheffsche Polynome n-ter Ordnung (Tn(x)) realisieren,
      daß die Tschebyscheffschen Polynome definiert sind durch Tn(cos(ωt)) = cos(nωt), das heißt T1(x) = 1, T2(x) = 2x2 - 1 und Tn+1(x) = 2xTn(x) - Tn-1(x) für n = 1,2,3 ... und welche arithmetische Eigenschaften haben,
      daß die Schaltungsmodule zu einem modularen Schaltungsverband bzw. zu einer modularen Schaltungsstruktur zusammengeschaltet werden mit Hilfe der Beziehungen Tnm(x) = Tn(Tm(x)) und Tn+m(x)= Tn(x)Tm(x) - Tn-m(x), und
      daß am Eingang des Tschebyscheffschen Schaltungsmoduls (Tn(x)) eine Cosinusschwingung bestimmter Frequenz anliegt, die im Tschebyscheffschen Schaltungsmodul Cosinusschwingungen mit n-facher Frequenz generiert, die am Ausgang des Schaltungsmoduls zur Verfügung stehen.
    2. Verfahren nach Patentanspruch 1, dadurch gekennzeichnet,
      daß anstatt der Tschebyscheffschen Polynome allgemeiner definierte Funktionen im Schaltungsmodul realisiert werden, die sich durch die Darstellung von Tn(x) = (1/2)((x+(x2-1)1/2)n + (x-(x2-1)1/2)n)ergeben, wobei n eine rationale oder reelle Zahl sein kann.
    3. Schaltungsanordnung zur Durchführung des Verfahrens nach Patentanspruch 1 oder 2, dadurch gekennzeichnet,
      daß Schaltungsmodule zur Realisierung von Tschebyscheffschen Polynomen der entsprechenden Ordnungen zur Frequenzvervielfachung strukturiert miteinander gekoppelt bzw. zusammengeschaltet sind,
      daß an den Eingängen (6) als Eingangsgrößen (x) Sinus-/Cosinusschwingungen anliegen, die in einem Schaltungsmodul oder in einem strukturierten Schaltungsmodulverband entsprechend den realisierten Tschebyscheffschen Polynomen Schwingungen erzeugen, die auf den Ausgangsleitungen (16) zur Verfügung stehen.
    4. Schaltungsanordnung nach Patentanspruch 3, dadurch gekennzeichnet,
      daß die Schaltungsmodule als programmierbare oder fest programmierte Halbleiterchips mit arithmetischen Eigenschaften zur Realisierung der Tschebyscheffschen Polynome ausgeführt sind.
    5. Schaltungsanordnung nach einem der Patentansprüche 3 oder 4, dadurch gekennzeichnet,
      daß ein Schaltungsmodul zur Realisierung des Tschebyscheffschen Polynoms Tm(x) (1), an dessen Eingang (6) die Eingangsgröße (x) anliegt, mit einem weiteren Schaltungsmodul zur Realisierung des Tschebyscheffschen Polynoms Tn(x) (2), an dessen Ausgang (16) die Funktion Tnm(x) steht, zusammengeschaltet ist.
    6. Schaltungsanordnung nach einem der Patentansprüche 3 oder 4, dadurch gekennzeichnet,
      daß zur Realisierung des Tschebyscheffschen Polynoms Tn±m(x) drei Tschebyscheffmodule (3 bis 5) über einen gemeinsamen Eingang (6) die Eingangsgröße x zugeführt bekommen,
      daß zwei der Schaltungsmodule (3 und 4) ausgangsseitig über einen Multiplizierer (7), an dessen weiteren Eingang eine Zwei anliegt, miteinander gekoppelt sind und
      daß der Ausgang des Multiplizierers (7) mit dem Ausgang des dritten Schaltungsmoduls (5) über einen Subtrahierer (8) zum Ausgang 16 miteinander verbunden sind.
    7. Schaltungsanordnung nach einem der Patentansprüche 3 bis 6, dadurch gekennzeichnet,
      daß zur Realisierung der Funktion T2(x) ein Quadrierer (9) mit dem Eingang eines Operationsverstärkers (10) verbunden ist,
      daß mit dem zweiten Eingang des Operationsverstärkers (10) über einen Widerstand (12) eine Konstantstromquelle (13) verbunden ist und
      daß der Ausgang und der zweite Eingang des Operationsverstärkers (10) über einen weiteren Widerstand (11) miteinander verbunden sind.
    8. Schaltungsanordnung nach einem der Patentansprüche 3 bis 6, dadurch gekennzeichnet,
      daß zur Realisierung der Tschebyscheffschen Funktion T3(x) ein Quadrierer (9) mit dem Eingangssignal (x) beaufschlagt ist,
      das außerdem über einen Widerstand (14) mit einem Eingang des Operationsverstärkers (10) und mit einem Eingang eines Multiplizierers (7) verbunden ist, an dessen Eingang das Ausgangssignal des Quadrierers (9) anliegt und dessen Ausgang mit dem zweiten Eingang des Operationsverstärkers (10) verbunden ist und
      daß der Ausgang des Operationsverstärkers (10) über einen weiteren Widerstand (15) rückgekoppelt ist.
    9. Schaltungsanordnung nach einem der Patentansprüche 3 bis 8, dadurch gekennzeichnet,
      daß die Schaltungsmodule als programmierte bzw. programmierbare Halbleiterchips oder dergleichen ausgeführt sind.
    10. Schaltungsanordnung nach einem der Patentansprüche 3 bis 7, dadurch gekennzeichnet,
      daß die Schaltungsstrukturen aus Schaltungsmodulen (zum Beispiel 3 bis 5), Multiplizierern (7), Subtrahierern (8) und gegebenenfalls Operationsverstärkern (10) sowie erforderliche Strom- bzw. Spannungsquellen und Zu- und Ableitungen als integrierte Ein-/Mehrchipausführung bestehen.
    EP98102333A 1997-01-15 1998-02-11 Verfahren und Schaltungsanordnung zur Frequenzvervielfachung Withdrawn EP0936569A1 (de)

    Priority Applications (3)

    Application Number Priority Date Filing Date Title
    DE19701067A DE19701067B4 (de) 1997-01-15 1997-01-15 Verfahren und Schaltungsanordnung zur Frequenzvervielfachung
    US09/022,017 US6304997B1 (en) 1997-01-15 1998-02-11 Method and circuit arrangement for multiplying frequency
    EP98102333A EP0936569A1 (de) 1997-01-15 1998-02-11 Verfahren und Schaltungsanordnung zur Frequenzvervielfachung

    Applications Claiming Priority (3)

    Application Number Priority Date Filing Date Title
    DE19701067A DE19701067B4 (de) 1997-01-15 1997-01-15 Verfahren und Schaltungsanordnung zur Frequenzvervielfachung
    US09/022,017 US6304997B1 (en) 1997-01-15 1998-02-11 Method and circuit arrangement for multiplying frequency
    EP98102333A EP0936569A1 (de) 1997-01-15 1998-02-11 Verfahren und Schaltungsanordnung zur Frequenzvervielfachung

    Publications (1)

    Publication Number Publication Date
    EP0936569A1 true EP0936569A1 (de) 1999-08-18

    Family

    ID=27217026

    Family Applications (1)

    Application Number Title Priority Date Filing Date
    EP98102333A Withdrawn EP0936569A1 (de) 1997-01-15 1998-02-11 Verfahren und Schaltungsanordnung zur Frequenzvervielfachung

    Country Status (3)

    Country Link
    US (1) US6304997B1 (de)
    EP (1) EP0936569A1 (de)
    DE (1) DE19701067B4 (de)

    Families Citing this family (4)

    * Cited by examiner, † Cited by third party
    Publication number Priority date Publication date Assignee Title
    JP3852746B2 (ja) * 2001-03-08 2006-12-06 インターナショナル・ビジネス・マシーンズ・コーポレーション データ補正装置及びデータ補正方法
    US20040115995A1 (en) * 2002-11-25 2004-06-17 Sanders Samuel Sidney Circuit array module
    US7119588B2 (en) * 2005-01-28 2006-10-10 James Wayne Kelley Circuit for multiplying continuously varying signals
    DE102005006717B3 (de) 2005-02-04 2006-08-03 Atmel Germany Gmbh Kettenverstärker

    Citations (1)

    * Cited by examiner, † Cited by third party
    Publication number Priority date Publication date Assignee Title
    GB2086627A (en) * 1980-10-30 1982-05-12 Bei Electronics Multiplying circuit

    Family Cites Families (4)

    * Cited by examiner, † Cited by third party
    Publication number Priority date Publication date Assignee Title
    US4163960A (en) * 1976-12-30 1979-08-07 Societe Lignes Telegraphiques Et Telephoniques Electromechanical filter structure
    FR2461403A1 (fr) * 1979-07-13 1981-01-30 Lignes Telegraph Telephon Structure perfectionnee de cellules de filtre electromecanique et filtres passe-bande les incorporant
    DE3231919A1 (de) * 1982-08-27 1984-03-01 Robert Bosch Gmbh, 7000 Stuttgart Aktive niederfrequenz-tiefpassfilteranordnung
    DE3303133A1 (de) * 1983-01-31 1984-08-02 Siemens AG, 1000 Berlin und 8000 München Generator zur erzeugung einer sinusfoermigen spannung mit einer unter zwei festwerten waehlbaren frequenz

    Patent Citations (1)

    * Cited by examiner, † Cited by third party
    Publication number Priority date Publication date Assignee Title
    GB2086627A (en) * 1980-10-30 1982-05-12 Bei Electronics Multiplying circuit

    Non-Patent Citations (1)

    * Cited by examiner, † Cited by third party
    Title
    VON HUBER K: "On applications of Chebyshev polynomials in circuit design", FREQUENZ, JAN.-FEB. 1998, FACHVERLAG SCHIELE & SCHON, GERMANY, vol. 52, no. 1-2, ISSN 0016-1136, pages 11 - 13, XP002067845 *

    Also Published As

    Publication number Publication date
    DE19701067A1 (de) 1998-07-16
    DE19701067B4 (de) 2007-06-28
    US6304997B1 (en) 2001-10-16

    Similar Documents

    Publication Publication Date Title
    EP0243898B1 (de) Schaltung zur Kettenkompensation der Nichtlinearität eines Verstärkers
    DE2713953C3 (de) Oberwellengenerator zur Erzeugung der dritten Harmonischen
    EP0692870A1 (de) Schaltungsanordnung zur Kapazitätsverstärkung
    DE4222844A1 (de) Mosfet-analog-multiplizierer
    DE2262652C2 (de) Digitale Filterbank
    DE19701067B4 (de) Verfahren und Schaltungsanordnung zur Frequenzvervielfachung
    EP0951750B1 (de) Verfahren und schaltungsanordnung zur erzeugung von sinus-/cosinusschwingungen
    DE2647981A1 (de) Aktives nebenschlussfilter
    DE2617488A1 (de) Schaltungsanordnung zur temperaturkompensation bei einem quarzoszillator
    DE3329665A1 (de) Schaltungsanordnung zur verstaerkung elektrischer signale
    DE3109375C2 (de)
    DE2716099A1 (de) Spannungsgesteuerte phasenschieber-schaltung fuer elektronische musikinstrumente
    DE2913163C2 (de)
    DE102021004453A1 (de) Anordnung zur Durchführung einer diskreten Fouriertransformation
    DE3210049C2 (de)
    DE2432373A1 (de) Breitband-splittingschaltung
    DE102004025577B4 (de) Unterdrückung von geraden harmonischen Verzerrungen in einem nicht-linearen Element
    DE3240528C2 (de)
    DE1958140C (de) Schaltungsanordnung zur Realisierung von Allpässen erster oder zweiter Ordnung
    DE2808581C2 (de) Filterschaltung mit einer Bandpaß- Übertragungsfunktion vierten Grades
    DE3939906A1 (de) Frequenzfilter ersten oder hoeheren grades
    DE2119732C3 (de) Integrierbarer erdunsymmetrischer Gyrator
    DE4224582C1 (de) Audioverstärkerschaltung
    DE3109375C3 (de)
    Navarro et al. Direct and inverse wavelet transform implemented using continuous filters

    Legal Events

    Date Code Title Description
    PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

    Free format text: ORIGINAL CODE: 0009012

    AK Designated contracting states

    Kind code of ref document: A1

    Designated state(s): AT BE CH DE DK ES FI FR GB GR IE IT LI LU MC NL PT SE

    AX Request for extension of the european patent

    Free format text: AL;LT;LV;MK;RO;SI

    RTI1 Title (correction)

    Free format text: METHOD UND CIRCUIT ARRANGEMENT FOR FREQUENCY MULTIPLICATION

    17P Request for examination filed

    Effective date: 20000218

    AKX Designation fees paid

    Free format text: AT BE CH DE DK ES FI FR GB GR IE IT LI LU MC NL PT SE

    17Q First examination report despatched

    Effective date: 20080307

    STAA Information on the status of an ep patent application or granted ep patent

    Free format text: STATUS: THE APPLICATION HAS BEEN WITHDRAWN

    18W Application withdrawn

    Effective date: 20091002