EP0816955A1 - Elektronischer Schaltkreis und Uhrwerk enthaltend einen solchen Schaltkreis - Google Patents

Elektronischer Schaltkreis und Uhrwerk enthaltend einen solchen Schaltkreis Download PDF

Info

Publication number
EP0816955A1
EP0816955A1 EP97810403A EP97810403A EP0816955A1 EP 0816955 A1 EP0816955 A1 EP 0816955A1 EP 97810403 A EP97810403 A EP 97810403A EP 97810403 A EP97810403 A EP 97810403A EP 0816955 A1 EP0816955 A1 EP 0816955A1
Authority
EP
European Patent Office
Prior art keywords
signal
energy dissipation
circuit
electronic circuit
microgenerator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
EP97810403A
Other languages
English (en)
French (fr)
Other versions
EP0816955B1 (de
Inventor
Konrad Schafroth
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Richemont International SA
Original Assignee
Ronda AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from PCT/EP1996/002791 external-priority patent/WO1997009657A1/de
Priority to DK96923940T priority Critical patent/DK0848842T3/da
Priority to EP02022189A priority patent/EP1276024B1/de
Priority to EP97810403A priority patent/EP0816955B1/de
Priority to DE59709745T priority patent/DE59709745D1/de
Priority to ES97810403T priority patent/ES2196288T3/es
Application filed by Ronda AG filed Critical Ronda AG
Publication of EP0816955A1 publication Critical patent/EP0816955A1/de
Priority to TW087102932A priority patent/TW366444B/zh
Priority to US09/035,340 priority patent/US6194878B1/en
Priority to SG1998000515A priority patent/SG72793A1/en
Priority to KR1019980007891A priority patent/KR100547249B1/ko
Priority to JP10075010A priority patent/JP2933910B2/ja
Priority to US09/634,675 priority patent/US6208119B1/en
Publication of EP0816955B1 publication Critical patent/EP0816955B1/de
Application granted granted Critical
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G04—HOROLOGY
    • G04C—ELECTROMECHANICAL CLOCKS OR WATCHES
    • G04C19/00—Producing optical time signals at prefixed times by electric means
    • G—PHYSICS
    • G04—HOROLOGY
    • G04C—ELECTROMECHANICAL CLOCKS OR WATCHES
    • G04C10/00—Arrangements of electric power supplies in time pieces
    • G—PHYSICS
    • G04—HOROLOGY
    • G04G—ELECTRONIC TIME-PIECES
    • G04G19/00—Electric power supply circuits specially adapted for use in electronic time-pieces
    • G—PHYSICS
    • G04—HOROLOGY
    • G04C—ELECTROMECHANICAL CLOCKS OR WATCHES
    • G04C11/00—Synchronisation of independently-driven clocks

Definitions

  • the present invention relates to an electronic circuit according to the preamble of claim 1 and a clockwork which contains such a circuit.
  • CH 597636 (Ebauches S.A.) proposed the batteries of a clockwork to be replaced by a generator and a spring driving the generator.
  • the clockwork described contains a spring that a via a gear train Time display and drives an alternating voltage generator.
  • the generator feeds a rectifier, the rectifier feeds capacitive component, and the capacitive component feeds one electronic reference circuit with a stable crystal oscillator and a electronic control circuit.
  • the electronic control circuit has one Comparator logic circuit and one with the output of the comparator logic circuit connected and through the comparator logic circuit in their Power consumption controllable energy dissipation circuit.
  • An entrance The comparator logic circuit is with the electronic reference circuit and another input of the comparator logic circuit is with that Generator connected.
  • the comparator logic circuit is designed so that a clock signal coming from the electronic reference circuit compares a clock signal originating from the generator, depending on the The result of this comparison is the size of the power consumption Energy dissipation circuit controls and in this way via the controller the control circuit power consumption the gear of the generator and thus regulates the course of the time display.
  • EP 0239820 and EP 679968 describe various electronic circuits to regulate the speed a microgenerator, in which a monitoring circuit constantly Angular position of the rotor is monitored and brakes as soon as its Angular position is ahead. These circuits are, because of their sensitivity on errors and phase variations of the components, difficult to handle.
  • the circuit can therefore work with a lower generator voltage, which is a Reduction in the size of the generator and the spring and an increase the power reserve of the movement allowed. Means are further described to periodically interrupt braking of the microgenerator so that a optimal charging of the capacities is guaranteed.
  • the aim of the present invention is to provide a propose electronic control circuit that is particularly energetic in can be operated cheaply.
  • FIG 1 is a block diagram of an inventive electronic circuit 11 for speed control of a Microgenerators shown.
  • the electronic circuit is from the micro-generator 1, the speed of which it regulates, via a capacitance C3, which the from Generator temporarily stores energy supplied, fed.
  • C3 which the from Generator temporarily stores energy supplied, fed.
  • the Microgenerator 1 which generates an alternating voltage, is not supplied via a illustrated gear train driven by a spring, not shown.
  • gears drive the time display (not shown).
  • the electronic circuit 11 regulates the power consumption of one with the Microgenerator connected energy dissipation circuit 9 (Fig. 11) so that the frequency of rotation of the rotor of the microgenerator with the Reference frequency at the output of a frequency divider 5, the input of a crystal oscillator 3, 4 is fed, is synchronized.
  • a microgenerator is used, which is described in patent application EP 96810901.7, the disclosure of which is expressly included here by reference.
  • the nominal frequency of the alternating voltage of the microgenerator 1 is preferably 2 n Hz, where n is a natural number different from zero.
  • the mechanical part of the clockwork is part of the prior art and is described, for example, in CH-597636.
  • the microgenerator 1 is with the two inputs G- and G + electronic circuit 11 connected. Circuit 11 is preferred built as a single IC.
  • the inputs G- and G + are with one Rectifier and voltage converter circuit 2 connected, their function is described further below with reference to FIGS. 2-5.
  • the rectifier and voltage converter 2 charges a storage capacitor 10 (C3) that temporarily stores the electrical energy generated by the microgenerator is generated and gives the energy in the form of an essentially continuous voltage to the IC.
  • the rectifier and Voltage converter 2 also uses two further capacitors 16 (C1) and 15 (C2).
  • the capacitors C1, C2 and C3 are preferred external, although they could possibly be integrated in the IC 11.
  • the Energy dissipation circuit connected in parallel with the microgenerator 1.
  • the Energy dissipation circuit 9 could also on the other side of Rectifier and voltage converter 2, in parallel with the capacitor C3 switched, arranged.
  • the energy dissipation circuit 9 consists of an ohmic resistance, the value of which by energy dissipation control means 30 (Fig. 10) is controlled.
  • the energy dissipation circuit 9 could also consist of an adjustable power source. The Rotation speed of the rotor of the microgenerator 1 is thereby controlled by varying the resistance value.
  • a stabilized one, in particular with reference to FIG. 6 described current source 32 generates various stabilized currents pp, pn, which for feeding the rectifier and voltage converter 2 and the Elements 3, 7, 31 are determined.
  • the stabilized current source 32 obtains its Energy from the capacitance C3, which feeds the entire IC.
  • An oscillator 3.4 provides a reference signal with a predetermined frequency.
  • the oscillator 3.4 has a quartz 4, which is preferably mounted outside of the IC 11 and its vibrations are a reference frequency at the output of the Define oscillator 3. This reference frequency is determined using a Frequency divider 5 divided by a predetermined factor, which in will be described in detail with reference to Figures 7 and 8.
  • the IC also includes a counter 6, which is detailed below Referring to Figure 9 will be described.
  • a decrement input (DOWN) of the counter 6 is connected to the output of the frequency divider 5, during the increment input (UP) of the counter 6 via a Hysteresis comparator 7, which the zero transitions of the signal at the output of the microgenerator 1, and via an anti-coincidence circuit 8 with the microgenerator 1 is connected.
  • the anti-coincidence circuit 8 prevents simultaneous entry of UP and DOWN pulses both inputs of counter 6, which would otherwise be an unpredictable one could assume behavior.
  • the Anti-coincidence circuit the signals UP and DOWN on signals with different phase, which come from the frequency divider 5.
  • the IC further includes an internal voltage doubler 31, which it allowed the energy dissipation control means 30 and Energy dissipation circuit 9 with a higher voltage HV> Vdd and to feed and control a lower voltage LV ⁇ Vss.
  • the energy dissipation control means 30 control the Energy dissipation of the energy dissipation circuit 9 as a function of Reference signal, which is generated by the quartz oscillator 3.4 and from Signal that comes from the microgenerator 1. If the rotor of the Microgenerator 1 rotates too quickly, is the frequency of the signal between the Inputs G + and G- higher than the frequency of the reference signal on Output of the frequency divider 5. The counter 6 thus receives during one Time interval more pulses on its incremental input UP than on its DOWN decrement input; its count thus increases.
  • the energy dissipation control means control the function of this value Resistance value of the energy dissipation circuit 9 and consequently the Energy dissipation in such a way that the microgenerator 1 is braked. In this way, the rotational frequency of the microgenerator 1, and thus also the course of the time display with the reference frequency, which from Quartz oscillator comes, synchronized.
  • the regulation value B1: B31 which of the energy dissipation circuit 9 from the energy dissipation control means circuit 30 depends in this example from the counter value 6, that is, from the difference of Number of pulses of the UP signal, which come from the microgenerator, and the number of pulses DOWN, which come from the quartz oscillator 3.4, since the Start of the clock.
  • the type of regulation is thus integral.
  • Other Control types for example a control which is proportional to current frequency difference or to the gradient of the Frequency difference or a PID control (proportional-integral-derivative) can also be used.
  • a control which is proportional to current frequency difference or to the gradient of the Frequency difference or a PID control (proportional-integral-derivative) can also be used.
  • PID control proportional-integral-derivative
  • the energy dissipation control means include one Hysteresis comparator 7, which the signals G +, G- on the two with the Microgenerator 1 compares the connected inputs.
  • the signal on The output of the comparator 7 is thus a rectangular signal, which is its State with every change in polarity of the signal between the inputs G +, G- changes.
  • the use of a hysteresis comparator allows filtering interference of the signal between the inputs G +, G-. To avoid unwanted changes in the value of the signal Gen, which lead to incorrect Increments and thus excessive braking of the Microgenerators could lead to other filter media, for example a Low pass or band filter, or a filter that only after a predefined Time period changes its state to be provided.
  • the Hysteresis comparator 7 is fed by the current source 32.
  • the rectification and voltage converter circuit 2 is on the Figures 2-5 shown.
  • the first switch 19 preferably consists of a Field effect transistor, which immediately after starting the movement as simple diode acts.
  • the voltage drop across the switch 19 is in this moment equal to the diode threshold voltage, about 400 mV.
  • the comparators can work the transistors that act as switches through the comparators controlled. If the one provided by the voltage triplet circuit Voltage is higher than the voltage of the capacitor 10, the first Field effect transistor opened.
  • the voltage drop across the channel of the However, field effect transistor is only about 10 mV. The loss of tension is used when using transistors and the transistors Comparators instead of diodes are therefore significantly reduced
  • the clockwork's energy reserve is used more economically and the power reserve elevated.
  • the field effect transistor 19 is only blocked again when the by the voltage C2 delivered voltage C2 again below the Voltage Vdd of the first capacitor 10 drops.
  • the first switch 19 is controlled by a signal / ser, which output by a first comparator circuit 21 shown in FIG becomes.
  • the comparator circuit 21 has a comparator 210, which compares the voltage on both sides of the switch 19. If the Voltage C2 on the left side of the switch is higher than the voltage Vdd on the right, the output of comparator 210 goes from 0 to 1.
  • the offset voltage is + 2mV
  • the Voltage difference across the switch 19 be 2mV or more so the output of comparator 210 goes to 1.
  • a NAND gate 3081 which the frequency divider 5 emitted signals of 16kHz, 8kHz, 4 kHz, 2kHz and 1kHz combined there a signal p off.
  • the pulsation signal p therefore always has the value 1, except once per 1 kHz cycle during a 16 kHz half cycle.
  • This signal at the output of NAND gate 3081 is through an inverter 3082, which is connected to an AND gate 3083, inverted.
  • a power on reset Signal rud the formation of which will be explained later with reference to FIG. 8, is delivered to the other entrance to gate 3083.
  • the signal is around zero, then always one. That's how it is Signal mess, which is given by gate 3083, always zero, except after start-up if p has the logical state 1.
  • the signal p at the output of the NAND gate 3081 is below other to the OR gate 3084, which also has a 32 kHz signal receives, which comes from the frequency divider 5.
  • the signal r coming from the gate 3084 is always set to zero, except if p and the 32 kHz signal are zero at the same time, i.e. once per 1 kHz cycle during a half 32 kHz cycle.
  • This signal is through the signal was validated and inverted using a 3085 NAND gate. This is how it works the signal latch, which is given by the gate 3085, only at zero over when r has taken the value 1 and if not rud at the same time Is zero.
  • the latch signal is used to determine the state at the output of the comparators 20 and 21 in the memory elements 201, 211 in the Compare circuits 20, 21 to save.
  • the signals mess and latch can only be generated if the The crystal oscillator and the divider chain work.
  • the circuit must be designed in such a way that when starting the system the switches directly from the comparators can be controlled:
  • the switches directly from the comparators can be controlled:
  • the stress tripler 15, 16, 17, 18 contains a second one Capacitor 15 (C2) and a third capacitor 16 (C1) in series with the microgenerator 1 are connected at the inputs G + and G-.
  • a second switch 17 is between the input G and the to ground set end of the third capacitor 16 with respect to the microgenerator switched.
  • a third switch 18 is connected between the input G + and the End of the second capacitor 15 connected to the microgenerator, which is connected to the first switch 19. Switches 17 and 18 are controlled by a second comparator circuit 20 (FIG. 3), which the electrical potential of the input G-, which corresponds to the second Capacitor 15 is connected to the potential of the ground.
  • the switches 17 and 18 also consist of Field effect transistors, which act as diodes in the blocked state.
  • the switches 17 and 18 also consist of Field effect transistors, which act as diodes in the blocked state.
  • the Capacities 15 and 16 are started by the Diode structures of transistors 17 and 18 loaded.
  • the second comparator circuit 20 toggles at the next one Edge of the signal mess, and the state of the comparator is at the Edge of the latch signal is stored in memory element 201, and the switch controlled with the stored values.
  • the two transistors 15 and 16 are then leading.
  • the capacitors 15 and 16 are therefore alone loaded through the channel of transistors 17 and 18, which turns out to be energetically proves favorable. It should be noted that the one with the microgenerator 1 connected input G- via the channel of transistor 17 to ground is set as soon as the transistor 17 conducts.
  • Comparators 200 and 210 are used fed with the voltage Vdd stored in the capacitor C3. in the further you need a power supply pp, or pn, which is accomplished by the current source 32, which is explained in FIG. 6.
  • the comparators do not work as long as the currents pp and pn do not are high enough; in this case, its output remains in the zero state, such that the controlled switches 17, 18, 19 remain locked.
  • the current source 32 consists of a classic current mirror. It contains a high value resistor 321, for example 300K ⁇ , which is between the ground and the source of an N-channel field effect transistor 322 is switched.
  • the drain of transistor 322 is with the drain of the field effect transistor 323a and with the gate of 3 P-channel transistors 323a, 323b, 323c connected in series, the source of the the latter is fed with the voltage generated by the voltage converter 2.
  • the drain of transistor 322 is further connected to the gate of the three P-channel field effect transistors 323a, 323b, 323c connected as a mirror circuit.
  • the Current pp which is the channel of transistor 322 and resistor 321 traverses, feeds the comparator 200, which is explained in Figure 3.
  • the drain of transistor 323a is with the drain of the N-channel transistor 322 connected and to the gate of the N-channel transistors 322a ', 322b ', 322c', 322d 'in series and as a mirror with respect to transistor 322 switched.
  • the source of transistor 322a ' is connected to ground.
  • the comparator 210 which is explained in FIG. 4.
  • the size of the current can therefore be determined by the characteristics of the elements in the power source, especially the number Transistors and the size of their channels. It is so possible to release the currents pp and pn through the two branches of the mirror to determine.
  • Such a current mirror has two equilibrium states. Of the the first has been described and is achieved when the currents pp and pn are the have reached the desired strength. The second state corresponds to the currents pp and pn equal to zero. This second state is reached when all Transistors are blocked. This condition exists especially if that System is energized, according to which the currents pp and pn are zero.
  • An N-channel initialization transistor 320 is provided to operate at the start-up phase to force a current through the current mirror 32, so that he reaches his first state of equilibrium. The gate of transistor 320 is at ground while its source is connected to the G- des input Microgenerator 1 is connected. The drain of the initialization transistor will connected to the gate of the P-channel transistors.
  • the micro-generator 1 floating with respect to the mass.
  • the signal G-am The input of the microgenerator therefore oscillates approximately sinusoidal in terms of mass. If the input signal G- negative is, that is below the voltage of the ground, the transistor 320 permeable and the negative voltage of G- is applied to the gate of the P-channel transistor 323a ', 323b', 323c '. These transistors will be consequently suddenly conductive, such that only a current pn circulates that the Voltage at the gate of transistor 322 rises and this too passes a current pp. This current is, as explained above, to the Comparator 20 ( Figure 3) applied in the rectification and converter circuit 2, which starts to work.
  • the output signal of the comparator circuit 20 changes its state as indicated in Figure 2 when the voltage at node G- is lower than Vss, and opens transistors 17 and 18, which the input G- of the microgenerator 1 with the mass and the input G + of the Micro generator connects with C2. As soon as the input G- with the mass is connected, the transistor 320 is blocked and from now on stops current to consume. The current source 2 is initialized from now on and the currents pp and pn quickly reach the desired value.
  • the power source can be easily completed, for example by means of other N-channel transistors, the gate of which is connected to the drain of the Transistor 323a 'and the source are connected to ground.
  • the current through these transistors can thus easily be used for the supply of others Components are controlled, for example by components of the Quartz oscillator 3.4.
  • FIG. 7 illustrates a preferred embodiment of a frequency divider 50 of the present invention.
  • the frequency divider consists of ten D flip-flops connected in series. The frequency of the signal is divided by 2 for each flip-flop. If the reference signal supplied at the input of the frequency divider 50 by the oscillator 3, 4 oscillates at 32 kHz, the frequency of the signal at the output of the divider 50 is 2 -10 * 32kHz, that is 32 Hz. This signal is transmitted by the circuit 500 with the 4 kHz signal combined to generate a signal DOWN, which assumes the logic state 1 once per cycle of 32 Hz and during a half cycle of 4 kHz.
  • FIG. 8 explains a circuit 51 that performs a power-on reset Signal rud delivers. This signal is determined, among other things, the counter 6 reset to a predetermined value during initialization and the Turn off energy dissipation circuit 9.
  • Circuit 51 includes FIG. 3 P-channel field effect transistors 510, 511, 512, which are in series with a P-channel transistor are arranged between the mass and the feed. The The gate of the three P-channel transistors receives the signal pp, which from the Power source 32 comes. During the initialization, the 3 transistors 510, 511 and 512 blocked as long as the current source 32 does not have enough Supplies electricity. The voltage at point 516 is therefore zero.
  • the inverter 550 converts this voltage into a signal POR1, which is by means of an OR gate 528 is combined with a signal POR2.
  • the signal at the output of the Gate 528 is connected to one of the two NOR gates 517 and 518 Forwarded flip-flops with 2 inputs.
  • the other input of the flip-flop 517, 518 is connected to the output of a frequency divider 520, which consists of five flip-flops 521-526 is composed.
  • the 32 Hz output signal that emitted by the frequency divider 50 is with the input of the first Flip flops 521 connected.
  • the inputs / reset for resetting the flip-flops 521-526 are through an inverter 527 to the output of inverter 515 connected.
  • the POR1 signal is one as long as the Power source does not provide enough power.
  • the signal is similar POR2 One as long as the frequency from the frequency divider 5 is not one predetermined value reached.
  • the signal at the output of gate 528 is therefore only zero when the quartz oscillator and the power source both function.
  • the 3rd Transistors 510 to 512 transparent.
  • the signal at point 516 is consequently Vdd such that the inverter 515 sends a signal POR1 with a returns logical value zero.
  • the frequency divider 520 begins dividing the supplied 32 Hz frequency. After a second the signal goes out of the flip-flop 560 to 1. Since the two inputs of the flip-flop 517, 518 den received logic value 1, its output goes to zero, so that the signal rud reaches the logical value 1. This value is then maintained as long as the current value pp is sufficient and the Quartz oscillator also works.
  • the signal POR1 does not go to one.
  • the second power-on-reset signal POR2 goes to one as soon as the frequency from the frequency divider drops below a certain value. Thus appears after a short period of time the signal rud again, so that the switches 17, 18, 19 of the voltage converter also in this case directly from the Comparators 200, 210 are controlled.
  • the startup of the Ics only ensured with the signal POR2 from the frequency divider.
  • the signal POR2 remains at zero.
  • FIG. 9 explains a preferred embodiment the counter circuit 6.
  • the counter circuit 6 comprises one 6-bit counter 60 t.
  • the counter 60 can be reset, for example, by six and D-type flip-flops connected in series.
  • the binary number, which by The outputs Q1 through Q6 are formed by one unit at each Leading edge, which is delivered to input 601, to.
  • the counter is reset to zero when a signal rushes to reset input 603 is delivered.
  • the signals Q1-Q6, which are output by the counter 6, allow the coding of 64 different braking values.
  • the Energy dissipation via the braking resistor Rf the Energy dissipation circuit 9 preferably develops in such a way as shown schematically on the diagram of Figure 10A. Between 0 and 31 is the frequency difference integrated by counter 6 between the microgenerator 1 and the oscillator 3, 4 low: none Braking initiated.
  • FIG. 10 explains the energy dissipation control means 30 convert the signals Q1: Q6 from the counter into signals B1: B63, which the on Drive the energy dissipation circuit 9 explained in FIG. 11 directly.
  • the energy dissipation circuit 9 is direct switched between the inputs G +, G- of the microgenerator.
  • she consists from a large number of resistors 910 to 916 integrated on the IC Switches 900 to 906, which are determined by the energy dissipation control means 30 originating signals B1 to B5 and B62, B63 controlled allow the number of parallel ones to be modified Resistances.
  • the values of the resistors 910 to 916 are according to FIG. 10A inversely proportional to the strength of the control signals B1 - B63: the signals B62 and B63 thus control braking more effectively than, for example, the signal B1.
  • the switches 900 to 906 are N-channel field effect transistors. If the voltage at the gate of the transistor is at 0 the transistor blocks, it flows so no current through the transistor. But as soon as the voltage at the source of the corresponding transistor is below Vss, the transistor becomes conductive. This means that the generator is braked because now a current flows, since the Resistors connected between the terminals (G + and G-) of the generator are.
  • the Generator a significantly higher speed than the nominal speed and thus the highest possible output voltage is achieved so that the circuit can start at all. But it is possible that the voltage at G + and G- comes to be below Vss, so that the generator is then braked, because the switching transistor for the brake becomes conductive. But if the high Speed and thus the high output voltage is not reached, the Do not start the circuit due to the voltage drop across the diodes.
  • the generator does not go through when the system is started the energy dissipation circuit 9 is braked, it is necessary at least a P-channel field effect transistors and at least one N-channel To connect field effect transistors in series if they are to serve as switches, to switch braking resistors between G + and G-.
  • This will solved according to the invention with the P-channel field effect transistor 920.
  • the P channel Field effect transistor 920 can only conduct when the voltage at the gate is lower than a threshold below the source voltage.
  • N-channel and P-channel transistors can only be close to Vss and Vdd can be used as good switches.
  • Vss voltage on drain and Source
  • the transistors act as switches can be used, the gate of the N-channel transistor must now a voltage higher than Vdd can be driven so that the transistor is good directs.
  • the P-channel transistor whose gate has a Voltage that is at least one threshold lower than Vss must be so that the transistor is conductive.
  • the transistor 920 is not driven with Vss, but rather with a signal LV, which in the active state has a much lower voltage than Vss has.
  • the formation of LV in circuit 30 will be discussed further below described.
  • the N-channel transistors 900: 906 cannot directly use the signals Q1: Q6 are driven from the counter because these signals cannot be higher than Vdd. Therefore, these transistors with the Signals B1: B63 driven, the logic states of which of Q1: Q6 correspond, but the voltages are doubled. To this purpose, the signals Q1 - Q5 with level shifters 301 - 305 in the Energy dissipation control means 30 into the output signals B1-B5 transformed.
  • the level shifters 301-305 in Figure 10 are by a voltage HV fed, which by doubling the voltage Vdd on Capacitor C3 by means of a voltage doubler 31, not shown is obtained. So that the circuit can start reliably, the Voltage doubler can be built so that it also during initialization provides a voltage that is at least equal to Vdd. For example the voltage doubler 31 rud by the signal already described can be controlled so that it has a voltage Vdd during initialization delivers, and a doubled voltage HV, only after the signal rud changed its state when the quartz oscillator and the power source both work.
  • the logical state «62» is represented by an AND gate 306 proven if the signals B2, B3, B4, B5 are all 1 (62 decimal expressed corresponds to 111110 binary).
  • Gate 306 multiplies signals B2 to B5 and delivers a signal B62 with the logic state 1 only if the Counter value reached levels 30 or 31.
  • a second AND gate multiplies B62 with B1 in such a way that the logical state «63» by means of a Signal B63 is detected.
  • the signals B62 and B63 directly control the Transistors 905 and 906, respectively.
  • the circuit 30 supplies the signal LV, which for driving the P-channel transistor 920 in the Energy dissipation circuit 9 is determined.
  • the LV signal is from one Levelshifter 300 generated.
  • the voltage from the LV signal in the active state at least one Threshold be lower than Vss.
  • a transistor 3006 that how a diode works is between the other side of capacitance 3005 and the point / rud connected.
  • the transistor 3006 has a threshold value Ue, e.g. 400mV.
  • the level shifter 300 If the level shifter 300 supplies a voltage HV, it is in the capacity 3005 charged voltage AU HV-Ue. When the tension on Output of the level shifter 300 suddenly drops to Vss, the voltage drops of the LV signal to Vss- (HV-Ue), which allows transistor 920 to be in the bring conductive state.
  • the signal / rud is one, see above LV remains at one and transistor 920 is turned off. Of the Transistor 920 can only conduct once the signal / rud is zero.
  • the level shifter 300 is controlled by a signal / b such that the energy dissipation circuit 9 brakes when the signal / b is zero.
  • the signal / b is emitted by a NAND gate 3080, which the signals Q6 and p logically combined.
  • the signal / b is 1 if at least one of these two signals is zero. For example, if Q6 is zero, that means if the counter 6 has not reached at least level 16, is the signal / b 1 such that the energy dissipation circuit 9 only from stage 16 of the counter can brake, according to the diagram of Fig. 10a.
  • the education of the pulsation signal p by circuit 308 has already been referenced to FIG. 5a explains.
  • the pulsation signal p therefore always has the value 1, except once per 1 kHz cycle during a 16 kHz half cycle. This is to recharge the capacity that the LV generates.
  • the braking by the pulsation signal p once every millisecond interrupted (pulsed braking). Solutions are also conceivable, however those with LV 1 and LV 2 and accordingly with 2 P-channel transistors is worked so that the brake does not have to be interrupted.

Abstract

Der elektronische Schaltkreis erlaubt die Regelung der Rotationsgeschwindigkeit eines Mikrogenerators (1) in einem Uhrwerk. Der Schaltkreis enthält: zwei Eingänge (G-, G+), welche mit dem Mikrogenerator (1) verbunden sind, einen Quarzoszillator (3, 4), eine Energiedissipationsschaltung, um den Mikrogenerator (9) zu bremsen, Energiedissipationssteuermittel (5, 6, 7, 30, 31) für die Steuerung der Energiedissipation der Energiedissipationsschaltung (9) in Abhängigkeit von der Frequenzdifferenz zwischen dem Signal, welches vom Quarz stammt und vom Signal, welches vom Mikrogenerator stammt, einen Gleichrichter und Spannungswandler (2) für die Gleichrichtung und Vervielfachung des Signals, welches vom Mikrogenerator kommt, mit mindestens einem, durch den genannten Mikrogenerator über mindestens einen Schalter (17, 18, 19) aufgeladenen Kondensator (C1, C2, C3). Weiter kann die momentane Energiedissipation der Bremsschaltung (9) reduziert werden, wenn die Kondensatoren (C1, C2, C3) geladen werden. Eine Steuerschaltung zur Steuerung von dem genannten Schalter (17, 18, 19) enthält mindestens einen Flipflop (201, 211), welcher den Steuerzustand der Schalter (17, 18, 19) speichert. <IMAGE>

Description

Die vorliegende Erfindung betrifft einen elektronischen Schaltkreis gemäss dem Oberbegriff des Patentanspruchs 1 und ein Uhrwerk, welches einen solchen Schaltkreis enthält.
Zahlreiche miniaturisierte elektronische und elektromechanische Geräte benötigen eine unabhängige Energiequelle. Diese Quelle besteht oft aus einem Batteriesatz oder aus Solarzellen. Batterien führen zu zahlreichen Unannehmlichkeiten, wie der begrenzten Lebensdauer, des unangenehm häufigen Ersatzes, erhöhten Kosten und Umweltschäden. Solarzellen funktionieren nur, wenn genügend Licht vorhanden ist und brauchen einen zusätzlichen Energiespeicher. Im weiteren kann ihre Entsorgung ebenfalls zu Umweltproblemen führen, und der Einbau in miniaturisierte Geräte, wie beispielsweise in Uhren, ist schwierig und führt zu bedeutenden Einschränkungen im Design.
Zur Vermeidung dieser Unannehmlichkeiten wurde beispielsweise in CH 597636 (Ebauches S.A.) vorgeschlagen, die Batterien eines Uhrwerkes durch einen Generator und eine den Generator antreibende Feder zu ersetzen. Das beschriebene Uhrwerk enthält eine Feder, die über ein Räderwerk eine Zeitanzeige und einen eine Wechselspannung liefernden Generator antreibt. Der Generator speist einen Gleichrichter, der Gleichrichter speist ein kapazitives Bauelement, und das kapazitive Bauelement speist eine elektronische Referenzschaltung mit einem stabilen Quarzoszillator sowie eine elektronische Regelschaltung. Die elektronische Regelschaltung weist eine Komparator-Logik-Schaltung und eine mit dem Ausgang der Komparator-Logik-Schaltung verbundene und durch die Komparator-Logik-Schaltung in ihrer Leistungsaufnahme steuerbare Energiedisspiationsschaltung auf. Ein Eingang der Komparator-Logik-Schaltung ist mit der elektronische Referenzschaltung und ein anderer Eingang der Komparator-Logik-Schaltung ist mit dem Generator verbunden. Die Komparator-Logik-Schaltung ist so ausgelegt, dass sie ein von der elektronischen Referenzschaltung kommendes Taktsignal mit einem vom Generator stammenden Taktsignal vergleicht, in Abhängigkeit vom Ergebnis dieses Vergleiches die Grösse der Leistungsaufnahme der Energiedissipationsschaltung steuert und auf diese Weise über die Steuerung der Regelschaltungsleistungsaufnahme den Gang des Generators und damit den Gang der Zeitanzeige regelt. Bei einer solchen Uhr werden die Vorteile einer mechanischen Uhr, das heisst die Abwesenheit von Batterien, mit der Präzision einer Quarzuhr kombiniert.
Die Patentdokumente EP 0239820 und EP 679968 beschreiben verschiedene elektronische Schaltkreise zur Regelung der Geschwindigkeit eines Mikrogenerators, in welchem ein Ueberwachungsschaltkreis ständig die Winkelposition des Rotors überwacht und ihn bremst, sobald seine Winkelposition voraus ist. Diese Schaltkreise sind, wegen ihrer Empfindlichkeit auf Fehler und Phasenvariationen der Komponenten, schwierig zu handhaben.
Die Patentanmeldung PCT/EP 96/02791, deren Offenbarung durch Verweis in die vorliegende Anmeldung einverleibt werden soll, beschreibt einen verbesserten elektronischen Regelungsschaltkreis, welcher in einer solchen Vorrichtung verwendet werden kann. Insbesondere beschreibt diese Anmeldung eine Regelschaltung, in welcher ein Spannungswandler das Signal zwischen den Klemmen des Generators gleichrichtet und multipliziert. Der Spannungswandler enthält verschiedene Kapazitäten C1; C2; C3, welche vom Mikrogenerator durch aktive Elemente gespeist werden, beispielsweise durch Feldeffekttransistoren anstelle von Dioden. Dioden werden nur zur Initialisierung des Systems verwendet. Der energetische Wirkungsgrad des Schaltkreises kann auf diese Weise stark verbessert werden, indem die Schwellenspannungsverluste der Dioden vermieden werden. Der Schaltkreis kann somit mit einer niedrigeren Generatorspannung arbeiten, was eine Verminderung der Grösse des Generators und der Feder und eine Erhöhung der Gangreserve des Uhrwerks erlaubt. Im weiteren sind Mittel beschrieben, um periodisch das Bremsen des Mikrogenerators zu unterbrechen, damit eine optimale Aufladung der Kapazitäten gewährleistet wird.
Es ist Ziel der vorliegenden Erfindung, eine verbesserte elektronische Steuerschaltung vorzuschlagen.
Insbesondere ist es Ziel der vorliegenden Erfindung, einen elektronischen Regelschaltkreis vorzuschlagen, der in energetisch besonders günstiger Weise betrieben werden kann.
Erfindungsgemäss wird dieses Ziel mittels einer elektronischen Regelschaltung erreicht, welche die Merkmale enthält, die in der Kennzeichnung der unabhängigen Ansprüche angeführt sind, wobei bevorzugte Ausführungsformen u.a. in den abhängigen Ansprüchen und in der Beschreibung beschrieben sind, und Beispiele mittels der Figuren näher erläutert werden, wobei:
  • Figur 1 ein Blockschaltbild der erfindungsgemässen elektronischen Schaltung zeigt,
  • Figur 2 eine Gleichricht - und Spannungswandlerschaltung zeigt,
  • Figur 3 einen ersten Komparator zeigt, welcher in der Gleichricht-und Spannungswandlerschaltung verwendet wird,
  • Figur 4 einen zweiten Komparator zeigt, welcher in der Gleichricht-und Spannungswandlerschaltung verwendet wird,
  • Figur 5a eine Logikschaltung, die zwei Signale latch und mess erzeugt,
  • Figur 5b ein Chronogram der Signale latch und mess,
  • Figur 6 eine Stromquelle zeigt, welche verschiedene Teile der Schaltung mit Strom versorgt,
  • Figur 7 einen Frequenzteiler darstellt, welcher die durch den Quarzoszillator erzeugte Frequenz teilt,
  • Figur 8 eine Schaltung zeigt, um das System bei der Initialisierung aufzustarten,
  • Figur 9 einen Zähler zeigt, dessen Wert von der Differenz der Frequenz zwischen dem Generator und einer Referenzfrequenz abhängt,
  • Figur 10 eine Steuerschaltung zeigt, die die Energiedissipation der Energiedissipationsschaltung steuert,
  • Figur 10a ein Diagramm zeigt, welches die Entwicklung des Bremsstromes über die Widerstände Rf zeigt, welche in Funktion des Zählerwerts ausgewählt werden,
  • Figur 11 eine Energiedissipationschaltung zeigt.
    • In Figur 1 ist ein Blockschema einer erfindungsgemässen elektronischen Schaltung 11 zur Geschwindigkeitsregelung eines Mikrogenerators gezeigt. Die elektronische Schaltung wird vom Mikrogenerator 1, dessen Geschwindigkeit sie regelt, über eine Kapazität C3, die die vom Generator abgegebene Energie temporär speichert, gespiesen. Der Mikrogenerator 1, welcher eine Wechselspannung erzeugt, wird über ein nicht dargestelltes Räderwerk von einer nicht dargestellten Feder angetrieben. Das Räderwerk treibt im weiteren die Zeitanzeige an (nicht dargestellt). Die elektronische Schaltung 11 regelt die Leistungsaufnahme einer mit dem Mikrogenerator verbundenen Energiedissipationsschaltung 9 (Fig. 11), so dass die Rotationsfrequenz des Rotors des Mikrogenerators mit der Referenzfrequenz am Ausgang eines Frequenzteilers 5, dessen Eingang von einem Quarzoszillator 3, 4 gespiesen wird, synchronisiert wird.
    Es wird beispielsweise ein Mikrogenerator verwendet, welcher in der Patentanmeldung EP 96810901.7 beschrieben ist, deren Offenbarung hier ausdrücklich durch Referenz eingeschlossen ist. Die Sollfrequenz der Wechselspannung des Mikrogenerators 1 beträgt vorzugsweise 2n Hz, wobei n eine natürliche Zahl verschieden Null ist. Der mechanische Teil des Uhrwerkes ist Teil des Standes der Technik und beispielsweise beschrieben in CH-597636.
    Der Mikrogenerator 1 ist mit den beiden Eingängen G- und G+ des elektronischen Schaltkreises 11 verbunden. Die Schaltung 11 ist vorzugsweise als ein einziges IC aufgebaut. Die Eingänge G- und G+ sind mit einer Gleichricht- und Spannungswandlerschaltung 2 verbunden, deren Funktion weiter unten in Bezug auf die Figuren 2 - 5 beschrieben ist. Der Gleichrichter und Spannungswandler 2 lädt einen Speicherkondensator 10 (C3) auf, der temporär die elektrische Energie speichert, die durch den Mikrogenerator erzeugt wird, und gibt die Energie in Form einer im wesentlichen kontinuierlichen Spannung an das IC ab. Der Gleichrichter und Spannungswandler 2 verwendet im weiteren zwei weitere Kondensatoren 16 (C1) und 15 (C2). Die Kondensatoren C1, C2 und C3 sind vorzugsweise extern, obschon sie unter Umständen im IC 11 integriert werden könnten.
    In der dargestellten Ausführungsform ist die Energiedisspiationsschaltung parallel mit dem Mikrogenerator 1 geschaltet. Die Energiedissipationsschaltung 9 könnte aber auch auf der anderen Seite vom Gleichrichter und Spannungswandler 2, parallel mit dem Kondensator C3 geschaltet, angeordnet sein. Die Energiedissipationsschaltung 9 besteht aus einem Ohmschen Widerstand, dessen Wert durch Energiedissipationssteuermittel 30 (Fig. 10) gesteuert wird. Die Energiedissipationsschaltung 9 könnte ebenfalls aus einer regulierbaren Stromquelle bestehen. Die Rotationsgeschwindigkeit des Rotors des Mikrogenerators 1 wird dadurch gesteuert, indem der Widerstandswert variiert wird.
    Eine stabilisierte, im einzelnen unter Bezugnahme auf Figur 6 beschriebene Stromquelle 32 erzeugt verschiedene stabilisierte Ströme pp, pn, welche zur Speisung des Gleichrichters und Spannungswandlers 2 und der Elemente 3, 7, 31 bestimmt sind. Die stabilisierte Stromquelle 32 bezieht ihre Energie aus der Kapazität C3, welche das gesamte IC speist. Ein Oszillator 3,4 liefert ein Referenzsignal mit einer vorbestimmten Frequenz. Der Oszillator 3,4 weist einen Quarz 4 auf, welcher vorzugsweise ausserhalb des IC's 11 montiert ist und dessen Schwingungen eine Referenzfrequenz am Ausgang des Oszillators 3 definieren. Diese Referenzfrequenz wird mittels eines Frequenzteilers 5 durch einen vorbestimmten Faktor geteilt, welcher im einzelnen unter Bezugnahme auf die Figuren 7 und 8 beschrieben wird.
    Das IC beinhaltet ausserdem einen Zähler 6, der im einzelnen unter Bezugnahme auf Figur 9 beschrieben wird. Ein Dekrementierungseingang (DOWN) des Zählers 6 ist mit dem Ausgang des Frequenzteilers 5 verbunden, während der Inkrementierungseingang (UP) des Zählers 6 über einen Hysteresiskomparator 7, welcher die Nullübergänge des Signals am Ausgang des Mikrogenerators 1 feststellt, und über einen Antikoinzidenzschaltkreis 8 mit dem Mikrogenerator 1 verbunden ist. Der Antikoinzidenzschaltkreis 8 verhindert ein gleichzeitiges Einlaufen von UP- und DOWN-lmpulsen auf beiden Eingängen des Zählers 6, welcher andernfalls ein unvorhersehbares Verhalten annehmen könnte. Hierzu synchronisiert der Antikoinzidenzschaltkreis die Signale UP und DOWN auf Signale mit verschiedener Phase, welche vom Frequenzteiler 5 stammen. Das IC beinhaltet im weiteren einen internen Spannungsverdoppler 31, welcher es erlaubt, die Energiedissipationssteuermittel 30 und die Energiedissipationsschaltung 9 mit einer höheren Spannung HV > Vdd und einer tieferen Spannung LV < Vss zu speisen und anzusteuern .
    Die Energiedissipationssteuermittel 30 steuern die Energiedissipation der Energiedissipationsschaltung 9 in Abhängigkeit vom Referenzsignal, welches durch den Quarzoszillator 3,4 erzeugt wird und vom Signal, welches vom Mikrogenerator 1 stammt. Wenn der Rotor des Mikrogenerators 1 zu schnell dreht, ist die Frequenz des Signals zwischen den Eingängen G+ und G- höher als die Frequenz des Referenzsignals am Ausgang des Frequenzteilers 5. Der Zähler 6 erhält somit während einem Zeitintervall mehr Impulse auf seinem Inkrementierungseingang UP als auf seinem Dekrementierungseingang DOWN; sein Zählwert wächst somit an. In Funktion dieses Wertes steuern die Energiedissipationssteuermittel 30 den Widerstandswert der Energiedissipationsschaltung 9 und demzufolge die Energiedissipation in solcher Weise, dass der Mikrogenerator 1 gebremst wird. Auf diese Weise wird die Drehfrequenz des Mikrogenerators 1, und somit auch der Gang der Zeitanzeige mit der Referenzfrequenz, welche vom Quarzoszillator stammt, synchronisiert.
    Der Regulierwert B1 :B31, welcher der Energiedissipationsschaltung 9 von der Energiedissipationssteuermittelschaltung 30 abgegeben wird, hängt in diesem Beispiel vom Zählerwert 6 ab, das heisst von der Differenz der Anzahl Impulse des Signales UP, welche vom Mikrogenerator kommen, und der Anzahl Impulse DOWN, welche vom Quartzoszillator 3,4 kommen, seit der Ingangsetzung der Uhr. Die Regelungsart ist somit integral. Andere Regelungsarten, beispielsweise eine Regelung, welche proportional zum momentanen Frequenzunterschied ist oder zum Gradient des Frequenzunterschieds ist oder eine PID-Regelung (Proportional-integralderiviert) können ebenfalls verwendet werden. In der dargestellten Ausführungsform wird die Rotordrehgeschwindigkeit geregelt, indem der Bremswiderstandswert in der Energiedissipationsschaltung 9 geregelt wird; eine Ein-, Aus-Regelung könnte aber ebenfalls verwendet werden.
    Wie erwähnt, beinhalten die Energiedissipationssteuermittel einen Hysteresiskomparator 7, welcher die Signale G+, G- auf den beiden mit dem Mikrogenerator 1 verbundenen Eingängen vergleicht. Das Signal Gen am Ausgang des Komparators 7 ist somit ein rechteckiges Signal, welches seinen Zustand bei jeder Polaritätsänderung des Signals zwischen den Eingängen G+, G- ändert. Die Verwendung eines Hysteresiskomparators erlaubt die Filterung von Störungen des Signals zwischen den Eingängen G+, G-. Zur Vermeidung unerwünschter Werteänderungen des Signals Gen, welche zu fehlerhaften Inkrementierungen und somit zu einer übermässigen Bremsung des Mikrogenerators führen würden, können andere Filtermittel, beispielsweise ein Tiefpass- oder Bandfilter, oder ein Filter, das erst nach einer vordefinierten Zeitspanne seinen Zustand ändert, vorgesehen werden. Der Hysteresiskomparator 7 wird durch die Stromquelle 32 gespiesen.
    Die Gleichricht- und Spannungswandlerschaltung 2 ist auf den Figuren 2 - 5 dargestellt.
    Um einen möglichst hohen Wirkungsgrad zu erreichen, werden in dieser Schaltung Dioden, die normalerweise verwendet werden, durch Schalter 17,18,19 und diese Schalter ansteuernde Komparatoren 20,21 ersetzt, wie von der oben erwähnten Patentanmeldung PCT/EP96/02791 schon bekannt ist. Ein erster Schalter 19 ist in Reihe mit dem Mikrogenerator 1 und mit der schon erwähnten Speicherkapazität C3 geschaltet.
    Der erste Schalter 19 besteht vorzugsweise aus einem Feldeffekttransistor, der unmittelbar nach einem Anlaufen des Uhrwerks als einfache Diode fungiert. Der Spannungsabfall über den Schalter 19 ist in diesem Moment gleich der Diodenschwellenspannung, etwa 400 mV. Sobald die Spannung des Kondensators 10 genügend hoch ist, damit die interne Stromquelle und somit auch die Komparatoren funktionieren können, werden die Transistoren, die als Schalter fungieren, durch die Komparatoren angesteuert. Wenn die von der Spannungsverdreifacherschaltung gelieferte Spannung höher ist als die Spannung des Kondensators 10, wird der erste Feldeffekttransistor geöffnet. Der Spannungsabfall über dem Kanal des Feldeffektransistors beträgt jedoch nur ungefähr 10 mV. Der Spannungsverlust wird bei Verwendung von Transistoren und die Transistoren ansteuernden Komparatoren anstelle der Dioden also erheblich herabgesetzt, die Energiereserve des Uhrwerkes sparsamer genutzt und die Gangreserve erhöht.
    Der Feldeffekttransistor 19 wird erst wieder gesperrt, wenn die von der Spannungsverdreifacherschaltung gelieferte Spannung C2 wieder unter die Spannung Vdd des ersten Kondensators 10 absinkt.
    Der erste Schalter 19 wird durch ein Signal /ser gesteuert, welches von einer ersten auf Figur 4 dargestellten Komparatorschaltung 21 abgegeben wird.
    Die Komparatorschaltung 21 weist einen Komparator 210 auf, welcher die Spannung auf beiden Seiten des Schalters 19 vergleicht. Wenn die Spannung C2 auf der linken Seite des Schalters höher ist als die Spannung Vdd auf der rechten Seite, geht der Ausgang des Komparators 210 von 0 auf 1.
    Normale Komparatoren haben stets eine (positive oder negative) Offsetspannung Vo. Damit der Ausgang des Komparators 210 auf 1 geht, muss also die folgende Bedingung erfüllt sein : C2>Vdd+Vo
    Wenn die Offsetspannung zum Beispiel +2mV beträgt, muss der Spannungsunterschied über den Schalter 19 2mV oder mehr betragen, damit der Ausgang des Komparators 210 auf 1 geht.
    Wenn aber der Schalter 19 direkt durch den Komparator 210 gesteuert wäre, würde der Schalter 19 schliessen, sobald der Spannungsunterschied 2mV oder mehr beträgt. Da aber der Innenwiderstand dieses Schalters klein ist, kann der Spannungsabfall über den geschlossenen Schalter kleiner als die Offsetspannung werden. In diesem Fall würde der Schalter 19 sofort wieder geöffnet werden. Die Spannungsdifferenz über den Schalter 19 wäre dann wieder vorhanden, so dass der Ausgang des Komparators wieder auf 1 gehen und der Schalter 19 wieder schliessen würde: das System könnte schwingen.
    Um dieses Problem zu vermeiden, wird erfindungsgemäss zwischen dem Messen und dem Schalten ein zeitlicher Unterschied gemacht. Zuerst wird durch das Signal mess der Schalter 19 gesperrt und dadurch wird dem Komparator ermöglicht, den Spannungsunterschied über den Schalter zu detektieren. Danach wird der Wert am Ausgang des Komparators 210 beim gesperrten Transistor 19 mittels eines Signals latch in einem Speicherelement 211 gespeichert. Erst nach einer Zeitspanne gehen die Signale mess und latch auf 0, und der Schalter 19 wird mit dem im Speicherelement 211 gespeicherten Wert ser angesteuert. Auf diese Weise wird sichergestellt, dass das System nicht schwingt und dass der Strom von C2 nach Vdd fliesst.
    Die Bildung der beiden zeitlich verzögerten und auf Figur 5b dargestellten Signale latch und mess wird unter Bezugnahme auf Figur 5a beschrieben. Ein NAND-Tor 3081, welches die vom Frequenzteiler 5 abgegebenen Signale von 16kHz, 8kHz, 4 kHz, 2kHz und 1kHz kombiniert, gibt ein Signal p ab. Das Pulsierungssignal p hat demzufolge immer den Wert 1, ausgenommen einmal pro 1kHz-Zyklus während einem 16kHz-Halbzyklus. Dieses Signal am Ausgang des NAND-Tores 3081 wird durch einen Inverter 3082, welcher mit einem AND-Tor 3083 verbunden ist, invertiert. Ein Power-on-reset Signal rud, dessen Bildung später im Bezug auf Figur 8 erläutert wird, wird am anderen Eingang des Tors 3083 abgegeben. Beim Aufstarten der Schaltung beträgt das Signal rud Null, danach immer Eins. So beträgt das Signal mess, welches durch das Tor 3083 abgegeben wird, immer Null, ausgenommen nach dem Aufstarten wenn p den logischen Zustand 1 aufweist.
    Das Signal p am Ausgang des NAND-Tores 3081 wird unter anderem zum OR-Tor 3084 abgegeben, welches ebenfalls ein 32 kHz-Signal erhält, welches vom Frequenzteiler 5 stammt. Das Signal r, welches vom Tor 3084 abgegeben wird, hat demzufolge immer den Wert Null, ausgenommen wenn p und das 32 kHz-Signal gleichzeitig Null betragen, d.h., einmal pro 1 kHz-Zyklus während einem halben 32 kHz-Zyklus. Dieses Signal wird durch das Signal rud validiert und mittels eines NAND-Tores 3085 invertiert. So geht das Signal latch, welches durch den Tor 3085 abgegeben wird, nur bei Null vorbei, wenn r den Wert 1 angenommen hat und wenn rud nicht gleichzeitig Null beträgt. Das Signal latch wird so verwendet, um den Zustand am Ausgang der Komparatoren 20 bzw 21 in den Speicherelementen 201, 211 in den Vergleichsschaltungen 20, 21 zu speichern.
    Die Signale mess und latch können nur gebildet werden, wenn der Quarzoszillator und die Teilerkette funktionieren. Beim Anlaufen der Schaltung ist dies aber nicht der Fall, und so muss die Schaltung so gestaltet sein, daß beim Aufstarten des Systems die Schalter direkt von den Komparatoren angesteuert werden: Bei der Ingangsetzung des Systems werden die Signale mess, bzw. latch, durch das Signal rud auf Null, bzw. Eins, gehalten. Dadurch wird der Schalter 19 direkt von den Komparatoren 20, 21 angesteuert. Sobald das Signal rud auf Eins geht, was bedeutet, dass der Quartzoszillator und die Teilerkette funktionieren, wird der Schalter 19 mit dem im Speichermittel 211 gespeicherten Wert angesteuert.
    Der Spannungsverdreifacher 15,16,17,18 enthält einen zweiten Kondensator 15 (C2) und einen dritten Kondensator 16(C1), die in Reihe mit dem Mikrogenerator 1 an den Eingängen G+ und G- geschaltet sind. Ein zweiter Schalter 17 wird zwischen dem Eingang G- und dem an die Masse gesetzten Ende des dritten Kondensators 16 gegenüber dem Mikrogenerator geschaltet. Ein dritter Schalter 18 wird zwischen dem Eingang G+ und dem Ende des zweiten Kondensators 15 gegenüber dem Mikrogenerator geschaltet, welcher mit dem ersten Schalter 19 verbunden ist. Die Schalter 17 und 18 werden durch eine zweite Komparatorschaltung 20 (Figur 3) gesteuert, welche das elektrische Potential des Eingangs G-, welcher mit dem zweiten Kondensator 15 verbunden ist, mit dem Potential der Masse vergleicht.
    Die Schalter 17 und 18 bestehen ebenfalls aus Feldeffekttransistoren, welche im gesperrten Zustand als Dioden agieren. Beim Anlaufen des Uhrwerks werden die Kapazitäten 15 und 16 durch die Diodenstrukturen der Transistoren 17 und 18 geladen. Sobald die Komparatoren funktionieren und die Spannung des Generators am Knoten G-tiefer ist als Vss, kippt die zweite Komparatorschaltung 20 bei der nächsten Flanke des Signals mess, und der Zustand des Komparators wird bei der Flanke des Signals latch im Speicherelement 201 gespeichert, und die Schalter mit den gespeicherten Werten angesteuert. Die zwei Transistoren 15 und 16 sind dann leitend. Die Kondensatoren 15 und 16 werden demzufolge allein über den Kanal der Transistoren 17 und 18 geladen, was sich energetisch als günstig erweist. Zu bemerken ist, dass der mit dem Mikrogenerator 1 verbundene Eingang G- über das Kanal des Transistors 17 an die Masse gesetzt wird, sobald der Transistor 17 leitet.
    Andere Spannungswandler sind beispielsweise in PCT/EP/96/02791 und EP695978 beschrieben.
    Die Komparatoren 200 und 210 (auf den Figuren 3 und 4) werden mit der im Kondensator C3 gespeicherten Spannung Vdd gespiesen. Im weiteren benötigen sie eine Stromspeisung pp, beziehungsweise pn, welche durch die Stromquelle 32, die in der Figur 6 erläutert ist, bewerkstelligt wird. Die Komparatoren funktionieren nicht, solange die Ströme pp bzw. pn nicht genügend hoch sind; in diesem Fall bleibt ihr Ausgang im Null-Zustand, derart, dass die gesteuerten Schalter 17, 18, 19 gesperrt bleiben.
    Die Stromquelle 32 besteht aus einem klassischen Stromspiegel. Sie enthält einen Widerstand 321 eines hohen Wertes, zum Beispiel 300KΩ, welcher zwischen der Masse und der Source eines N-Kanal-Feldeffekttransistors 322 geschaltet ist. Der Drain des Transistors 322 ist mit dem Drain des Feldeffekttransistors 323a und mit dem Gate von 3 P-Kanal-Transistoren 323a, 323b, 323c in Reihe geschaltet, wobei die Source der letzteren mit der vom Spannungswandler 2 erzeugten Spannung gespeist wird. Der Drain des Transistors 322 ist im weiteren mit dem Gate der drei P-Kanal-Feldeffekttransistoren 323a, 323b, 323c als Spiegelschaltung geschaltet. Der Strom pp, welcher den Kanal des Transistors 322 und den Widerstand 321 durchquert, speist den Komparator 200, welcher in Figur 3 erläutert ist.
    Der Drain des Transistors 323a ist mit dem Drain des N-Kanal-Transistors 322 verbunden und mit dem Gate der N-Kanal-Transistoren 322a', 322b', 322c', 322d' in Reihe und als Spiegel bezüglich Transistor 322 geschaltet. Die Source des Transistors 322a' ist mit der Masse verbunden. Der Strom pn, welcher die Transistoren 323a', 323b' und 323c' durchquert, speist den Komparator 210, welcher in Figur 4 erläutert ist.
    Das Funktionieren dieser Art von Stromquellen mit Stromspiegeln ist bekannt und wird demzufolge nur knapp beschrieben. Wenn der Strom pp zunimmt, nimmt der Stromabfall über den Widerstand 322 ebenfalls zu und demzufolge nimmt ebenfalls die Spannung am Drain des Transistors 322 zu. Die an die Transistoren 322a', 323b' und 323c' angelegte Spannung wird demzufolge erhöht, was dazu führt, sie zu sperren, so dass die Spannung am Drain des P-Kanal Transistors 323a' abnimmt. Diese Spannung ist an das Gate des P-Kanal-Transistors 322 angelegt, welcher weniger durchlässig wird, da sich seine Gatespannung vermindert. Demzufolge hat der Transistor 322 die Tendenz, sich zu sperren und den Strom pp zu begrenzen.
    Umgekehrt führt eine Verminderung von pp zu einer Reduktion des Spannungsabfalls über den Widerstand 323 und demzufolge zu einer Spannungsreduktion, welche an das Gate des P-Kanal-Transistoren 323a', 323b', 323c' angelegt wird. Diese werden demzufolge durchlässiger, was zu einer Erhöhung der Spannung am Drain des Transistors 323a' führt, welche an das Gate das Transistors 322 angelegt wird. Dieser wird demzufolge durchlässiger und erlaubt eine Erhöhung des durchfliessenden Stromes pp. Der Strom pp wird stabilisiert und hängt demzufolge nur gering von der angelegten Belastung ab. Es ist leicht zu zeigen, dass der Strom pn, welcher die Transistoren 323a', 323b' und 323c' durchfliesst, auf gleiche Weise stabilisiert wird.
    Die Grösse des Stroms kann demzufolge bestimmt werden, indem die Charakteristiken der Elemente in der Stromquelle, insbesondere die Anzahl Transistoren und die Grösse ihrer Kanäle, angepasst werden. Es ist so möglich, die Stromstärken pp und pn durch die beiden Zweige des Spiegels frei zu bestimmen.
    Ein solcher Stromspiegel besitzt zwei Gleichgewichtszustände. Der erste ist beschrieben worden und ist erreicht, wenn die Ströme pp und pn die gewünschte Stärke erreicht haben. Der zweite Zustand entspricht den Strömen pp und pn gleich Null. Dieser zweite Zustand ist namentlich erreicht, wenn alle Transistoren blockiert sind. Dieser Zustand existiert insbesondere wenn das System unter Spannung gesetzt wird, wonach demzufolge die Ströme pp und pn Null sind. Ein N-Kanal-lnitialisierungstransistor 320 ist vorgesehen, um bei der Anlaufphase einen Strom durch den Stromspiegel 32 zu zwingen, so dass er seinen ersten Gleichgewichtszustand erreicht. Das Gate des Transistors 320 ist an der Masse, während seine Source mit dem Eingang G- des Mikrogenerators 1 verbunden ist. Der Drain des Initialisierungstransistors wird mit dem Gate der P-Kanal-Transistoren verbunden. Bei der Anlaufphase des Uhrwerks ist der Mikrogenerator 1 bezüglich der Masse floating. Das Signal G-am Eingang des Mikrogenerators oszilliert demzufolge in einer ungefähr sinusartigen Weise bezüglich der Masse. Wenn das Eingangssignal G- negativ ist, das heisst unter der Spannung der Masse liegt, wird der Transistor 320 durchlässig und die negative Spannung von G- wird an das Gate des P-Kanal-Transistors 323a', 323b', 323c' angelegt. Diese Transistoren werden demzufolge plötzlich leitend, derart, dass nur ein Strom pn zirkuliert, dass die Spannung am Gate des Transistors 322 ansteigt und dass dieser ebenfalls einen Strom pp durchlässt. Dieser Strom wird, wie oben erklärt, an den Komparator 20 (Figur 3) in der Gleichricht- und Wandlerschaltung 2 angelegt, welche zu funktionieren beginnt. Das Ausgangssignal der Komparatorschaltung 20 ändert seinen Zustand, wie bei der Figur 2 angegeben, wenn die Spannung am Knoten G- tiefer als Vss ist, und öffnet die Transistoren 17 und 18, welche den Eingang G- des Mikrogenerators 1 mit der Masse und den Eingang G+ des Mikrogenerators mit C2 verbindet. Sobald der Eingang G- mit der Masse verbunden ist, wird der Transistor 320 gesperrt und hört von nun an auf, Strom zu verbrauchen. Die Stromquelle 2 ist von nun an initialisiert und die Ströme pp und pn erreichen schnell den gewünschten Wert.
    Die Stromquelle kann leicht vervollständigt werden, beispielsweise mittels anderen N-Kanal-Transistoren, deren Gate mit dem Drain des Transistors 323a' und der Source an der Masse verbunden sind. Der Strom durch diese Transistoren kann somit leicht für die Speisung von anderen Komponenten kontrolliert werden, beispielsweise von Komponenten des Quarzoszillators 3,4.
    Figur 7 erläutert eine bevorzugte Ausführungsform eines Frequenzteilers 50 der vorliegenden Erfindung. Der Frequenzteiler besteht aus zehn in Reihe verbundenen D-Flipflops. Die Frequenz des Signals wird bei jedem Flipflop durch 2 geteilt. Wenn das am Eingang des Frequenzteilers 50 durch den Oszillator 3, 4 gelieferte Referenzsignal mit 32 kHz oszilliert, beträgt die Frequenz des Signals am Ausgang des Teilers 50 2-10*32kHz, das heisst 32 Hz. Dieses Signal wird durch den Schaltkreis 500 mit dem 4 kHz-Signal kombiniert, um ein Signal DOWN zu erzeugen, welches ein einziges Mal pro Zyklus von 32 Hz und während einem Halbzyklus von 4kHz den logischen Zustand 1 annimmt.
    Die Figur 8 erläutert eine Schaltung 51, die ein Power-on-reset Signal rud liefert. Dieses Signal wird unter anderem dazu bestimmt, den Zähler 6 bei der Initialisierung auf einen vorbestimmten Wert zurückzusetzen und die Energiedissipationsschaltung 9 auszuschalten. Die Schaltung 51 beinhaltet 3 P-Kanal-Feldeffekttransistoren 510, 511, 512, welche in Reihe mit einem P-Kanal-Transistor zwischen der Masse und der Speisung angeordnet sind. Das Gate der drei P-Kanal-Transistoren erhält das Signal pp, welches von der Stromquelle 32 stammt. Bei der Initialisierung bleiben die 3 Transistoren 510, 511 und 512 blockiert, solange die Stromquelle 32 nicht einen genügenden Strom liefert. Die Spannung am Punkt 516 ist demzufolge Null. Der Inverter 550 wandelt diese Spannung in ein Signal POR1 um, welches mittels einem OR-Tor 528 mit einem Signal POR2 kombiniert wird. Das Signal am Ausgang des Tores 528 wird an einen aus den beiden NOR-Tor 517 und 518 bestehenden Flipflops mit 2 Eingängen weitergeleitet. Der andere Eingang des Flipflops 517, 518 ist mit dem Ausgang eines Frequenzteilers 520 verbunden, welcher aus fünf Flipflops 521 - 526 zusammengesetzt ist. Das 32 Hz-Ausgangssignal, das durch den Frequenzteiler 50 abgegeben wird, ist mit dem Eingang des ersten Flipflops 521 verbunden. Die Eingänge /reset zur Zurücksetzung der Flipflops 521 - 526 sind über einen Inverter 527 mit dem Ausgang des Inverters 515 verbunden.
    Bei der Initialisierung beträgt das Signal POR1 Eins, solange die Stromquelle nicht genügend Strom liefert. Ähnlicherweise beträgt das Signal POR2 Eins, solange die Frequenz aus dem Frequenzteiler 5 nicht einen vorbestimmten Wert erreicht. Das Signal am Ausgang des Tores 528 beträgt demzufolge erst Null, wenn der Quartzoszillator und die Stromquelle beide funktionieren.
    Bei der Initialisierung beträgt dieses Signal noch 1, so dass die Flipflop 521 - 526 alle auf Null gesetzt werden. Der Eingang des Flipflops 517,518, der mit dem Flipflop 526 verbunden ist, erhält somit den logischen Zustand Null, während der Eingang, welcher mit dem Inverter 515 verbunden ist, den logischen Zustand 1 erhält. Der Ausgang des Flipflops 517, 518 ist demzufolge 1. Das Signal wird durch den Inverter 519 invertiert in ein Signal, das mit rud (reset up-down counter) bezeichnet wird und einen logischen Wert Null besitzt.
    Sobald die Stromquelle genügend Strom liefert, werden die 3 Transistoren 510 bis 512 durchlässig. Das Signal am Punkt 516 beträgt demzufolge Vdd, derart, dass der Inverter 515 ein Signal POR1 mit einem logischen Wert Null abgibt. Wenn der Quartzoszillator auch funktioniert, wird ein logischer Wert Null an den Flipflop mit 2 Eingängen 517, 518 durch das Tor 528 abgegeben, während die Eingänge /reset der Flipflop 521 - 526 den logischen Wert 1 erhalten. Der Frequenzteiler 520 beginnt mit der Teilung der gelieferten 32 Hz-Frequenz. Nach einer Sekunde geht das Signal am Ausgang des Flipflops 560 auf 1. Da die zwei Eingänge des Flipflops 517, 518 den logischen Wert 1 erhalten, geht sein Ausgang auf Null, so, dass das Signal rud den logischen Wert 1 erreicht. Dieser Wert wird anschliessend aufrechterhalten, solange der Stromwert pp genügend ist und der Quartzoszillator auch funktioniert.
    Wenn der Generator gestoppt wird, beispielsweise beim Einstellen des Uhrwerks, wird die Kapazität 10 (C3) nicht mehr vom Generator gespiesen. Das IC verbraucht aber weiterhin Strom, und so sinkt die Spannung Vdd an C3 immer weiter ab. Wenn die Spannung so weit abgesunken ist, dass der Quarzoszillator nicht mehr funktioniert, werden die Signale mess und latch nicht mehr gebildet.
    Da aber nicht sichergestellt ist, dass die Kapazität 514 schnell genug entladen wird, kann es geschehen, dass, obwohl die Schaltung nicht mehr genügend Spannung hat, das Signal POR1 nicht auf Eins geht. Das zweite Power-on-reset Signal POR2 geht aber auf Eins, sobald die Frequenz aus dem Frequenzteiler unter einen bestimmten Wert absinkt. Somit erscheint nach einer kurzen Zeitspanne wieder das Signal rud, so dass die Schalter 17, 18, 19 des Spannungswandlers auch in diesem Fall direkt von den Komparatoren 200, 210 angesteuert werden.
    In einer nicht dargestellten Ausführungsform wird das Anlaufen des Ics nur mit dem Signal POR2 aus dem Frequenzteiler sichergestellt. Das Signal POR2 bleibt auf Null. Die Figur 9 erläutert eine bevorzugte Ausführungsform der Zählerschaltung 6. In diesem Beispiel umfasst die Zählerschaltung 6 einen 6-bits Zähler 60 t. Der Zähler 60 wird beispielsweise durch sechs resetbare und in Reihe geschaltete D-Flipflops gebildet. Die binäre Zahl, welche durch die Ausgänge Q1 bis Q6 gebildet wird, nimmt durch eine Einheit bei jeder Vorderflanke, welche auf den Eingang 601 abgegeben wird, zu. Der Zähler wird auf Null zurückgesetzt, wenn ein Signal rud auf den Reset-Eingang 603 abgegeben wird.
    Ein aus den beiden Nand-Toren 61, 62 und aus dem OR-Tor bestehenden Maximumdetektor 63 blockiert mittels eines Nand-Tores 64 die Einführung von neuen UP-lmpulsen auf den Inkrementationseingang 601, wenn der maximale Ausgangszustand Q1=Q2=..=Q6=1 erreicht wird. In gleicher Weise verhindert ein Minimumsdetektor 65, 66, 67, 68 alle Abzahlen unterhalb des minimalen Ausgangszustandes /Q1=/Q2=..=/Q6=1. Man verhindert so, dank der beiden Zustandsdetektoren, falsche Zählungen ausserhalb der Zählgrenzen des Zählers 60.
    Die Signale Q1 - Q6, welche durch den Zähler 6 abgegeben werden, erlauben die Codierung von 64 verschiedenen Bremswerten. Die Bremsung ist minimal, wenn Q1=Q2=...=Q6=0 (Stufe 0) und maximal, wenn Q1=Q2=...=Q6=1 (Stufe 63). Erfindungsgemäss steigt jedoch die Bremsung des Mikrogenerators zwischen diesen minimalen und maximalen Werten nicht linear. Die Energiedissipation über den Bremswiderstand Rf der Energiedissipationsschaltung 9 entwickelt sich vorzugsweise in solcher Weise, wie dies schematisch auf dem Diagramm der Figur 10A dargestellt ist. Zwischen 0 und 31 ist der vom Zähler 6 integrierte Frequenzunterschied zwischen dem Mikrogenerator 1 und dem Oszillator 3, 4 gering: es wird keine Bremsung veranlasst. Dies erlaubt eine schnelle Beschleunigung des Mikrogenerators bei der Ingangsetzung der Uhr, und so wird die nominale Geschwindigkeit sehr schnell erreicht. Zwischen 32 und 61 wächst die Energiedissipation linear mit einer mässigen Steigung an. Von Stufe 62 an wächst die Energiedissipation mit einer deutlich stärkeren Steigung und wird maximal auf Stufe 63, derart, dass der Rotor des Mikrogenerators heftig gebremst wird, wenn er durchdreht.
    Die Figur 10 erläutert die Energiedissipationssteuermittel 30. Sie wandeln die Signale Q1 :Q6 aus dem Zähler in Signale B1 :B63 um, die die auf der Figur 11 erläuterte Energiedissipationsschaltung 9 direkt ansteuern. Wie schon bei Figur 1 dargelegt, wird die Energiedissipationsschaltung 9 direkt zwischen den Eingängen G+, G- des Mikrogenerators geschaltet. Sie besteht aus einer Vielzahl von auf dem IC integrierten Widerständen 910 bis 916. Die Schalter 900 bis 906, welche durch die von den Energiedissipationssteuermitteln 30 stammenden Signale B1 bis B5 und B62, B63 gesteuert werden, erlauben eine Modifikation der Anzahl der parallel angeordneten Widerstände. Die Werte der Widerstände 910 bis 916 sind gemäss Figur 10A umgekehrt proportional zur Stärke der Steuersignale B1 - B63: die Signale B62 und B63 steuern so eine wirksamere Bremsung als beispielsweise das Signal B1.
    Die Schalter 900 bis 906 sind N-Kanal Feldeffekttransistoren. Wenn die Spannung am Gate des Transistors auf 0 ist sperrt der Transistor, es fließt also kein Strom über den Transistor. Sobald aber die Spannung an der Source des entsprechenden Transistors unter Vss ist, wird der Transistor leitend. Dies bedeutet, daß der Generator gebremst wird, weil nun ein Strom fließt, da ja die Widerstände zwischen die Klemmen (G+ und G-) des Generators geschaltet sind.
    Je nach verwendeter Schaltung ist es aber unabdingbar, daß der Generator eine wesentlich höhere Drehzahl als die Nenndrehzahl und somit eine möglichst hohe Ausgangsspannung erreicht, damit die Schaltung überhaupt anlaufen kann. Dabei ist es aber möglich, daß die Spannung an G+ und G- unter Vss zu liegen kommt, so daß dann der Generator gebremst wird, weil der Schalttransistor für die Bremse leitend wird. Wenn aber die hohe Drehzahl und somit die hohe Ausgangsspannung nicht erreicht wird, kann die Schaltung wegen des Spannungsabfalls über die Dioden nicht aufstarten.
    Damit beim Aufstarten des Systems nun der Generator nicht durch die Enegiedissipationsschaltung 9 gebremst wird, ist es nötig, mindestens einen P-Kanal Feldeffekttransistoren und mindestens einen N-Kanal Feldeffekttransistoren in Serie zu schalten, wenn sie als Schalter dienen sollen, um Bremswiderstände zwischen G+ und G- zu schalten. Dies wird erfindungsgemäss mit dem P-Kanal Feldeffekttransistor 920 gelöst. Der P-Kanal Feldeffekttransistor 920 kann nur leiten, wenn die Spannung am Gate tiefer als ein Schwellwert unter der Sourcespannung ist. Beim Aufstarten des Systems ist dies sicher nicht der Fall, so daß der Generator nicht gebremst wird und ein Aufstarten des Systems möglich ist.
    N-Kanal und P-Kanal Transistoren können nur in der Nähe von Vss und Vdd als gute Schalter verwendet werden. Wenn die Spannung an Drain und Source irgendwo zwischen Vdd und Vss liegt, genügt es nicht mehr, das Gate mit Vdd resp. Vss anzusteuern, damit die Transistoren leitend werden.
    Genau diesen Fall haben wir bei de Energiedissipationsschaltung 9 und beim Schalter 18 des Spannungsverdopplers:
    Damit unter diesen Bedingungen die Transistoren als Schalter verwendet werden können, muß nun das Gate vom N-Kanal-Transistor mit einer Spannung höher als Vdd angesteuert werden, damit der Transistor gut leitet. Dasselbe gilt für den P-Kanal-Transistor, dessen Gate mit einer Spannung, die mindestens einen Schwellwert tiefer als Vss ist, angesteuert werden muß, damit der Transistor gut leitend wird.
    Deshalb wird der Transistor 920 nicht mit Vss angesteuert, sondern mit einem Signal LV, das im aktiven Zustand eine wesentlich tiefere Spannung als Vss hat. Die Bildung vom LV in der Schaltung 30 wird weiter unten näher beschrieben.
    Ebenso können die N-Kanal Transistoren 900 :906 nicht direkt mit den Signalen Q1 :Q6 aus dem Zähler angesteuert werden, weil diese Signale nicht höher als Vdd sein können. Deshalb werden diese Transistoren mit den Signalen B1 :B63 angesteuert, deren logische Zustände denjenigen von Q1 :Q6 entsprechen, deren Spannungen jedoch verdoppelt sind. Zu diesem Zweck werden die Signale Q1 - Q5 mit Levelshiftern 301 - 305 in den Energiedissipationsteuermitteln 30 in die Ausgangssignale B1 - B5 umgewandelt.
    In einer nicht dargestellten weiteren Ausführungsform der Erfindung ist aus ähnlichen Gründen der Schalter 18 des Spannungswandlers 2 mit einem Signal angesteuert, das denselben logischen Zustand hat wie das Signal par, dessen Spannung aber erhöht ist. Ebenso wäre es möglich, die Spannung der Signale par und ser, die die Schalter 17 and 19 ansteuern, zu verdoppeln.
    Die Levelshifter 301-305 in Figur 10 werden durch eine Spannung HV gespiesen, welche durch eine Verdoppelung der Spannung Vdd am Kondensator C3 mittels eines nicht dargestellten Spannungsverdopplers 31 erhalten wird. Damit die Schaltung zuverlässig anlaufen kann, muss der Spannungsverdoppler so gebaut werden, dass er auch bei der Initialisierung eine Spannung, die mindestens gleich Vdd ist, liefert. Dafür kann zum Beispiel der Spannungsverdoppler 31 durch das schon beschriebene Signal rud angesteuert werden, so dass er bei der Initialisierung eine Spannung Vdd liefert, und eine verdoppelte Spannung HV, erst nachdem das Signal rud seinen Zustand geändert hat, wenn der Quartzoszillator und die Stromquelle beide funktionieren.
    Der logische Zustand « 62 » wird durch ein Und-Tor 306 nachgewiesen, wenn die Signale B2, B3, B4, B5 alle 1 betragen (62 dezimal ausgedrückt entspricht 111110 binär). Das Tor 306 multipliziert die Signale B2 bis B5 und liefert ein Signal B62 mit dem logischen Zustand 1 nur, wenn der Zählerwert die Stufen 30 oder 31 erreicht. Ein zweites Und-Tor multipliziert B62 mit B1 in solcher Weise, dass der Logische Zustand « 63 » mittels eines Signals B63 nachgewiesen wird. Die Signale B62 bzw. B63 steuern direkt die Transistoren 905 bzw. 906.
    Wie schon erwähnt, liefert die Schaltung 30 das Signal LV, welches zum Ansteuern des P-Kanal Transistors 920 in der Energiedissipationsschaltung 9 bestimmt ist. Das LV Signal wird von einem Levelshifter 300 erzeugt. Damit der Transistor 920 gut leitet, muss, wie schon erwähnt, die Spannung vom LV Signal im aktiven Zustand mindestens einen Schwellwert tiefer als Vss sein. Zu diesem Zweck wird der Ausgang des Levelshifters 300 mit einer Kapazität 3005 verbunden. Ein Transistor 3006, der wie eine Diode funktioniert, ist zwischen der anderen Seite der Kapazität 3005 und dem Punkt /rud verbunden. Der Transistor 3006 hat einen Schwellwert Ue, z.B 400mV. Wenn der Levelshifter 300 eine Spannung HV liefert, beträgt die in der Kapazität 3005 geladene Spannung AU HV-Ue. Wenn die Spannung am Ausgang des Levelshifters 300 plötzlich auf Vss absinkt, sinkt die Spannung des LV Signals auf Vss-(HV-Ue), was erlaubt, den Transistor 920 in den leitenden Zustand zu bringen.
    Bei der Initialisierung des Systems beträgt das Signal /rud Eins, so dass LV auch auf Eins bleibt, und der Transistor 920 wird gesperrt. Der Transistor 920 kann erst leiten, sobald das Signal /rud Null beträgt.
    Der Levelshifter 300 wird durch ein Signal /b gesteuert, derart, dass die Energiedissipationsschaltung 9 bremst, wenn das Signal /b Null beträgt. Das Signal /b wird durch ein NAND-Tor 3080 abgegeben, welches die Signale Q6 und p logisch kombiniert. Das Signal /b beträgt 1, wenn mindestens eines dieser zwei Signale Null beträgt. Beispielsweise wenn Q6 Null beträgt, das heisst, wenn der Zähler 6 nicht mindestens das Niveau 16 erreicht hat, beträgt das Signal /b 1 derart, dass die Energiedissipationsschaltung 9 nur ab Stufe 16 des Zählers bremsen kann, gemäss dem Diagramm von Fig. 10a. Die Bildung des Pulsierungssignals p durch die Schaltung 308 wurde schon in Bezug auf die Figur 5a erläutert. Das Pulsierungssignal p hat demzufolge immer den Wert 1, ausgenommen einmal pro 1 kHz-Zyklus während einem 16kHz-Halbzyklus. Dies dient dazu, die Kapazität, die das LV erzeugt, wieder aufzuladen. Dabei wird die Bremsung durch das Pulsierungssignal p einmal pro Millisekunde unterbrochen (gepulste Bremsung). Es sind aber auch Lösungen denkbar, bei denen mit LV 1 und LV 2 und dementsprechend mit 2 P-Kanal-Transistoren gearbeitet wird, damit die Bremse nicht unterbrochen werden muss.
    Damit das System stabil ist, muss das Laden der Kapazitäten C1, C2, C3 und das Bremsen getrennt werden, d.h., dass das Moment, wo gebremst wird, nicht vom Laden abhängig sein darf. In der in der Figur 10 dargestellten Schaltung wird während der ganzen Periode gebremst. Dementsprechend wird der Spannungsabfall relativ klein, zudem ist dieser Spannungsabfall nur vorhanden, wenn stark gebremst wird. Dies ist aber gleichbedeutend mit einem hohen Antriebsmoment und somit einer grossen Sicherheit, dass der Generator nach einem Schlag schnell wieder beschleunigt und das System wieder mit Energie versorgt werden kann. Es wäre aber auch möglich, das Bremsen und das Laden strikte zu trennen. Z.B. könnte man während einer positiven und negativen Halbwelle zuerst nur bremsen und während der nächsten positiven und negativen Halbwelle nur die Kapazitäten laden. Somit fällt der durch das Bremsen verursachte Spannungsabfall weg und die Kapazitäten werden maximal geladen.

    Claims (24)

    1. Elektronischer Schaltkreis zur Regelung der Rotationsgeschwindigkeit eines Mikrogenerators (1) enthaltend:
      einen ersten Eingang (G-) und einen zweiten Eingang (G+), die mit dem Mikrogenerator (1) verbunden werden können,
      einen Oszillator (3, 4) welcher ein Referenzsignal einer vorbestimmten Frequenz abgibt,
      eine Energiedissipationsschaltung (9) zur Bremsung des Mikrogenerators (1),
      Energiedissipationssteuermittel (5, 6, 7, 8, 30, 31) zur Steuerung der Energiedissipation der Energiedissipationsschaltung (9) in Abhängigkeit des Referenzsignals und des Signals zwischen den genannten Eingängen (G-, G+),
      eine Gleichricht- und Spannungswandlerschaltung (2) zur Gleichrichtung und Vervielfachung des Signales zwischen den genannten ersten und zweiten Eingängen, wobei die Gleichricht- und Spannungswandlerschaltung mindestens einen Kondensator (C1; C2; C3) enthält, welcher durch den genannten Mikrogenerator über mindestens einen Schalter (17, 18, 19) aufgeladen werden kann,
      mindestens eine Steuerschaltung (20; 21) des oder der genannten Schalter (17, 18, 19),
         dadurch gekennzeichnet,
         dass die genannte Steuerschaltung (20; 21) mindestens ein Speichermittel (201; 211) enthält, welches in einer ersten Phase bei gesperrtem Schalter mindestens ein Steuersignal, das auf die genannten Schalter (17, 18, 19) anzuwenden ist, speichert, und dass in einer zweiten Phase die genannten Schalter (17, 18, 19) mit dem genannten Steuersignal (ser/par) angesteuert werden.
    2. Elektronischer Schaltkreis zur Regelung der Rotationsgeschwindigkeit eines Mikrogenerators (1) enthaltend:
      einen ersten Eingang (G-) und einen zweiten Eingang (G+), die mit dem Mikrogenerator (1) verbunden werden können,
      einen Oszillator (3, 4) welcher ein Referenzsignal einer vorbestimmten Frequenz abgibt,
      eine Energiedissipationsschaltung (9) zur Bremsung des Mikrogenerators (9),
      Energiedissipationssteuermittel (5, 6, 7, 8, 30, 31) zur Steuerung der Energiedissipation der Energiedissipationsschaltung (9) in Abhängigkeit des Referenzsignals und des Signals zwischen den genannten Eingängen (G-, G+), wobei die genannte Energiedissipationsschaltung (9) ein Netz von parallel geschaltenen Elementen aufweist, wobei jedes Element einen Widerstand (910 bis 916) in Reihe mit einem Schalter (900 : 906) enthält, wobei der Totalwiderstand der Energiedissipationsschaltung gesteuert werden kann, indem eine vorbestimmte Kombination von Schaltern (900 : 906) eingeschaltet wird,
      eine Gleichricht- und Spannungswandlerschaltung (2) zur Gleichrichtung und Vervielfachung des Signales zwischen den genannten ersten und zweiten Eingängen,
         dadurch gekennzeichnet,
      dass die genannten Schalter (900 bis 906) in Reihe mit den genannten Widerständen (910 : 916) N-Kanal Feldeffekttransistoren sind,
      dass die genannte Energiedissipationsschaltung ausserdem mindestens einen in Reihe mit dem genannten Netz von parallel geschaltenen Elementen (900 : 916) verbundenen P-Kanal Feideffekttransistor (920) enthält,
      und dass der genannte Schaltkreis im weiteren Steuermittel (3080, 300) des genannten P-Kanal Feldeffekttransistor (920) aufweist, um den genannten P-Kanal Feldeffekttransistor bei der Inbetriebsetzung des Schaltkreises zu sperren, derart, dass die Bremsung des Mikrogenerators aufgehoben wird.
    3. Elektronischer Schaltkreis gemäss dem vorhergehenden Anspruch, dadurch gekennzeichnet, dass die genannten N-Kanal Transistoren mit einer Spannung höher als Vdd angesteuert werden,
         und dass der genannte P-Kanal Feldeffekttransistor mit einer Spannung, die mindestens einen Schwellwert tiefer als Vss ist, angesteuert wird.
    4. Elektronischer Schaltkreis zur Regelung der Rotationsgeschwindikeit eines Mikrogenerators in einem Uhrwerk, enthaltend:
      einen ersten Eingang (G-) und einen zweiten Eingang (G+), die mit dem Mikrogenerator (1) verbunden werden können,
      eine Gleichricht- und Spannungswandlerschaltung (2) für die Gleichrichtung und Vervielfachung des Signals zwischen den genannten ersten und zweiten Eingängen, wobei die Gleichricht- und Spannungswandlerschaltung mindestens einen zwischen dem genannten ersten Eingang (G-) und einem Referenzpunkt in diesem Schaltkreis verbundenen Schalter (17) und einen Komparator (20) zur Steuerung des ersten Schalters enthält,
      einen Oszillator (3,4) welcher ein Referenzsignal einer vorbestimmten Frequenz abgibt,
      eine Energiedissipationsschaltung zur Bremsung des Mikrogenerators (9),
      Energiedissipationssteuermittel (5, 6, 7, 8, 30, 31) zur Steuerung der Energiedissipation der Energiedissipationsschaltung (9) in Abhängigkeit des Referenzsignals und des Signals zwischen den genannten Eingängen (G-, G+),
      eine stabilisierte Stromquelle (32), welche insbesondere den genannten Komparator (20) in der Gleichricht- und Spannungswandlerschaltung (2) speist,
         dadurch gekennzeichnet,
         dass die genannte stabilisierte Stromquelle (32) einen Initialisierungstransistor (320) enthält, welcher das Einspeisen oder Entnehmen von Strom bei der Initialisierung in der genannten Stromquelle erlaubt.
    5. Elektronischer Schaltkreis gemäss dem Anspruch 4, dadurch gekennzeichnet, dass der genannte Initialisierungstransistor (320) mit dem genannten ersten Eingang (G-) und dem Spannungsreferenzpunkt verbunden ist, derart, dass von der genannten Stromquelle ein Strom abgegeben oder aufgenommen wird, solange der genannte erste Eingang (G-) eine Potentialdifferenz zum genannten Referenzpunkt aufweist.
    6. Elektronischer Schaltkreis gemäss einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der genannte Referenzpunkt die Masse ist und der genannte Initialisierungstransistor (320) ein N-Kanal-Feldeffekttransistor ist, dessen Gate an der Masse angeschlossen ist und dessen Source mit dem genannten ersten Eingang (G-) verbunden ist.
    7. Elektronischer Schaltkreis gemäss einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die genannte Steuerschaltung (20, 21) einen Komparator (200, 210) enthält.
    8. Elektronischer Schaltkreis gemäss einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das Bremsen während jedem zweiten Zyklus des Signals vom Mikrogenerator gesperrt wird.
    9. Elektronischer Schaltkreis gemäss Anspruch 3, gekennzeichnet durch Levelshifter (301 bis 305), welche die Spannung der Signale (Q1 - Q5) zur Steuerung von den genannten P-Kanal Feldeffekttransistoren (900 - 906) erhöhen.
    10. Elektronischer Schaltkreis gemäss einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die genannte Energiedissipationsschaltung (9) zwischen den genannten zur Verbindung mit dem Mikrogenerator bestimmten Eingängen (G-, G), verbunden ist.
    11. Elektronischer Schaltkreis gemäss einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die genannte Energiedissipationsschaltung (9) zwischen den zur Verbindung mit dem genannten, durch den Mikrogenerator aufgeladenen, Kondensator (10) bestimmten Eingängen verbunden ist.
    12. Elektronischer Schaltkreis, gemäss einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die genannten Energiedissipationssteuermittel (5, 6, 7, 30, 31) einen Zähler (6) aufweisen, dessen Wert von der Frequenzdifferenz zwischen dem Generator (1) und dem Oszillator (3, 4) abhängt, wobei die Energiedissipation der Energiedissipationsschaltung vom genannten Zählerwert abhängig ist.
    13. Elektronischer Schaltkreis gemäss dem vorhergehenden Anspruch, dadurch gekennzeichnet, dass der Wert des Zählers (9) bei jedem Impuls eines Inkrementationsignals (UP), welches vom Signal zwischen den beiden Eingängen (G-, G+) stammt, zunimmt, und bei jedem Impuls eines Dekrementierungssignals (DOWN), welches vom genannten Oszillator (3, 4) stammt, abnimmt.
    14. Elektronischer Schaltkreis gemäss dem vorhergehenden Anspruch, dadurch gekennzeichnet, dass er Mittel (51, rud) enthält, um den genannten Zähler (6) auf einen vorbestimmten Wert zurückzusetzen, wenn der Schaltkreis unter Spannung gesetzt wird.
    15. Elektronischer Schaltkreis gemäss einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass er Initialisierungsmittel (51) enthält, die ein Signal (POR1) eines bestimmten Wertes abgeben, solange dass der durch die genannte stabilisierte Stromquelle (32) abgegebene Strom einen vorgegebenen Wert nicht erreicht, und ein Signal des entgegengesetzten Wertes abgegeben wird, sobald der durch die genannte stabilisierte Stromquelle (32) abgegebene Strom den genannten vorbestimmten Wert überschreitet.
    16. Elektronischer Schaltkreis gemäss einem dem vorhergehenden Ansprüche, dadurch gekennzeichnet, dass er Initialisierungsmittel enthält, die ein Signal (POR2) eines bestimmten Wertes abgeben, solange dass der Quarzoszillator nicht funktioniert, und ein Signal des entgegengesetzten Wertes abgegeben wird, sobald der Quarzoszillator funktioniert.
    17. Elektronischer Schaltkreis gemäss einem dem vorhergehenden Ansprüche, dadurch gekennzeichnet, dass er Initialisierungsmittel (51) enthält, die folgende Sinale abgeben :
      ein erstes Power-on-reset Signal (POR1) mit einem bestimmten Wert, solange dass der durch die genannte stabilisierte Stromquelle (32) abgegebene Strom einen vorgegebenen Wert nicht erreicht, und mit dem entgegengesetzten Wert, sobald der durch die genannte stabilisierte Stromquelle (32) abgegebene Strom den genannten vorbestimmten Wert überschreitet,
      ein zweites Power-on-reset Signal (POR2) mit einem bestimmten Wert, solange dass der Quarzoszillator nicht funktioniert, und mit dem entgegengesetzten Wert, sobald der Quarzoszillator funktioniert,
      und dass die Initialisierungsmittel ausserdem Mittel (528) enthalten, die beide Power-on-reset Signal (POR1, POR2) kombinieren.
    18. Elektronischer Schaltkreis gemäss einem der Ansprüche 15 bis 18, dadurch gekennzeichnet, dass die genannten Initialisierungsmittel (51) Verzögerungsmittel (510) enthalten.
    19. Elektronischer Schaltkreis gemäss einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Energiedissipation der genannten Energiedissipationsschaltung (9) mindestens drei bestimmte Werte annehmen kann.
    20. Elektronischer Schaltkreis gemäss einem der vorhergehenden Ansprüche, gekennzeichnet durch Mittel (51) für die Minimalisierung der Energiedissipation der genannten Energiedissipationsschaltung (9), wenn der elektronische Schaltkreis unter Spannung gesetzt wird.
    21. Elektronischer Schaltkreis gemäss einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der genannte Oszillator (3, 4) mit einem Frequenzteiler (50) verbunden ist.
    22. Elektronischer Schaltkreis gemäss einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die genannten Energiedissipationssteuermittel (5, 6, 7, 30, 31) folgende Komponenten aufweisen:
      einen Hysteresiskomparator (7), der das Signal zwischen den genannten ersten und zweiten Eingängen (G-, G+) vergleicht, und
      eine Antikoinzidenzschaltung (8), welche mit dem Ausgang des genannten Hysteresiskomparators (7) verbunden ist und das genannte Inkrementierungssignal (UP) abgibt.
    23. Elektronischer Schaltkreis gemäss einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der genannte Gleichrichter und Spannungswandler (2) mindestens einen Kondensator (10, 15, 16) enthält, welcher über einen oder mehrere passive Elemente beim unter Spannung Setzen des elektronischen Schaltkreises geladen wird, wobei das oder die genannten passiven Elemente durch aktive Elemente (17, 18, 19) ersetzt werden, sobald die in dem oder den Kondensatoren (10, 15, 16) geladene Spannung genügt, um das oder die aktiven Elemente zu aktivieren.
    24. Uhrwerk enthaltend einen Schaltkreis gemäss einem der vorhergehenden Ansprüche.
    EP97810403A 1996-06-26 1997-06-25 Elektronischer Schaltkreis und Uhrwerk enthaltend einen solchen Schaltkreis Expired - Lifetime EP0816955B1 (de)

    Priority Applications (11)

    Application Number Priority Date Filing Date Title
    DK96923940T DK0848842T3 (da) 1996-06-26 1996-06-26 Urværk
    EP02022189A EP1276024B1 (de) 1996-06-26 1997-06-25 Elektronischer Schaltkreis und Uhrwerk enthaltend einen solchen Schaltkreis
    EP97810403A EP0816955B1 (de) 1996-06-26 1997-06-25 Elektronischer Schaltkreis und Uhrwerk enthaltend einen solchen Schaltkreis
    DE59709745T DE59709745D1 (de) 1996-06-26 1997-06-25 Elektronischer Schaltkreis und Uhrwerk enthaltend einen solchen Schaltkreis
    ES97810403T ES2196288T3 (es) 1996-06-26 1997-06-25 Circuito electronico y pieza de relojeria que contiene tal circuito.
    TW087102932A TW366444B (en) 1997-06-25 1998-02-27 Speed-control circuit
    US09/035,340 US6194878B1 (en) 1997-06-25 1998-03-05 Electronic speed control circuit
    SG1998000515A SG72793A1 (en) 1997-06-25 1998-03-09 Electronic speed-control circuit
    KR1019980007891A KR100547249B1 (ko) 1997-06-25 1998-03-10 전자식 속도-제어회로
    JP10075010A JP2933910B2 (ja) 1997-06-25 1998-03-10 電子速度制御回路
    US09/634,675 US6208119B1 (en) 1997-06-25 2000-08-08 Electronic speed-control circuit

    Applications Claiming Priority (3)

    Application Number Priority Date Filing Date Title
    PCT/EP1996/002791 WO1997009657A1 (de) 1995-09-07 1996-06-26 Uhrwerk
    WOPCT/EP96/02791 1996-06-26
    EP97810403A EP0816955B1 (de) 1996-06-26 1997-06-25 Elektronischer Schaltkreis und Uhrwerk enthaltend einen solchen Schaltkreis

    Related Child Applications (1)

    Application Number Title Priority Date Filing Date
    EP02022189A Division EP1276024B1 (de) 1996-06-26 1997-06-25 Elektronischer Schaltkreis und Uhrwerk enthaltend einen solchen Schaltkreis

    Publications (2)

    Publication Number Publication Date
    EP0816955A1 true EP0816955A1 (de) 1998-01-07
    EP0816955B1 EP0816955B1 (de) 2003-04-09

    Family

    ID=8230273

    Family Applications (2)

    Application Number Title Priority Date Filing Date
    EP02022189A Expired - Lifetime EP1276024B1 (de) 1996-06-26 1997-06-25 Elektronischer Schaltkreis und Uhrwerk enthaltend einen solchen Schaltkreis
    EP97810403A Expired - Lifetime EP0816955B1 (de) 1996-06-26 1997-06-25 Elektronischer Schaltkreis und Uhrwerk enthaltend einen solchen Schaltkreis

    Family Applications Before (1)

    Application Number Title Priority Date Filing Date
    EP02022189A Expired - Lifetime EP1276024B1 (de) 1996-06-26 1997-06-25 Elektronischer Schaltkreis und Uhrwerk enthaltend einen solchen Schaltkreis

    Country Status (9)

    Country Link
    US (2) US6194878B1 (de)
    EP (2) EP1276024B1 (de)
    JP (1) JP2933910B2 (de)
    KR (1) KR100547249B1 (de)
    DE (1) DE59709745D1 (de)
    DK (1) DK0848842T3 (de)
    ES (1) ES2196288T3 (de)
    SG (1) SG72793A1 (de)
    TW (1) TW366444B (de)

    Cited By (8)

    * Cited by examiner, † Cited by third party
    Publication number Priority date Publication date Assignee Title
    EP0891038A1 (de) 1996-11-13 1999-01-13 Seiko Epson Corporation Stromversorgungsvorrichtung und tragbare elektronische einrichtung
    EP0905588A2 (de) * 1997-09-30 1999-03-31 Seiko Epson Corporation Elektronisch geregelte mechanische Uhr und Regelverfahren dafür
    WO2000029910A1 (fr) * 1998-11-17 2000-05-25 Seiko Epson Corporation Piece d'horlogerie mecanique a commande electronique
    EP1273984A1 (de) * 2001-07-02 2003-01-08 Conseils et Manufactures VLG SA Elektronische Regelmodule für Uhrwerk mit mechanischer Aufziehung
    US6795378B2 (en) 1997-09-30 2004-09-21 Seiko Epson Corporation Electronic device, electronically controlled mechanical timepiece, and control method therefor
    WO2014154467A1 (fr) 2013-03-25 2014-10-02 Richemont International Sa Organe régulateur pour montre bracelet et procédé d'assemblage d'un organe régulateur pour montre bracelet
    US9348316B2 (en) 2012-09-25 2016-05-24 Richemont International Sa Movement for mechanical chronograph with quartz regulator
    US9746831B2 (en) 2012-12-11 2017-08-29 Richemont International Sa Regulating body for a wristwatch

    Families Citing this family (8)

    * Cited by examiner, † Cited by third party
    Publication number Priority date Publication date Assignee Title
    JP3627653B2 (ja) * 1998-11-19 2005-03-09 セイコーエプソン株式会社 電子制御式機械時計およびその制御方法
    EP1215545A1 (de) 2000-12-18 2002-06-19 Asulab S.A. Analoge elektronische Uhr mit Vorrichtung zur Zeitkorrektur nach einer mangelhaften Energiezufuhr
    JP3627660B2 (ja) * 2001-02-28 2005-03-09 セイコーエプソン株式会社 電子機器、電子制御式機械時計、電子機器の制御プログラム、記録媒体、電子機器の制御方法および電子機器の設計方法
    US6826124B2 (en) * 2002-12-04 2004-11-30 Asulab S.A. Timepiece with power reserve indication
    EP1544692B1 (de) * 2003-12-16 2007-03-14 Asulab S.A. Elektromechanische Uhr, die mit einer Gangreserveanzeige ausgerüstet ist
    JP5707761B2 (ja) * 2010-07-20 2015-04-30 日産自動車株式会社 欠相診断装置及び欠相診断方法
    CH705679B1 (fr) 2011-10-28 2017-01-31 Swatch Group Res & Dev Ltd Circuit d'autorégulation de la fréquence d'oscillation d'un système mécanique oscillant, et dispositif le comprenant.
    EP2590035B1 (de) * 2011-11-01 2020-12-30 The Swatch Group Research and Development Ltd. Schaltkreis zur Selbstregulierung der Schwingungsfrequenz eines schwingenden mechanischen Systems, und diesen umfassende Vorrichtung

    Citations (6)

    * Cited by examiner, † Cited by third party
    Publication number Priority date Publication date Assignee Title
    CH597636B5 (de) * 1972-11-21 1978-04-14 Ebauches Sa
    US4141064A (en) * 1976-11-29 1979-02-20 Kabushiki Kaisha Suwa Seikosha Booster circuit
    EP0239820A1 (de) * 1986-03-26 1987-10-07 Asulab S.A. Umformer von mechanischer in elektrische Energie
    JPS63190562A (ja) * 1987-01-29 1988-08-08 Nec Corp 倍電圧整流回路
    WO1997009657A1 (de) * 1995-09-07 1997-03-13 Konrad Schafroth Uhrwerk
    DE19638616A1 (de) * 1995-09-29 1997-05-15 Citizen Watch Co Ltd Elektronische Uhr und Verfahren zum Betreiben der elektronischen Uhr

    Family Cites Families (9)

    * Cited by examiner, † Cited by third party
    Publication number Priority date Publication date Assignee Title
    US4519024A (en) * 1983-09-02 1985-05-21 At&T Bell Laboratories Two-terminal transistor rectifier circuit arrangement
    US4799003A (en) * 1987-05-28 1989-01-17 Tu Xuan M Mechanical-to-electrical energy converter
    KR940006915B1 (ko) * 1988-01-25 1994-07-29 세이꼬 엡슨 가부시끼가이샤 발전 장치 부착 전자 팔목시계
    JP3000633B2 (ja) * 1990-07-18 2000-01-17 セイコーエプソン株式会社 電子機器
    US5668414A (en) 1994-07-04 1997-09-16 Seiko Epson Corporation Spring driven electricity generator with a control circuit to regulate the release of energy in the spring
    JP3058813B2 (ja) 1994-07-04 2000-07-04 セイコーエプソン株式会社 発電装置およびその制御方法
    JP3174245B2 (ja) * 1994-08-03 2001-06-11 セイコーインスツルメンツ株式会社 電子制御時計
    FR2752070B1 (fr) * 1996-08-01 1998-09-18 Asulab Sa Piece d'horlogerie electronique comportant une generatrice entrainee par un barillet a ressort
    US6041021A (en) * 1997-09-30 2000-03-21 Seiko Epson Corporation Electronically controlled mechanical timepiece and control method therefor

    Patent Citations (6)

    * Cited by examiner, † Cited by third party
    Publication number Priority date Publication date Assignee Title
    CH597636B5 (de) * 1972-11-21 1978-04-14 Ebauches Sa
    US4141064A (en) * 1976-11-29 1979-02-20 Kabushiki Kaisha Suwa Seikosha Booster circuit
    EP0239820A1 (de) * 1986-03-26 1987-10-07 Asulab S.A. Umformer von mechanischer in elektrische Energie
    JPS63190562A (ja) * 1987-01-29 1988-08-08 Nec Corp 倍電圧整流回路
    WO1997009657A1 (de) * 1995-09-07 1997-03-13 Konrad Schafroth Uhrwerk
    DE19638616A1 (de) * 1995-09-29 1997-05-15 Citizen Watch Co Ltd Elektronische Uhr und Verfahren zum Betreiben der elektronischen Uhr

    Non-Patent Citations (2)

    * Cited by examiner, † Cited by third party
    Title
    HAYAKAWA M: "A STUDY OF THE NEW ENERGY SYSTEM FOR QUARTZ WATCHES (II) - THE EFFECTIVE CIRCUIT FOR THE SYSTEM", ACTE DU CONGRES, no. 1, 23 September 1988 (1988-09-23), pages 81 - 85, XP000035001 *
    PATENT ABSTRACTS OF JAPAN vol. 012, no. 469 (E - 691) 8 December 1988 (1988-12-08) *

    Cited By (12)

    * Cited by examiner, † Cited by third party
    Publication number Priority date Publication date Assignee Title
    EP0891038A1 (de) 1996-11-13 1999-01-13 Seiko Epson Corporation Stromversorgungsvorrichtung und tragbare elektronische einrichtung
    EP0905588A2 (de) * 1997-09-30 1999-03-31 Seiko Epson Corporation Elektronisch geregelte mechanische Uhr und Regelverfahren dafür
    EP0905588A3 (de) * 1997-09-30 2001-01-31 Seiko Epson Corporation Elektronisch geregelte mechanische Uhr und Regelverfahren dafür
    US6373789B2 (en) 1997-09-30 2002-04-16 Seiko Epson Corporation Electronically controlled mechanical timepiece and method controlling the same
    US6795378B2 (en) 1997-09-30 2004-09-21 Seiko Epson Corporation Electronic device, electronically controlled mechanical timepiece, and control method therefor
    WO2000029910A1 (fr) * 1998-11-17 2000-05-25 Seiko Epson Corporation Piece d'horlogerie mecanique a commande electronique
    US6633511B1 (en) 1998-11-17 2003-10-14 Seiko Epson Corporation Electronic controlling type mechanical timepiece
    EP1273984A1 (de) * 2001-07-02 2003-01-08 Conseils et Manufactures VLG SA Elektronische Regelmodule für Uhrwerk mit mechanischer Aufziehung
    US6744699B2 (en) 2001-07-02 2004-06-01 Richemont International Sa Electronic regulation module for the movement of a mechanically wound watch
    US9348316B2 (en) 2012-09-25 2016-05-24 Richemont International Sa Movement for mechanical chronograph with quartz regulator
    US9746831B2 (en) 2012-12-11 2017-08-29 Richemont International Sa Regulating body for a wristwatch
    WO2014154467A1 (fr) 2013-03-25 2014-10-02 Richemont International Sa Organe régulateur pour montre bracelet et procédé d'assemblage d'un organe régulateur pour montre bracelet

    Also Published As

    Publication number Publication date
    ES2196288T3 (es) 2003-12-16
    JP2933910B2 (ja) 1999-08-16
    SG72793A1 (en) 2000-05-23
    EP1276024B1 (de) 2011-12-21
    EP1276024A2 (de) 2003-01-15
    DE59709745D1 (de) 2003-05-15
    JPH1123743A (ja) 1999-01-29
    KR100547249B1 (ko) 2006-03-23
    US6208119B1 (en) 2001-03-27
    US6194878B1 (en) 2001-02-27
    DK0848842T3 (da) 1999-11-08
    KR19990006361A (ko) 1999-01-25
    EP0816955B1 (de) 2003-04-09
    EP1276024A3 (de) 2007-05-02
    TW366444B (en) 1999-08-11

    Similar Documents

    Publication Publication Date Title
    EP0816955B1 (de) Elektronischer Schaltkreis und Uhrwerk enthaltend einen solchen Schaltkreis
    DE2745052C2 (de) Elektronische Uhr mit elektromechanischem Wandler
    DE4113732C2 (de) Lichtmaschine für Kraftfahrzeuge
    DE69420430T3 (de) Steuerschaltung und Verfahren zur Aufrechterhaltung eines hohen Wirkungsgrads über einem breiten Stromgebiet in einem Schaltregler.
    DE69738445T2 (de) Elektronische zeitmessvorrichtung
    DE2357244A1 (de) Federangetriebenes uhrwerk, welches mittels einer elektronischen schaltung geregelt wird
    DE102008036831A1 (de) Vorrichtung zum Steuern der in einem Fahrzeug erzeugten Leistung
    DE2122683B2 (de) Quarzarmbanduhr
    EP0319941A1 (de) Verfahren für die Stromversorgung von mit Solarzellen betriebenen elektronischen Schaltungen und Anordnung zur Durchführung des Verfahrens
    DE4006306A1 (de) Innerer spannungswandler in einer integrierten halbleiterschaltung
    DE3007137C2 (de) Schaltungsanordnung zum Steuern des von der Welle eines Elektromotors zurückzulegenden Drehwinkels
    DE19804874A1 (de) Antriebssteuereinrichtung für einen bürstenlosen Motor
    EP0170932A1 (de) Schaltungsanordnung zur Speisung von elektrischen Verbrauchern über einen Schaltregler
    DE3132304C2 (de) Verfahren zum Verringern des Energieverbrauchs des Schrittschaltmotors in einem elektronischen Uhrwerk und elektronisches Uhrwerk, bei dem das Verfahren angewandt wird
    DE2628583B2 (de) Schrittmotor, insbesondere zum Antrieb einer elektrischen Uhr
    DE2365143C3 (de) Elektronische Zeitmeßschaltung
    DE60029859T2 (de) Elektronische Vorrichtung und Verfahren um diese zu kontrollieren
    DE2153906A1 (de) Kleinuhr
    EP0848842B1 (de) Uhrwerk
    DE10030795B4 (de) Gleichspannungswandlerschaltung
    DE3026321A1 (de) Elektronische uhr
    DE69728034T2 (de) Electronisches gerät (insbesondere uhreneinheit) mit einer akkulatorladevorrichtung mit photovoltaischer zelle
    DE69837828T2 (de) Elektronische uhr
    DE2817648A1 (de) Elektronische uhr
    DE2817624C2 (de) Batteriegespeiste elektronische Uhr mit einem Schrittmotor

    Legal Events

    Date Code Title Description
    PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

    Free format text: ORIGINAL CODE: 0009012

    AK Designated contracting states

    Kind code of ref document: A1

    Designated state(s): CH DE ES FR GB IT LI

    AX Request for extension of the european patent

    Free format text: AL;LT;LV;RO;SI

    17P Request for examination filed

    Effective date: 19980625

    AKX Designation fees paid

    Free format text: CH DE ES FR GB IT LI

    RBV Designated contracting states (corrected)

    Designated state(s): CH DE ES FR GB IT LI

    17Q First examination report despatched

    Effective date: 19991201

    GRAG Despatch of communication of intention to grant

    Free format text: ORIGINAL CODE: EPIDOS AGRA

    RAP1 Party data changed (applicant data changed or rights of an application transferred)

    Owner name: CONSEILS ET MANUFACTURES VLG SA

    GRAG Despatch of communication of intention to grant

    Free format text: ORIGINAL CODE: EPIDOS AGRA

    GRAH Despatch of communication of intention to grant a patent

    Free format text: ORIGINAL CODE: EPIDOS IGRA

    GRAH Despatch of communication of intention to grant a patent

    Free format text: ORIGINAL CODE: EPIDOS IGRA

    GRAA (expected) grant

    Free format text: ORIGINAL CODE: 0009210

    RAP1 Party data changed (applicant data changed or rights of an application transferred)

    Owner name: RICHEMONT INTERNATIONAL SA

    AK Designated contracting states

    Designated state(s): CH DE ES FR GB IT LI

    REG Reference to a national code

    Ref country code: GB

    Ref legal event code: FG4D

    Free format text: NOT ENGLISH

    REG Reference to a national code

    Ref country code: CH

    Ref legal event code: EP

    REG Reference to a national code

    Ref country code: CH

    Ref legal event code: NV

    Representative=s name: PATENTS & TECHNOLOGY SURVEYS SA

    REG Reference to a national code

    Ref country code: CH

    Ref legal event code: PCAR

    GBT Gb: translation of ep patent filed (gb section 77(6)(a)/1977)
    REG Reference to a national code

    Ref country code: ES

    Ref legal event code: FG2A

    Ref document number: 2196288

    Country of ref document: ES

    Kind code of ref document: T3

    ET Fr: translation filed
    PLBE No opposition filed within time limit

    Free format text: ORIGINAL CODE: 0009261

    STAA Information on the status of an ep patent application or granted ep patent

    Free format text: STATUS: NO OPPOSITION FILED WITHIN TIME LIMIT

    26N No opposition filed

    Effective date: 20040112

    PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

    Ref country code: ES

    Payment date: 20080627

    Year of fee payment: 12

    PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

    Ref country code: IT

    Payment date: 20080625

    Year of fee payment: 12

    PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

    Ref country code: FR

    Payment date: 20080613

    Year of fee payment: 12

    PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

    Ref country code: GB

    Payment date: 20080620

    Year of fee payment: 12

    GBPC Gb: european patent ceased through non-payment of renewal fee

    Effective date: 20090625

    REG Reference to a national code

    Ref country code: FR

    Ref legal event code: ST

    Effective date: 20100226

    PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

    Ref country code: FR

    Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

    Effective date: 20090630

    PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

    Ref country code: GB

    Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

    Effective date: 20090625

    REG Reference to a national code

    Ref country code: ES

    Ref legal event code: FD2A

    Effective date: 20090626

    PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

    Ref country code: ES

    Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

    Effective date: 20090626

    PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

    Ref country code: IT

    Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

    Effective date: 20090625

    REG Reference to a national code

    Ref country code: CH

    Ref legal event code: PFA

    Owner name: RICHEMONT INTERNATIONAL SA

    Free format text: RICHEMONT INTERNATIONAL SA#10, ROUTE DES BICHES#1752 VILLARS-SUR-GLANE (CH) -TRANSFER TO- RICHEMONT INTERNATIONAL SA#10, ROUTE DES BICHES#1752 VILLARS-SUR-GLANE (CH)

    PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

    Ref country code: DE

    Payment date: 20160621

    Year of fee payment: 20

    Ref country code: CH

    Payment date: 20160620

    Year of fee payment: 20

    REG Reference to a national code

    Ref country code: DE

    Ref legal event code: R071

    Ref document number: 59709745

    Country of ref document: DE

    REG Reference to a national code

    Ref country code: CH

    Ref legal event code: PL