KR100547249B1 - 전자식 속도-제어회로 - Google Patents

전자식 속도-제어회로 Download PDF

Info

Publication number
KR100547249B1
KR100547249B1 KR1019980007891A KR19980007891A KR100547249B1 KR 100547249 B1 KR100547249 B1 KR 100547249B1 KR 1019980007891 A KR1019980007891 A KR 1019980007891A KR 19980007891 A KR19980007891 A KR 19980007891A KR 100547249 B1 KR100547249 B1 KR 100547249B1
Authority
KR
South Korea
Prior art keywords
circuit
signal
energy
dissipation
microgenerator
Prior art date
Application number
KR1019980007891A
Other languages
English (en)
Other versions
KR19990006361A (ko
Inventor
콘라트 샤프로스
Original Assignee
리치몬트 인터내셔날 에스.에이.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 리치몬트 인터내셔날 에스.에이. filed Critical 리치몬트 인터내셔날 에스.에이.
Publication of KR19990006361A publication Critical patent/KR19990006361A/ko
Application granted granted Critical
Publication of KR100547249B1 publication Critical patent/KR100547249B1/ko

Links

Classifications

    • G—PHYSICS
    • G04—HOROLOGY
    • G04C—ELECTROMECHANICAL CLOCKS OR WATCHES
    • G04C19/00—Producing optical time signals at prefixed times by electric means
    • G—PHYSICS
    • G04—HOROLOGY
    • G04G—ELECTRONIC TIME-PIECES
    • G04G19/00—Electric power supply circuits specially adapted for use in electronic time-pieces
    • G—PHYSICS
    • G04—HOROLOGY
    • G04C—ELECTROMECHANICAL CLOCKS OR WATCHES
    • G04C10/00—Arrangements of electric power supplies in time pieces
    • G—PHYSICS
    • G04—HOROLOGY
    • G04C—ELECTROMECHANICAL CLOCKS OR WATCHES
    • G04C11/00—Synchronisation of independently-driven clocks

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromechanical Clocks (AREA)
  • Dc-Dc Converters (AREA)
  • Electric Clocks (AREA)
  • Control Of Electric Motors In General (AREA)
  • Control Of Eletrric Generators (AREA)

Abstract

본 발명은 시계 무브먼트에서 마이크로제너레이터(1)의 회전 속도를 제어 또는 조절하기 위한 전자 회로에 관한 것으로서, 마이크로제너레이터에 접속된 2개의 입력(G-,G+); 수정 발진기(3,4); 마이크로제너레이터에 브레이크를 걸기 위한 에너지-방산 회로; 수정 발진기로부터 오는 신호와 마이크로제너레이터로부터 오는 신호 사이의 주파수차의 함수로서 에너지-방산 회로(9)의 에너지 방산을 제어하기 위한 에너지-방산 제어 수단(5,6,7,30,31); 및 적어도 하나의 스위치(17,18,19)를 통해 상기 마이크로제너레이터에 의해 충전되는 적어도 하나의 캐패시터(C1,C2,C3)를 포함하는, 상기 마이크로제너레이터로부터 오는 신호를 정류하고 증배하기 위한 정류기 및 전압-증배 회로(2)를 포함한다. 브레이킹 회로(9)의 순간적인 에너지 방산은 캐패시터가 충전될 때 더욱 감소된다. 스위치를 제어하기 위한 제어 회로는 스위치의 제어 상태를 저장하는 적어도 하나의 플립 플롭(201,211)을 포함한다.

Description

전자식 속도-제어 회로 {ELECTRONIC SPEED-CONTROL CIRCUIT}
본 발명은 전자 회로에 관한 것이며, 특히, 마이크로제너레이터의 회전 속도를 제어 또는 조절하기 위한 전자 회로에 관한 것으로서, 이 전자 회로는, 마이크로제너레이터에 접속될 수 있는 제1 입력 및 제2 입력, 소정의 주파수의 기준 신호를 공급하는 발진기, 마이크로제너레이터를 브레이킹하기 위한 에너지-방산 회로, 상기 입력 사이의 신호와 기준 신호의 함수로서 에너지-방산 회로의 에너지 방산을 제어하기 위한 에너지-방산 제어 수단, 적어도 하나의 스위치를 통해 마이크로제너레이터에 의해 충전될 수 있는 적어도 하나의 캐패시터를 포함하는, 제1 및 제2 입력 사이의 신호를 정류하고 증배하기 위한 정류기 및 변압기 회로, 및 상기 스위치의 적어도 하나의 제어 회로를 구비한 형태로 이루어 진다.
본 발명은 또한 전술한 형태의 회로를 포함하는 시계 무브먼트(movement)에 관한 것이다.
많은 소형화된 전자 및 전자기계 장치는 독립적인 전원을 필요로 한다. 이러한 전원은 종종 배터리 팩이나 또는 태양 전지로 이루어진다. 배터리는 제한된 수명, 성가실 정도로 빈번한 교체, 비용 증가, 환경 오염과 같은 여러 가지 종류의 문제점을 유발한다. 태양 전지는 충분한 빛이 있을 때에만 작동하며 추가적인 에너지 저장을 필요로한다. 또한, 이들의 처분은 마찬가지로 환경 문제를 유발할 수 있으며, 이들 태양 전지를 시계와 같은 소형 장치에 설비하는 것은 곤란한 일이며 중대한 설계 제한조건을 유발한다.
이와 같은 문제점을 피하기 위해, 예를 들어, 일본 공개 번호 제50-006373호에는 제너레이터 및 그 제너레이터를 구동하는 스프링으로 시계 무브먼트의 배터를 대체하는 것이 제안되었다. 여기에 개시된 시계 무브먼트는 연동기(gearing)를 통해 시간 표시장치를 구동하는 스프링과 AC 전압을 공급하는 제너레이터를 포함한다. 제너레이터는 정류기에 급전하고, 정류기는 용량성 구성요소에 급전하고, 용량성 구성요소는 안정한 수정 발진기 및 전자 제어 회로를 포함하는 전자 기준 회로에 급전한다. 전자 제어 회로는 비교기 논리 소자, 및 그 비교기 논리 소자의 출력에 접속되어 비교기 논리 소자에 의해 그 전력 드로우(draw)의 제어가 가능한 에너지-방산 회로를 포함한다. 비교기 논리 소자의 한 입력은 전자 기준 회로에 접속되고, 비교기 논리 소자의 다른 입력은 제너레이터에 접속된다. 비교기 논리 소자는, 그것이 전자 기준 회로로부터 인입되는 클럭 신호를 제너레이터로부터 인입되는 클럭 신호와 비교하고, 이 비교 결과의 함수로서 에너지-방산 회로의 전력 드로우의 크기를 제어하고, 이러한 방식으로 제어-회로 전력 드로우의 제어를 통해 제너레이터의 가동, 즉 시간 표시장치의 가동을 제어하는 그런 방식으로 설계된다. 이와 같은 시계에서는, 기계적인 시계의 장점, 즉 배터리가 없다는 것과 수정 시계의 정확성이 결합되어 있다.
일본 특허 제 62-255889호 및 유럽 특허 제 679968호에는 마이크로제너레이터의 속도를 제어하기 위한 다른 전자 회로가 개시되어 있으며, 이러한 전자 회로에서는 모니터링 회로가 회전자(rotor)의 각위치(angular position)를 항상 감시하고, 그 각위치가 앞서가게 되자마자 회전자에 브레이크를 걸도록 되어 있다. 이 구성요소의 위상 변화 및 에러에 대한 감도로 인해, 이들 회로는 관리에 어려움이 있다.
본원에 참조로써 병합되어 있는 국제 특허 출원 제 PCT/EP96/02791호에는, 이와 같은 장치에 사용될 수 있는 개선된 전자 제어 회로가 개시되어 있다. 이 특허출원에는, 특히 전압 증배 회로가 제너레이터의 단자 사이의 신호를 정류하고 증배하는 제어 회로가 개시되어 있다. 전압 증배 회로는 능동 소자를 통해, 예를 들어 다이오드 대신에 전계 효과 트랜지스터를 통해 마이크로제너레이터에 의해 급전되는 여러 캐패시터 C1,C2,C3를 포함하고 있다. 다이오드는 단지 시스템을 초기화하기 위해서만 사용된다. 이러한 방식에 있어서는, 다이오드의 임계 전압 손실을 피할 수 있으므로 회로의 에너지 효율이 크게 개선될 수 있다. 그러므로, 이 회로는 보다 낮은 제너레이터 전압으로 동작할 수 있으며, 따라서 제너레이터 및 스프링의 크기가 축소되고 시계 무브먼트의 예비 전력이 증가될 수 있다. 또한, 캐패시터의 최적의 충전이 보장되도록 마이크로제너레이터의 브레이킹을 주기적으로 인터럽트하기 위한 수단이 개시되어 있다.
본 발명의 목적은 전력 소비에 관해 특히 양호한 방식으로 동작할 수 있는 개선된 전자 제어 회로를 제안하는 것이다.
이 목적을 위해, 전술한 형태의, 마이크로제너레이터의 회전 속도를 조절하기 위한, 본 발명에 따른 전자 회로에 있어서, 스위치의 제어 회로는 스위치가 차단된 제1 위상에서는 스위치에 인가될 적어도 하나의 제어 신호를 저장하고, 제2 위상에서는 제어 신호를 이용하여 스위치가 트리거되도록 하는 적어도 하나의 축전 수단을 포함한다.
이제, 첨부 도면을 참조하여 본 발명의 양호한 실시예에 관해 상세하게 설명한다.
도1은 마이크로제너레이터(1)의 속도를 제어 또는 조절하기 위한 본 발명의 전자 회로(11)의 블록 회로도이다. 이 회로(11)는 마이크로제너레이터(1)에 의해 급전되며(feed), 이 회로는 마이크로제너레이터(1)에 의해 공급되는 에너지를 일시적으로 저장하는 캐패시터 C3를 통해 마이크로제너레이터(1)의 속도를 조절한다. AC 전압을 발생하는 마이크로제너레이터(1)는 기어(도시 안됨)를 통해 스프링(도시 안됨)에 의해 구동된다. 기어는 또한 핸드(hands)(도시 안됨)를 구동한다. 이 회로(11)는 마이크로제너레이터(1)에 접속된 에너지-방산(energy-dissipation) 회로(9)(도11)의 전력 드로우(power draw)를 제어하며, 따라서 마이크로제너레이터(1)의 회전자(rotor)의 회전 주파수 분주기(5)의 출력에서의 기준 주파수와 동기가 이루어지며, 여기서 분주기의 입력은 수정 발진기(quartz oscillator)(3,4)에 의해 급전된다.
여기서 사용되는 마이크로제너레이터는 예를 들어, 유럽 특허원 제 96810901.7호에 개시된 것과 같은 것이 될 수 있으며, 이 특허원의 개시내용은 참조로써 본원에 포함된다. 마이크로제너레이터(1)의 AC 전압의 공칭(nominal) 주파수는 2n 이 바람직하며, 여기서 n은 0이 아닌 자연수이다. 시계 무브먼트의 기계적인 부분은 종래 기술의 일부를 구성하며, 예를 들어, 일본 공개 번호 제 50-006373호에 개시되어 있다.
마이크로제너레이터(1)는 전자 회로(11)의 2개의 입력 G- 및 G+에 접속된다. 이 회로(11)는 단일 IC의 형태를 갖는 것이 바람직하다. 이들 입력 G- 및 G+은 정류기 및 변압기(또는 전압 증배) 회로(2)에 접속되며, 이 회로(2)의 기능에 대해서는 도2 내지 도5를 참조하여 후술된다. 정류기 및 변압기 회로(2)는 축전 캐패시터 C3(10)를 충전시키고, 이 캐패시터는 마이크로제너레이터(1)에 의해 발생된 전기 에너지를 일시적으로 저장하고 그 에너지를 실질적으로 연속되는 전압의 형태로 IC에 공급한다. 정류기 및 변압기 회로(2)는 또한 2개의 다른 캐패시터 C1(16) 및 C2(15)를 이용한다. 이들 캐패시터 C1,C2, 및 C3는 외부에 있는 것이 바람직하다. 그러나 IC(11)에 집적되는 것도 가능하다.
도시된 실시예에서, 에너지-방산 회로(9)는 마이크로제너레이터(1)와 병렬로 접속된다. 그러나, 에너지-방산 회로(9)는 정류기 및 변압기 회로(2)와 다른쪽에 배치되어 캐패시터 C3와 병렬로 접속될 수도 있다. 에너지-방산 회로(9)는 저항기(ohmic resistor)를 포함하고, 이 저항기의 저항은 에너지-방산 제어 수단(30)(도10)에 의해 제어된다. 에너지-방산 회로(9)는 또한 조정가능한 전원을 포함할 수 있다. 마이크로제너레이터(1)의 회전자의 회전 속도는 이 저항을 변화시킴으로써 제어된다.
도6을 참조하여 상세하게 설명되게 되는 안정화된 전원(stabilized power source)(32)은 정류기 및 변압기 회로(2)와 구성요소(3,7,31)에 급전하도록 의도된 상이한 안전화된 전류 pp, pn을 발생한다. 안정화된 전원(32)은 전체 IC에 급전하는 캐패시터 C3로부터 그 에너지를 얻는다. 발진기(3,4)는 소정의 주파수를 가진 기준 신호를 제공한다. 이 발진기(3,4)는 IC(11) 외부에 장착되는 것이 바람직한 수정(4)를 포함하고 있으며, 이 수정의 발진은 발진기(3)의 출력에서의 기준 주파수를 정의한다. 이 기준 주파수는 분주기(5)를 이용하여, 도7 및 도8을 참조하여 상세하게 설명되는 소정의 계수로 분할된다.
IC는 또한 카운터(6)를 포함하고 있으며, 이 카운터는 도9를 참조하여 상세하게 설명된다. 이 카운터(6)의 감소하는 입력(DOWN)은 분주기(5)의 출력에 접속되고, 이 카운터(6)의 증가하는 입력(UP)은 마이크로제너레이터(1)의 출력에서의 신호의 제로 천이를 확인하는 히스테리시스 비교기와 배타적(anticoincidence) 회로(8)를 통해 마이크로제너레이터(1)에 접속된다. 배타적 회로는 카운터(6)의 두 입력에 동시에 UP 펄스 및 DOWN 펄스가 인입되는 것을 방지하며, 그렇지 않으면, 카운터는 예측불가능하게 동작할 수도 있다. 이러한 목적을 위해, 배타적 회로(8)는 UP 및 DOWN 신호를 분주기(5)로부터 인입되는 상이한 펄스의 신호와 동기시킨다. IC는 또한, 보다 높은 전압 HV＞Vdd 및 보다 낮은 전압 LV＜Vss으로 에너지-방산 제어 수단(30) 및 에너지-방산 회로(9)에 급전하고 트리거시키는 것을 가능하게 하는 내부 전압 2배기(doubler)(31)를 포함한다.
에너지-방산 제어 수단(30)은 수정 발진기(3,4)에 의해 발생되는 기준 신호와 마이크로제너레이터(1)로부터 인입되는 신호의 함수로서 에너지-방산 회로(9)의 에너지 방산을 제어한다. 마이크로제너레이터(1)의 회전자가 너무 빠르게 회전하면, 입력 G- 와 G+ 사이의 신호의 주파수는 분주기(5)의 출력에서의 기준 신호의 주파수 보다 높다.
그러므로, 주어진 간격 동안에, 카운터(6)는 그 감소 입력 DOWN에서 보다 그 증가 입력 UP에서 더 많은 펄스를 수신하고, 따라서 그 카운트는 증가된다. 이 카운트의 함수로서, 에너지-방산 제어 수단(30)은 마이크로제너레이터(1)에 브레이크가 걸리는 방식으로 에너지-방산 회로(9)의 저항, 결과적으로 에너지 방산을 제어한다. 이러한 방식으로, 마이크로제너레이터(1)의 회전 주파수, 즉 시간 표시장치의 가동이 수정 발진기로부터 오는 기준 주파수와 동기된다.
에너지-방산 제어 수단 회로(30)에 의해 에너지-방산 회로(9)에 공급되는 조절값 B1:B31은 본 실시예에서 카운터(6)의 판독, 즉 시계가 가동을 시작한 이래 수정 발진기(3,4)로부터 오는 DOWN 펄스의 수와 마이크로제너레이터(1)로부터 오는 신호 UP의 펄스의 수 사이의 차에 의존한다. 따라서, 제어 또는 조절의 형태는 적분(integral) 형태이다. 다른 제어 형태, 예를 들어, 순간 주파수차나 주파수차의 기울기(gradient)에 비례하는 조절이나 또는 비례-적분 파생(propotional-integral derived)(PID) 제어가 사용될 수도 있다. 도시된 실시예에서, 회전자의 회전 속도는 에너지-방산 회로(9)에서의 브레이킹 저항을 조절함으로써 제어되지만, 그러나 온-오프 제어가 사용될 수도 있다.
전술한 바와 같이, 에너지-방산 제어 수단(30)은 마이크로제너레이터(1)에 접속된 2개의 입력에서의 신호 G- 및 G+를 비교하는 히스테리시스 비교기(7)를 포함한다. 비교기(7)의 출력에서의 신호 Gen은 입력 G- 및 G+ 사이의 신호의 극성의 변화시 마다 그 상태를 변경하는 4각형(rectangular) 신호이다. 히스테리시스 비교기의 사용으로 인해 입력 G- 및 G+ 사이의 신호의 교란(disturbances)이 제거될 수 있다. 잘못된 증가, 즉 마이크로제너레이터(1)의 과도한 브레이킹을 유발하게 되는, 신호 Gen의 값에서의 원하지 않는 변화를 피하기 위해, 예를 들어, 저역-통과 또는 대역-통과 필터나 또는 소정의 시간 주기 이후에만 그 상태를 변경하는 필터와 같은 다른 필터 수단이 제공될 수도 있다. 히스테리시스 비교기(7)는 전원(32)에 의해 급전된다.
도2 내지 도5에는 정류 및 변압기 회로(2)가 도시되어 있다. 가능한 최대 효율을 실현하기 위해, 통상적으로 사용되는 다이오드가 본 회로에서는 전술한 국제 특허 출원 제 PCT/EP96/02791에서 이미 제안된 바와 같이, 스위치(17,18,19) 및 이들 스위치를 트리거시키는 비교기(20,21)로 대치된다. 제1 스위치(19)는 마이크로제너레이터(1) 및 전술한 축전 캐패시터 C3와 직렬로 접속된다.
제1 스위치(19)는 시계 무브먼트의 시동 직후에 단순한 다이오드로서 작용하는 전계-효과 트랜지스터로 구성되는 것이 바람직하다. 이때, 스위치(19) 양단의 전압 강하는 약 400 mV의 다이오드 임계 전압과 동일하다. 캐패시터(10)의 전위가 내부 전원을 위해 충분하게, 즉 비교기가 기능하도록 하기에 충분하게 높아지게 되자마자, 스위치로서 작용하는 트랜지스터는 비교기에 의해 트리거된다. 전압-3배기(voltage-tripler) 회로에 의해 공급되는 전압이 캐패시터(10)의 전압 보다 높을 때, 제1 전계-효과 트랜지스터가 인에이블된다. 그러나, 전계-효과 트랜지스터의 채널을 통한 전압 강하는 단지 약 10 mV가 된다. 그러므로, 다이오드 대신에 트랜지스터 및 그 트랜지스터를 트리거시키는 비교기가 사용되면, 시계 무브먼트의 예비 에너지가 보다 경제적으로 사용되며, 따라서 예비 전력이 증가된다.
전계-효과 트랜지스터(19)는 전압-3배기 회로에 의해 공급되는 전압 C2이 다시 제1 캐패시터(10)의 전압 Vdd 아래로 강하할 때까지는 다시 디스에이블되지 않는다.
제1 스위치(19)는 도4에 도시된 제1 비교기 회로(21)에 의해 전송되는 신호 /ser에 의해 제어된다.
비교기 회로(21)는 스위치(19) 양쪽의 전압을 비교하는 비교기(210)를 포함한다. 스위치(19)의 좌측의 전압 C2가 우측의 전압 Vdd 보다 높을 때, 비교기(210)의 출력은 0에서 1로 변화된다.
통상적인 비교기는 항상 (정극성 또는 부극성의) 오프셋 전압 VO를 갖고 있다. 비교기(210)의 출력이 1로 변화되도록 하기 위해, 다음의 조건이 충족되어야 한다.
C2＞Vdd+VO
만일 예를 들어, 오프셋 전압이 +2 mV이면, 스위치(19) 양단의 전위차는 비교기(210)의 출력이 1로 변화되도록 하기 위해 2 mV 또는 그 이상이 되어야 한다.
그러나, 만일 스위치(19)가 비교기(210)에 의해 직접 제어되면, 스위치(19)는 전위차가 2 mV 또는 그 이상이 되자마자 폐쇄되게(closed) 된다. 또한 이 스위치의 내부 저항이 낮기 때문에, 폐쇄된 스위치 양단의 전압 강하는 오프셋 전압 보다 작게 될 수 있다. 이 경우에, 스위치(19)는 즉시 재개방된다. 그러면, 스위치(19) 양단의 전위차가 다시 존재하게 되고, 따라서 비교기의 출력은 다시 1로 변화되게 되고 스위치(19)는 다시 폐쇄된다. 즉, 시스템이 발진(oscillate)할 수 있다.
이러한 문제를 피하기 위해, 본 발명은 측정(measuring)과 스위칭 사이의 시간차에 대비한 것이다. 먼저, 스위치(19)가 측정(meas) 신호에 의해 차단(blocked)되고, 따라서 비교기는 스위치 양단의 전위차를 검출할 수 있다. 이후에, 트랜지스터(19)가 디스에이블될 때의 비교기(210)의 출력에서의 값은 래치(latch) 신호를 이용하여 축전 소자(211)에 저장된다. 소정의 간격 이후에 비로소 meas 및 latch 신호는 0으로 변화되고, 스위치(19)는 축전 소자(211)에 저장된 값 ser을 이용하여 트리거된다. 이러한 방식으로, 시스템이 발진하지 않고 전류가 C2로부터 Vdd로 흐르도록 보장된다.
2개의 지연된 신호 latch 및 meas의 형성에 대해서는 도5a를 참조하여 설명된다. 분주기(5)에 의해 공급되는 16kHz,8kHz,4kHz,2kHz 및 1kHz 신호를 조합하는 NAND 게이트(3081)는 신호 p를 전송한다. 따라서, 펄스 신호 p는 항상 16kHz 반 사이클 동안에 1kHz 당 한 번씩을 제외하고는 1의 값을 갖는다. NAND 게이트(3081)의 출력에서의 이 신호는 NAND 게이트(3083)에 접속된 인버터(3082)에 의해 반전된다. 그 형성에 대해서는 도8을 참조하여 후술되게 되는 파워-온 리셋 신호 rud는 게이트(3083)의 다른 입력에 공급된다. 회로가 시동될 때, rud 신호는 0이고, 이후에는 항상 1이다. 그러므로, NAND 게이트(3083)에 의해 공급되는 meas 신호는 시동 이후에 p의 논리 상태가 1일 때를 제외하고는 항상 0이 된다.
NAND 게이트(3081)의 출력에서의 신호 p는 분주기(5)로부터 오는 32kHz을 수신하는 OR 게이트(3084)로 전송된다. 결과적으로 게이트(3084)에 의해 공급되는 신호 r은 p와 32kHz 신호가 동시에 0일 때, 즉 32 kHz 사이클의 절반 동안에 1kHz 사이클 당 한 번씩을 제외하고는 항상 0의 값을 갖는다. 이 신호는 rud 신호에 의해 검증(validated)되며 NAND 게이트(3085)를 이용하여 반전된다. 따라서, 게이트(3085)에 의해 공급되는 latch 신호는 신호 r이 1의 값을 가질 때 및 신호 rud가 동시에 0이 되지 않을 때에만 동일하다. latch 신호는 이러한 방식으로, 비교기 회로(20,21) 내의 축전 소자(201,211)에 각각 비교기(20,21)의 출력에서의 상태를 저장하기 위해 사용된다.
meas 및 latch 신호는 수정 발진기 및 분주기 체인이 동작하고 있을 때에만 형성될 수 있다. 그러나, 이것은 회로가 시동될 때의 경우가 아니며, 따라서 이 회로는 시스템이 시동될 때 스위치가 비교기에 의해 직접 트리거되는, 즉 시스템이 가동될 때 meas 및 latch 신호가 rud 신호에 의해 각각 0과 1로 유지되는 방식으로 설계되어야 한다. 따라서, 스위치(19)는 비교기(20,21)에 의해 직접 트리거된다. 수정 발진기 및 분주기 체인이 동작하고 있다는 것을 의미하는, rud 신호가 1로 변화되자마자, 스위치(19)는 축전 수단(211)에 저장된 값을 이용하여 트리거된다.
전압 3배기(15,16,17,18)는 입력 G+ 및 G-에서 마이크로제너레이터(1)와 직렬로 접속된 제2 캐패시터 C2(15) 및 제3 캐패시터 C1(16)를 포함하고 있다. 제2 스위치(17)는 입력 G-와 마이크로제너레이터(1)의 반대쪽의 제3 캐패시터(16)의 접지된 단자 사이에 접속된다. 제3 스위치(18)는 제1 스위치(19)에 접속된 마이크로제너레이터(1)의 반대쪽의 제2 캐패시터(15)의 단자와 입력 G+ 사이에 접속된다. 스위치(17,18)는 제2 캐패시터(15)에 접속된 입력 G-의 전위를 접지 전위와 비교하는 제2 제어 회로(20)(도3)에 의해 제어된다.
스위치(17,18)도 마찬가지로 디스에이블된 상태에서 다이오드로 작용하는 전계-효과 트랜지스터로 구성된다. 시계 무브먼트가 가동을 개시하면, 캐패시터(15,16)는 트랜지스터(17,18)의 다이오드 구조에 의해 충전된다. 비교기가 동작하고 있고 접합 G-에서 제너레이터의 전압이 Vss 보다 낮게 되자마자, 제2 제어 회로(20)는 meas 신호의 다음 엣지에 의해 플립하고, latch 신호의 엣지에 의해 비교기의 상태가 축전 소자(201)에 저장되고, 스위치는 저장된 값을 이용하여 트리거된다. 이때, 트랜지스터(17,18)는 도통된다. 결과적으로 캐패시터(15,16)는 오로지 트랜지스터(17,18)의 채널을 통해 충전되며, 이것은 양호한 에너지-방식이라는 것을 입증하는 것이다. 마이크로제너레이터(1)에 접속된 입력 G-는 트랜지스터(17)의 채널이 도통되자마자 그 채널을 통해 접지된다는 것을 주목하자.
다른 전압 증배 회로에 대해서는, 예를 들어, 전술한 국제 특허 출원 제 PCT/EP96/02791호 및 유렵 특허 제 695,978호에 개시되어 있다.
비교기(200,210)(도3 및 도4)는 캐패시터 C3에 저장된 전압 Vdd에 의해 급전된다. 이들 비교기는 또한 공급 전류 pp 및 pn을 각각 필요로하며, 이것은 도6에서 설명되는 전원(32)을 통해 관리된다. 이들 비교기는 각각의 전류 pp 및 pn이 충분히 높지 않으면 동작하지 않으며, 이 경우에 그 출력은 제로 상태로 유지되고, 따라서 제어되는 스위치(17,18,19)는 차단 상태로 유지된다.
전원(32)은 종래의 전류 미러로 구성된다. 이것은 n-채널 전계-효과 트랜지스터(322)의 접지와 소스 사이에 접속된, 예를 들어 300??의 높은 값을 가진 저항기(321)를 포함한다. 이 트랜지스터(322)의 드레인은 전계-효과 트랜지스터(323a)의 드레인 및 3개의 p-채널 트랜지스터(323a,323b,323c)의 게이트와 직렬로 접속되고, 이 트랜지스터의 소스는 변압기(2)에 의해 발생되는 전압에 의해 급전된다. 트랜지스터(322)의 드레인은 또한 미러 회로로서 3개의 p-채널 전계-효과 트랜지스터(323a,323b,323c)의 게이트에도 접속된다. 트랜지스터(322)이 채널 및 저항기(321)를 통해 흐르는 pp 전류는 도3에 도시된 비교기(200)를 급전한다.
트랜지스터(323a)의 드레인은 n-채널 트랜지스터(322)의 드레인에 접속되고, 또한, n-채널 트랜지스터(322a',322b',322c',322d')의 게이트와 직렬로 미러로서의 관련 트랜지스터(322)에 접속된다. 트랜지스터(323a',323b',323c')를 통해 흐르는 pn 전류는 도4에 도시된 비교기(210)를 급전한다.
전류 미러를 가진 이와 같은 형태의 전원의 동작 모드는 그 자체적으로 알려져 있으며, 따라서 간략하게 설명된다. pp 전류가 증가하면, 저항기(321)를 통한 전류 강하도 증가하고, 이에 대응하여 트랜지스터(322)의 드레인에서의 전압도 역시 증가한다. 결과적으로, 트랜지스터(323a',323b',323c')에 인가되는 전압도 증가하고, 이것은 그 디스에이블링을 유발하고, 따라서 p-채널 트랜지스터(323a')의 드레인에서의 전압이 감소되게 된다. 이 전압은 p-채널 트랜지스터(322)의 게이트에 인가되어, 그 게이트 전압이 감소되기 때문에 전도성이 떨어지게 된다. 따라서, 트랜지스터(322)는 디스에이블되어 pp 전류를 제한하는 경향을 갖고 있다.
이와 반대로, pp의 감소는 저항기(321)를 통한 전압 강하의 감소를 유발하고, 따라서 p-채널 트랜지스터(323a,323b,323c)의 게이트에 인가되는 전압의 감소를 유발한다. 결과적으로, 이들 트랜지스터는 전도성이 증가되어, 트랜지스터(322)의 게이트에 인가되는 트랜지스터(323a')의 드레인에서의 전압의 증가를 유발한다. 따라서, 트랜지스터(322)는 전도성이 증가되어, 그것을 통해 흐르는 pp 전류가 증가될 수 있도록 한다. 따라서, pp 전류는 안정화되고, 단지 인가되는 부하에 약간 의존하게 된다. 트랜지스터(323a',323b',323c')를 통해 흐르는 pn 전류도 이와 동일한 방식으로 안정화된다는 것을 쉽게 알수 있다.
그러므로, 전류의 크기는 전원 내의 소자의 특성, 특히 트랜지스터의 수와 그 채널의 크기를 적합시킴으로써 결정될 수 있다. 따라서, 미러의 2개의 브랜치를 통해 자유롭게 전류 pp 및 pn을 결정하는 것이 가능하다.
이와 같은 전류 미러는 2가지 안전한 상태를 갖고 있다. 제1 상태는 이미 설명되었으며, pp 및 pn 전류가 원하는 세기에 도달했을 때 실현된다. 제2 상태는 pp 및 pn 전류가 제로가 될 때에 대응한다. 이 제2 상태는 모든 트랜지스터가 디스에이블될 때 실현된다. 특히, 시스템에 전압이 인가되고, 그 후에 pp 및 pn 전류가 제로가 될 때 나타난다. n-채널 초기화 트랜지스터(320)는 전류 미러(32)를 통해 흐르는 전류를 강제적으로 시동(start-up) 상태로 만들어 그 제1 안정 상태에 도달하도록 하기 위해 제공된다. 트랜지스터(320)의 게이트는 접지되고, 그 소스는 마이크로제너레이터(1)의 입력 G-에 접속된다. 초기화 트랜지스터(320)의 드레인은 p-채널 트랜지스터의 게이트에 접속된다. 시계 무브먼트의 시동 상태 동안에, 마이크로제너레이터(1)는 접지에 관해 플로팅한다. 결과적으로, 마이크로제너레이터(1)의 입력에서의 신호 G-는 접지와 관련하여 거의 사인곡선(sinusoidal) 방식으로 발진한다. 입력 신호 G-가 부극성이면, 즉, 접지 전압 아래에 있으면, 트랜지스터(320)은 도통되고, G-의 부극성 전압이 p-채널 트랜지스터(323a',323b',323c')의 게이트에 인가된다. 그러므로, 이들 트랜지스터는 갑자기 도통되게 되고, 따라서 pn 전류만이 순환되고, 트랜지스터(322)의 게이트에서의 전압은 상승되고, 이 트랜지스터는 또한 pp 전류를 전도시킨다. 전술한 바와 같이, 이 전류는 동작하기 시작하는 정류기 및 변압기 회로(2) 내의 제어 회로(20)(도3)에 인가된다. 이 제어 회로(20)의 출력 신호는 접합 G-에서의 전압이 Vss 보다 낮을 때, 도2에 도시된 바와 같이 그 상태를 변화시키고, 따라서 트랜지스터(17,18)를 인에이블시켜, 마이크로제너레이터(1)의 입력 G-를 접지시키고, 마이크로제너레이터(1)의 입력 G+를 C2에 접속하게 된다. 입력 G-가 접지되자마자, 트랜지스터(320)는 디스에이블되어, 그 이후에는 전류를 소비하지 않게 된다. 이후에, 전원(32)은 초기화되고, pp 및 pn 전류는 원하는 값에 빠르게 도달하게 된다.
전원은 예를 들어, 다른 n-채널 트랜지스터를 이용하여 용이하게 완성될 수도 있으며, 여기서, 이 트랜지스터의 게이트는 트랜지스터(323a')의 드레인에 접속되고, 그 소스는 접지된다. 그러므로, 이들 트랜지스터를 통해 흐르는 전류는 예를 들어, 수정 발진기(3,4)의 구성요소와 같은 다른 구성요소를 급전하기 위해 쉽게 제어될 수 있다.
도7은 직렬로 접속된 10개의 D-플립 플롭으로 이루어진 분주기(50)를 포함하는 본 발명의 양호한 실시예를 도시하고 있다. 신호의 주파수는 각각의 플립 플롭에서 2로 분할된다. 분주기(50)의 입력에서 발진기(3,4)에 의해 공급되는 기준 신호가 32 kHz로 발진하면, 분주기(50)의 출력에서의 신호의 주파수는 2-10 32kHz, 즉 32Hz가 된다. 이 신호는 4kHz의 반 사이클 동안에 32Hz의 사이클 당 한 번씩 논리 상태 1을 갖는 DOWN 신호를 발생하기 위해, 회로(500)에 의해 4kHz 신호와 조합된다.
도8은 파워-온 리셋 신호 rud를 전달하는 회로(51)를 도시하고 있다. 이 신호는 다른 것 중에서도 특히, 초기화시 카운터(6)를 소정의 값으로 리셋하고 에너지-방산 회로(9)를 컷아웃(cut out)하기 위한 것이다. 이 회로(51)는 접지와 피드(feed) 사이에 p-채널 트랜지스터와 직렬로 배치된 3개의 p-채널 전계-효과 트랜지스터(510,511,512)를 포함한다. 3개의 p-채널 트랜지스터의 게이트는 전원(32)으로부터 오는 pp 신호를 수신한다. 초기화 동안에, 이들 3개의 트랜지스터(510,511,512)는 전원(32)이 충분한 전류를 공급하지 않는 한 디스에이블 상태로 유지된다. 그러므로, 포인트(516)에서의 전압은 제로이다. 인버터(515)는 이 전압을 신호 POR1으로 변환하고, 이 신호는 OR 게이트(528)에 의해 신호 POR2와 조합된다. 게이트(528)의 출력에서의 신호는 2개의 NOR 게이트(517,518)로 이루어진, 2개의 입력을 가진 플립 플롭으로 중계된다. 플립 플롭(517,518)의 다른 입력은 5개의 플립 플롭(521-526)으로 이루어진 분주기(520)의 출력에 접속된다. 이 분주기(50)에 의해 공급되는 32Hz 출력 신호는 플립 플롭(521)의 입력에 접속된다. 플립 플롭(521-526)을 리셋하기 위한 /reset 입력은 인버터(527)를 통해 인버터(515)의 출력에 접속된다.
초기화시, 신호 POR1은 전원이 충분한 전력을 공급하지 않는 한 2진수 1이다. 마찬가지로, 신호 POR2도 분주기(5)로부터의 주파수가 소정의 값에 도달하지 않는 한 2진수 1이다. 결과적으로, 게이트(528)의 출력에서의 신호는 수정 발진기 및 전원이 모두 동작할 때까지는 제로가 되지 않는다.
초기화시, 이 신호는 여전히 1이며, 따라서 플립 플롭(521-526)은 모두 제로로 셋트된다. 플립 플롭(526)에 접속된 플립 플롭(517,518)의 입력은 논리 상태 0을 수신하지만, 인버터(515)에 접속된 입력은 논리 상태 1을 수신한다. 이 신호는 인버터(519)에 의해 rud(리셋 업-다운 카운터)로 불리는 논리값0을 가진 신호로 반전된다.
전원이 충분한 전력을 공급하게 되자마자, 3개의 트랜지스터(510-512)는 도통상태로 된다. 그러므로, 포인트(516)에서의 신호는 Vdd가 되며, 따라서 인버터(515)는 논리값 0을 가진 신호 POR1을 공급한다. 수정 발진기도 또한 동작하고 있으면, 게이트(528)를 통해 2개의 입력을 가진 플립 플롭(517,518)으로 논리값 0이 공급되며, 반면에, 플립 플롭(521-526)의 /reset 입력은 논리값 1을 수신한다. 이때, 분주기(520)는 공급되는 32Hz 주파수를 분할하기 시작한다. 1초 후에, 플립 플롭(526)의 출력에서의 신호는 1로 변화된다. 플립 플롭(517,518)의 2개의 입력은 논리값 1을 수신하기 때문에, 그 출력은 제로로 변화되고, 따라서 신호 rud는 논리값 1에 도달하게 된다. 다음에, 전류 pp가 충분하고 수정 발진기가 동작하고 있는한 이 논리값은 유지된다.
예를 들어, 시계 무브먼트가 셋트되는 때처럼 제너레이터가 정지되면, 캐패시터(10)는 더 이상 제너레이터에 의해 공급되지 않는다. 그러나, IC는 계속해서 전력을 소비하며, 따라서 C3에서의 전압 Vdd는 점점 더 강하된다. 수정 발진기가 더 이상 작용하지 않게될 때까지 전압이 강하되면, meas 및 latch 신호는 더 이상 형성되지 않는다.
그러나, 캐패시터(514)가 충분히 빠르게 방전된다는 것은 보장되지 않기 때문에, 비록 회로는 더 이상 충분한 전압을 갖지 않지만, 신호 POR1은 2진수 1로 변화되지 않는다. 그러나, 분주기로부터의 주파수가 소정의 값 아래로 강하하자마자, 제2 파워-온 리셋 신호 POR2는 2진수 1로 변화된다. 그러므로, 짧은 간격 이후에, 신호 rud가 다시 나타나게 되고, 따라서 변압기의 스위치(17,18,19)는 이 경우에도 역시 비교기(200,210)에 의해 직접 트리거된다.
도시되지 않은 실시예에서, IC의 시동은 단지 분주기로부터의 신호 POR2에 의해서만 보장된다. 신호 POR2는 제로에서 유지된다. 도9는 카운터 회로(6)의 양호한 설계를 도시하고 있다. 이 설계에서, 카운터 회로(6)는 예를 들어, 직렬로 접속된 6개의 리셋가능한 D-플립 플롭으로 구성된 6-비트 카운터(60)를 포함한다. 출력 Q1-Q6에 의해 형성되는 2진수는 입력 (601)에 공급되는 각각의 리딩 엣지(leading edge)에 따라 1씩 증가된다. 이 카운터는 신호 rud가 리셋 입력(603)에 공급될 때 리셋된다.
2개의 NAND 게이트(61,62)와 OR 게이트(63)를 포함하는 최대값 검출기는 최대 출력 상태 Q1=Q2...=Q6=1에 도달될 때, NAND 게이트(64)를 이용하여, 증가 입력(601)에서의 새로운 UP 펄스의 도입을 차단한다. 이와 동일한 방식으로, 최소값 검출기(65,66,67,68)는 최소 출력 상태 /Q1=/Q2...=/Q6=1 아래로의 모든 카운트 다운을 방지한다. 따라서, 2개의 상태 검출기 덕택에, 카운터(60)의 카운팅 한계 밖의 잘못된 카운트가 방지된다.
카운터(60)에 의해 공급되는 신호 Q1-Q6는 64개의 상이한 브레이킹 값의 코딩을 허용한다. Q1=Q2...=Q6=0(레벨 0) 일 때 최소 브레이킹이 이루어지고, Q1=Q2...=Q6=1(레벨 63) 일 때 최대 브레이킹이 이루어진다. 본 발명에 따르면, 마이크로제너레이터의 브레이킹은 이들 최소값과 최대값 사이에서 선형으로 증가하지 않는다. 에너지-방산 회로(9)의 브레이킹 저항 Rf을 통한 에너지 방산은 도10a의 그래프에 도시된 바와 같은 방식으로 진전되는 바람직하다. 0과 31 사이에서, 마이크로제너레이터(1)와 발진기(3,4) 사이의 카운터(6)에 의해 적분되는 주파수차는 미미하며, 브레이킹은 유발되지 않는다. 이로 인해, 시계가 동작상태로 셋트될 때 마이크로제너레이터의 빠른 가속이 허용되고, 따라서 매우 빠르게 공칭 속도에 도달하게 된다. 31와 61 사이에서는, 에너지 방산이 적당한 상승속도로 선형으로 증가된다. 레벨 62로부터, 에너지 방산은 보다 높은 상승속도로 증가되어 레벨 63에서 그 최대값에 도달하게 되며, 따라서 마이크로제너레이터의 회전자는 그것이 회전을 개시하는 경우에 브레이크를 걸기가 어렵게 된다.
도10은 에너지-방산 제어 수단(30)을 도시하고 있다. 이 수단은 카운터로부터의 신호 Q1-Q6를 도11에 도시된 에너지-방산 회로(9)를 직접 가동시키는 신호 B1-B63로 변환한다. 도1과 관련하여 전술한 바와 같이, 에너지-방산 회로(9)는 마이크로제너레이터의 입력 G+와 G- 사이에 직접 접속되어 있다. 이것은 IC에 집적된 다수의 저항기(910-916)를 포함한다. 에너지-방산 제어 수단(30)으로부터 오는 신호 B1-B5 및 B62,63에 의해 제어되는 스위치(900-906)는 병렬로 배치된 저항기의 수의 조절을 허용한다. 도10a에 따르면, 저항기(910-916)의 저항은 제어 신호 B1-B63의 세기에 반비례하며, 따라서, 신호 B62 및 B63은 예를 들어, 신호 B1 보다 더욱 효과적으로 브레이킹을 제어한다.
스위치(900-906)는 n-채널 전계-효과 트랜지스터이다. 트랜지스터의 게이트에서의 전위가 0이면, 그 트랜지스터는 디스에이블되고, 따라서 그 트랜지스터를 통해 전류는 흐르지 않는다. 그러나, 각각의 트랜지스터의 소스에서의 전위가 Vss 이하가 되면, 트랜지스터는 도통상태로 된다. 이것은 제너레이터의 단자(G+,G-) 사이에 저항기가 접속되어 있기 때문에, 이제 전류가 흐르게 되고 제너레이터에는 브레이크가 걸린다는 것을 의미한다.
그러나, 어떤 회로가 사용되는가에 따라, 회로가 시동할 수 있도록 하기 위해, 제너레이터가 정격 회전 속도 보다 실질적으로 높은 회전 속도, 즉 최대로 가능한 출력 전압에 도달하는 것이 필수적이다. 그러나, 이와 관련하여, G+ 및 G-에서의 전압이 Vss 보다 낮아지게 되고, 따라서 제너레이터에 브레이크가 걸리는 것이 가능한데, 그 이유는 브레이크를 위한 스위칭 트랜지스터가 도통상태로 되기 때문이다. 만일 아직도 높은 회전 속도, 즉 높은 출력 전압에 도달하지 않았으면, 다이오드를 통한 전압 강하로 인해 회로는 시동될 수 없다.
이제, 시스템의 시동시 에너지-방산 회로(9)에 의해 제너레이터에 브레이크가 걸리지 않게 될 수도 있도록 하기 위해, G+와 G- 사이에 브레이킹 저항기를 접속하기 위한 스위치로서 작용하는 것인 경우에 적어도 하나의 p-채널 전계-효과 트랜지스터와 적어도 하나의 n-채널 전계-효과 트랜지스터를 직렬로 접속할 필요가 있다. 본 발명에 따르면, 이것은 p-채널 전계-효과 트랜지스터(920)를 이용하여 해결된다. 이 트랜지스터(920)는 게이트에서의 전위가 소스 전위 이하의 한 임계값 보다 낮을 때에만 도통상태로 될 수 있다. 이것은 확실히 시스템이 시동될 때의 경우가 아니며, 따라서 제너레이터는 브레이크가 걸리지 않고, 시스템을 시동하는 것이 가능하다.
n-채널 및 p-채널 트랜지스터는 Vss 와 Vdd 부근에서만 양호한 스위치로서 사용될 수 있다. 드레인 및 소스에서의 전위가 Vdd 와 Vss 사이의 어딘가에 있다면, 이것은 트랜지스터를 도통상태로 만들기 위해 Vdd 또는 Vss로 게이트를 트리거시키기에 충분하지 않다. 이것은 바로 전압 2배기의 스위치(19)와 에너지-방산 회로(9)에서의 경우이다.
트랜지스터가 이러한 조건하에서 스위치로서 사용될 수 있도록 하기 위해, n-채널 트랜지스터의 게이트는 트랜지스터가 잘 도통되도록 Vdd 보다 높은 전압으로 트리거되어야 한다. 이것은 p-채널 트랜지스터에도 동일하게 적용되며, 이 트랜지스터의 게이트는 트랜지스터가 적절하게 도통되도록 하기 위해 Vss 보다 낮은 적어도 하나의 임계값이 되는 전압으로 활성화되어야 한다.
그러므로, 트랜지스터(920)는 Vss에 의해서는 활성화되지 않으며, 활성 상태에서 Vss 보다 실질적으로 낮은 전압을 갖는 LV 신호를 이용하여 활성화된다. 회로(30)에서의 LV의 형성에 관해서는 상세하게 후술되게 된다.
이와 마찬가지로, n-채널 트랜지스터(900-906)도 카운터로부터의 신호 Q1-Q6에 의해 직접 트리거될 수 없는데, 그 이유는 이들 신호가 Vdd 보다 높게될 수 없기 때문이다. 그러므로, 이들 트랜지스터는 신호 B1-B63를 이용하여 활성화되며, 이 신호의 논리 상태는 Q1-Q6의 논리 상태에 대응하지만, 그 전압은 2배가 된다. 이러한 목적으로, 신호 Q1-Q5는 레벨 시프터(301-305)를 이용하여 에너지-방산 제어 수단(30)에서 출력 신호 B1-B5로 변환된다.
본 발명의 다른 실시예(도시되지 않음)에서도, 이와 비슷한 이유로, 변압기 회로(2)의 스위치(18)는 신호 par와 동일한 논리 상태를 갖지만 더 높은 전압을 가진 신호를 이용하여 트리거된다. 스위치(17,18)를 트리거시키는 신호 par 및 ser의 전압을 2배로 만드는 것도 가능하다.
도10의 레벨 시프터(301-305)는 전압 2배기(31)를 이용하여 캐패시터 C3에서의 전압 Vdd를 2배로 만드는 것에 의해 얻어지는 전압 HV에 급전된다. 회로가 확실하게 시동될 수 있도록 하기 위해, 전압 2배기는 초기화시에도 Vdd와 적어도 동일한 전압을 공급하도록 구성되어야 한다. 이러한 목적을 위해, 전압 2배기(31)는 예를 들어, 이미 전술한 신호 rud를 이용하여 트리거될 수도 있으며, 따라서 이것은 초기화시 전압 Vdd를 공급하며 수정 발진기와 전원이 모두 동작하고 있을 때 신호 rud가 그 상태를 변화시킨 이후에만 2배로된 전압 HV을 공급하게 된다.
논리 상태'62"는 신호 B2,B3,B4 및 B5가 모두 2진수 1일 때 AND 게이트(306)에 의해 나타난다(10진수 62는 2진수 111110에 대응한다). 이 게이트(306)는 신호 B2-B5를 증배하여, 카운터가 레벨30 또는31에 도달할 때에만 논리 상태 1을 갖는 신호 B62를 공급한다. 제2 AND 게이트는 신호 B63을 이용하여 논리 상태"63"이 나타나는 방식으로 B62를 B1과 곱셈한다. 신호 B62와 B63은 각각 트랜지스터(905)와 트랜지스터(906)을 직접 제어한다.
이미 전술한 바와 같이, 회로(30)는 에너지-방산 회로(9) 내의 p-채널 트랜지스터(920)를 트리거시키기 위한 LV 신호를 공급한다. 이 LV 신호는 레벨 시프터(300)에 의해 발생된다. 전술한 바와 같이, 트랜지스터(920)가 적절하게 도통되도록 하기 위해, 활성 상태에서 LV 신호의 전압은 Vss 보다 낮은 적어도 하나의 임계값이 되어야 한다. 이러한 목적을 위해, 레벨 시프터(300)의 출력은 캐패시터(3005)에 접속된다. 다이오드로서 작용하는 트랜지스터(3006)는 캐패시터(3005)의 다른 쪽과 포인트 /rud 사이에 접속된다. 트랜지스터(3006)는 예를 들어, 400mV의 임계값 Ue를 갖는다. 레벨 시프터(300)가 전압 HV를 공급할 때, 캐패시터(3005)에서 충전되는 전압은 ??U HV-Ue 이다. 만일 레벨 시프터(300)의 출력에서의 전압이 갑자기 Vss로 강하하면, LV 신호의 전압은 Vss-(HV-Ue)로 강하하고, 따라서 트랜지스터(920)는 도통상태로 될 수 있다.
시스템이 초기화 될 때, 신호 /rud는 2진수 1이고, 따라서 LV도 또한 2진수 1에서 유지되며, 트랜지스터(920)는 디스에이블된다. 트랜지스터(920)는 신호 /rud가 2진수 0이 될 때까지는 도통될 수 없다.
레벨 시프터(300)는 신호 /b가 2진수 0일 때 에너지-방산 회로(9)가 브레이크를 거는 방식으로 신호 /b에 의해 제어된다. 신호 /b는 신호 Q6와 p를 논리적으로 조합하는 NAND 게이트(3080)에 의해 전송된다. 신호 /b는 이들 2개의 신호 중에서 적어도 하나의 신호가 0일 때 1이 된다. 예를 들어, 만일 Q6가 0이면, 즉, 카운터(6)가 적어도 레벨 16에 도달하지 않으면, 신호 /b는 1이고, 따라서 에너지-방산 회로(9)는 도10a의 그래프에 따라 단지 카운터의 레벨 16으로부터 브레이크할 수 있다. 회로(308)에 의한 펄스 신호의 형성은 이미 도5a를 참조하여 설명되었다. 결과적으로, 펄스 신호 p는 16kHz의 반 사이클 동안에 1kHz 당 한 번씩을 제외하고는 1의 값을 갖는다. 이것은 LV를 발생하는 캐패시터를 재충전하는 목적으로 작용한다. 여기서, 브레이킹은 밀리초 당 한 번씩 펄스 신호 p에 의해 인터럽트된다(펄스 방식 브레이킹). 그러나, LV1 및 LV2, 즉 2개의 p-채널 트랜지스터를 이용한 해결책도 생각할 수 있으며, 따라서 브레이킹은 인터럽트될 필요가 없다.
시스템이 안정되도록 하기 위해, 캐패시터 C1,C2 및 C3는 브레이킹으로부터 분리되어야 하며, 즉, 브레이킹의 모멘트(moment)는 충전에 의존해서는 안된다. 도10에 도시된 회로에서, 브레이킹은 전체 주기 동안에 일어난다. 결과적으로, 전압 강하는 비교적 작으며, 더욱이, 이 전압 강하는 하드 브레이킹(hard braking)이 일어날 때에만 존재한다. 이것은 높은 드라이빙 모멘트와 같으며, 즉, 보다 확실하게, 임팩트 이후에 제너레이터가 다시 빠르게 가속될 수 있고, 시스템에 다시 전력이 공급된다는 것이다. 또한, 브레이킹과 충전을 완전히 분리하는 것도 가능하다. 예를 들어, 하나의 정극성 및 부극성 반파(half-wave) 동안에는 먼저 브레이킹만이 이루어지고, 그 다음 정극성 및 부극성 반파 동안에는 단지 캐패시터가 충전된다. 그러므로, 브레이킹에 의해 야기되는 전압 강하는 생략되고 캐패시터는 최대로 충전된다.
전술한 바와 같은 본 발명에 따르면, 전력 소비를 감소시킬 수 있는 개선된 전자 제어 회로를 제공할 수 있는 효과가 있다.
도1은 본 발명의 전자 회로의 블록 회로도.
도2는 정류기 및 변압기 회로를 도시하는 도면.
도3은 정류기 및 변압기 회로에 사용된 제1 제어 회로를 도시하는 도면.
도4는 정류기 및 변압기 회로에 사용된 제2 제어 회로를 도시하는 도면.
도5a는 2개의 신호, 즉 latch와 meas를 발생하는 논리 회로도.
도5b는 latch와 meas 신호의 파형도.
도6은 회로의 여러 부분에 전력을 공급하는 전원을 도시하는 도면.
도7은 수정 발진기에 의해 발생된 주파수를 분할하는 분주기를 도시하는 도면.
도8은 초기화시 시스템을 시동하기 위한 회로를 도시하는 도면.
도9는 그 판독이 제너레이터와 기준 주파수 사이의 주파수차에 의존하는 카운터를 도시하는 도면.
도10은 에너지-방산 회로의 에너지 방산을 제어하는 제어 회로를 도시하는 도면.
도10a는 카운터 판독의 함수로서 선택되는 저항 Rf 양단의 브레이킹 전류의 진전상태를 도시하는 그래프.
도11은 에너지-방산 회로를 도시하는 도면.
*도면의 주요 부분에 대한 부호의 설명
1:마이크로제너레이터
2:정류기 및 전압-증배 회로
3,4:수정 발진기
5,6,7,30,31:에너지 방산 제어 수단
9:에너지-방산 회로 17,18,19:스위치
C1,C2,C3:캐패시터 201,211:플립 플롭

Claims (54)

  1. 마이크로제너레이터(1)의 회전 속도를 조절하기 위한 전자 회로에 있어서,
    마이크로제너레이터(1)에 접속될 수 있는 제1 입력(G-) 및 제2 입력(G+);
    소정의 주파수의 기준 신호를 공급하는 발진기(3,4);
    마이크로제너레이터(1)에 브레이크를 걸기 위한 에너지-방산 회로;
    상기 입력(G-,G+) 사이의 신호와 기준 신호의 함수로서 에너지-방산 회로(9)의 에너지 방산을 제어하기 위한 에너지-방산 제어 수단(5,6,7,8,30,31);
    적어도 하나의 스위치(17,18,19)를 통해 상기 마이크로제너레이터에 의해 충전될 수 있는 적어도 하나의 캐패시터(C1,C2,C3)를 포함하는, 상기 제1 및 제2 입력 사이의 신호를 정류하고 증배하기 위한 정류기 및 전압-증배 회로(2); 및
    상기 스위치(17,18,19)의 적어도 하나의 제어 회로(20,21)를 포함하고,
    상기 제어 회로(20,21)는, 스위치가 차단된 제1 위상에서는 상기 스위치(17,18,19)에 인가될 적어도 하나의 제어 신호를 저장하고, 제2 위상에서는 상기 스위치(17,18,19)가 상기 제어 신호(ser/par)에 의해 트리거되는 적어도 하나의 축전 수단(201,211)을 포함하는
    전자 회로.
  2. 제 1 항에 있어서,
    상기 제어 회로(20,21)는 비교기(200,210)를 포함하는 전자 회로.
  3. 제 1 항에 있어서,
    상기 마이크로제너레이터로부터의 신호의 매 두 번째 사이클 동안에 브레이킹이 차단되는 전자 회로.
  4. 제 1 항에 있어서,
    상기 에너지-방산 회로(9)는 상기 마이크로제너레이터로의 접속을 위해 상기 입력(G-,G+) 사이에 접속된 전자 회로.
  5. 제 1 항에 있어서,
    상기 에너지-방산 회로(9)는 상기 마이크로제너레이터로에 의해 충전되는 상기 캐패시터(10)로의 접속을 위해 입력 사이에 접속된 전자 회로.
  6. 제 1 항에 있어서,
    상기 에너지-방산 제어 수단(5,6,7,30,31)은 카운터(6)를 포함하고, 상기 카운터의 카운트는 마이크로제너레이터(1)와 발진기(3,4,) 사이의 주파수차에 의존하고, 상기 에너지-방산 회로의 에너지 방산은 상기 카운트의 함수가 되는 전자 회로.
  7. 제 6 항에 있어서,
    상기 카운터(6)의 카운트는 2개의 입력(G-,G+) 사이의 신호로부터 오는 증가 신호(UP)의 각각의 펄스로 증가되고, 상기 발진기(3,4,)로부터 오는 감소 신호(DOWN)의 각각의 펄스로 감소되는 전자 회로.
  8. 제 7 항에 있어서,
    상기 회로에 전압이 인가될 때 상기 카운터(6)를 소정의 값으로 리셋하기 위한 수단(51, rud)을 더 포함하는 전자 회로.
  9. 제 1 항에 있어서,
    안정화된 전원(32)에 의해 공급되는 전류가 소정의 값에 도달하지 않는 한 특정 값의 신호(POR1)를 전송하고, 상기 안정화된 전원(32)에 의해 공급되는 전류가 소정의 값을 초과하자마자 반대값의 신호를 전송하는 초기화 수단(51)을 더 포함하는 전자 회로.
  10. 제 1 항에 있어서,
    수정 발진기가 동작하지 않는 한 특정 값의 신호(POR2)를 전송하고, 상기 수정 발진기가 동작하자마자 반대값의 신호를 전송하는 초기화 수단을 더 포함하는 전자 회로.
  11. 제 1 항에 있어서,
    상기 정류기 및 전압-증배 회로(2)로 공급되는 안정화된 전원(32); 및
    상기 안정화된 전원(32)에 의해 공급되는 전류가 소정의 값에 도달하지 않는 한 특정 값을 갖고, 상기 안정화된 전원(32)에 의해 공급되는 전류가 소정의 값을 초과하자마자 반대값을 갖는 제1 파워-온 리셋 신호(POR1)와, 수정 발진기가 동작하지 않는 한 특정 값을 갖고, 상기 수정 발진기가 동작하자마자 반대값을 갖는 제2 파워-온 리셋 신호(POR2)를 전송하는 초기화 수단(51)
    을 더 포함하고,
    상기 초기화 수단(51)은 2개의 파워-온 리셋 신호(POR1,POR2)를 조합하는 수단(528)을 더 포함하는 전자 회로.
  12. 제 9 항 내지 제 11 항 중 어느 한 항에 있어서,
    상기 초기화 수단(51)은 지연 수단(510)을 포함하는 전자 회로.
  13. 제 6 항에 있어서,
    상기 에너지-방산 회로(9)의 에너지 방산은 적어도 3개의 특정 값을 가질 수 있는 전자 회로.
  14. 제 1 항에 있어서,
    상기 전자 회로에 전압이 인가될 때 상기 에너지-방산 회로(9)의 에너지 방산을 최소화하기 위한 수단(51)을 더 포함하는 전자 회로.
  15. 제 1 항에 있어서,
    상기 발진기(3,4)는 분주기(50)에 접속된 전자 회로.
  16. 제 1 항에 있어서,
    상기 에너지-방산 제어 수단(5,6,7,30,31)은,
    상기 제1 및 제2 입력(G-,G+) 사이의 신호를 비교하는 히스테리시스 비교기(7); 및
    상기 히스테리시스 비교기(7)의 출력에 접속되어 상기 증가 신호(UP)를 전송하는 배타적(anticoincidence) 회로(8)를 포함하는 전자 회로.
  17. 제 1 항에 있어서,
    상기 정류기 및 전압-증배 회로(2)는 상기 전자 회로에 전압이 인가될 때 하나 또는 그 이상의 수동 소자를 통해 충전되는 적어도 하나의 캐패시터(10,15,16)를 포함하고, 상기 수동 소자는 상기 캐패시터(10,15,16)에 충전되는 전압이 능동 소자를 활성화시키기에 충분하게 되자마자 능동 소자(17,18,19)로 대치되는 전자 회로.
  18. 마이크로제너레이터(1)의 회전 속도를 조절하기 위한 전자 회로에 있어서,
    마이크로제너레이터(1)에 접속될 수 있는 제1 입력(G-) 및 제2 입력(G+);
    소정의 주파수의 기준 신호를 공급하는 발진기(3,4);
    마이크로제너레이터(1)에 브레이크를 걸기 위한 에너지-방산 회로;
    상기 입력(G-,G+) 사이의 신호와 기준 신호의 함수로서 에너지-방산 회로(9) - 여기서, 상기 에너지-방산 회로(9)는 병렬로 접속된 소자들의 네트워크를 포함하고, 각각의 소자는 스위치(900:906)와 직렬로 저항기(910-916)를 포함하고, 상기 에너지-방산 회로의 저항은 스위치(900:906)의 소정의 조합으로 접속함으로써 제어가능함 - 의 에너지 방산을 제어하기 위한 에너지-방산 제어 수단(5,6,7,8,30,31); 및
    상기 제1 및 제2 입력 사이의 신호를 정류하고 증배하기 위한 정류기 및 전압-증배 회로(2)
    를 포함하고;
    상기 저항기(910:916)와 직렬로된 상기 스위치(900-906)는 n-채널 전계-효과 트랜지스터이고;
    상기 에너지-방산 회로는 병렬로 접속된 소자들(900:906)의 상기 네트워크에 접속된 적어도 하나의 p-채널 전계-효과 트랜지스터(920)를 더 포함하고;
    상기 전자 회로는 상기 전자 회로가 동작상태로 될 때 마이크로제너레이터의 브레이킹이 차단되도록 상기 p-채널 전계-효과 트랜지스터를 디스에이블시키기 위해 상기 p-채널 전계-효과 트랜지스터(920)를 제어하기 위한 수단(3080,300)을 더 포함하는
    전자 회로.
  19. 제 18 항에 있어서,
    상기 n-채널 전계-효과 트랜지스터는 Vdd 보다 높은 전압을 이용하여 트리거되고, 상기 p-채널 전계-효과 트랜지스터는 Vss 보다 낮은 적어도 하나의 임계값이 되는 전압을 이용하여 트리거되는
    전자 회로.
  20. 제 18 항에 있어서,
    상기 마이크로제너레이터로부터의 신호의 매 두 번째 사이클 동안에 브레이킹이 차단되는 전자 회로.
  21. 제 18 항에 있어서,
    상기 에너지-방산 회로(9)는 상기 마이크로제너레이터로의 접속을 위해 상기 입력(G-,G+) 사이에 접속된 전자 회로.
  22. 제 18 항에 있어서,
    상기 에너지-방산 회로(9)는 상기 마이크로제너레이터로에 의해 충전되는 상기 캐패시터(10)로의 접속을 위해 입력 사이에 접속된 전자 회로.
  23. 제 18 항에 있어서,
    상기 에너지-방산 제어 수단(5,6,7,30,31)은 카운터(6)를 포함하고, 상기 카운터의 카운트는 마이크로제너레이터(1)와 발진기(3,4) 사이의 주파수차에 의존하고, 상기 에너지-방산 회로의 에너지 방산은 상기 카운트의 함수가 되는 전자 회로.
  24. 제 23 항에 있어서,
    상기 카운터(6)의 카운트는 2개의 입력(G-,G+) 사이의 신호로부터 오는 증가 신호(UP)의 각각의 펄스로 증가되고, 상기 발진기(3,4,)로부터 오는 감소 신호(DOWN)의 각각의 펄스로 감소되는 전자 회로.
  25. 제 24 항에 있어서,
    상기 회로에 전압이 인가될 때 상기 카운터(6)를 소정의 값으로 리셋하기 위한 수단(51, rud)을 더 포함하는 전자 회로.
  26. 제 18 항에 있어서,
    안정화된 전원(32)에 의해 공급되는 전류가 소정의 값에 도달하지 않는 한 특정 값의 신호(POR1)를 전송하고, 상기 안정화된 전원(32)에 의해 공급되는 전류가 소정의 값을 초과하자마자 반대값의 신호를 전송하는 초기화 수단(51)을 더 포함하는 전자 회로.
  27. 제 18 항에 있어서,
    수정 발진기가 동작하지 않는 한 특정 값의 신호(POR2)를 전송하고, 상기 수정 발진기가 동작하자마자 반대값의 신호를 전송하는 초기화 수단을 더 포함하는 전자 회로.
  28. 제 18 항에 있어서,
    상기 정류기 및 전압-증배 회로(2)로 공급되는 안정화된 전원(32); 및
    상기 안정화된 전원(32)에 의해 공급되는 전류가 소정의 값에 도달하지 않는 한 특정 값을 갖고, 상기 안정화된 전원(32)에 의해 공급되는 전류가 소정의 값을 초과하자마자 반대값을 갖는 제1 파워-온 리셋 신호(POR1)와, 수정 발진기가 동작하지 않는 한 특정 값을 갖고, 상기 수정 발진기가 동작하자마자 반대값을 갖는 제2 파워-온 리셋 신호(POR2)를 전송하는 초기화 수단(51)
    을 더 포함하고,
    상기 초기화 수단(51)은 2개의 파워-온 리셋 신호(POR1,POR2)를 조합하는 수단(528)을 더 포함하는 전자 회로.
  29. 제 26 항 내지 제 28 항 중 어느 한 항에 있어서,
    상기 초기화 수단(51)은 지연 수단(510)을 포함하는 전자 회로.
  30. 제 23 항에 있어서,
    상기 에너지-방산 회로(9)의 에너지 방산은 적어도 3개의 특정 값을 가질 수 있는 전자 회로.
  31. 제 18 항에 있어서,
    상기 전자 회로에 전압이 인가될 때 상기 에너지-방산 회로(9)의 에너지 방산을 최소화하기 위한 수단(51)을 포함하는 전자 회로.
  32. 제 18 항에 있어서,
    상기 발진기(3,4)는 분주기(50)에 접속된 전자 회로.
  33. 제 18 항에 있어서,
    상기 에너지-방산 제어 수단(5,6,7,30,31)은,
    상기 제1 및 제2 입력(G-,G+) 사이의 신호를 비교하는 히스테리시스 비교기(7); 및
    상기 히스테리시스 비교기(7)의 출력에 접속되어 상기 증가 신호(UP)를 전송하는 배타적(anticoincidence) 회로(8)를 포함하는 전자 회로.
  34. 제 18 항에 있어서,
    상기 정류기 및 전압-증배 회로(2)는 상기 전자 회로에 전압이 인가될 때 하나 또는 그 이상의 수동 소자를 통해 충전되는 적어도 하나의 캐패시터(10,15,16)를 포함하고, 상기 수동 소자는 상기 캐패시터(10,15,16)에 충전되는 전압이 능동 소자를 활성화시키기에 충분하게 되자마자 능동 소자(17,18,19)로 대치되는 전자 회로.
  35. 마이크로제너레이터의 회전 속도를 조절하기 위한 전자 회로에 있어서,
    마이크로제너레이터(1)에 접속될 수 있는 제1 입력(G-) 및 제2 입력(G+);
    상기 제1 및 제2 입력 사이의 신호를 정류하고 증배하기 위한 정류기 및 전압-증배 회로(2) - 여기서, 상기 정류기 및 전압-증배 회로는 상기 전자 회로에서의 기준 포인트와 상기 제1 입력(G-) 사이에 접속된 적어도 하나의 스위치(17), 및 상기 제1 스위치를 제어하기 위한 제어 회로(20)를 포함함 - ;
    소정의 주파수의 기준 신호를 공급하는 발진기(3,4);
    마이크로제너레이터(1)에 브레이크를 걸기 위한 에너지-방산 회로;
    상기 입력(G-,G+) 사이의 신호와 기준 신호의 함수로서 에너지-방산 회로(9)의 에너지 방산을 제어하기 위한 에너지-방산 제어 수단(5,6,7,8,30,31); 및
    특히 상기 정류기 및 전압-증배 회로(2) 내의 제어 회로(20)에 급전하는 안정화된 전원(32)
    을 포함하고;
    상기 안정화된 전원(32)은 전류가 상기 전원으로 공급되도록 하거나 또는 상기 전원으로부터 철회되도록 허용하는 초기화 트랜지스터(320)를 포함하는
    전자 회로.
  36. 제 35 항에 있어서,
    상기 초기화 트랜지스터(320)는 상기 제1 입력(G-)이 기준 포인트에 대해 전위차를 나타내는 한 상기 전원에 의해 전류가 공급되거나 수신되도록 하는 방식으로 상기 제1 입력(G-)과 전압 기준 포인트 사이에 접속된 전자 회로.
  37. 제 35 항에 있어서,
    상기 기준 포인트는 접지이고, 상기 초기화 트랜지스터(320)는 접지된 게이트와 상기 제1 입력(G-)에 접속된 소스를 가진 n-채널 전계-효과 트랜지스터인 전자 회로.
  38. 제 35 항에 있어서,
    상기 제어 회로(20)는 비교기(200)를 포함하는 전자 회로.
  39. 제 35 항에 있어서,
    상기 마이크로제너레이터로부터의 신호의 매 번 다른 사이클 동안에 브레이킹이 차단되는 전자 회로.
  40. 제 35 항에 있어서,
    상기 에너지-방산 회로(9)는 상기 마이크로제너레이터로의 접속을 위해 상기 입력(G-,G+) 사이에 접속된 전자 회로.
  41. 제 35 항에 있어서,
    상기 에너지-방산 회로(9)는 상기 마이크로제너레이터로에 의해 충전되는 상기 캐패시터(10)로의 접속을 위해 입력 사이에 접속된 전자 회로.
  42. 제 35 항에 있어서,
    상기 에너지-방산 제어 수단(5,6,7,30,31)은 카운터(6)를 포함하고, 상기 카운터의 카운트는 마이크로제너레이터(1)와 발진기(3,4,) 사이의 주파수차에 의존하고, 상기 에너지-방산 회로의 에너지 방산은 상기 카운트의 함수가 되는 전자 회로.
  43. 제 42 항에 있어서,
    상기 카운터(6)의 카운트는 2개의 입력(G-,G+) 사이의 신호로부터 오는 증가 신호(UP)의 각각의 펄스로 증가되고, 상기 발진기(3,4,)로부터 오는 감소 신호(DOWN)의 각각의 펄스로 감소되는 전자 회로.
  44. 제 43 항에 있어서,
    상기 회로에 전압이 인가될 때 상기 카운터(6)를 소정의 값으로 리셋하기 위한 수단(51, rud)을 더 포함하는 전자 회로.
  45. 제 35 항에 있어서,
    안정화된 전원(32)에 의해 공급되는 전류가 소정의 값에 도달하지 않는 한 특정 값의 신호(POR1)를 전송하고, 상기 안정화된 전원(32)에 의해 공급되는 전류가 소정의 값을 초과하자마자 반대값의 신호를 전송하는 초기화 수단(51)을 더 포함하는 전자 회로.
  46. 제 35 항에 있어서,
    수정 발진기가 동작하지 않는 한 특정 값의 신호(POR2)를 전송하고, 상기 수정 발진기가 동작하자마자 반대값의 신호를 전송하는 초기화 수단을 더 포함하는 전자 회로.
  47. 제 35 항에 있어서,
    상기 안정화된 전원(32)에 의해 공급되는 전류가 소정의 값에 도달하지 않는 한 특정 값을 갖고, 상기 안정화된 전원(32)에 의해 공급되는 전류가 소정의 값을 초과하자마자 반대값을 갖는 제1 파워-온 리셋 신호(POR1)와
    수정 발진기가 동작하지 않는 한 특정 값을 갖고, 상기 수정 발진기가 동작하자마자 반대값을 갖는 제2 파워-온 리셋 신호(POR2)를
    전송하는 초기화 수단(51)을 더 포함하고,
    상기 초기화 수단(51)은 2개의 파워-온 리셋 신호(POR1,POR2)를 조합하는 수단(528)을 더 포함하는 전자 회로.
  48. 제 45 항 내지 제 47 항 중 어느 한 항에 있어서,
    상기 초기화 수단(51)은 지연 수단(510)을 포함하는 전자 회로.
  49. 제 42 항에 있어서,
    상기 에너지-방산 회로(9)의 에너지 방산은 적어도 3개의 특정 값을 가질 수 있는 전자 회로.
  50. 제 35 항에 있어서,
    상기 전자 회로에 전압이 인가될 때 상기 에너지-방산 회로(9)의 에너지 방산을 최소화하기 위한 수단(51)을 포함하는 전자 회로.
  51. 제 35 항에 있어서,
    상기 발진기(3,4)는 분주기(50)에 접속된 전자 회로.
  52. 제 35 항에 있어서,
    상기 에너지-방산 제어 수단(5,6,7,30,31)은,
    상기 제1 및 제2 입력(G-,G+) 사이의 신호를 비교하는 히스테리시스 비교기(7); 및
    상기 히스테리시스 비교기(7)의 출력에 접속되어 상기 증가 신호(UP)를 전송하는 배타적(anticoincidence) 회로(8)를 포함하는 전자 회로.
  53. 제 35 항에 있어서,
    상기 정류기 및 전압-증배 회로(2)는 상기 전자 회로에 전압이 인가될 때 하나 또는 그 이상의 수동 소자를 통해 충전되는 적어도 하나의 캐패시터(10,15,16)를 포함하고, 상기 수동 소자는 상기 캐패시터(10,15,16)에 충전되는 전압이 능동 소자를 활성화시키기에 충분하게 되자마자 능동 소자(17,18,19)로 대치되는 전자 회로.
  54. 마이크로제너레이터의 회전 속도를 조절하기 위한 전자 회로를 포함하는 시계 무브먼트에 있어서,
    마이크로제너레이터(1)에 접속될 수 있는 제1 입력(G-) 및 제2 입력(G+);
    소정의 주파수의 기준 신호를 공급하는 발진기(3,4);
    마이크로제너레이터(1)에 브레이크를 걸기 위한 에너지-방산 회로;
    상기 입력(G-,G+) 사이의 신호와 기준 신호의 함수로서 에너지-방산 회로(9)의 에너지 방산을 제어하기 위한 에너지-방산 제어 수단(5,6,7,8,30,31); 및
    적어도 하나의 스위치(17,18,19)를 통해 상기 마이크로제너레이터에 의해 충전될 수 있는 적어도 하나의 캐패시터(C1,C2,C3)를 포함하는, 상기 제1 및 제2 입력 사이의 신호를 정류하고 증배하기 위한 정류기 및 전압-증배 회로(2); 및
    상기 스위치(17,18,19)의 적어도 하나의 제어 회로(20,21)를 포함하고,
    상기 제어 회로(20,21)는, 스위치가 차단된 제1 위상에서는 상기 스위치(17,18,19)에 인가될 적어도 하나의 제어 신호를 저장하고, 제2 위상에서는 상기 스위치(17,18,19)가 상기 제어 신호(ser/par)에 의해 트리거되는 적어도 하나의 축전 수단(201,211)을 포함하는
    시계 무브먼트.
KR1019980007891A 1997-06-25 1998-03-10 전자식 속도-제어회로 KR100547249B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP97810403.2 1997-06-25
EP97810403A EP0816955B1 (de) 1996-06-26 1997-06-25 Elektronischer Schaltkreis und Uhrwerk enthaltend einen solchen Schaltkreis

Publications (2)

Publication Number Publication Date
KR19990006361A KR19990006361A (ko) 1999-01-25
KR100547249B1 true KR100547249B1 (ko) 2006-03-23

Family

ID=8230273

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980007891A KR100547249B1 (ko) 1997-06-25 1998-03-10 전자식 속도-제어회로

Country Status (9)

Country Link
US (2) US6194878B1 (ko)
EP (2) EP1276024B1 (ko)
JP (1) JP2933910B2 (ko)
KR (1) KR100547249B1 (ko)
DE (1) DE59709745D1 (ko)
DK (1) DK0848842T3 (ko)
ES (1) ES2196288T3 (ko)
SG (1) SG72793A1 (ko)
TW (1) TW366444B (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998021815A1 (fr) 1996-11-13 1998-05-22 Seiko Epson Corporation Dispositif d'alimentation en energie et materiel electronique portatif
JP3006593B2 (ja) * 1997-09-30 2000-02-07 セイコーエプソン株式会社 電子制御式機械時計およびその制御方法
US6795378B2 (en) 1997-09-30 2004-09-21 Seiko Epson Corporation Electronic device, electronically controlled mechanical timepiece, and control method therefor
CN1237419C (zh) 1998-11-17 2006-01-18 精工爱普生株式会社 电子控制式机械钟表
CN1192289C (zh) * 1998-11-19 2005-03-09 精工爱普生株式会社 电子控制式机械计时器及其控制方法
EP1215545A1 (fr) * 2000-12-18 2002-06-19 Asulab S.A. Montre électronique analogique ayant un dispositif de remise à l'heure suite à une insuffisance d'alimentation
JP3627660B2 (ja) * 2001-02-28 2005-03-09 セイコーエプソン株式会社 電子機器、電子制御式機械時計、電子機器の制御プログラム、記録媒体、電子機器の制御方法および電子機器の設計方法
CH694621A5 (fr) * 2001-07-02 2005-04-29 Richemont Int Sa Procédé de régulation et module électronique de régulation pour mouvement d'horlogerie à remontage mécanique.
US6826124B2 (en) * 2002-12-04 2004-11-30 Asulab S.A. Timepiece with power reserve indication
DE60312536T2 (de) * 2003-12-16 2007-11-22 Asulab S.A. Elektromechanische Uhr, die mit einer Gangreserveanzeige ausgerüstet ist
JP5707761B2 (ja) * 2010-07-20 2015-04-30 日産自動車株式会社 欠相診断装置及び欠相診断方法
CH705679B1 (fr) 2011-10-28 2017-01-31 Swatch Group Res & Dev Ltd Circuit d'autorégulation de la fréquence d'oscillation d'un système mécanique oscillant, et dispositif le comprenant.
EP2590035B1 (fr) * 2011-11-01 2020-12-30 The Swatch Group Research and Development Ltd. Circuit d'autorégulation de la fréquence d'oscillation d'un système mécanique oscillant, et dispositif le comprenant
CH707005B1 (fr) 2012-09-25 2023-02-15 Richemont Int Sa Mouvement de montre-chronographe avec barillet et régulateur à quartz.
CH707340A2 (fr) 2012-12-11 2014-06-13 Richemont Internat Ltd Organe régulateur pour montre-bracelet.
CH707787B1 (fr) 2013-03-25 2021-09-15 Richemont Int Sa Organe régulateur pour montre bracelet et procédé d'assemblage d'un organe régulateur pour montre bracelet.

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS506373A (ko) * 1972-11-21 1975-01-23
JPS62255889A (ja) * 1986-03-26 1987-11-07 アスラブ　ソシエテ　アノニム 機械的エネルギ−の電気的エネルギ−への変換装置
US5001685A (en) * 1988-01-25 1991-03-19 Seiko Epson Corporation Electronic wristwatch with generator
WO1997009657A1 (de) * 1995-09-07 1997-03-13 Konrad Schafroth Uhrwerk

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5367826A (en) * 1976-11-29 1978-06-16 Seiko Epson Corp Boosting circuit
US4519024A (en) * 1983-09-02 1985-05-21 At&T Bell Laboratories Two-terminal transistor rectifier circuit arrangement
JPS63190562A (ja) * 1987-01-29 1988-08-08 Nec Corp 倍電圧整流回路
US4799003A (en) * 1987-05-28 1989-01-17 Tu Xuan M Mechanical-to-electrical energy converter
JP3000633B2 (ja) * 1990-07-18 2000-01-17 セイコーエプソン株式会社 電子機器
US5668414A (en) 1994-07-04 1997-09-16 Seiko Epson Corporation Spring driven electricity generator with a control circuit to regulate the release of energy in the spring
JP3058813B2 (ja) 1994-07-04 2000-07-04 セイコーエプソン株式会社 発電装置およびその制御方法
JP3174245B2 (ja) * 1994-08-03 2001-06-11 セイコーインスツルメンツ株式会社 電子制御時計
JPH0996686A (ja) * 1995-09-29 1997-04-08 Citizen Watch Co Ltd 電子時計とその充電方法
FR2752070B1 (fr) * 1996-08-01 1998-09-18 Asulab Sa Piece d'horlogerie electronique comportant une generatrice entrainee par un barillet a ressort
JP3472877B2 (ja) * 1997-09-30 2003-12-02 セイコーエプソン株式会社 電子制御式機械時計およびその制御方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS506373A (ko) * 1972-11-21 1975-01-23
JPS62255889A (ja) * 1986-03-26 1987-11-07 アスラブ　ソシエテ　アノニム 機械的エネルギ−の電気的エネルギ−への変換装置
US5001685A (en) * 1988-01-25 1991-03-19 Seiko Epson Corporation Electronic wristwatch with generator
WO1997009657A1 (de) * 1995-09-07 1997-03-13 Konrad Schafroth Uhrwerk

Also Published As

Publication number Publication date
EP0816955B1 (de) 2003-04-09
EP1276024B1 (de) 2011-12-21
JPH1123743A (ja) 1999-01-29
JP2933910B2 (ja) 1999-08-16
TW366444B (en) 1999-08-11
EP0816955A1 (de) 1998-01-07
EP1276024A3 (de) 2007-05-02
US6194878B1 (en) 2001-02-27
EP1276024A2 (de) 2003-01-15
DE59709745D1 (de) 2003-05-15
KR19990006361A (ko) 1999-01-25
DK0848842T3 (da) 1999-11-08
SG72793A1 (en) 2000-05-23
US6208119B1 (en) 2001-03-27
ES2196288T3 (es) 2003-12-16

Similar Documents

Publication Publication Date Title
KR100547249B1 (ko) 전자식 속도-제어회로
USRE35043E (en) Self-charging electronic timepiece
EP0905877B1 (en) Oscillation circuit, electronic circuit, semiconductor device, electronic equipment and clock
US4428040A (en) Low power consumption electronic circuit
US4785435A (en) Self-chargeable electronic timepiece with operating voltage checking
US6367967B1 (en) Time-measurement device and method of controlling the same
US6580665B1 (en) Electronic timepiece having power generating function
JPH11352253A (ja) 電子時計及びその充電方法
US6757220B1 (en) Electronically controlled timepiece, and power supply control method and time correction method therefor
JPS6112703B2 (ko)
US6327127B1 (en) Electronic instrument
US11435698B2 (en) Electronically controlled mechanical watch and method for controlling electronically controlled mechanical watch
KR100295768B1 (ko) 전자시계
EP1014228B1 (en) Portable electronic device and control method for the same
WO2000023853A1 (fr) Montre electronique
GB2102991A (en) Reference pulse generator
KR100880347B1 (ko) 전력 부족시 시간 재설정 장치를 갖춘 아날로그 전자식 시계
US6542440B1 (en) Power-saving electronic watch and method for operating electronic watch
JPH11281773A (ja) バレルのスプリングで駆動される発電機を有する時計
GB1581248A (en) Electric clocks
JP3575262B2 (ja) チョッパ回路の給電停止方法、チョッパ回路、チョッパ式充電回路、電子機器および腕時計
JP3644247B2 (ja) 定電圧制御回路、半導体装置、及びこれらを具備した携帯用電子機器
JP2004135497A (ja) 電子機器、電子制御式時計および電源制御方法
JPH11206031A (ja) チョッパ回路の給電方法、チョッパ回路、チョッパ式充電回路、電子機器および腕時計
JP2000075956A (ja) 計時装置

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee