DK152236B - Frekvenssyntesizer af typen med faselaasesloejfe - Google Patents

Frekvenssyntesizer af typen med faselaasesloejfe Download PDF

Info

Publication number
DK152236B
DK152236B DK019381AA DK19381A DK152236B DK 152236 B DK152236 B DK 152236B DK 019381A A DK019381A A DK 019381AA DK 19381 A DK19381 A DK 19381A DK 152236 B DK152236 B DK 152236B
Authority
DK
Denmark
Prior art keywords
output
frequency
multiplier
input
signal
Prior art date
Application number
DK019381AA
Other languages
English (en)
Other versions
DK152236C (da
DK19381A (da
Inventor
Nigel Jon Walters
Michael James Underhill
Original Assignee
Philips Nv
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Nv filed Critical Philips Nv
Publication of DK19381A publication Critical patent/DK19381A/da
Publication of DK152236B publication Critical patent/DK152236B/da
Application granted granted Critical
Publication of DK152236C publication Critical patent/DK152236C/da

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/197Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
    • H03L7/1974Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division
    • H03L7/1976Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division using a phase accumulator for controlling the counter or frequency divider
    • H03L7/1978Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division using a phase accumulator for controlling the counter or frequency divider using a cycle or pulse removing circuit
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • H03L7/081Details of the phase-locked loop provided with an additional controlled phase shifter

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Description

Opfindelsen angår en frekvenssyntesizer bestående af en faselåsesløjfe med en frekvensvarierbar oscillator til frembringelse af den syntetiserede frekvens og med en fasekomparator, hvis udgangssignal over et' frekvensfilter styrer oscillatorens frekvens, og hvis ene indgang er koblet til oscillatorens udgang, og hvis anden indgang er koblet til en udgang på en referencesignalkilde, og hvor mindst én indgang er koblet til en frekvensdeler,hvis udgang er koblet til en første multiplikator, der udgøres af en akkumulator med begrænset kapacitet, og hvormed der med udgangssignalet fra frekvensdeleren adderes et givet inkrement til den i akkumulatoren oplagrede værdi og ved overskridelse af akkumulatorkapaciteten og på basis af sumværdien afgives et overløbssignal, der momentant influerer på fre-kvensdelerens delingsfaktor, og hvor restværdien i akkumulatoren over en korrektionsstyrekreds benyttes til frembringelse af et korrektionssignal, der modulerer enten en indgang til eller udgangen fra fasekomparatoren.
Opfindelsen har navnlig relation til en sådan syntesi zer, hvor delemidlerne i det mindste indbefatter en multiplikator med successiv addition og af den art, der for hver indkommende impuls adderer et givet inkrement Y til hver i en akkumulator oplagrede værdi og afgiver en overløbsimpuls hver gang, man når op til eller overskrider akkumulatorens kapacitet C (hvor C ^ Y), medens ethvert overskud beholdes som rest i akkumulatoren.
Sådanne multiplikatorer med successiv addition - undertiden betegnes de også som justerbar akkumulator, fordi inkrementet Y sædvanligvis kan justeres med henblik på ændring af delingsforholdet - her den særlige fordel - som forklaret i GB-PS 1.447.418 - at resten i akkumulatoren altid er en direkte funktion af tidsintervallet mellem det tidspunkt, hvor den umiddelbart foregående overløbsimpuls forekommer, og det tidspunkt hvor denne impuls burde forekomme, såfremt samtlige impulser tidsmæssigt lå i ens afstande fra hinanden, dvs. såfremt der ikke er fasedirren. Det nævnte patentskrift viser, hvorledes resten kan benyttes til dannelse af et korrektionssignal, der når det i den passende retning og med den passende størrelse adderes til fasekomparatorens udgangssignal, kompenserer for enhver variation, der i sidstnævnte signal skyldes dirren i overløbsimpulsernes impulsrate. På denne måde vil enhver variation i oscillatorfrekvensen på grund af dirren væsentligt kunne reduceres af korrektionssignalet, der rent faktisk forudser fasedirren og kompenserer for denne.
Afprøvningen af den kendte frekvenssyntesizer har vist, at for at opnå at virkningen af den dirren, der forårsages af subtraktion af impulser ved hjælp af multiplikatoren, ikke høres på en ren tone, skal undertrykkelsen af sidebåndene ved hjælp af korrektionssignalet være således, at de fra et niveau større end bærebølgens reduceres til - 30 dB i forhold til bærebølgen. Dette kræver en nøjagtighed på ca. 3% ved nulstilling af dirre-nen, hvilket er vanskeligt, når der kræves et bredt frekvensområde på f.eks. 20/1. Her støder man på det problem, at der kræves komponenter med snævre tolerancer, og at det indebærer en vanskelig "opstillingsprocedure". En yderligere vanskelighed knytter sig til, at temperaturdrift i visse komponenter også indvirker på nøjagtigheden og kan endog under visse omstændigheder gøre det umuligt at opnå de 3%.
Opfindelsen giver anvisning på en frekvenssyntesizer af ovennævnte art, hvor der opnås en større nøjagtighed i dirren-nulstilling, hvorved behov for komponenter med snævre tolerancer reduceres, og virkningerne af temperaturdrift i hovedsagen afhjælpes.
I overensstemmelse hermed er en frekvenssyntesi-zer af den indledningsvis angivne art ifølge opfindelsen ejendommelig ved, at korrektionsstyrekredsen indbefatter en anden multiplikator (Ml), der multiplicerer korrektionssignalet med et fra udgangssignalet fra fasekom-paratoren (PC) afledt bølgesignal.
Der dannes således en tilbagekoblingssløjfe, der detekterer enhver bølgesignalrest i frekvensstyresigna-let på grund af fejl i korrektionssignalets niveau, og som automatisk justerer korrektionssignalet for at undertrykke bølgesignalresten. Dette har den yderligere fordel, at det automatiske kompenseringssystem holder korrektionssignalet på det korrekte niveau uanset temperaturdriften. Frekvenssyntesizeren er særlig velegnet til brug i transportable og mobile radioudstyr, der udsættes for vibrationer og skal fungere i et stort temperaturområde, og hvor der kræves små frekvenstrin (eksempelvis til enkeltsidebåndsfunktion).
Opfindelsen forklares nærmere i det følgende under henvisning til den skematiske tegning, hvor fig. 1 viser et blokdiagram over en første udførelsesform for frekvenssyntesizeren ifølge opfindelsen, fig. 2 et blokdiagram over en anden udførelsesform for frekvenssyntesizeren ifølge opfindelsen, fig. 3 den i fig. 2 viste udførelsesform udstyret med forstærkningskompenserende forstærkere, fig. 4 et koblingsdiagram over en første forstærkningskompenserende forstærker med pufferforstærker til brug i den i fig. 3 viste udførelsesform, fig. 5 et koblingsdiagram over en anden multiplikator med filter til brug i den i fig. 3 viste udførelsesform, fig. 6 et koblingsdiagram over en anden udførelsesform for en forstærkningskompenserende forstærker til brug i den i fig. 3 viste udførelsesform, og fig. 7 et koblingsdiagram over en multiplikator med successiv addition med digital-analog-omsætter af multiplikatortype og forsinkelseskreds til brug i den i fig. 3 viste udførelsesform.
Fig. 1 viser et blokdiagram over en første udførelsesform for opfindelsen, omfattende en spændingsstyret frekvensvariabel oscillator VFO, hvis udgang udgør syntesizerudgangen og er koblet til den ene indgang til en impulsundertrykkelseskobling PS. Udgangen fra denne kobling PS er forbundet med en programmerbar frekvensdeler PRD, der foretager deling med et indstilleligt tal n1 > 1. Udgangen fra deleren PRD er forbundet med den ene indgang til en fasekomparator PC og til indgangen til en multiplikator R for successiv addition, af ovennævnte type. Den digitale rest i multiplikatoren omdannes til analogform ved hjælp af en digital-analog-omsætter DA, hvis udgang er forbundet med den ene indgang til en analogmultiplikator M1. Udgangen for overløbsimpulsen fra multiplikatoren R er tilsluttet en anden indgang til undertrykkelseskoblingen PS og til den ene indgang til en anden multiplikator M2. Overløbsimpulserne har en gennemsnitsfrekvens på n2 gange frekvensen af indgangsimpulserne fra deleren PRD, idet n2 er et indstilleligt tal mindre end 1.
Udgangen fra en taktimpulsgenerator CPG med udgangsfrekvens Fc er tilsluttet en anden indgang til komparatoren PC, hvis udgang er tilsluttet den ene indgang til en analog summationskreds ASD. Udgangen fra kredsen ASD er tilsluttet frekvensstyreindgangen til oscillatoren VFO gennem et lavpasfilter, og den er også forbundet med en anden indgang til multiplikatoren M2. Udgangen fra multiplikatoren M2 er tilsluttet en anden indgang til multiplikatoren Ml gennem et lavpasfilter F.
De udtryk, der betegnes VFO, PS, PRD, PC, CPG, ASD, LPF, R og DA er de samme, som dem der tilsvarende anvendes i fig. 2 i nævnte GB-PS 1.447.418, og deres funktion og virkemåde findes detaljeret i nævnte patentskrift. Udgangssignalet fra fasekomparatoren PC justerer frekvensen af oscillatoren VFO, indtil fasen af indgangsimpulserne fra deleren PRD er den samme som for frekvensen Fc. I låsetilstanden har faselåsesløjfen VFO-PS-PRD-PC-ASD-LPF-VFO en udgangsfrekvens Fo = (n^ + n2) Fc. Undertrykkelseskoblingen PS får tilført to impulstog og trækker en impuls fra det ene tog (fra oscillatoren VFO) for hver ankommende impuls fra det andet tog (fra multiplikatoren R). Resultatet heraf er, at udgangsimpulserne fra kredsen PS ikke ligger i ens tidsafstande fra hinanden på grund af de impulser, der er fjernet. Dette indebærer, at impulserne udviser fasedirren, og at udgangsimpulserne fra deleren PRD også udviser fasedirren. Da impulserne fra generatoren CPG til fasekomparatoren PC ikke udviser fasedirren, vil udgangssignalet fra kompara-toren PC have en pulsationskomposant, der direkte er proportional med fasedirren i udgangsimpulserne fra deleren PRD. En sådan pulsation bevirker, at udgangsfrekvensen fra oscillatoren VFO vandrer lidt, og ovennævnte GB-pa-tentskrift viser, hvorledes et korrektionssignal CS (man ser i øjeblikket bort fra virkningen af multiplikatoren Ml) kan udledes fra multiplikatoren R og med den passende retning og den passende størrelse kan adderes i kredsen ASD til udgangssignalet fra komparatoren PC med henblik på dannelse af et frekvensstyresignal FCS, hvorfra pulsationen er fjernet. Den rest, der findes i multiplikatoren R efter hver overløbsimpuls, er direkte proportional med størrelsen af fasedirren for den pågældende overløbsimpuls, dvs. at den forsinkelse, som denne impuls har fået siden det tidspunkt, hvor den skulle være opstået, såfremt samtlige overløbsimpulser lå i ens afstande fra hinanden, er fri for dirren. Den digitale rest omdannes derfor til analogform ved hjælp af digital-ana-log-omsætteren DA til opnåelse af et analogt korrektionssignal, der er proportionalt med den uønskede pulsation i udgangssignalet fra komparatoren PC, således at de to signaler kan adderes til hinanden i kredsen asd for at opveje pulsationen.
Det skal bemærkes, at den særlige udformning af de-lemidlerne PS, PRD og R ikke har tilknytning til opfindelsen, som kun beskæftiger sig med frembringelsen af korrektionssignalet, og at der er mange alternative udformninger, f.eks. som vist i fig. 1 og 3 i ovennævnte GB-pa-tentskrift. Impulsundertrykkeren. PS kan på i og for sig kendt måde udgøres af en preskaleringskreds med variabel modulo, der f.eks. normalt dividerer med 10, men dividerer med 11, når den får tilført en overløbsimpuls, således at der i stedet for ti kun afgives ni impulser for hundrede ankommende impulser, dvs. at der er én impuls, der undertrykkes på hver tællecyklus.
Der kan imidlertid stadigvæk være en vis restpulsation i frekvensstyresignalet PCS, og opfindelsen giver mulighed for yderligere at reducere denne restpulsation, nemlig ved at sørge for, at korrektionssignalet CS ikke alene er en funktion af resten i .multiplikatoren R, men også en funktion af den pulsation, der eventuelt forekommer i frekvensstyresignalet, som føres til den ene indgang i en anden multiplikator M2 og til et filter P, hvorved de to analoge funktioner kombineres i multiplikatoren Ml. Den anden multiplicerende indgang til multiplikatoren M2 får tilført overløbssignalerne fra multiplikatoren R gennem en ledning A, hvorved korrektionssignalet CS ved udgangen fra multiplikatoren Ml også er en funktion af overløbsimpulssignalerne, som faktisk .er årsagen til fasedirren. Som en anden mulighed kan man afskaffe ledningen A og lade ledningen B føde multiplikatoren M2 med det analoge signal, der er proportionalt med resten i .multiplikatoren R. I så fald er den detekterede dirren gennem multiplikatoren M2 betinget af sløjfens respons,mens den detekterede dirren, når man anvender ledningen A, er uafhængig af sløjfens respons. Dertil kommer, at multiplikatoren M2, som det skal forklares nærmere nedenfor under henvisning til fig. 5, kan opbygges på meget enkel måde, såfremt man anvender overløbssignalerne via ledningen A.
Grunden til at man enten kan anvende signalet via ledningen A eller signalet via ledningen B til indgangen til multiplikatoren M2, er at begge disse signaler har korrelation med det ukorrigerede dirren-signal PCS. Korrelationen er enten positiv eller negativ afhængigt af, cm korrektionssignalet CS er for stort eller for lille. I princippet kunne man bruge et hvilket som helst signal, der har korrelation med fejlsignalet PCS.
Det korrelationssignal, der udledes fra omsætteren DA og tilføres gennem multiplikatoren Ml, burde teoretisk nøjagtigt opveje de fasefejl i kredsen, der indføres af den dirren, der skyldes undertrykkelsen af impulser i undertrykkelseskoblingen PS. Hvis der imidlertid af en eller anden grund er en fejl i amplituden af korrektionssignalet, vil fejlen forekomme i form af en pulsation på udgangssignalet fra kredsen ASD. En sådan pulsationsrest detekteres med hensyn til størrelse og retning ved korrelation i multiplikatoren M2 med signalet over ledningen A eller B, og det detekterede signal justerer tilsvarende amplituden af korrektionssignalet via filteret F og multiplikatoren Ml. Multiplikatoren M2, filteret F, multiplikatoren Ml og summationskredsen ASD danner således en automatisk fejlannullerende tilbagekoblingssløjfe, idet filteret F udgør det annullerendesløjfefilter.
Fig. 2 viser en anden udførelsesform for en frekvens-syntesizer ifølge opfindelsen, der stort set svarer til den i fig. 1 viste udførelsesform bortset fra, at den analoge summationskreds ASD ifølge fig. 1 i fig. 2 er erstattet med en fasemodulator PM i strækningen mellem taktimpulsgeneratoren CPG og fasekomparatoren PC. Korrektionssignalet CS fra multiplikatoren Ml tilføres nu modulationsindgangen til fasemodulatoren PM. I denne udførelsesform vil korrektionssignalet, der repræsenterer fase- dirrenen i indgangssignalet fra deleren PRD til fasekom-paratoren PC, bringe modulatoren PM til at fasemodulere signalerne fra taktimpulsgeneratoren CPG, således at disse udviser nøjagtigt den samme fasedirren som på signalerne fra deleren PRD. På denne måde skulle frekvensstyre-signalet FCS fra komparatoren PC ikke have nogen dirren-komposant. Skulle der imidlertid som beskrevet under henvisning til fig. 1 forekomme pulsation i dette styresignal, detekteres pulsationen af multiplikatoren M2, og amplituden af korrektions signalet CS justeres, automatisk i overensstemmelse hermed for at undertrykke pulsationen.
Hvis man ønsker, at frekvenssyntesizeren ifølge opfindelsen skal dække et bredt frekvensområde med eksempelvis et forhold 20/1, kan det være hensigtsmæssigt at indbygge en eller anden form for frekvens/forstærknings-kompensation for bl.a. at reducere den tid, det tager koblingen at sætte ind i det værste tilfælde, når man skifter fra en frekvens i den ene ende af frekvensområdet over til en frekvens i den modsatte ende. Fig. 3 viser en modifikation af den i fig. 2 viste udførelsesform, som giver mulighed for en sådan kompensation. De enkelte blokke, der svarer til dem, der er vist i fig. 2, er betegnet med de samme henvisningsbetegnelser. Strækningen mellem fasekomparatoren PC og multiplikatoren M 1 omfatter nu yderligere en første forstærker GC:2 til forstærkningskompensering og med forstærkning, der er proportional med frekvensen, en jævnstrømsspærrekondensator Cl og en bufferforstærker BA med forstærkningsfaktor lig med 1. Strækningen mellem filteret F og multiplikatoren Ml omfatter nu en anden forstærker GC2 til forstærkningskompensering med forstærkning omvendt proportional med frekvensen, en forsinkelseskreds DL til at forsinke overløbsimpulserne fra multiplikatoren R til multiplikatoren M2 og en deler DIV med fast delingsforhold mellem generatoren CPG og fasemodulatoren PM, hvilken deler snarere for bekvemmeligheds skyld er indbygget, således at der kan anvendes en højfrekvent krystaloscillator med frekvens på f.eks. 5,12 MHz.
Når der trækkes en impuls fra indgangen til deleren PRD, er spændingssignalet fra fasekamparatoren PC propor-^ tionalt med længden af impulsen (en cyklus af VFO-udgangsfrekvensen) og derfor omvendt proportionalt med frekvensen. Derfor kan amplituden af de signalér,, som den automatiske niveaujusteringskobling skal behandle, variere over et bredt område med eksempelvis forhold 20/1, når der er tale om en frekvenssyntesizer med et frekvensområde fra 1,6 MHz til 30 MHz. Indsættelsen af den forstærkningskompenserende forstærker GC1, hvis forstærkning er proportional med frekvensen, løser dette problem med amplitudevariation, idet signalamplituden til multiplikatoren M2 nu holdes nogenlunde konstant ved ændringer af syntesizerfrekvens. Det skal bemærkes, at den forstærkningskompenserende forstærker GC1 ikke behøver at have en præcis forstærkning/frekvenskarakteristik, idet sløjfen automatisk tager sig af de unøjagtigheder, der eventuelt måtte være tilbage. Et eksempel på en praktisk udformning af forstærkeren GC1 skal nu beskrives nærmere under henvisning til fig. 4.
Indgangen til multiplikatoren M2 bør være fri for jævnstrømskomposant, således at jævnstrømskomposanten på udgangen fra multiplikatoren M2 afhænger af amplituden af pulsationen i frekvensstyresignalet FCS. Kondensatoren Cl spærrer vejen for denne ankommende jævnstrømskomposant. Fjernelsen af jævnstrømskomposanten kan finde sted på forskellige andre måder, eksempelvis ved indsætning af et højpasfilter i indgangsledningen.
Hvis ikke den forstærkningskompenserende forstærker GC2 var til stede, ville udgangssignalet fra filteret F være omvendt proportionalt med syntesizerfrekvensen, eftersom den fornødne amplitude af fasekorrektionssignalet til f.eks. fasemodulatoren PM er omvendt proportional med VFO-frekvensen. Amplituden af korrektionssignalet er proportional med længden af den impuls, der trækkes fra VFO-oscillatorens udgang - den er på én periode af VFO-frekvensen - og den er omvendt proportional med VFO-fre-kvensen. Hvis· man f.eks. skifter fra den laveste frekvens (1,6 MHz) til den højeste frekvens (30 MHz), vil fasekorrektionssignalet begynde på den korrekte værdi for 1,6 MHz, og det vil derfor være ca. tyve gange for stort for 30 MHz, således at der går alt for lang tid til stabilisering, f.eks. 20 sekunder. Ved indsættelse af den forstærkningskompenserende forstærker GC2, hvis forstærkning er omvendt proportional med frekvensen, er udgangssignalet fra filteren F gjort i hovedsagen uafhængigt af syn-tesizerfrekvensen, og stabiliseringstiden er væsentligt reduceret, f.eks. 2 sekunder. Forstærknings/frekvenska-rakteristikken for den forstærkningskompenserende forstærker GC2 behøver ikke at være meget præcis, eftersom korrektionssløjfen automatisk tager sig af de unøjagtigheder, der eventuelt måtte være tilbage.
I den i fig. 2 viste udførelsesform indbefatter indgangssignalet til multiplikatoren M2 overløbsimpulserne fra ratemultiplikatoren R, og den eventuelle, heraf resulterende pulsation i frekvensstyresignalet FCS. Imid-tertid er sidstnævnte signal forsinket i forhold til førstnævnte signal på grund af responstiden for iinpulsun-dertrykkeren PS, deleren PRD og fasekomparatoren PC. Med henblik på nøjagtig korrelering mellem disse to "årsag-og-virknings"-signaler i multiplikatoren M2 bør de ankomme i hovedsagen simultant. Derfor bibringes overløbsimpulserne til multiplikatoren M2, i den i fig. 3 viste udførelsesform, en forsinkelse DL på en periode lig med summen af responstiderne.
Man har valgt at opstille sløjfefilteret F som inte-grator med ret stor tidskonstant (100 ms) ikke alene fordi man derved fjerner enhver pulsation fra multiplikatoren M2's udgangssignal, men også fordi hele systemet gøres mindre følsomt over for støjen. Grunden til at man kan anvende en lang tidskonstant, beror på det forhold, at den hurtigste reaktion, der kræves, bortset fra frekvensskift, er den der forekommer på grund af termisk drift.
Den deler DIV med fast delingsforhold, der er inkorporeret i den i fig. 3 viste udførelsesform, giver mulighed for at anvende en højfrekvent (f.eks. 5,12 MHz), temperaturreguleret krystaloscillator, som taktimpulsge-nerator CPG. Ikke alene er sådanne oscillatorer almindeligt tilgængelige i handelen, men de har også en ubetydelig temperaturafhængig frekvensdrift. For visse anvendelser af sådanne frekvenssyntesizere er der også behov for en eller flere faste frekvenser ud over den variable syn-tesizerfrekvens. Deleren DIV er i stand til at afgive en eller flere sådanne faste frekvenser ud over den frekvens (typisk 1 kHz), der tilføres fasekomparatoren PC.
Fig. 4 viser et eksempel på en i praksis anvendelig udførelsesform for en forstærkningskompenserende forstærker GC1 med bufferforstærker BA til forsøgsmæssig brug i en frekvenssyntesizer ifølge opfindelsen, med frekvensområde fra 1,6 MHz til 30 MHz i trin af 100 Hz. Frekvensen udvælges ved hjælp af ikke viste koblere, der indbefatter seks kontakter K til udvælgelse af MHz-værdierne, nemlig 1, 2, 4, 8, 10 og 20 MHz, idet frekvensen i MHz er vist i parentes for hver kontakt K i fig. 4. Aktiveringen af kontakterne K bevirker, at der aktiveres modsvarende sluttekoblere S1-S6 af CMOS-typen, der hver for sig, når de aktiveres, indkobler modstande RI til R6 til en fødeledning på 5 V, som anvendes som stelreference, for alle de analoge signaler, idet syntesizeren arbejder ved strømtilførsel med enkelt polaritet. Forstærkeren omfatter en differensforstærker (operationsforstærker QAL), hvis ikke-inverterende indgang (+) får tilført indgangssignalet fra fasekomparatoren PC, medens de bort fra koblerne SI til S6 vendende ender af modstandene RI til R6 er forbundet med den inverterende indgang (-) til for stærkeren 0A1, Gennem en modkoblingsmodstand R7 er den inverterende indgang også forbundet med udgangen fra for-stærkeren 0A1. Modstandene RI til R6 har sådanne værdier i forhold til modstanden R7f at udgangssignalet fra forstærkeren 0A1 er omvendt proportionalt med den frekvens, der bestemmes af den med koblerne K valgte MHz-værdi, i-det modstandene eksempelvis har følgende værdier i ohm: Rl=100k, R2=47k, R3=24k, R4=12k, R5=10k, R6=4,7k og R7= 220k. Som tidligere forklaret behøver den forstærkningskompenserende forstærker GC1 kun at have en nogenlunde lineær forstærknings/frekvenskarakteristik, hvorfor den kun justeres i trin på 1MHz. Af samme grund behøver modstandene RI til R7 ikke at være af den meget stabile type med snæver tolerance, hvorfor der kan anvendes billige modstande.
Koblerne SI til S6 kan hensigtsmæssigt udgøres af integrerede kredse af typen CMOS, eksempelvis typen HEF4066 (Mullard Limited). I den praktiske udførelsesform fødes denne integrerede kreds med 10 V, medens en ikke vist modstand på 82 kfi er indskudt mellem 0 volt ledningen og kontakten i de respektive MHz-koblere K(l)-K(20) over for 10 volt-ledningen, således at der etableres et logisk 0, når kontakten er åben. Kondensatoren Cl har en værdi på 1 yF.
Bufferforstærkeren BA omfatter en differensforstærker (operationsforstærker) 0A2, hvis ikke-inverterende indgang (+) er forbundet med udgangen på forstærkeren GC1 gennem kondensatoren Cl og med 5 volt-fødeledningen gennem modstanden R8 (47 k&). Den inverterende indgang (-) er forbundet med udgangen på forstærkeren OA2 gennem en modkoblingsmodstand R9 (47 kfl),og forstærkerens udgang er forbundet med multiplikatoren M2, jf. fig, 3. Forstærkerne OA1 og OA2 er af den i handelen værende type, f.eks. typen LM107 (Signetics eller National Semi-conductors).
Fig. 5 viser et detaljeret koblingsdiagram over den anden multiplikator M2 og filteret F. Udgangen fra bufferforstærkeren BA er forbundet med den ene kontakt i to elektroniske koblere S7 og S8. Den anden kontakt i kobleren S7 er forbundet med en modstand Ril, der er koblet til den inverterende indgang (-) til en differensforstærker (operationsforstærker) 0A3 og til forstærkeren 0A3's udgang gennem en modkoblingsmodstand R12.
Den anden kontakt i kobleren S8 er forbundet med den ik·^ ke-inverterende indgang (+) til forstærkeren 0A3 og til 5 volt-fødeledningen gennem en modstand R13. Signalerne fra forsinkelseskredsen DL er indrettet til direkte aktivering af kobleren S8 og til aktivering af kobleren S7 gennem en inverter II. Når der forekommer en forsinket overløbsimpuls fra forsinkelseskredsen DL, aktiveres kobleren S8, medens kobleren S7 forbliver uaktiveret. På grund af modkoblingsmodstanden R12 har forstærkeren 0A3 en forstærkning lig med 1, og udgangssignalet er lig med og har samme fortegn som indgangssignalet. Dette betyder, at det signal, der udgår fra bufferforstærkeren BA, ganges med +1 i tidsrummet for den forsinkede overløbsimpuls. Når der ikke er nogen impuls fra forsinkelseskredsen DA, har man den omvendte tilstand på grund af inver-teren II, og det er kobleren S7, der aktiveres. Modstandene Ril, R12 og R13 har den samme værdi (10 kQ), således forstærkeren virker som inverterende forstærker med forstærkningsfaktor på 1. Derved ganges signalet fra bufferforstærkeren BA med -1, på alle andre tidspunkter end når der er en forsinket overløbsimpuls. Sekvensen af + og - ordrer fra overløbsimpulstoget er korreleret med fejlkorrigeringssignalet CS. Da fasen af fejlsignalet FCS reverseres afhængigt af, om dirren-korrektionen til fase-modulatoren er for høj eller for lav, reverseres også gennemsnitssignalet fra korrelationsmultiplikatoren M2 samtidigt, eftersom det faktisk angiver graden af positiv eller negativ korrelation.
O
Filteret F udgøres af en i og for sig velkendt in-tegrator, idet indgangssignalet fra multiplikatoren M2 tilføres den inverterende indgang (-) til en differensforstærker (operationsforstærker) 0A4 gennem en modstand R14. Tidskonstanten for integrationen i filteret F er bestemt af en kondensator C2 (lOOnF), der er indskudt mellem den ikke-inverterende indgang (+) og udgangen på forstærkeren 0A4 og af en modstand R15 (1 ΜΩ) mellem den ikke-inverterende indgang og fødeledningen på +5 volt. Udgangen fra filteret F er forbundet med indgangen til den forstærkningskompenserende forstærker GC2, hvis detaljerede udformning er vist i fig. 6.
Fig. 6 viser den forstærkningskompenserende forstærker GC2, der har en forstærkning omvendt proportional med frekvensen. Det ses umiddelbart, at forstærk-nings/frekvens-styredelen i denne kobling er den samme som for forstærkeren GC1 ifølge fig. 4. Modstandene R16 til R21 har samme værdi som modstandene henholdsvis RI til R6 ifølge fig. 4, og kontakterne K‘(l)*3i(20) er de sammme som vist i fig. 4, medens virkemåden for koblerne S9 til S14 gennem kontakterne K er den samme som beskrevet under henvisning til fig. 4. Hvad angår fig. 6 er indgangene til operationsforstærkeren OA5 imidlertid vendt om i forhold til fig. 3, således at forstærkerens forstærkning er omvendt proportional med frekvensen i stedet for at være direkte proportional. Til dette formål har operationsforstærkeren 0A5 sin inverterende indgang (-) forbundet med udgangen gennem en modkoblingsmodstand R22 (36 kft) og med 5 volt-fødeledningen gennem en modstand R23 (18 kfi.) . Udgangen fra den forstærkningskompenserende forstærker GC2 er forbundet med multiplikatorindgangen til en analog multiplikator Ml. Operationsforstærkerne 0A3 og 0A4 (fig. 5) og 0A5 (fig. 6) er af den i handelen kendte integrerede fom, eksempelvis typenIM107 (Signetics) for forstærkerne 0A3 og 0A4, og typen LM124 (Signetics) for forstærkeren 0A5.
Fig. 7 viser en udførelsesform for en multiplikator R for successiv addition, med forsinkelseskreds DL, og digital-analog-omsætter DA/M1 af multiplikatortype, som kombinerer kredsene DA og M1 ifølge fig. 3.
Multiplikatoren R udgøres af to integrerede kredse IC1 og IC2, hvoraf kredsen IC1 er en binært kodet decimal full adder, medens kredsen IC2 er en gruppe flip-flopper af D-type med fælles taktindgang IP. Forsinkelseskredsen DL udgøres af to flip-flopper IC3 og IC4 af D-typen, medens omsætter-multiplikatoren DA/M1 udgøres af en integreret kreds IC5. De på tegningen viste henvisningsbetegnelser i de enkelte blokke svarer til de enkelte ben af de i handelen tilgængelige integrerede kredse, der anvendes, og som detaljeres nedenfor.
I den ovenfor omtalte frekvenssyntesizer, som man har opstillet på forsøgsbasis, og som havde en udgangs·*· frekvens variabel fra 1,6 til 30 MHz i trin på 1Q0 Hz, sørgede den i fig. 3 viste deler DIV for at dele frekvensen (5,12 MHz) ned til 1 kHz, således at fasekomparatoren PC regulerer frekvensen af oscillatoren VFO på en sådan måde, at udgangsimpulserne fra deleren PRD og dermed indgangsimpulserne til multiplikatoren R også har en frekvens på 1 kHz. 100 Hz-dataene til "A" additionsindgangene til kredsen IC1 er i binært kodet decimal form og hidrører fra 100 Hz-trinkobleren, der benyttes til at bestemme den ønskede udgangsfrekvens Fo, Indstillingen af disse koblere bestemmer det inkrement, der skal adderes til multiplikatoren, hver gang den modtager en impuls fra deleren PRD, og det pågældende indgangssignal udgør et triggersignal til samtlige D-flip-flopper (D^ til D^) i kredsen IC2 og til flip-floppen IC3. For forklaringens skyld antages det, at 100 Hz-dataene er indstillet på 700 Hz, således at inkrementet til A-indgange-ne til kredsen IC2 i så fald er 7 i binært kodet decimal, dvs. BCD-form. Det antages også, at udgangene 0^ til 0^ fra kredsen IC 2 og dermed S-additionsindgangene til kredsen IC1 står på 0. Selv om kredsene IC1 og IC2 arbejder på BCD-signaler, vil deres virkemåde for overskueligheds skyld nu forklares i relation til decimalværdierne. Således står S-udgangen (sum) eller adderen IC1 i starten på 7, medens C-udgangen (mente) er på 0. Den første impuls fra deleren PRD aktiverer ("strober") flip-flopperne til D^, og værdien 7 overføres til B-indgangene eller adderen IC1 og til digitalindgangene 4-7 til kredsen IC5. Adderen IC1 adderer de to 7'ere og giver 14, samt 1 på mente-udgangen C og 4 på S-udgangene. Signalet på 1 på C-ud-gangen udgør overløbsimpulsen fra multiplikatoren R til undertrykkelseskoblingen PS. Den næste, dvs. anden, impuls fra deleren PRD overfører 4'ren tilbage til B-indgangene til kredsen IC1, der nu adderer denne 4 med 7'eren over A-indgangene og afgiver 11, medens S-udgangene afgiver endnu en overløbsimpuls over mente-udgangen C og et 1 over S-udgangene.
Den anden impuls fra deleren PRD strober også den første overløbsimpuls på C-udgangen fra adderen IC1 til udgangen fra flip-floppen IC3 og derned til indgangen D til flip-floppen IC4. Denne anden impuls fra deleren PRD inverteres i inverteren 12, således at flip-floppen IC4 trigges ved enden af impulsen, hvilket bevirker, at den første overløbsimpuls strobes til udgangen fra flip-floppen IC4 og dermed til indgangen fra forsinkelseskredsen DL til multiplikatoren M2 (fig. 3). På denne måde bibringes den første overløbsimpuls og enhver efterfølgende overløbsimpuls i forsinkelseskredsen DL en forsinkelse på én periode af impulstoget fra deleren PRD (ved en frekvens på 1000 Hz).
Den næste impuls (dvs, den tredie impuls) fra deleren PRD strober værdien 1 over S-udgangene fra kredsen IC1 til B-indgangene , således at værdien 8 forekommer over S-udgangene, medens værdien 0 opstår over C-udgan- gen. Dette giver ingen overløbsimpuls. Den tredie impuls strober også den anden overløbsimpuls til udgangen fra flip-floppen IC3 og til multiplikatoren M2 gennem flip-· floppen IC4 ved enden af impulsen.
Denne proces fortsætter på denne måde, således at der afgives syv overløbsimpulser fra deleren PRD hver gang, der er ti indgangsimpulser.
I så fald (fig. 3) har tallet n2 værdien 0,7, og udgangsimpulserne har gennemsnitsfrekvens på de ønskede 700 Hz. Kredsene IC5 og OA6 omdanner hver rest i . multiplikatoren R,-denne rest forekommer over O-udgangen fra kredsen IC2, hvori resten akkumuleres - til den tilsvarende analoge værdi og ganger denne værdi med analogsignalet over indgangen fra forstærkeren GC2, idet produktet udgør styresignalet CS til fasemodulatoren PM med henblik på modulering af fasen af de taktimpulser, der forekommer over indgangen til modulatoren.
De integrerede kredse ICl til IC5 og OA6 i fig. 7 er af i og for sig velkendt i handelen tilgængelig type af integreret kreds, eksempelvis: ICl BCD full adder Motorola type MC14560 IC2, IC3 D-type flip-flop Mullard type HEF 4Q174 IC4 D-type flip-flop Mullard type HEF 40174
IC5 Multiplicerende DA- Analog Devices type AD
omsætter 7523 OA6 Operationsforstærker Signetics LM124 (del af}.
Taktimpulsgeneratoren VCG, deleren DIV, fasemodulatoren PM og fasekomparatoren PC ifølge fig. 3 er også af i og for sig kendt art og behøver ikke at beskrives nærmere, eftersom de ikke direkte har relation til opfindelsen. I den i praksis anvendelige udførelsesform har man imidlertid anvendt en integreret frekvenssyntesizer af typen HEF4750 fra firmaet Mullard. Denne integrerede kreds indbefatter alle de ovenfor beskrevne fire bestanddele, bortset fra oscillatorkrystallet. Man har anvendt et krystal på 5,12 MHz, og referencedeleren i den integrerede kreds blev således indkoblet, at den delte med 10 og dermed med 512 for at afgive taktimpulser på 1 kHz, der internt tilføres fasemodulatoren, hvis udgang føres til fasekomparatoren. Som programmerbar frekvensdeler PRD har man anvendt en integreret universal deler af typen HEF4751 (Mullard Ltd.), medens kredsen PS var en programmerbar prescaler af typen SP8690 (Plessey Semiconductors Limited).
Som det er velkendt, er det sommetider nødvendigt, når man opbygger anlæg på basis af standardintegrerede kredse, at indbygge midler til at skifte signalernes spændingsniveau fra den ene integrerede kreds til den anden. Dette skyldes det forhold, at fødepotentialerne til de forskellige integrerede kredse kan være forskellige. I den beskrevne i praksis anvendelige udførelsesform er der visse kredse, der kræver 5 volt, medens andre kræver 10 volt, hvorfor man i fig. 4-6 har fødespændinger på både 5 volt og 10 volt. Den særlige integrerede kreds IC5,der blev anvendt i denne udførelsesform, arbejdede mellem 5 volt og 10 volt, hvilket krævede en niveauændring af indgangssignalerne til terminalerne 4-7; For at opnå dette var der indskudt en modstand på 82 kfi i serien med hver af ledningerne til terminalerne 4-7, medens hver af disse terminaler desuden var forbundet med 10 volt-ledningen gennem respektive modstande på 82 kfi. På denne måde var niveauet af udgangssignalerne fra den integrerede kreds IC5 forskudt således, at signalernes niveau stod i relation til 0 volt-ledningen. Sådanne midler til niveauændring er i og for sig kendte og behøver ikke at beskrives nærmere.

Claims (6)

1. Frekvenssyntesizer bestående af en faselåse-sløjfe med en frekvensvarierbar oscillator (VFO) til frembringelse af den syntetiserede frekvens og med en fasekomparator (PC), hvis udgangssignal over et frekvensfilter styrer oscillatorens frekvens, og hvis ene indgang er koblet til oscillatorens udgang, og hvis anden indgang er koblet til en udgang på en referencesignalkilde (CPG), og hvor mindst én indgang er koblet til en frekvensdeler (PRD), hvis udgang er koblet til en første multiplikator, der udgøres af en akkumulator (R) med begrænset kapacitet, og hvormed der med udgangssignalet fra frekvensdeleren adderes et givet inkrement til den i akkumulatoren oplagrede værdi og ved overskridelse af akkumulatorkapaciteten og på basis af sumværdien afgives et overløbssignal, der momentant influerer på frekvensde-lerens delingsfaktor, og hvor restværdien i akkumulatoren over en korrektionsstyrekreds benyttes til frembringelse af et korrektionssignal, der modulerer enten en indgang til eller udgangen fra fasekom-para-toren, kendetegnet ved, at korrektionsstyrekredsen indbefatter en anden multiplikator (M1), der multiplicerer korrektionssignalet med et fra udgangssignalet fra fasekomparatoren (PC) afledt bølgesignal.
2. Frekvenssyntesizer ifølge krav 1, kendetegnet ved, at der findes en tredje multiplikator (M2), der multiplicerer udgangssignalet fra fasekomparatoren (PC) med en til restværdien i akkumulatoren (R) svarende værdi, og hvis udgang afgiver bølgesignalet.
3. Frekvenssyntesizer ifølge krav 1, kendetegnet ved, at der findes en tredje multiplikator (M2), der multiplicerer udgangssignalet fra fasekomparatoren (PC) med akkumulatorens (R) overløbssignal, og hvis udgang afgiver bølgesignalet.
4. Frekvenssyntesizer ifølge krav 2, kendetegnet ved, at den tredje multiplikators (M2) udgang er forbundet med en indgang til den anden multiplikator (Ml) gennem et lavpasfilter (F).
5. Frekvenssyntesizer ifølge ethvert af kravene 1-4, kendetegnet ved, at fasekomparatorens (PC) udgang er forbundet med den ene indgang til en summationskreds (ASD), hvis anden indgang er forbundet med den anden multiplikators (M1) udgang, og hvis udgangssignal via lavpasfilteret (LPF) styrer oscillatorens (VFO) frekvens.
6. Frekvenssyntesizer ifølge ethvert af kravene 1-4, kendetegnet ved, at der mellem referencesignalkilden (CPG) og en indgang til fasekomparatoren (PC) er indkoblet en fasemodulator (PM), hvis modulationsindgang er forbundet med den anden multiplikators (M1) udgang.
DK019381A 1980-01-21 1981-01-16 Frekvenssyntesizer af typen med faselaasesloejfe DK152236C (da)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GB8001889A GB2068185B (en) 1980-01-21 1980-01-21 Frequency synthesiser of the phase lock loop type
GB8001889 1980-01-21

Publications (3)

Publication Number Publication Date
DK19381A DK19381A (da) 1981-07-22
DK152236B true DK152236B (da) 1988-02-08
DK152236C DK152236C (da) 1988-07-04

Family

ID=10510763

Family Applications (1)

Application Number Title Priority Date Filing Date
DK019381A DK152236C (da) 1980-01-21 1981-01-16 Frekvenssyntesizer af typen med faselaasesloejfe

Country Status (10)

Country Link
US (1) US4380743A (da)
JP (1) JPS56110345A (da)
AU (1) AU537712B2 (da)
CA (1) CA1175506A (da)
DE (1) DE3101589C2 (da)
DK (1) DK152236C (da)
FR (1) FR2474258A1 (da)
GB (1) GB2068185B (da)
IT (1) IT1194019B (da)
SE (1) SE449940B (da)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4409564A (en) * 1981-03-20 1983-10-11 Wavetek Pulse delay compensation for frequency synthesizer
GB2117198A (en) * 1982-03-19 1983-10-05 Philips Electronic Associated Frequency synthesiser
GB2117199A (en) * 1982-03-19 1983-10-05 Philips Electronic Associated Frequency synthesiser
GB2117197A (en) * 1982-03-19 1983-10-05 Philips Electronic Associated Frequency synthesiser
US4506232A (en) * 1982-07-19 1985-03-19 Rockwell International Corporation Third order PLL with increased high frequency gain
GB2131240A (en) * 1982-11-05 1984-06-13 Philips Electronic Associated Frequency synthesiser
GB2132025B (en) * 1982-11-11 1986-11-19 Polytechnic Marine Limited A receiver for a phase comparison radio navigation system
US4550598A (en) * 1983-10-31 1985-11-05 The Goodyear Tire & Rubber Company Apparatus and method adapted to test tires by eliminating jitter from data signals without losing data
GB2150775A (en) * 1983-12-02 1985-07-03 Plessey Co Plc Frequency synthesiser
GB2184617A (en) * 1985-07-30 1987-06-24 Chung Kwan Tsang Fast frequency switching fractional synthesizer
JPS6359217A (ja) * 1986-08-29 1988-03-15 Yokogawa Electric Corp 周波数シンセサイザ
US4855683A (en) * 1987-11-18 1989-08-08 Bell Communications Research, Inc. Digital phase locked loop with bounded jitter
GB2213000A (en) * 1987-11-25 1989-08-02 Philips Electronic Associated Frequency synthesizer
US5097219A (en) * 1988-12-15 1992-03-17 Mitsubishi Denki Kabushiki Kaisha Pll for controlling frequency deviation of a variable frequency oscillator
US4951004A (en) * 1989-03-17 1990-08-21 John Fluke Mfg. Co., Inc. Coherent direct digital synthesizer
CA2017501C (en) * 1989-05-26 1995-08-29 Shigeo Terashima Recording/reproducing device
US5745314A (en) * 1989-09-27 1998-04-28 Canon Kabushiki Kaisha Clock generating circuit by using the phase difference between a burst signal and the oscillation signal
US4992743A (en) * 1989-11-15 1991-02-12 John Fluke Mfg. Co., Inc. Dual-tone direct digital synthesizer
SE9103098D0 (sv) * 1991-10-24 1991-10-24 Joergen Johansson Anordning vid tv-system
US5576666A (en) * 1993-11-12 1996-11-19 Nippondenso Technical Center Usa, Inc. Fractional-N frequency synthesizer with temperature compensation
CA2179269C (en) * 1994-01-24 1999-08-24 George H. Baldwin Adjustable frequency synthesizer
FR2717971A1 (fr) * 1994-03-23 1995-09-29 Trt Telecom Radio Electr Dispositif de synthèse d'une forme de signal, poste émetteur et poste récepteur comprenant un tel dispositif.
US5664165A (en) * 1995-04-19 1997-09-02 International Business Machines Corporation Generation of a synthetic clock signal in synchronism with a high frequency clock signal and corresponding to a low frequency clock signal
US5572168A (en) * 1995-08-09 1996-11-05 Lucent Technologies Inc. Frequency synthesizer having dual phase locked loops
CA2217840C (en) 1997-10-09 2005-05-03 Northern Telecom Limited Synchronization system multiple modes of operation
US6175280B1 (en) 1998-07-30 2001-01-16 Radio Adventures Corporation Method and apparatus for controlling and stabilizing oscillators
EP1133060B1 (fr) * 2000-03-10 2005-08-17 Koninklijke Philips Electronics N.V. Boucle à verrouillage de phase permettant de générer un signal de référence ayant une grande pureté spectrale
JP5974369B2 (ja) * 2012-12-26 2016-08-23 カルソニックカンセイ株式会社 ブザー出力制御装置およびブザー出力制御方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1447418A (en) * 1974-03-29 1976-08-25 Mullard Ltd Frequency synthesiser
US3928813A (en) * 1974-09-26 1975-12-23 Hewlett Packard Co Device for synthesizing frequencies which are rational multiples of a fundamental frequency
GB1560233A (en) * 1977-02-02 1980-01-30 Marconi Co Ltd Frequency synthesisers

Also Published As

Publication number Publication date
CA1175506A (en) 1984-10-02
DK152236C (da) 1988-07-04
JPS56110345A (en) 1981-09-01
DE3101589C2 (de) 1985-10-03
US4380743A (en) 1983-04-19
JPH0444446B2 (da) 1992-07-21
IT8119183A0 (it) 1981-01-16
SE8100243L (sv) 1981-07-22
DK19381A (da) 1981-07-22
GB2068185A (en) 1981-08-05
AU537712B2 (en) 1984-07-05
FR2474258A1 (fr) 1981-07-24
AU6626081A (en) 1981-07-30
GB2068185B (en) 1983-06-22
IT1194019B (it) 1988-08-31
DE3101589A1 (de) 1982-01-28
SE449940B (sv) 1987-05-25
FR2474258B1 (da) 1984-05-11

Similar Documents

Publication Publication Date Title
DK152236B (da) Frekvenssyntesizer af typen med faselaasesloejfe
US4609881A (en) Frequency synthesizers
US4308508A (en) Phase locked loop frequency modulator
CA2125443C (en) Digitally controlled fractional frequency synthesizer
JPS61245629A (ja) N分数型周波数シンセサイザ
KR870009554A (ko) 디지탈 위상 고정 루프 안정화 회로
AU680544B2 (en) Digital clock generator
DK150559B (da) Frekvenssyntesizer
JPS5917727A (ja) フェ−ズロックル−プの帯域幅制御回路
JPH0514185A (ja) 周波数分数分割を用いるクロツク信号発生器
US3927373A (en) Paging system
EP0792037A1 (en) Feed forward generation of a clock signal
JPH0754908B2 (ja) 周波数合成器
US6160433A (en) Method for generating clock and clock generating circuit
US3721904A (en) Frequency divider
KR20010014348A (ko) 순간 위상 차이 출력부를 구비한 위상 주파수 검출기
US3600683A (en) Frequency synthesizers
JPS5535545A (en) Digital phase synchronous circuit
JPH11237489A (ja) 基準周波数発生装置
JPS58168333A (ja) 位相同期ル−プ回路の位相比較方式
SU1035776A1 (ru) Цифровой синтезатор частоты с частотной модул цией
JPH04346518A (ja) 基準信号発生回路
SU621060A1 (ru) Устройство фазовой автоподстройки частоты
JPS63200619A (ja) 位相同期発振装置
JPS58223918A (ja) 微小可変周波数発振器

Legal Events

Date Code Title Description
PBP Patent lapsed