DK150559B - Frekvenssyntesizer - Google Patents
Frekvenssyntesizer Download PDFInfo
- Publication number
- DK150559B DK150559B DK453980AA DK453980A DK150559B DK 150559 B DK150559 B DK 150559B DK 453980A A DK453980A A DK 453980AA DK 453980 A DK453980 A DK 453980A DK 150559 B DK150559 B DK 150559B
- Authority
- DK
- Denmark
- Prior art keywords
- output
- pulse
- accumulator
- frequency
- pulses
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K23/00—Pulse counters comprising counting chains; Frequency dividers comprising counting chains
- H03K23/64—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two
- H03K23/66—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two with a variable counting base, e.g. by presetting or by adding or suppressing pulses
- H03K23/662—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two with a variable counting base, e.g. by presetting or by adding or suppressing pulses by adding or suppressing pulses
Landscapes
- Manipulation Of Pulses (AREA)
- Pulse Circuits (AREA)
- Tests Of Electronic Circuits (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Transmitters (AREA)
Description
150559
Opfindelsen angår en frekvenssyntesizer af den art, der fra en kilde for taktimpulser udvælger impulser af højere frekvens Fc end den fornødne udgangsfrekvens Fo med henblik på frembringelse af nævnte frekvens Fo, hvil-5 ken syntesizer omfatter en indstillelig akkumulator af den art, der for hver ankommende indgangstaktimpuls adderer et forudbestemt, indstilleligt inkrement Y til den i akkumulatoren akkumulerede værdi og afgiver en udgangsimpuls, hver gang en akkumuleret værdi C, lig med eller 10 større end inkrementet Y, opnås eller overskrides, medens den overskydende del holdes tilbage som rest i akkumulatoren.
I sådanne frekvensdelere opnås den ønskede udgangsfrekvens Fo ved, at akkumulatoren undertrykker nogle af 15 impulserne fra taktimpulsgeneratoren med henblik på opnåelse af den lavere frekvens Fo. Imidlertid er udgangsimpulserne fra akkumulatoren synkroniserede på taktimpulserne og får en uens fordeling i forhold til tiden.
Det udgående impulstog udviser derfor et væsentligt om-20 fang af fasedirren.
En metode til i det mindste væsentlig reduktion af fasedirren kendes fra beskrivelsen til GB patent nr.
1.447.418, hvor akkumulatoren er indskudt i en faselåse-sløjfe, der indbefatter en fasekomparator og en fre-25 kvensvariabel, spændingsstyret oscillator. Resten i akkumulatoren omdannes til et analogt signal, som synkroniseres med og balanceres overfor udgangssignalet fra fasekomparatoren for at opveje enhver variation i kompa-ratorens udgangssignal på grund af fasedirren i et af 30 indgangssignalerne til fasekomparatoren. Den ønskede udgangsfrekvens Fo tages fra nævnte oscillators udgang.
Opfindelsen tager sigte på at skabe en frekvenssyntesizer af den indledningsvis nævnte art, hvor der direkte fra akkumulatorens udgangsimpulser fås en spektralt 35 set i hovedsagen ren udgangsfrekvens.
Med henblik herpå er en frekvenssyntesizer af den art, der fra en kilde for taktimpulser udvælger impulser af højere frekvens Fc end den fornødne udgangsfrekvens 150559 2
Fo med henblik på frembringelse af nævnte frekvens Fo, hvilken syntesizer omfatter en indstillelig akkumulator af den art, der for hver ankommende indgangstaktimpuls adderer et forudbestemt indstilleligt inkrement Y til 5 den i akkumulatoren akkumulerede værdi og afgiver en udgangsimpuls, hver gang en akkumuleret værdi C, lig med eller større end inkrementet Y, opnås eller overskrides, medens den overskydende del holdes tilbage som rest i akkumulatoren, ifølge opfindelsen ejendommelig ved, at 10 syntesizeren yderligere omfatter forsinkelsesmidler til at bibringe hver udgangsimpuls n fra akkumulatoren sin forsinkelse, som er en funktion af resten Rn i akkumulatoren umiddelbart efter den pågældende udgangsimpuls.
Hovedfordelen ved denne frekvenssyntesizer er, at 15 frembringelsen af udgangssignalet direkte på udgangen fra akkumulatoren afskaffer behov for faselåsesløjfen og den styrbare oscillator.
Opfindelsen er baseret på erkendelsen og brugen af det faktum, at i denne type indstillelig akkumulator er 20 værdien af resten Rn i akkumulatoreen umiddelbart efter hver udgangsimpuls derfra en indikation af det sted på tidsskalaen, hvor den pågældende impuls burde være, hvis udgangsimpulserne var fri for dirren, dvs. på nøjagtigt regelmæssig, repetitiv basis. Hver rest benyttes derfor 25 til at tilvejebringe en sådan tilsvarende tidsforsinkelse, at der opnås en dirrenfri impulsgentagelsesfrekvens, dvs. en spektralt ren udgangsfrekvens.
I henhold til en udførelsesform for opfindelsen bibringer forsinkelsesmidlerne hver udgangsimpuls sin for-30 sinkelse, som er en funktion af (1-Rn/Y)/Fc. Dette har den fordel, at det er muligt at vælge værdierne således, at inkrementet Y, udtrykt som en brøkdel af C, er lig med den frekvensreduktionsfaktor, der meddeles taktimpuls frekvensen Fc til opnåelse af den ønskede udgangs-35 frekvens Fo.
I henhold til endnu en udførelsesform for opfindelsen bibringer forsinkelsesmidlerne hver udgangsimpuls en forsinkelse |jl-Rn/Y)/FcQ + K'sekunder, hvor Fc er 150559 3 udtrykt i Hertz, og K1 er en konstant tid, der er lille i forhold til perioden af frekvensen Fc. Den lille konstante forsinkelse K' tilføjes for at tage højde for de meget små forsinkelser i vandretid og omskiftning, der 5 forekommer i praksis. Herved gives akkumulatoren tid til at omstille sig på restværdien, inden denne benyttes til at udregne den tilsvarende forsinkelse. Medens additionen af størrelsen K' begrænser den øvre værdi af Y en smule, har denne begrænsning meget lille betydning i 10 praksis.
Opfindelsen forklares nærmere i det følgende under henvisning til den skematiske tegning, hvor fig. 1 viser en grafisk illustration af princippet for virkemåden hos en frekvenssyntesizer ifølge opfin-15 delsen, fig. 2 et blokdiagram over en første udførelsesform for en frekvenssyntesizer ifølge opfindelsen, fig. 3 et blokdiagram over en anden udførelsesform for en frekvenssyntesizer ifølge opfindelsen, og 20 fig. 4 et tidsdiagram over diverse signaler i den i fig. 3 viste udførelsesform.
Som tidligere nævnt ligger den væsentlige egenskab hos den pågældende type indstillelig akkumulator i, at resten i akkumulatoren, hver gang der forekommer en ud-25 gangsimpuls, nøjagtigt svarer til den faseforsinkelse, udgangsimpulsen er blevet udsat for ved at blive synkroniseret med taktimpulsen i stedet for at forblive på sin egen position i tiden. Tidsforsinkelsesperioden, som hver impuls udsættes for, gives af resten divideret 30 med udgangsimpulsfrekvensen, nemlig Rn/YFc. Derfor vil der kræves en korrektionsforsinkelse -Rn/YFc til korrekt tidspositionering af hver impuls. Da det imidlertid ikke er muligt at tilvejebringe negative forsinkelser, må der indføres mindst én ekstra taktperiodeforsinkelse 35 for at gøre samtlige forsinkelseskorrektioner positive, dvs. hver impuls bibringes en forsinkelse Rn' = (1-Rn/Y)/Fc.
For at forklare grundprincippet i virkemåden for en 4 150569 frekvenssyntesizer ifølge opfindelsen kan man antage, at taktimpulsfrekvensen Fc er på 1 MHz, at den ønskede syntetiserede frekvens Fo er på 700 kHz, at akkumulatoren afgiver en udgangsimpuls, hver gang den akkumulerede 5 værdi når op til eller overskrider "1", og at Y = 0,7, dvs. hver indgangstaktimpuls bevirker, at værdien 0,7 adderes til resten i akkumulatoren. Med disse værdier bliver den ovenfor angivne relation til:
En' = (l-Rn/0,7) με.
10 Fig. 1 viser tidsmæssigt indgangstaktimpulserne n, de resulterende udgangsimpulser n' fra akkumulatoren og de samme impulser (N") forsinkede med deres fra ovennævnte relation udledte, respektive perioder Rn'. For hver af disse impulser viser følgende tabel den inkre- 15 menterede værdi i akkumulatoren, resten Rn i akkumulatoren, de resulterende udgangsimpulser og deres respektive forsinkelser Rn'.
Tabel 20 _____
Taktimpulser Inkrem. Rest Overløbs- Forsinkelse (interval lys) værdi Rn impuls Rn' (ys) 1 0,7 RI - 0,7 25 2 1,4 R2 - 0,4 2' R2' 0,43 3 1,1 R3 - 0,1 3' R3' 0,86 4 0,8 R4 - 0,8 5 1,5 R5 - 0,5 5' R5' 0,29 6 1,2 R6 - 0,2 6' R6* 0,71 30 7 0,9 R7 - 0,9 8 1,6 R8 - 0,6 8' R8' 0,14 9 1,3 R9 - 0,3 9' R9' 0,57 10 1,0 . R10 - 0 10' R10' 1,0 11 0,7 RI - 0,7 35 , 12 1,4 R2 - 0,4 12' R2' 0,43
Der henvises nu til denne tabel og til fig. 1. Den første taktimpuls indfører værdien 0,7 i akkumulatoren 150559 5 (Rn = 0,7), men der udgår ingen impuls, eftersom værdien 1 ikke er opnået. Den anden taktimpuls indfører endnu et inkrement på 0,7, og den inkrementerede værdi er da 1,4, hvilket bevirker, at der udgår en impuls 2', og 5 at overskuddet ud over 1, nemlig 0,4, forbliver som rest R2. Resten R2 omdannes så til en tilsvarende forsinkelse R2' (0,43 vs) i henhold til ovennævnte rela tion, og udgangsimpulsen 2' bibringes denne forsinkelse til dannelse af en impuls 2". Den tredje taktimpuls 10 adderer 0,7 til resten på 0,4 i akkumulatoren, som afgiver en udgangsimpuls 3', medens resten R3 er på 0,1.
Den omdannes til en forsinkelse R3' på 0,86 vs, hvorved impulsen 3" tilvejebringes.
Den fjerde taktimpuls adderer 0,7 til resten R3, 15 hvorved man får en ny rest R4 på 0,8. Da dette ikke når op på værdien C = 1, er der ingen udgangs impuls.
Processen fortsætter så på samme måde frem til den tiende taktimpuls, der fremkalder en udgangsimpuls 10" efter en forsinkelse R10' på 1 vs. Fig. 1 og tabellen 20 viser, at der tilvejebringes syv forsinkede impulser for ti indgangstaktimpulser, og at disse forsinkede udgangsimpulser tidsmæssigt fordeler sig ens, dvs. uden fasedirren.
Cyklen gentager sig selv, idet taktimpulserne 11 25 og 12 svarer til taktimpulserne 1 og 2, og den resulterende impuls 12" optræder i det samme interval som de tidligere impulser. Der tilvejebringes således et tog af impulser uden fasedirren og med den Ønskede impulsgentagelsesfrekvens Fo på 700 kHz (1 MHz x 0,7).
30 En første udførelsesform for opfindelsen forklares nærmere under henvisning til fig. 2, der viser en stabil referencegenerator 21 for taktimpulser med gentagelsesfrekvens Fc. Udgangssignalet fra generatoren 21 tilføres til en digital, indstillelig akkumulator 22 35 af den ovenfor beskrevne art, der også får tilført i parallel digital form det valgte inkrement Y fra en vælger 23, f.eks. et tastefelt. Inkrementet Y i digital form omdannes til analog form ved hjælp af en digital- 150559 6 analog-omsætter 24. Resten Rn i akkumulatoren 22 omdannes til analog form ved hjælp af en digital-analog-om-sætter 25. Omsætteren 25's udgang er tilsluttet dividend-indgangen til en analog deler 27. Omsætteren 5 24's udgang er tilsluttet divisor-indgangen 28 til deleren 27, hvis udgang er tilsluttet subtrahend-indgangen 29 til en analog subtractor 30. En given, konstant størrelse 1 + K tilføres diminuend-indgangen 31 til subtractoren 30, hvis udgang er tilsluttet for-10 sinkelsesstyreindgangen 32 til en styrbar forsinkelseslinie 33. Udgangen fra forsinkelseslinien 33 er tilsluttet en divider-med-to-flip-flop 34, hvis udgang danner syntesizerudgangen. Udgangen 25 for overløbsimpulsen fra akkumulatoren 22 er tilsluttet triggeim-15 pulsindgangen 36 til forsinkelseslinien 33.
Virkemåden for den i fig. 2 viste syntesizer skal nu beskrives nærmere under de samme forudsætninger som for fig. 1 og tabellen, nemlig at taktfrekvensen Fc er 1 MHz, at C = 1 og Y = 0,7. Herved er udgangsimpulserne 20 fra og resten Rn i akkumulatoren som beskrevet i det foregående. Inkrementet Y i digital form tilføres akkumulatoren 22, og resten Rn omdannes til analog form i omsætteren 25. Hver udgangsimpuls fra akkumulatoren 22's udgang 35 trigger den indstillelige forsinkel-25 seslinie 33. Deleren 27 foretager deling af Rn-sig-nalet med Y-signalet, hvorved der opnås Rn/Y, der efter subtraktion fra konstantværdien 1 + K i subtractoren 30 bevirker, at den indstillelige forsinkelseslinie 33 afgiver en passende forsinket udgangsimpuls.
30 Som forklaret ovenfor indgår udgangsimpulsen fra forsinkelseslinien 33 i et impulstog, der ingen fasedirren udviser og har en gentagelsesfrekvens Y.Fc. Disse impulser kan danne udgangssignalet fra frekvenssyntesize-ren, men de omdannes fortrinsvis til et mere hensigts-35 mæssigt firkantsignal med frekvens Y.Fc/2 ved hjælp af flip-flop'en 34.
Faktoren K i størrelsen 1 + K til brug i den i praksis anvendelige udførelsesform forøger hver for- 150559 7 sinkelse i forsinkelseslinien 33 med et konstant tidsrum K', der er lille, f.eks. < 1 us, i forhold til den til frekvensen Fc svarende periode (1 με). Dette giver de analoge spændinger tid til at stabilisere sig efter 5 forekomsten af en udgangsimpuls på udgangen 33. Derved får hver udgangsimpuls fra akkumulatoren en forsinkelse Rn', som er |ll-Rn/Y)/Fc^J + K'. Denne forsinkelse vil nødvendigvis reducere den maksimale tilladelige værdi af Y, eksempelvis Y < 0,9, men i praksis har denne be-10 grænsning lille betydning.
Fig. 3 viser en anden udførelsesform for en fre-kvenssyntesizer ifølge opfindelsen, men de samme komponenter som i fig. 2 betegnes med de samme henvisningsbetegnelser. Fig. 4 er et tidsdiagram, der viser diverse 15 signaler i den i fig. 3 viste kobling.
I fig. 3 fungerer taktimpulsgeneratoren 21, den digitale akkumulator 22 og vælgeren 23 på samme måde. som beskrevet under henvisning til fig. 2. Det matematiske princip for virkemåden ligger op ad det for fig. 2 20 forklarede, men de anvendte funktionsværdier frembringes på anden måde. En konstant spænding 40 til en digital-analog-omsætter 41 danner referencespænding Vr for det analoge system, og den er sædvanligvis lidt mindre end fødespændingen. Hvis man nu siger, at denne spæn-25 ding er lig med 1, er analogspændingerne i systemet som vist i fig. 3.
Digital-analog-omsætteren 41, som er af multiplikatortypen, og en operationsforstærker 42 afgiver på forstærkerudgangen et signal Rn. Dette signal tilføres 30 referenceindgangen til en digital-analog-omsætter 43, som er indskudt i tilbagekoblingssløjfen for en operationsforstærker 44 og sikrer division. Herved er signalet på udgangen 45 Rn/Y. Dette analoge signal tilføres en subtractor 30, og udgangssignalet (1-Rn/Y) + K 35 tilføres den ene indgang 46 til en komparator 47. Overløbsimpulserne T over udgangen 35 fra akkumulatoren 22 benyttes som "rampestart"-signal til en indgang 48 til en generator 49 for rampesignal med gi- 150559 8 ven stejlhed. Rampespændinger over udgangen 50 fra generatoren 49 tilføres en anden indgang 51 til kom-paratoren 47, hvis udgang 52 afgiver et signal, når signålniveauerne på indgangene 41 og 51 er lige med 5 hinanden. Dette udgangssignal tilføres en "reset rampe"-indgang 53 til generatoren 49 og impulsindgangen til en divider-med-to-flip-flop 34.
I det foreliggende tilfælde opnås forsinkelsen Rn' ved,at overløbsimpulserne T fra akkumulatoren 22's 10 udgang 35 bringer rampegeneratoren 49 til at frembringe en rampespænding S, der vokser med given rate, jf. fig. 4. Når denne spænding når spændingen (1-Rn/Y) + K på indgangen 46 til komparatoren 47, afgiver denne komparator et udgangssignal til resætning af genera-15 toren 49. På grund af resætningen af generatoren 49 udgøres signalet fra komparatoren 47's udgang 52 af en kort impuls C. Som det skal forklares nærmere under henvisning til fig. 4, danner disse impulser C et impulstog med dirrenfri gentagelsesfrekvens. Flip-flop*en 20 34 afgiver et firkantsignal med frekvens Fo lig med det halve af gentagelsesfrekvensen for impulserne C.
Som det fremgår af fig. 4 udløser impulserne T rampespændingen S, som resættes, hver gang den når værdien (1-Rn/Y) + K, hvorved komparatoren afgiver en ud-25 gangsimpuls C. Rampesignalets hældning er således valgt, at man opnår den ønskede forsinkelse Rn' plus en lille konstant tid K'. For overskueligheds skyld har man i fig. 4 overdrevet værdien af K. Den lille konstante tid Kj - den er for lille til at kunne vises i fig. 4 - sik-30 rer hver komponent en "etableringsperiode", og da hver udgangsimpuls C har den samme forsinkelse K', er der ingen dirren i det udgående impulstog. Udgangsfrekvensen Fo er lig med Y.Fc/2.
Digital-analog-omsætterne 24, 25, 41 og 43 35 kan udgøres af integrerede kredse såsom Analog Devices Type AD 7520, hvis datablad de fornødne forbindelser til dannelse af deleren med omsætteren 43, operationsforstærkeren 44, og multiplikatoren med omsætteren 150559 9 41 og forstærkeren 42.
Udgangen 35 for overløbsimpulsen fra akkumulatoren 22 er tilsluttet en indgang 54 til DA-omsætte-ren 41, der virker som strobeindgang for en gruppe ik-5 ke viste flip-flop'er af D-typen, som bevirker, at den digitale værdi af Rn kun "strobes" ind i DA-omsætte-ren 41, når der er en overløbsimpuls T. Herved holdes analogværdien af Rn og dermed værdien af (1-Rn/Y) + K konstant mellem overløbsimpulserne. Eksempelvis ændres 10 værdien af (1-Rn/Y) + K ikke i fig. 4, når taktimpulserne nr. 4, 7 og 11 ankommer.
I fig. 2 og 3 er analogdeleren 30, den indstillelige forsinkelseslinie 33, flip-flop'en 34, analogad-deren 30, analogkomparatoren 47 og spændingsrampege-15 neratoren 49 allesammen af i og for sig kendt art og kommercielt tilgængelige i integreret form.
Akkumulatoren 22 kan realiseres på forskellige måder. Den kan f.eks. udgøres af en adder, hvis ene additionsindgang får tilført signalet Y, og hvis anden 20 additionsindgang er tilsluttet Q-udgangene fra D-flip-flop'er, hvis D-indgange er forbundet med sum-udgangene fra adderen. Samtlige D-flip-flop’er taktstyres i parallel, og for hver taktimpuls adderes Y til den værdi, der er oplagret i D-flip-f lop'erne. Men.te-sig-25 nalet fra adderen taktstyres også gennem en D-flip-flop for at tilvejebringe overløbsimpulserne.
Selv om der i de beskrevne udførelsesformer benyttes parallel tilførsel af de pågældende digitale tal, kunne der også anvendes seriel tilførsel af Y i akku-.30 mulatoren, men denne løsning er dog ikke særlig hensigts-: mæssig på grund af den heraf resulterende, forøgede behandlingstid.
Deleren 34 ifølge fig. 2 og 3 kan hensigtsmæssigt udgøres af en omskiftelig forholdsdeler. Hvis den- f.eks.
35 kan bringes til at dele med 2n, hvor n kan vælges mellem 1 og et så stort tal som ønsket, vil det frekvensområde, som syntesizeren daskker, i princippet kunne udvides nedad med uafbrudt dækning, idet det kun kræ- 150559 ίο ves, at den foranliggende del af syntesizeren har et områdeforhold 2 til 1. Hvis deleren 34 dividerer med 10n, behøver den foranliggende del et frekvensområde-forhold 10 til 1 for at give kontinuerlig dækning.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
GB7937487 | 1979-10-30 | ||
GB7937487A GB2062315B (en) | 1979-10-30 | 1979-10-30 | Frequency divider |
Publications (3)
Publication Number | Publication Date |
---|---|
DK453980A DK453980A (da) | 1981-05-01 |
DK150559B true DK150559B (da) | 1987-03-23 |
DK150559C DK150559C (da) | 1988-02-22 |
Family
ID=10508848
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DK453980A DK150559C (da) | 1979-10-30 | 1980-10-27 | Frekvenssyntesizer |
Country Status (10)
Country | Link |
---|---|
US (1) | US4365201A (da) |
JP (1) | JPS5673930A (da) |
AU (1) | AU531387B2 (da) |
CA (1) | CA1155931A (da) |
DE (1) | DE3040387C2 (da) |
DK (1) | DK150559C (da) |
FR (1) | FR2469045A1 (da) |
GB (1) | GB2062315B (da) |
IT (1) | IT1194709B (da) |
SE (1) | SE447617B (da) |
Families Citing this family (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2117198A (en) * | 1982-03-19 | 1983-10-05 | Philips Electronic Associated | Frequency synthesiser |
GB2117197A (en) * | 1982-03-19 | 1983-10-05 | Philips Electronic Associated | Frequency synthesiser |
GB2117199A (en) * | 1982-03-19 | 1983-10-05 | Philips Electronic Associated | Frequency synthesiser |
GB2119979A (en) * | 1982-04-23 | 1983-11-23 | Citizen Watch Co Ltd | Frequency divider |
US4518920A (en) * | 1982-06-03 | 1985-05-21 | Klimsch/Optronics, Inc. | Frequency synthesizer and method |
GB2131240A (en) * | 1982-11-05 | 1984-06-13 | Philips Electronic Associated | Frequency synthesiser |
GB2132025B (en) * | 1982-11-11 | 1986-11-19 | Polytechnic Marine Limited | A receiver for a phase comparison radio navigation system |
US4618966A (en) * | 1983-06-01 | 1986-10-21 | Cincinnati Electronics Corporation | Frequency shift key modulator |
JP2561644B2 (ja) * | 1983-10-31 | 1996-12-11 | 株式会社日立製作所 | タイミング信号発生器 |
JP2511657B2 (ja) * | 1986-08-19 | 1996-07-03 | 日本無線株式会社 | 周波数シンセサイザ |
GB2196455A (en) * | 1986-10-20 | 1988-04-27 | Plessey Co Plc | Frequency synthesiser |
JPS63196112A (ja) * | 1987-02-10 | 1988-08-15 | Japan Radio Co Ltd | 周波数シンセサイザ |
US5014231A (en) * | 1987-11-23 | 1991-05-07 | Hughes Aircraft Company | Randomized digital/analog converter direct digital synthesizer |
GB2239115A (en) * | 1989-12-15 | 1991-06-19 | Philips Electronic Associated | Direct dividing frequency synthesiser |
DE4001555C2 (de) * | 1990-01-20 | 1997-02-27 | Philips Broadcast Television S | Digitaler Oszillator |
US5166629A (en) * | 1991-04-26 | 1992-11-24 | Westinghouse Electric Corp. | Direct frequency synthesizer |
GB9618069D0 (en) * | 1996-08-28 | 1996-10-09 | The Technology Partnership Plc | Frequency dividing cicuit |
US6510191B2 (en) * | 2001-02-09 | 2003-01-21 | Motorola, Inc. | Direct digital synthesizer based on delay line with sorted taps |
EP2250729A2 (en) * | 2008-02-27 | 2010-11-17 | Vl C.V. | Methods and systems related to a configurable delay counter used with variable frequency clocks |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB1447418A (en) * | 1974-03-29 | 1976-08-25 | Mullard Ltd | Frequency synthesiser |
US3976945A (en) * | 1975-09-05 | 1976-08-24 | Hewlett-Packard Company | Frequency synthesizer |
IT1073456B (it) * | 1977-03-09 | 1985-04-17 | Cselt Centro Studi Lab Telecom | Generatore controllato di forme d'onda periodiche |
US4132871A (en) * | 1977-06-22 | 1979-01-02 | Fairchild Camera And Instrument Corporation | Digitally synthesized multi-frequency signal generator |
US4296407A (en) * | 1979-05-14 | 1981-10-20 | Matsushita Electric Industrial Co. | Digital frequency synthesizer with frequency divider programmable in response to stored digital control signal |
-
1979
- 1979-10-30 GB GB7937487A patent/GB2062315B/en not_active Expired
-
1980
- 1980-10-14 US US06/196,406 patent/US4365201A/en not_active Expired - Lifetime
- 1980-10-23 CA CA000363120A patent/CA1155931A/en not_active Expired
- 1980-10-24 FR FR8022821A patent/FR2469045A1/fr active Granted
- 1980-10-25 DE DE3040387A patent/DE3040387C2/de not_active Expired
- 1980-10-27 AU AU63730/80A patent/AU531387B2/en not_active Ceased
- 1980-10-27 SE SE8007512A patent/SE447617B/sv not_active IP Right Cessation
- 1980-10-27 DK DK453980A patent/DK150559C/da not_active IP Right Cessation
- 1980-10-27 IT IT25606/80A patent/IT1194709B/it active
- 1980-10-29 JP JP15086380A patent/JPS5673930A/ja active Granted
Also Published As
Publication number | Publication date |
---|---|
JPS6347013B2 (da) | 1988-09-20 |
IT8025606A0 (it) | 1980-10-27 |
DK453980A (da) | 1981-05-01 |
SE8007512L (sv) | 1981-05-01 |
DE3040387C2 (de) | 1983-12-29 |
DE3040387A1 (de) | 1981-06-11 |
GB2062315B (en) | 1983-06-08 |
SE447617B (sv) | 1986-11-24 |
GB2062315A (en) | 1981-05-20 |
DK150559C (da) | 1988-02-22 |
IT1194709B (it) | 1988-09-22 |
JPS5673930A (en) | 1981-06-19 |
FR2469045A1 (fr) | 1981-05-08 |
AU531387B2 (en) | 1983-08-18 |
US4365201A (en) | 1982-12-21 |
AU6373080A (en) | 1981-05-07 |
FR2469045B1 (da) | 1985-04-19 |
CA1155931A (en) | 1983-10-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DK150559B (da) | Frekvenssyntesizer | |
US4609881A (en) | Frequency synthesizers | |
KR970007472B1 (ko) | 주파수 신서사이저 | |
US9667237B2 (en) | Hardware delay compensation in digital phase locked loop | |
JP4377696B2 (ja) | 周波数変換器と使用方法 | |
DK152236B (da) | Frekvenssyntesizer af typen med faselaasesloejfe | |
JPS5931897B2 (ja) | 周波数合成装置 | |
US20050146360A1 (en) | Multi-stage numeric counter oscillator | |
US5668504A (en) | Frequency synthesizer | |
US4185247A (en) | Means for reducing spurious frequencies in a direct frequency synthesizer | |
US20210083681A1 (en) | Phase-locked loop circuit | |
JPH0514185A (ja) | 周波数分数分割を用いるクロツク信号発生器 | |
GB2107142A (en) | Frequency synthesisers | |
JPH0761011B2 (ja) | 分周回路装置 | |
NO830931L (no) | Frekvenssyntetiserer. | |
US6160433A (en) | Method for generating clock and clock generating circuit | |
JP4392949B2 (ja) | 周波数シンセサイザ | |
JPS62503069A (ja) | 位相変調器 | |
JP2015103895A (ja) | スペクトラム拡散クロック発生回路 | |
IE67503B1 (en) | A method and arrangement for frequency synthesis | |
KR100316533B1 (ko) | 다위상 출력 위상고정루프를 이용한 부동소수점 주파수합성장치 | |
KR0167377B1 (ko) | 시스템 클럭 공급장치 | |
SU1689937A1 (ru) | Цифровой синтезатор частот | |
JP3758664B2 (ja) | 楽音波形信号発生装置 | |
KR20220014992A (ko) | 올-디지털 위상 고정 루프 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PBP | Patent lapsed |