SU1621170A2 - Цифровой синтезатор частоты пр мого действи - Google Patents
Цифровой синтезатор частоты пр мого действи Download PDFInfo
- Publication number
- SU1621170A2 SU1621170A2 SU894640833A SU4640833A SU1621170A2 SU 1621170 A2 SU1621170 A2 SU 1621170A2 SU 894640833 A SU894640833 A SU 894640833A SU 4640833 A SU4640833 A SU 4640833A SU 1621170 A2 SU1621170 A2 SU 1621170A2
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- output
- accumulating adder
- block
- adder
- fixed delay
- Prior art date
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
Изобретение может быть использовано в частотоббразующих трактах радиоприемных и радиопередающих устройств., Целью изобретени вл етс повышение точности синтеза номинальных значений любых частот рабочего диапазона. Поставленна цель достигаетс тем, что в цифровой синтезатор частоты пр мого действи , содержащий последовательно соединенные опорный генератор 1, накапливающий сумматор 2, регистр 3 хранени , умножитель 4 кодов,блок 5 управл емой задержки и блок 8 фиксированной задержки, введены последовательно соединенные накапливающий сумматор 6 и триггер 7, выход которого подключен к входу переноса накапливающего сумматора 2, Блок 8 фиксированной задержка включен между выходом переноса накапливающего сумматора 2 и входом блока 5 управл емой задержки . Тактовый вход блока 8 фиксированной задержки соединен с тактовым входом регистра 3 хранени . Выход спорного го -юратора 1 соединен с тактовыми входами накапливающего сумматора 6, триггера 7 и блока 8 фиксированной задержки. 1 ил.
Description
8
-
ггЧ1
t
Јр
Qs
м
3
OJ
IF
J
о
м
и
Изобретение относитс к импульсной технике, а именно к цифровым синтезаторам частот, выполненным только на основе цифровых структур, и может быть использовано в частотообразующих трактах радиоприемных и радиопередающих устройств,
Целью изобретени вл етс повышение точности синтеза номинальных значений любых частот рабочего диапазона , наход щихс в дробно-рациональном соотношении с частотой опорного колебани .
На чертеже представлена функциональна схема цифрового синтезатора частоты пр мого действи .
Цифровой син езатор частоты содержит последовательно соединенные опорный генератор 1, первый накапливающий сумматор 2, регистр 3 хранени , умножитель 4 кодов и блок 5 управл емой задержки и последовательно соединенные второй накапливающий сумматор 6 и триггер 7, выход которого подключен к входу переноса первого накапливающего сумматора 2, а также блок 8 фиксированной задержки, включенный между выходом переноса первого накапливающего сумматора 2 и входом блока 5 управл емой задержки. Вход блока 8 фиксированной задержки соединен с тактовым входом регистра 3 хранени . Выход опорного генератора 1 соединен с тактовыми входами второго накапливающего сумматора 6, триггера 7 и блока 8 фиксированной задержки .
В качестве опорного генератора 1 может быть использован любой кварцевой генератор, на выходе которого включен формирователь импульсов.
Блок 8 фиксированной задержки может быть выполнен на сдвигающем регистре, что позвол ет повысить стабильность задержки блока 8 и улучшить шумовые характеристики выходного колебани , дл чего его тактовый вход подключен к выходу опорного генератора 1,
Цифровой синтезатор работает следующим образом.
Задачей синтезатора вл етс формирование колебаний с частотой, удовлетвор ющей условию fayx - KFC, из опорного колебани с частотой 10 MFC, где Fc - шаг сетки синтезируемых частот; К и М - целые положительные числа; К- код выходной частоты . Дл точной установки заданного номинала выходной частоты Вых код К должен суммироватьс в синтезаторе по модулю М каждой период опорного колебани . В данном синтезаторе это осуществл етс с помощью накапливающих сумматоров 2 и 6
Сумматор 2 дл сопр жени с блоком 5 управл емой задержки имеет емкость 2П , где п - число двоичных разр дов управл ющего кода блока 5. Емкость b сумматора 6
выбираетс из услови b М , где т - показатель степени числа два при разложении числа М на простейшие сомножители . В общем случае при нечетном М m 0. При выборе емкости b предполагаетс , что m п. Если m п, то b М . На кодовые входы сумматора 2 подаетс код а К , где символ обозначает операцию выделени целой части числа, меньшей или равной ему. На кодовые входы второго сумматора 6 подаетс кодС -К- -b (К- К- b- b). Дл организации емкости сумматора 6, равной Ь, внутри сумматора 6 на входы дополнени подан посто нный
не завис щий от fBbix код 2q-b. где q выбираетс из услови b 2,
Каждый такт частоты f0 генератора 1 код С суммируетс с текущим кодом в пам ти сумматора 6. При каждом превышении числа b (при переполнении сумматора 6) на выходе переноса формируетс импульс переноса , поступающий на D-вход D-триггера 7. Следующий тактовый импульс опорного генератора 1 переводит сигнал переноса на
выход Q триггера 7, т е. на вход переноса сумматора 2. Триггер 7 позвол ет исключить вли ние задержек при суммировании в сумматоре 6 на общее быстродействие синтезатора. Посто нный сдвиг сигнала переноса сумматора б на один такт частоты f0 не вли ет на точность синтезатора. На вход переноса сумматора 2 поступает импульсна последовательность с частотой fn foC/b. Частота следовани импульсов на
выходе переноса сумматора 2, имеющего емкость 2П и входной код а, определ етс двум слагаемыми, частотой fn, поделенной на2п, и результатом накоплени кода а по модулю 2Г1:
febix fc2 nC/b + f02 na f0(a -b + C)/(b
fc/M ) 3 -(LK-2n m/bj- b + + K- - b IK- 2n m/bj V K/M.
Частота следовани импупьсоэ па выходе переноса сумматора 2 рз на выходной
частоте устройства. Однако из-за того, что нз периоде выходной частоты укладываетс , как правило, дробное число периодов колебани опорного генератора 1, последовательность импульсов ча выходе
сумматора 2 во времени расставлена не равномерно, т.е. имеет функциональную фазовую модул цию Нормированное значение погрешности временного положени ИМПУЛЬСОВ переполнени относительно
импульсов идеально равномерной во времени (гипотетической) последовательности требуемой частоты равно остаточному коду в сумматоре 2 после переполнени . Этот код R переписываетс в регистр 3 хранени и поступает на умножитель 4 кодов. В умножителе 4 кодов код R умножаетс на код кванта погрешности гп . Результат произведени - есть код запаздывани импульса на выходе переноса сумматора 2 относительно импульса гипотетической последовательности . Этот код поступает на управл ющие входы блока 5 управл емой задержки. Вместо непосредственного сдвига импульса в сторону опережени , что физически невозможно сделать, в блоке 5 вводитс задержка на величину Л1комп - AtM3Kc - R.TVi . Учитыва , что дл умножени кодов в умножителе 4 и дл подготовки задержки в блоке 5 требуетс определенное врем , импульс с выхода переноса сумматора 2 задерживаетс в блоке 8 фиксированной задержки на величину те, которое превышает врем срабатывани регистра 3. умножител 4 и блока 5. Дл исключени флуктуации времени TQ задержка формируетс цифровым способом и равна целому числу периодов колебани
опорного генератора 1.
Таким образом, на выходе блока 5 управл емой задержки формируетс импульсна последовательность по заданному коду выходной частоты с нестабильностью временного положени выходных импульсов, не превышающей гп .Следовательно , в предлагаемом синтезаторе повышаетс точность синтеза номинального значени выходной частоты при любом (произвольном) шаге сетки выходных частот .
Claims (1)
- Формула изобретениЦифровой синтезатор частоты пр мого действи по авт. св. №. 1307586, отличающийс тем, что, с целью повышени точности синтеза номинальных значений любых частот рабочего диапазона, в него введены последовательно соединенные второй накапливающий сумматор и триггер, причем тактовые входы второго накапливающего сумматора, триггера и блока фиксированной задержки соединены между собой и подключены к выходу опорного генератора , выход триггера соединен с входом переноса первого накапливающего сумматора, а кодовые входы второго накапливающего сумматора соединены с шиной кода.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU894640833A SU1621170A2 (ru) | 1989-01-19 | 1989-01-19 | Цифровой синтезатор частоты пр мого действи |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU894640833A SU1621170A2 (ru) | 1989-01-19 | 1989-01-19 | Цифровой синтезатор частоты пр мого действи |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU1307586 Addition |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1621170A2 true SU1621170A2 (ru) | 1991-01-15 |
Family
ID=21424354
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU894640833A SU1621170A2 (ru) | 1989-01-19 | 1989-01-19 | Цифровой синтезатор частоты пр мого действи |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1621170A2 (ru) |
-
1989
- 1989-01-19 SU SU894640833A patent/SU1621170A2/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР Ns 1307586, кл. Н 03 К 23/66, 1985. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4816774A (en) | Frequency synthesizer with spur compensation | |
US7064616B2 (en) | Multi-stage numeric counter oscillator | |
CA2048647C (en) | Fractional-division synthesizer for a voice/data communications system | |
US7205800B2 (en) | Clock frequency divider circuit | |
US5088057A (en) | Rational rate frequency generator | |
JPH03253108A (ja) | ダイレクト・デジタル・シンセサイザー及び信号発生方法 | |
US5287296A (en) | Clock generators having programmable fractional frequency division | |
US5084681A (en) | Digital synthesizer with phase memory | |
CN102480290A (zh) | 锁相环电路、其误差校正方法和包括该电路的通信设备 | |
US4918403A (en) | Frequency synthesizer with spur compensation | |
US5329260A (en) | Numerically-controlled modulated oscillator and modulation method | |
US5144640A (en) | Correlation device for spectrum spread communication | |
SU1621170A2 (ru) | Цифровой синтезатор частоты пр мого действи | |
RU2721408C1 (ru) | Цифровой вычислительный синтезатор с быстрой перестройкой частоты | |
RU2718461C1 (ru) | Цифровой вычислительный синтезатор частотно-модулированных сигналов | |
RU2030092C1 (ru) | Цифровой синтезатор частот | |
RU2793776C1 (ru) | Цифровой синтезатор частоты | |
RU2223597C1 (ru) | Цифровой синтезатор частот | |
SU1290470A1 (ru) | Цифровой синтезатор частот | |
SU1117839A1 (ru) | Синтезатор частот | |
Ryabov et al. | Methods of Improving the Operation Speed of Direct Digital Synthesizers for Radiolocation and Communication Systems | |
KR100998215B1 (ko) | 디디에스 출력을 피엘엘의 기준주파수 입력으로 사용하는주파수 합성기의 제어 장치 및 방법 | |
SU1149395A1 (ru) | Делитель-синтезатор частот | |
SU1689937A1 (ru) | Цифровой синтезатор частот | |
WO1988002956A2 (en) | Frequency synthesiser |