FR2474258A1 - Synthetiseur de frequence du type a boucle de reaction a accrochage de phase - Google Patents

Abstract

DANS DES SYNTHETISEURS DE FREQUENCE A BOUCLE A ACCROCHAGE DE PHASE, IL EST CONNU D'UTILISER UN MULTIPLICATEUR DE TAUX PAR ADDITION SUCCESSIVE R EN TANT QUE PARTIE DU DISPOSITIF DIVISEUR DE FREQUENCE VARIABLE ET D'UTILISER LE RESTE DANS LE MULTIPLICATEUR DE TAUX POUR PRODUIRE UN SIGNAL DE CORRECTION CS QUI EST UTILISE POUR COMPENSER L'ONDULATION QUI APPARAIT DANS LE SIGNAL DE REGLAGE DE LA FREQUENCE FCS FOURNI A L'OSCILLATEUR A FREQUENCE VARIABLE VFO QUI PRODUIT LA FREQUENCE DE SORTIE FO DU SYNTHETISEUR, L'ONDULATION ETANT PROVOQUEE PAR UNE INSTABILITE DE PHASE DANS UN SIGNAL D'ENTREE DESTINE AU COMPARATEUR DE PHASE PC. L'INVENTION AMELIORE L'ELIMINATION DE L'ONDULATION AU MOYEN D'UNE BOUCLE DE REACTION M2, F, M1 DANS LAQUELLE TOUTE ONDULATION RESIDUELLE EST DETECTEE ET LE SIGNAL DE CORRECTION CS EST REGLE AUTOMATIQUEMENT D'UNE MANIERE PROPRE A ELIMINER L'ONDULATION. APPLICATION AUX EMETTEURS RADIOELECTRIQUES.

Description

"Synthétiseur de fréquence du type à boucle de réaction à

accrochage de phase."

La présente invention concerne des synthétiseurs de

fréquence du type à boucle de réaction à accrochage de phase.

Ces synthétiseurs comprennent un oscillateur à fréquence va-

riable (VFO) contrôlé par tension, un générateur d'impul-

sions d'horloge à haute stabilité servant de référence de fréquence, un dispositif diviseur pour réduire la fréquence de l'oscillateur VFO et/ou du générateur, et un comparateur de phase qui compare les phases relatives de l'oscillateur VFO et du générateur après division suivant le cas, la sortie du comparateur de phase étant amenée en tant que signal de

réglage de fréquence par l'intermédiaire d'un filtre de bou-

cle à l'oscillateur VFO.

L'invention se rapporte plus particulièrement à des synthétiseurs dans lesquels le dispositif diviseur comprend au moins un multiplicateur de taux par additions successives du type qui, pour chaque impulsion d'entrée reçue, ajoute un incrément Y prédéterminé à toute valeur accumulée stockée dans un accumulateur y contenu et produit une impulsion de dépassement de capacité chaque fois que la capacité C (]basque C >Y) de l'accumulateur est atteinte ou dépassée, tout en

abandonnant tout excès en tant que reste dans l'accumulateur.

Les multiplicateurs de taux par addition successive,

parfois qualifiés d'accumulateurs réglables parce que l'in-

crément y est habituellement réglable pour modifier le rap-

port de division de la fréquence, ont l'avantage particulier que, comme expliqué dans le brevet anglais no 1 447 418, le

reste présent dans l'accumulateur est à tout moment directe-

ment fonction de l'intervalle de temps qui s'écoule entre l'instant o apparait l'impulsion de dépassement de capacité

immédiatement précédente et l'instant o cette impulsion se-

rait apparue si toutes les impulsions étaient également espa-

cées dans le temps (c'est-à-dire sans instabilité de phase).

Ledit brevet montre la manière d'utiliser ce reste pour pro-

duire un signal de correction qui, lorsqu'il est ajouté au signal de sortie du comparateur de phase dans le sens voulu et selon la grandeur adéquate, compense toute variation de ce signal provoquée par l'instabilité du taux impulsionnel des impulsions de dépassement de capacité. Par conséquent, toute excursion de la fréquence de l'oscillateur VFO due à l'instabilité est considérablement réduite par le signal de correction qui en fait prévoit d'avance l'instabilité de

phase et la compense.

Des essais effectués sur le synthétiseur connu ont démontré que, pour que l'effet de l'instabilité provoquée par la soustraction d'impulsions par le multiplicateur de taux soit inaudible sur une tonalité pure, la suppression des bandes latérales par le signal de correction doit les ramener d'un niveau supérieur à celui de la porteuse jusqu'à environ 30dB par rapport à la porteuse. Ceci exige une précision d'environ 3 % dans l'annulation de l'instabilité ce qui est difficile lorsqu'un large intervalle de fréquence,

par exemple de 20:1, est requis. Ceci suscite des difficul-

tés dues au fait que non seulement des composants respectant des tolérances étroites sont nécessaires mais aussi qu'une procédure de "préparation" difficile doit intervenir. Une

autre difficulté est qu'une dérive sous l'effet de la tempé-

rature dans certains composants affecte également la préci-

sion et peut même, dans certaines circonstances, rendre la

précision de 3 % impossible à atteindre.

L'invention a pour but de procurer un synthétiseur de fréquence du type décrit plus haut dans lequel-la précision de l'annulation soit améliorée ce qui diminue la nécessité d'utiliser des composants respectant des tolérances étroites et dans lequel les effets de la dérive sous l'effet de la

température soient sensiblement éliminés.

Cela étant, l'invention procure un synthétiseur de fréquence du type à boucle de réaction à accrochage de phase

comprenant un oscillateur contrôlé par tension (VFO), un gé-

nérateur d'impulsions d'horloge, un dispositif diviseur pour

réduire la fréquence de l'oscillateur VFO et/ou du généra-

teur, un comparateur de phase qui compare les phases relati-

ves de l'oscillateur VFO et du générateur après division suivant le cas, la sortie du comparateur de phase étant amenée sous la forme d'un signal de réglage de fréquence par l'intermédiaire d'un filtre de boucle à l'oscillateur VF0, le dispositif diviseur comprenant un multiplicateur de taux par

addition successives du type qui, pour chaque impulsion d'en-

trée reçue, ajoute un incrément Y prédéterminé à toute valeur

accumulée dans un accumulateur y contenu et produit une im-

pulsion de dépassement de capacité chaque fois que la capa-

cité C (lorsque C @ Y) de l'accumulateur est atteinte ou dé-

passée tout en abandonnant tout excès sous la forme d'un

reste dans l'accumulateur, le reste étant utilisé pour dédui-

-re un signal de correction qui module soit un signal d'entrée parvenant au comparateur de phase, soit le signal de sortie

du comparateur de phase d'une manière propre à compenser tou-

te variation du signal de réglage de fréquence qui sinon se produirait à la suite d'une instabilité du taux de répétition des impulsions à une entrée du comparateur de phase provoquée par le dispositif diviseur, caractérisé en ce que le signal de correction est une fonction du reste et d'une ondulation

éventuelle apparaissant sur le signal de réglage de fréquence.

En fait, une boucle de réaction est prévue et détecte

toute ondulation résiduelle dans le signal de réglage de fré-

quence due à une erreur éventuelle dans le niveau du signal

de correction et elle règle automatiquement le signal de cor-

rection pour éliminer l'ondulation. Ceci a également l'avan-

tage que le système de compensation automatique maintient le

signal de correction à son niveau correct en dépit d'une dé-

rive sous l'effet de la température. Le synthétiseur de fré-

quence conforme à l'invention convient particulièrement pour des systèmes radio mobiles et portatifs qui sont soumis à des vibrations et à une large gamme de températures et dans

lesquels un petit échelon de fréquence est requis (par exem-

ple pour travailler sur une seule bande latérale).

Le reste est de préférence converti sous une forme analogique par un convertisseur numérique-analogique et le signal de correction est formé par un premier multiplicateur analogique qui multiplie la sortie du convertisseur par la

2474258.

fonction d'une ondulation quelconque apparaissant sur le si-

gnal de réglage de la fréquence. Ceci a l'avantage pratique

que, dans certains cas, le convertisseur numérique-analogi-

que et le premier multiplicateur peuvent être combinés sous la forme d'un seul circuit intégré disponible dans le com-

merce, abaissant ainsi le prix de revient.

Ladite fonction de l'ondulation peut être déduite

de la sortie d'un second multiplicateur qui met en corréla-

tiontoute composante d'ondulation du signal de réglage de

la fréquence avec la sortie du convertisseur numérique-analo-

gique. Cependant, dans une forme d'exécution actuellement

préférée, la fonction de l'ondulation est déduite de la sor-

tie d'un second multiplicateur qui met en corrélation toute composante d'ondulation du signal de réglage de la fréquence

avec les signaux d'impulsion de dépassement de capacité.pro-

venant du multiplicateur de taux. Cette dernière forme d'exé-

cution est préférable parce que les sauts de phase détectés

sont indépendants de la réaction de boucle.

Dans cette dernière forme d'exécution, il est avanta-

geux que le second multiplicateur multiplie la composante

d'ondulation par +1 ou -1 selon l'état de la sortie du multi-

plicateur de taux produisant les impulsions de dépassement de capacité. Le multiplicateur peut ainsi être mis en oeuvre

d'une manière très simple.

Le signal de correction peut être utilisé de diverses

manières pour compenser l'instabilité dans le signal de ré-

glage de la fréquence. Dans une forme d'exécution, la sortie du comparateur de phase est amenée à un dispositif sommateur dans lequel elle est sommée avec le signal de correction pour former le signal de réglage de la fréquence. Le procédé de sommation est semblable à celui représenté sur la figure 2 du

brevet anglais mentionné plus haut. Dans une variante un modu-

lateur de phase estprévu dans le trajet reliant le générateur d'impulsions d'horloge et le comparateur de phase, le signal de correction étant appliqué au modulateur de phase sous la

forme d'un signal de réglage de la modulation.

2474258.

Des formes d'exécution de l'invention sont décrites ci-après, à titre d'exemple, avec référence aux dessins annexés dans lesquels: - la figure 1 est un schéma synoptique d'un premier synthétiseur de fréquence conforme à l'invention; - la figure 2 est un schéma synoptique d'un deuxième synthétiseur de fréquence conforme à l'invention;

- la figure 3 illustre la forme d'exécution de la figu-

re 2 avec addition d'amplificateurs de compensation de gain; - la figure 4 est un schéma d'un premier amplificateur de compensation du gain et d'un amplificateur tampon pouvant être utilisés dans la forme d'exécution représentée sur la figure 3;

- la figure 5 est un schéma d'un second multiplica-

teur et d'un second filtre pouvant être utilisés dans la forme d'exécution représentée sur la figure 3; - la figure 6 est un schéma d'un second amplificateur de compensation du gain pouvant être utilisé dans la forme d'exécution représentée sur la figure 3, et - la figure 7 est un schéma d'un multiplicateur de

taux par additior successives, d'un convertisseur numérique-

analogique du type multiplicateur et d'un dispositif de re-

tardement pouvant être utilisés dans la forme d'exécution

représentée sur la figure 3.

La figure 1 est un schéma synoptique d'une première forme d'exécution de l'invention comprenant un oscillateur à fréquence variable contrôlé par tension VFO dont la sortie

constitue la sortie du synthétiseur et qui est également con-

necté à une entrée d'un circuit avaleur d'impulsions PS. La

sortie du circuit PS est connectée à un diviseur de taux pro-

grammable PRD qui divise par un nombre réglable n1 > 1. La

sortie du diviseur PRD est connectée à une entrée d'un compa-

rateur de phase PC et à l'entrée d'un multiplicateur de taux par additions successives R du type défini plus haut. Le reste numérique dans le multiplicateur de taux R est converti

sous une forme analogique par un convertisseur numérique-

analogique DA dont la sortie est connectée à une entrée d'un

2474258.

multiplicateur analogique Ml. La sortie d'impulsions de dé-

passement de capacité du multiplicateur de taux R est connec-

tée à une seconde entrée du circuit avaleur d'impulsion PSet à une entrée d'un second multiplexeur M2. Les impulsions de dépassement de capacité ont une fréquence moyenne de n2 fois celle des impulsions d'entrée provenant du diviseur PRD o

n2 est un nombre réglable inférieur à l'unité.

La sortie d'un générateur d'impulsions d'horloge CPG, présentant une fréquence de sortie Fc, est connectéed"umese=de entrée du comparateur PG dont la sortie est connectée à une, entrée d'un dispositif sommateur analogique ASD. La sortie

du dispositif ASD est connectée par l'intermédiaire d'un fil-

tre de boucle passe-bas LPF à l'entrée de la tension de ré-

glage de la fréquence de l'oscillateur VFO ainsi qu'à une

seconde entrée du multiplicateur M2. La sortie du multiplica-

teur M2 est reliée par l'intermédiaire d'un filtre passe-bas

F à une seconde entrée du multiplicateur Ml.

Les termes qualifiés de FVO, PS, PRD, PC, CPG, ASD, LPF, R et DA sont les mêmes que les éléments correspondants de la figure 2 du brevet anglais n0 1 447 418 et leur fonction

ainsi que leur fonctionnement seront décrits en détail ci-

après. En bref, la sortie du comparateur de phase PC règle la fréquence de l'oscillateur VFO jusqu'à ce que la phase des impulsions d'entrée provenant du-diviseur PRD soit la même que celle de la fréquence Fc. Dans l'état accroché de la

boucle de réaction à accrochage de phase VFO-PS-PRD-PC-ASD-

LPF-VFO, la fréquence de sortie Fo = (n1 + n2) Fc. Le cir-

cuit avaleur d'impulsions PS comporte-deux entrées de trains d'impulsions et soustrait, c'est-à-dire "avale" une impulsion

d'un train (provenant de l'oscillateur VFO) pour chaque im-

pulsion d'entrée de l'autre train (provenant du multiplica-

teur de taux R). Les impulsions de sortie du circuit PS ne sont donc pas également espacées dans le temps en raison des impulsions avalées manquantes c'est-à-dire qu'elles souffrent

d'une instabilité de phase et que, par conséquent, les impul-

sions de sortie du diviseur PRD souffrent également d'une instabilité de phase. Comme les impulsions d'entrée pour le

2474258.

comparateur de phase PC provenant du générateur CPG n'ont pas d'instabilité de phase, le signal de sortie du oeçzarateur PC présente une composante d'ondulation qui est directement proportionnelle à l'instabilité de phase sur les impulsions d'entrée provenant du diviseur PRD. Une telle ondulation

ferait ondoyer légèrement la fréquence de sortie de l'os-

cillateur VFO et le brevet anglais montre comment un signal de correction CS (en négligeant pour le moment l'effet du multiplicateur Ml) peut être dérivé du multiplicateur de taux

R et peut être ajouté au dispositif ASD, en sens et en gran-

deur appropriés, à la sortie du comparateur PC pour produire

un signal de réglage de fréquence FCS dans lequel l'ondula-

tion soit compensée. Le reste laissé dans le multiplicateur de taux R après chaque impulsion de dépassement de capacité est directement proportionnel à la grandeur de l'instabilité

de phase dans l'impulsion de dépassement de capacité corres-

pondante c'est-à-dire au retard subi par cette impulsion à partir d'un moment o elle se serait produite si toutes les

impulsions de dépassement de capacité étaient également espa-

cées, c'est-à-dire exemptes d'instabilité. Le reste numéri-

que est par conséquent converti sous une forme analogique par un convertisseur numérique-analogique DA pour produire un

signal de correction analogique qui est proportionnel à l'on-

dulation non souhaitée dans la sortie du comparateur PC de sorte que les deux signaux peuvent être additionnés dans le

dispositif ASD pour compenser l'ondulation.

Il convient de noter que l'agencement particulier du dispositif de division PS, PRD et R n'a pas d'importance pour l'invention qui ne concerne que la dérivation du signal

de correction, et de nombreux autres agencements sont possi-

bles, par exemple ceux représentés sur les figures 1 et 3 du brevet anglais précité. Le circuit avaleur d'impulsions PS peut être réalisé d'une manière connue sous la forme d'un compteur à prédétermination modulo variable qui, par exemple, divise normalement par 10 mais divise par Il à la réception d'une impulsion de dépassement de capacité de telle sorte que neuf impulsions seulement soient émises

2474258.

pour chaque centaine d'impulsions d'entrée au lieu de dix, c'est-à-dire qu'une impulsion a été avalé dans chaque cyclde

de comptage.

Il subsiste toutefois encore une certaine ondulation résiduelle dans le signal de réglage de fréquence FCS et la présente invention permet de réduire encore davantage cette ondulation résiduelle en faisant en sorte que le signal de correction CS soit non seulement une fonction du reste dans le multiplicateur de taux R mais aussi une fonction de toute

ondulation apparaissant sur le signal de réglage de la fré-

quence, ce dernier étant dérivé par l'intermédiaire d'une entrée du second multiplicateur M2 et du filtre F et les

deux fonctions analogiques étant combinées dans le multipli-

cateur Ml. L'autre entrée multiplicatrice du multiplicateur M2 est alimentée, par l'intermédiaire du conducteur A, par

des signaux de dépassement de capacité provenant du multipli-

cateur de taux R avec pour résultat que le signal de correc-

tion Cs à la sortie du multiplicateur Ml est aussi une fonc-

tion des signaux d'impulsions de dépassement de capacité qui en fait provoquent l'instabilité de phase. En variante, il est possible de supprimer le conducteur A et d'alimenter le multiplicateur M2 par l'intermédiaire du conducteur B au moyen du signal analogique proportionnel au reste présent dans le multiplicateur de taux R. Dans ce cas, cependant, l'instabilité détectée par l'intermédiaire du multiplicateur

M2 est soumise à la réaction de boucle tandis que l'instabi-

lité détectée au moyen du conducteur A est indépendantede la réaction de boucle. De plus, comme décrit ci-après avec référence à la figure 5, le multiplicateur M2 peut être mis

en oeuvre d'une manière très simple si les signaux de dépas-

sement de capacité passant par le conducteur A sont utilisés.

La raison pour laquelle le signal passant par le tra-

jet conducteur A ou le signal passant par le trajet conduc-

teur B peut être utilisé pour l'entrée dans le multiplicateur

M2 est que ces deux signaux ont une corrélation avec-le si-

gnal d'instabilité FCS non corrigé. La corrélation est soit

2474258.

positive, soit négative suivant que le signal de correction CS est trop grand ou trop petit. En principe, tout signal mis en corrélation avec le signal d'erreur FCS pourrait être utilisé. Le signal de correction dérivé du convertisseur DA et appliqué par l'intermédiaire du multiplicateur Ml devrait en théorie exactement annuler, dans le dispositif ASD, les erreurs de phase introduites par l'instabilité provoquée par l'avalement d'impulsions dans le circuit avaleur d'impulsions PS. Si l'amplitude du signal de correction est erronée pour une raison quelconque, l'erreur apparait cependant sous la forme d'une ondulation à la sortie du dispositif ASD. Toute ondulation résiduelle de ce genre est détectée en grandeur et en sens par une corrélation dans le multiplicateur M2 avec

le signal présent sur le conducteur A ou B et le signal détec-

té règle l'amplitude du signal de correction d'une manière

correspondante par l'intermédiaire du filtre F et du multi-

plicateur Ml. Le multiplicateur M2, le filtre F, le multipli-

cateur M2 et le dispositif sommateur ASD forment donc une boucle de réaction automatique annulant leurs erreurs, le

filtre F étant le filtre de boucle annulateur.

La figure 2 illustre une deuxième forme d'exécution d'un synthétiseur de fréquence conforme à l'invention, qui est très semblable à celle représentée sur la figure 1, la seule différence résidant dans le fait que le dispositif sommateur analogique ASD de la figure 1 est remplacé sur la figure 2 par un modulateur de phase PM dans le trajet entre le générateur d'impulsions d'horloge CPG et le comparateur de

phase PC. Le signal de correction CS provenant du multipli-

cateur Ml est maintenant connecté à l'entrée de modulation au modulateur de phase PM. Dans cette forme d'exécution, le signal de correction, qui est représentatif de l'instabilité de phase à l'entrée du comparateur de phase PC en provenance du diviseur PRD, amène le modulateur PM à moduler en phase les signaux du générateur d'impulsions d'horloge CPG de telle sorte qu'ils accusent précisément la même instabilité de phase que celle présente sur les signaux provenant du

2474258.

diviseur PRD. Le signal de réglage de fréquence FCS provenant

du comparateur PC ne doit comporter aucune composante d'ins-

tabilité. Cependant, si une ondulation quelconque apparaît sur le signal de réglage, comme décrit avec référence à la forme d'exécution représentée sur la figure 1, cette ondula-

tion est alors détectée par le multiplicateur M2 et l'ampli-

tude du signal de correction CS est automatiquement réglée

en conséquence pour éliminer l'ondulation.

Si le synthétiseur de fréquence doit avoir un inter-

valle de fréquence de sortie large, par exemple dans le rap-

port de 20:1, il est avantageux..de prévoir'une certaine forme de compensation de fréquence/gain pour, entre autres, réduire le temps de stabilisation dans le cas le plus défavorable, c'est-à-dire lors d'une commutation d'une fréquence à une

extrémité de l'intervalle à une fréquence-à l'autre extrémi-

té. La figure 3 illustre une variante de la forme d'exécution

représentée sur la figure 2 qui assure une telle compensa-

tion. Les blocs de circuit correspondant à ceux représentés

sur la figure 2 portent les mêmes références. Le circuit eÈ-

tre le comparateur de phase PC et le multiplicateur M2 com-

prend maintenant en outre un premier amplificateur de com-

pensation.de gain GC1 dont le gain est proportionnel à la fréquence, un condensateur de blocage de courant continu Cl

et un amplificateur tampon à gain unitaire BA. Le circuit en-

tre le filtre F et le multiplicateur Ml comprend maintenant en outre un second amplificateur de compensation de gain GC2 dont le gain est inversement proportionnel à la fréquence, un dispositif de retardement DL qui retarde les impulsions de dépassement de capacité allant du multiplicateur de taux R au multiplicateur M2 et un diviseur à rapport fixe DIV

entre le générateur CPG et le modulateur de phase PM, le di-

viseur étant prévu simplement par commodité de telle sorte qu'un oscillateur à quartz à haute fréquence (par exemple de ,12 MHz) puisse être utilisé. Le décalage de tension du comparateur de phase PC lorsqu'une impulsion est soustraite à l'entrée du diviseur

2474258.

PRD est proportionnel à la longueur de l'impulsion soustraite à cet endroit, étant d'un cycle de la fréquence de sortie de

l'oscillateur VFO et par conséquent étant inversement pro-

portionnel à la fréquence. L'amplitude des signaux que le circuit de réglage de niveau automatique doit traiter peut varier très largement, par exemple d'environ 20:1 dans le cas d'un synthétiseur de fréquence ayant un intervalle de

fréquence de sortie compris entre 1,6 MHz et 30 MHz. L'inclu-

sion de l'amplificateur de compensation de gain GC1 dont le gain est proportionnel à la fréquence, permet d'éviter cette difficulté due à la variation de l'amplitude par le fait que l'amplitude du signal amené au multiplicateur M2 reste maintenant approximativement constante à mesure que varie la fréquence du synthétiseur. Il convient de noter que l'amplificateur de compensation de gain GC1 n'a pas besoin d'avoir une caractéristique de gain/fréquence précise parce que la boucle tient compte automatiquement de toutes les

imprécisions résiduelles. Un exemple d'une forme d'exécu-

tion pratique de l'amplificateur GC1 sera décrit plus loin

avec référence à la figure 4.

Le signal d'entrée du multiplicateur M2 ne doit comporter aucune composante de courant continu de sorte que

la composante de courant continu à la sortie du multiplica-

teur M2 ne dépend que de l'amplitude de l'ondulation dans le signal de réglage de fréquence FCS. Le condensateur Cl

bloque la composante de courant continu d'entrée. L'élimi-

nation de la composante de courant continu peut être effec-

tuée de diverses manières, par exemple par incorporation

d'un filtre passe-haut dans le conducteur d'entrée.

En l'absence de l'amplificateur de compensation de gain GC2, la sortie du filtre F devrait être inversement proportionnelle à la fréquence du synthétiseur parce que l'amplitude requise par le signal de correction de phase par exemple pour le modulateur de phase PM est inversement proportionnelle à la fréquence de l'oscillateur VFO. L'am plitude du signal de correction est proportionnelle à la

2474258.

longueur de l'impulsion soustraite de la sortie de l'oscilla-

teur VFO, qui est d'une période de la fréquence de sortie de l'oscillateur VF0 et est inversement proportionnelle à la fréquence de l'oscillateur VF0. Lors par exemple d'une communication de la fréquence la plus basse (1,6 MHz)vers la fréquence la plus haute (30 MHz), le signal de correction de phase devrait démarrer à la valeur correcte pour 1,6 14Hz et serait par conséquent environ vingt fois trop grand pour MHz et le temps de stabilisation serait excessivement

long, par exemple de 20 secondes. La présence d'un amplifica-

teur de compensation de gain GC2 dont le gain est inversement proportionnel à la fréquence rend alors la sortie du filtre F en substance indépendante de la fréquence du synthé-tiseur et le temps de stabilisation est considérablement réduit, par exemple à 2 secondes. La caractéristique de gain/fréquence de l'amplificateur de compensation de gain GC2 n'a pas besoin d'être très précise parce-que la boucle de correction tient

automatiquement compte de toutes les imprécisions résiduel-

les. Dans la forme d'exécution représentée à la figure 2,

les signaux d'entrée parvenant au multiplicateur M2 compren-

nent les impulsions de dépassement de capacité provenant du multiplicateur de taux R et toute ondulationrésultante dans

le signal de réglage de fréquence FCS ainsi produite. Cepen-

dant, ce dernier signal est retardé par rapport au premier par les temps de réaction du circuit avaleur d'impulsion PS, du diviseur PRD et du comparateur de phase PC. Pour qu'on puisse mettre en corrélation ces deux signaux de "cause à effet" avec précision dans le multiplicateur M2, il faudrait qu'ils arrivent en substance simultanément. Les impulsions de dépassement de capacité fournies au multiplicateur M2

sont par conséquent retardées, dans la forme d'exécution re-

présentée sur la figure 3, par le dispositif-de retardement

DL pendant une durée égale à la somme des temps de réaction.

- Le filtre de boucle F a été choisi de manière à être un intégrateur à constance de temps assez longue (100 mS) parce qu'alors non seulement il élimine toute ondulation à la sortie du multiplicateur M2 mais rend également tout le

2474258.

système moins sensible au bruit. La raison pour laquelle une longue constante de temps pourrait être utilisée est que la réaction la plus rapide jamais requise autrement que lors d'un changement de fréquence, est celle destinée à tenir compte des modifications provoquées par une dérive thermique. Le diviseur à rapport fixe DIV a été ajouté dans la forme d'exécution représentée sur la figure 3, ce qui permet

d'utiliser un oscillateur à quartz à compensation de tempé-

rature à haute fréquence (par exemple de 5,12 MHz) pour le générateur d'impulsions d'horloge CPG. Ces oscillateurs sont non seulement facilementdisponibles dans le commerce mais ils ont également une dérive de fréquence négligeable avec

la température. De plus, dans certaines applications de syn-

thétiseurs de fréquence, une ou plusieurs sorties à fréquence

fixe sont requises en plus de la fréquence synthétisée varia-

ble. Le diviseur DIV peut produire une ou plusieurs de ces fréquences fixes en plus de la fréquence (normalement de

1000 Hz) fournie au comparateur de phase PC.

La figure 4 illustre un exemple d'une forme d'exécu-

* tion pratique d'un amplificateur de compensation de gain

GC1 et d'un amplificateur tampon BA utilisé sur un synthéti-

seur de fréquence expérimental conforme à l'invention et ayant un intervalle de 1,6 MHz à 30 MHz réglable par crans de Hz. La fréquence est sélectionnée sur des interrupteurs

(non représentés) qui comprennent six contacts K pour sélec-

tionner les données en MHz, à savoir 1, 2, 4, 8, 10 et 20 MHz, la fréquence appropriée en MHz étant indiquée entre parenthèses à côté de chaque contact K de la figure 4. Le fonctionnement de chaque contact K actionne un interrupteur correspondant parmi les interrupteurs de fermeture du type CMOS Si à S6 qui, lorsqu'ils sont actionnés, connectent chacun une des résistances analogiques associées Rl à R6 au rail de 5V qui est utilisé comme référencede masse pour tous

les signaux analogiques parce que le synthétiseur est ali-

mente par une alimentation à polarité unique. L'amplificateur comprend un amplificateur opérationnel différentiel OAl à l'entrée non-inverseuse (+) duquel est connecté le signal

2474258.

d'entrée du comparateur de phase PC, les extrémités des rée sistances Ri à R6 éloignées des interrupteurs Si à S6 étant

connectées en commun à l'entrée inverseuse (-> de l'amplifi-

cateur OA1. L'entrée inverseuse est également connectée par l'intermédiaire de la résistance de réaction R7 à la sortie de l'amplificateur OAl. Les valeurs des résistances Rl à R6

sont proportionnées à la valeur de la résistance R7 d'une ma-

nière connue de sorte que la sortie de l'amplificateur OA1 est inversement proportionnelle à la fréquence déterminée par le réglage des contacts d'interrupteur de MHz K, par exemple (en ohms), Rl = 100k, R2 = 47k, R3 = 24k, R4 = 12k, R5 = l0k, R6 = 4,7k et R7 = 220k. Comme expliqué plus haut, l'amplificateur de compensation de gain GC1 doit simplement avoir une caractéristique de gain-fréquence approximativement linéaire et n'est donc réglé que par crans de 1 MHz. Pour la même raison, les résistances Ri à R7 n'ont pas besoin d'être du type à faible tolérance et à haute stabilité et sont par

conséquent très peu onéreuses.

Les interrupteurs Si à S6 peuvent être réalisés de la

manière la plus avantageuse sous la forme de circuits inté-

grés CMOS par exemple de circuit intégré de type HEF4066

(Mullard Limited). Dans le circuit pratique, ce circuit inté-

gré est alimenté par l'alimentation de 10V et une résistance "chutrice" correspondante (82 kilohms, non représentée) est connectée entre le rail de O volt et le contact de chaque interrupteur de MHz K(l) à K(20) éloigné du rail de 10 volts pour fournir un O logique lorsque le contact est ouvert. Le

condensateur Cl a une valeur de 1 uF.

L'amplificateur tampon BA comprend un amplificateur opérationnel différentiel OA2 dont l'entrée non inverseuse (+) est connectée à la sortie de l'amplificateur GCl par l'intermédiaire du condensateur Ci et au rail d'alimentation de 5 volts par l'intermédiaire de la résistance R8 (47

kilohms). L'entrée inverseuse (-) est connectée par l'inter-

médiaire d'une résistance de réaction R9 (également de 47 kilohms) à la sortie de l'amplificateur OA2 qui est connectée

au multiplicateur M2 comme le montre la figure 3. Les ampli-

ficateurs OA1 et OA2 sont aisément disponibles sous forme

de circuits intégrés, par exemple du type LM107 (semi-conduc-

teurs de Signetics ou de National).

La figure 5 est un schéma détaillé du circuit de second multiplicateur M2 et du filtre F. La sortie de l'amplificateur tampon BA est connectée à un contact de chacun parmi deux interrupteurs électroniques S7 et S8. L'autre contact de

l'interrupteur S7 est connecté par l'intermédiaire d'une ré-

sistance Rllà l'entrée inverseuse d'un amplificateur opé-

rationnel différentiel OA3 et par l'intermédiaire d'une ré-

sistance de réaction R12 à la sortie de l'amplificateur OA3.

L'autre contact de l'interrupteur S8 est connecté à l'entrée

non inverseuse (+) de l'amplificateur OA3 et par l'intermé-

diaire d'une résistance R13 au rail d'alimentation de 5 volts.

Les signaux du dispositif de retardement DL actionnent l'in-

terrupteur S8 directement et l'interrupteur S7 par l'intermé-

diaire d'un inverseur Il. Pendant une impulsion de dépasse-

ment de capacité retardée provenant du dispositif de retar-

dement DL, l'interrupteur S8 est par conséquent actionné et l'interrupteur S7 ne l'est pas. En raison de la présence de la résistance de réaction R12, l'amplificateur OA3 a un gain unitaire et la sortie est égale à l'entrée et est de même signe; c'est-à-dire que le signal apparaissant à la sortie de l'amplificateur tampon BA est multiplié par + 1 pendant la

période de l'impulsion de dépassement de capacité retardée.

Lorsqu'aucune impulsion n'est présente en provenance du dis-

positif de retardement DA, cet état est inversé par l'inver-

seur Il et l'interrupteur S7 est actionné.Les résistances Rll et R12 ont la même valeur (10 kilohms, R13 ayant également la même valeur) et ainsi l'amplificateur fonctionne comme un amplificateur inverseur à gain unitaire; c'est-à-dire qu'à tous les moments autres que celui pendant lequel une impulsion de dépassement de capacité retardée est présente,

le signal provenant de l'amplificateur tampon BA est multi-

plié par -1. La séquence d'ordres + et - provenant du train

d'impulsions de dépassement de capacité est mise en corréla-

2474258.

tion avec le signal de correction d'erreur CS. Etant donné que la phase du signal d'erreur FCS s'inverse suivant que la correction d'instabilité fournie au modulateur de phase est

trop élevée ou trop basse, le signal de sortie moyen du mul-

tiplicateur de mise en corrélation M2 s'inverse en même temps car il indique effectivement le degré de corrélation

positive ou négative.

Le filtre F est réalisé sous la forme bien connue d'un intégrateur, le signal d'entrée provenant du multiplicateur M2 étant fourni à l'entrée inverseuse (-) d'un amplificateur

opérationnel différentiel OA4 par l'intermédiaire de la ré-

sistance R14. La constante de temps intégratrice du filtre F est déterminée par le condensateur C2, (lOOnF) connecté entre l'entrée non inverseuse (+) et la sortie de l'amplificateur OA4 et par la résistance R15 (1 Megohm) connectée entre

l'entrée non inverseuse et le rail d'alimentation de 5 volts.

La sortie du filtre F est amenée à l'entrée de l'amplifica-

teur de compensation de gain GC2 dont un circuit détaillé

est représenté sur la figure 6.

La figure 6 illustre l'amplificateur de compensation de gain GC2 présentant un gain inversement proportionnel à la fréquence: Il est immédiatement évident que la partie de réglage du gain/fréquence de cecircuit est la même que celle représentée sur la figure 4 pour l'amplificateur GC1. Les

résistances R16 à R21 ont les mêmes valeurs que les résistan-

ces Ri à R6-respectivement de la figure 4 et les contacts K(l) à K(20) sont les mêmes contacts que ceux représentés sur la figure 4 et le mode d'actionnement des interrupteurs S9 à S14 par les contacts K est le même que celui décrit avec référence à la figure 4. Cependant, dans le cas de la figure

6, les signaux d'entrée parvenant à l'amplificateur opéra-

tionnel différentiel OA5 sont en fait inversés par rapport à ceux de la figure 4 de sorte que le gain de l'amplificateur est inversement proportionnel à la fréquence au lieu d'y être directement proportionnel. A cet effet, l'entrée inverseuse (-) de l'amplificateur opérationnel OA5 est connectée à sa sortie par l'intermédiaire d'une résistance de réaction R22

(36 kilohms) et au rail d'alimentation de 5 volts par l'in-

termédiaire d'une résistance R23 (18 kilohms). La sortie de l'amplificateur de compensation de gain GC2 est connectée à

une entrée multiplicatrice du multiplicateur analogique Ml.

Les amplificateurs opérationnels OA3 et OA4 (figure 5) et OA5 (figure 6) sont facilement disponibles dans le commerce sous la forme de circuits intégrés; par exemple OA3 et OA4 peuvent être du type LM107 de Signetics et OA5 peut être du

type LM124 de Signetics.

La figure 7 illustre un circuit d'un multiplicateur de

taux par additionssuccessives R, d'un dispositif de retarde-

ment DL et d'un convertisseur numérique-analogique du type multiplicateur DA/Ml qui combine les éléments distincts DA

et Ml représentés sur la figure 3.

Le multiplicateur de taux R est constitué de deux

circuits intégrés IC1 et IC2, IC1 étant un additionneur com-

plet décimal codé binaire et IC2 étant un groupe de bascules du type D rythmées à partir d'une entrée d'horloge commune IP. Le dispositif de retardement DL est constitué de deux

bascules de type D IC3 et IC4 et le convertisseur-multipli-

cateur DA/Ml est constitué d'un circuit intégré IC5. Les sym-

boles de référence représentés dans chaque bloc de circuit sont les références de broches correspondantes des circuits

intégrés commerciaux utilisés (et détaillés ci-après).

Dans le synthétiseur de fréquence expérimental men-

tionné plus haut qui a un intervalle de fréquence de sortie de 1,6 à 30 MHz réglable par crans de 100 Hz, le diviseur DIV représenté sur la figure 3 divisait la fréquence (5,12 MHz) jusqu'à 1 kHZ avec pour résultat que le comparateur de phase PC réglait la fréquence de l'oscillateur VFO de telle façon que les impulsions de sortie du diviseur PRD et par conséquent les impulsions d'entrée du multiplicateur de taux R, étaient aussi à lkHz. La donnée de 100 Hz fournie aux entrées d'addition "A" du circuit ICI est présentée sous

une forme décimale codée binaire et est dérivée des interrup-

teurs de crans de 100 Hz utilisés pour régler la fréquence de sortie Fo requise. Le réglage de ces interrupteurs détermine donc l'incrément à ajouter au multiplicateur de taux chaque fois qu'une impulsion du diviseur PRD est reçue par le multiplicateur, ce signal d'entrée étant fourni en

tant que signal d'entrée de déclenchement à toutes les bas-

cules de type D (D1 à D4) dans le. circuit IC2 ainsi qu'à la bascule IC3. A titre explicatif, on suppose que le réglage

de la donnée pour un cran de 100 Hz est de 700 Hz, l'incré-

ment aux entrées "A" du circuit IC2 étant alors de 7 (sous

une forme décimale codée binaire ou BCD). On suppose égale-

ment que les sorties 1 à 04 du circuit IC2, et par consé-

quent les entrées d'addition "B" du circuit ICi, sont à zéro.

Quoique les circuits ICi et IC2 opèrent sur des signaux dé-

cimaux codés binaires, leur fonctionnement sera expliqué ci-

après avec référence aux valeurs décimales pour la facilité

de la description. Le signal de sortie "S" (somme) de. l'ad-

ditionneur ICi est donc initialement de 7 et le signal de sortie "C" (carry) est égal à 0. La première impulsion du diviseur PRD strobe les bascules D1 à D4 et la valeur 7 est

transférée aux entrées "B" de l'additionneur ICi et aux en--

trées numériques (4 à 7) du circuit IC5. Le circuit addition-

neur IC1 additionne les deux 7 pour donner 14 à ses sorties,

à savoir un 1 sur la sortie carry "C" et un 4 sur les sor-

ties "S". Le 1 sur la sortie C forme donc l'impulsion de dé-

passement de capacité allant du multiplicateur de taux R au circuit avaleur PS. L'impulsion suivante (deuxième) du diviseur PRD transfère à nouveau le 4 aux entrées "B" du circuit IC1 qui ajoute alors ce 4 au 7 sur ses entrées "A" pour produire 11 à ses sorties "S", à savoir une autre impulsion de dépassement de capacité à sa sortie carry "C"

et un 1 sur ses sorties "S".

La deuxième impulsion du diviseur PRD strobe aussi la première impulsion de dépassement de capacité sur la

sortie "C" de l'additionneur IC1 vers la sortie de la bascu-

le IC3 et, par conséquent, vers l'entrée D de la bascule IC4.

Cette deuxième impulsion du diviseur PRD est inversée par l'inverseur I2 et la bascule IC4 est ainsi déclenchée à la fin de l'impulsion pour provoquer le strobage de la première impulsion de dépassement de capacité vers la sortie de la

bascule IC4 et par conséquent vers l'entrée du multiplica-

teur M2 à partir du dispositif de retardement DL (figure 3).

La première impulsion de dépassement de capacité (et chaque impulsion suivante) est donc retardée d'une période au niveau

du train d'impulsions du diviseur PRD (à 1000 Hz) par le dis-

positif de retardement DL.

L'impulsion suivante (troisième) du diviseur PRD stro-

be la valeur 1 aux sorties "S" des circuits IC1 vers ses entrées "B" et la valeur 8 apparaît ainsi aux sorties "S" et la valeur O à la sortie "C". Aucune impulsion de dépassement de capacité n'est dès lors produite. La troisième impulsion

strobe également la deuxième impulsion de dépassement de ca-

pacité vers la sortie de la bascule IC3 et, à la fin de l'impulsion, par l'intermédiaire de la bascule IC4 vers le

multiplicateur M2.

Le procédé se poursuit ainsi de cette façon pour pro-

duire sept impulsions de dépassement de capacité pour chaque

fois dix impulsions d'entrée provenant du diviseur PRD.

La valeur de n2 (figure 3) est dans ce cas de 0,7 et

la fréquence moyenne des impulsions de sortie est la fréquen-

ce requise de 700 Hz. Le circuit IC5 et OA6 convertit chaque reste dans le multiplicateur de taux R, apparaissant à la sortie "0" du circuit IC2 dans lequel le reste est accumulé,

en sa valeur analogique et multiplie cette valeur par le si-

gnal analogique à l'entrée VREF en provenance de l'amplifica-

teur de compensation de gain GC2, le produit étant amené au modulateur de phase PM sous la forme d'un signal de commande

CS pour moduler la phase des impulsions d'horloge apparais-

sant à l'entrée du modulateur.

Les circuits intégrés IC1 à IC5 et OA6 de la figure 7 sont connus et sont disponibles dans le commerce sous la forme de circuits intégrés, par exemple: ICi additionneur complet décimal codé binaire, type Motorola MC14560 IC2, IC3 bascules de type D, Mullard type HEF 40174 IC4 bascule de type D, Mullard type HEF 40174 IC5 convertisseur de multiplication NA, dispositifs analogiques du type AD 7523 OA6 amplificateur opérationnel, Signetics LM 124 (partie de) Le générateur d'impulsions d'horloge VCG, le diviseur DIV, le modulateur de phase PM et le comparateur de phase PC de la figure 3 sont tous bien connus et ne seront pas

décrits plus en détail car ils n'ont aucune importance di-

recte pour l'invention. Dans la forme d'exécution pratique on utilise cependant un synthétiseur de fréquence à circuit intégré Mullard HEF4750. Ce circuit intégré comprend les

quatre composants précités à l'exception du quartz oscilla-

teur. Un quartz oscillant à 5,12 MHz est utilisé et la

section de diviseur de référence du circuit intégré est câ-

blée de manière à diviser par 10 puis par 512 pour produire

des impulsions d'horloge de 1 kHz qui sont amenées intérieu-

rement au modulateur de phase dont la sortie est amenée au comparateur de phase. Le diviseur de taux programmable PRD utilisé est un diviseur universel à circuit intégré du type HEF 4751 (Nullard Limited) et le circuit PS est un compteur à prédétermination programmable du type SP8690

(Plessey Semiconductors Limited).

On sait que lorsqu'on construit des systèmes à partir de circuits intégrés standards, il est parfois nécessaire de prévoir un dispositif de décalage de niveau pour déplacer le niveau de tension des signaux d'un circuit intégré à un autre. Ceci est dû au fait que les potentiels d'alimentation requis pour les circuits intégrés en question peuvent être différents. Dans la forme d'exécution pratique décrite plus haut, certains circuits exigent 5 volts et d'autres 10 volts, ceci étant la raison de l'utilisation des alimentations de 5

et de 10 volts représentées sur les figures 4 à 6. Le cir-

cuit intégré IC5 particulier utilisé dans la forme d'exécu-

tion est mis en oeuvre entre les rails de 5 et 10 volts ce qui exige que les signaux d'entrée sur les bornes 4 à 7 soient décalés en niveau. A cet effet, une résistance de 82 kilohms

correspondante est prévue en série avec chacun des conduc-

teurs d'entrée aboutissant aux bornes 4 à 7 et chacune de

ces bornes est connectée au rail de 10 volts par l'intermé-

diaire d'autres résistances de 82 kilohms. Le niveau des si-

gnaux de sortie du circuit intégré IC5 est alors décalé de telle sorte que leur niveau soit déterminé par rapport au rail de O volt. Ces moyens de décalage du niveau sont bien connus et n'ont dès lors pas besoin d'être décrits plus en détail.

Claims (8)

REVENDICATIONS

1.- Synthétiseur de fréquence du type à boucle de réac-

tion à accrochage de phase comprenant un oscillateur contrô-

lé par tension (VFO), un générateur d'impulsions d'horloge, un dispositif diviseur pour réduire la fréquence de l'os- cillateur VFO et/ou du générateur, un comparateur de phase qui compare les phases relatives de l'oscillateur VFO et du générateur après division suivant le cas, la sortie du comparateur de phase étant amenée sous la forme d'un signal de réglage de fréquence par l'intermédiaire d'un filtre de

boucle à l'oscillateur VFO, le dispositif diviseur compre-

nant un multiplicateur de taux par addition successives du type qui, pour chaque impulsion d'entrée reçue, ajoute un incrément Y prédéterminé à toute valeur accumulée dans un

accumulateur y contenu et produit une impulsion de dépasse-

ment de capacité chaque fois que la capacité C(lorsque C > Y)

de l'accumulateur est atteinte ou dépassée, tout en abandon-

nant tout excès sous la-forme d'un reste dans l'accumulateur, le reste étant utilisé pour déduire un signal de correction qui module soit un signal d'entrée parvenant au comparateur de phase, soit le signal de sortie du comparateur de phase d'une manière propre à compenser toute variation du signal de réglage de fréquence qui sinon se produirait par suite d'une instabilité du taux de répétition des impulsions à

une entrée du comparateur de phase provoquée par le disposi-

tif diviseur, caractérisé en ce que le signal de correction est une fonction du reste et d'une ondulation éventuelle

apparaissant sur le signal de réglage de fréquence.

2.- Synthétiseur de fréquence suivant la revendication 1, caractérisé en ce que le reste est converti sous une forme

analogique par un convertisseur numérique-analogique et le si-

gnal de correction est formé par un premier multiplicateur analogique qui multiplie la sortie du convertisseur par la fonction d'une ondulation quelconque apparaissant sur le

signal de réglage de la fréquence.

3.- Synthétiseur de fréquence suivant la revendication 2, caractérisé en ce que ladite fonction de l'ondulation est déduite de la sortie d'un second multiplicateur qui met en

corrélation toute composante d'ondulation du signal de ré-

glage de la fréquence avec la sortie du convertisseur numé-

rique-analogique.

4.- Synthétiseur de fréquence suivant la revendica-

tion 2, caractérisé en ce que la fonction de l'ondulation est déduite de la sortie d'un second multiplicateur qui met en corrélation toute composante d'ondulation du signal de

réglage de la fréquence avec lessignaux d'impulsion de dé-

passement de capacité provenant du multiplicateur de taux.

5.- Synthétiseur de fréquence suivant la revendica-

tion 4, caractérisé en ce que le second multiplicateur mul-

tiplie la composante d'ondulation par +1 ou-i selon l'état de la sortie d'impulsion de capacité du multiplicateur de taux.

6.- Synthétiseur de fréquence suivant la revendica-

tion 5, caractérisé en ce que la sortie du second multipli-

cateur est couplée à une entrée de multiplication du premier

multiplicateur par l'intermédiaire d'un filtre passe-bas.

7.- Synthétiseur de fréquence suivant l'une quelcon-

que des revendications précédentes, caractérisé en ce que

la sortie du comparateur de phase est amenée à un dispositif de sommation dans laquelle elle est sommée avec le signal

de correction pour former le signal de réglage de fréquence.

8.- Synthétiseur de fréquence suivant l'une quelcon-

que des revendications 1 à 6, caractérisé en ce qu'il com-

prend un modulateur de phase dans le trajet entre le généra-

teur d'impulsions d'horloge et le comparateur de phase, le

signal de correction étant appliqué sous la forme d'un si-

gnal de réglage de modulation au modulateur de phase.