DE813153T1 - Seriell-Parallel-Umsetzer in einem Datenkommunikationssystem - Google Patents
Seriell-Parallel-Umsetzer in einem DatenkommunikationssystemInfo
- Publication number
- DE813153T1 DE813153T1 DE0813153T DE97303951T DE813153T1 DE 813153 T1 DE813153 T1 DE 813153T1 DE 0813153 T DE0813153 T DE 0813153T DE 97303951 T DE97303951 T DE 97303951T DE 813153 T1 DE813153 T1 DE 813153T1
- Authority
- DE
- Germany
- Prior art keywords
- data
- signal
- circuit
- delay line
- serial data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims 11
- 230000005540 biological transmission Effects 0.000 claims 2
- 238000009432 framing Methods 0.000 claims 2
- 230000001360 synchronised effect Effects 0.000 claims 2
- 230000004044 response Effects 0.000 claims 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M9/00—Parallel/series conversion or vice versa
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Dc Digital Transmission (AREA)
Claims (26)
1. Verfahren zum Empfangen von Daten, umfassend die folgenden Schritte:
Empfangen von seriellen Datenelementen;
Messen der Rate, mit der die genannten seriellen Datenelemente empfangen werden;
Speichern der genannten empfangenen seriellen Datenelemente in einer ersten Verzögerungsleitung; und
Steuern der Rate, mit der die genannten empfangenen seriellen Datenelemente in der genannten ersten
Datenverzögerungsleitung gespeichert werden, gemäß der gemessenen Rate, mit der die genannten seriellen
Datenelemente empfangen werden.
2. Verfahren nach Anspruch 1, ferner umfassend die folgenden Schritte:
Speichern von &eegr; der seriellen Datenelemente in der genannten ersten Datenverzögerungsleitung.
3. Verfahren nach Anspruch 2, ferner umfassend die folgenden Schritte:
Speichern von 2n oder mehr der genannten seriellen Datenelemente in einem Speicherelement, die von der
genannten ersten Datenverzögerungsleitung empfangen wurden; und
Auswählen eines logischen Rahmens von &eegr; seriellen Datenelementen aus dem genannten Speicherelement.
4. Verfahren nach Anspruch 3, bei dem der Schritt des Speicherns der 2n seriellen Datenelemente in dem genannten
Speicherelement ferner den Schritt des Verschiebens von &eegr; seriellen Datenelementen in das genannte zweite
Speicherelement nach dem Empfang eines Signalspeichersignals umfaßt.
5. Verfahren nach Anspruch 4, ferner umfassend die folgenden Schritte:
Ermitteln> wann &eegr; serielle Datenelemente von der genannten ersten Datenverzögerungsleitung empfangen wurden;
und
Erzeugen des Signalspeichersignals, wenn ermittelt wurde, daß das n-te serielle Datenelement in der genannten
ersten Datenverzögerungsleitung empfangen wurde.
6. Verfahren nach Anspruch 5, bei dem das Ermitteln, wann serielle Datenelemente empfangen wurden, ferner die
folgenden Schritte umfaßt:
Bereitstellen einer zweiten Datenverzögerungsleitung mit n/2 Verzögerungselementen, die zu einer
Ringoszillatoreinheit zusammengeschlossen werden; und
Erzeugen einer Taktsignalflanke jedesmal dann, wenn ein Signal zu einem nachfolgenden Verzögerungselement
innerhalb der genannten zweiten Datenvzögerungsleitung kaskadiert.
7. Verfahren nach Anspruch 3, bei dem der Schritt des Auswählens eines logischen Rahmens ferner den Schritt des
Definierens eines Versatzes umfaßt, der den Beginn eines logischen Rahmens markiert.
8. Verfahren nach Anspruch 7, bei dem der Schritt des Definierens des Versatzes ferner die folgenden Schritte
umfaßt:
Empfangen eines Bitmusters von dem genannten Speicherelement;
Verschieben des Bitmusters durch eine vorbestimmte Anzahl von Versätzen;
Vergleichen jedes verschobenenen Bitmusters mit einem vorbestimmten Bitmuster; und
Auswählen des Versatzes, in dem der Vergleich eine Übereinstimmung zwischen dem genannten verschobenen
Bitmuster und dem genannten vorbestimmten Bitmuster anzeigt.
DE / FP &pgr; 811 &igr; RQ &pgr;
9. Verfahren nach Anspruch 7, bei dem der Schritt des Definierens des Versatzes ferner die folgenden Schritte
umfaßt:
Empfangen eines Bitmusters von dem genannten Speicherelement;
Vergleichen des Bitmusters mit einer Mehrzahl von vorbestimmten Bitmustern., die jeweils um einen Vorsatz
verschoben sind; und
Auswählen des Versatzes, bei dem der Vergleich eine Übereinstimmung zwischen dem Bitmuster und dem genannten
verschobenen vorbestimmten Bitmuster anzeigt.
10. Verfahren nach Anspruch 1, bei dem der Schritt des Steuerns ferner die folgenden Schritte umfaßt:
Messen der Signalcharakteristiken der genannten empfangenen seriellen Datenelemente;
Erzeugen eines Referenzsignals mit Hilfe einer zweiten Datenver&zgr;ögerungsleitung;
Vergleichen der Signalcharakteristiken des genannten seriellen Datensignals mit dem genannten Referenzsignal;
Erzeugen eines Steuersignals von einer Größe, die die relative Differenz zwischen dem genannten seriellen Datensignal und dem genannten Referenzsignal anzeigt; und Einstellen des Verzögerungsintervalls jedes Datenverzögerungselementes innerhalb der genannten ersten und zweiten Datenverzögerungsleitung gemäß dem Steuersignal.
Erzeugen eines Steuersignals von einer Größe, die die relative Differenz zwischen dem genannten seriellen Datensignal und dem genannten Referenzsignal anzeigt; und Einstellen des Verzögerungsintervalls jedes Datenverzögerungselementes innerhalb der genannten ersten und zweiten Datenverzögerungsleitung gemäß dem Steuersignal.
11. Verfahren nach Anspruch 10, bei dem das Einstellen des Verzögerungsintervalls in jedem Verzögerungselement
bewirkt, daß die genannte zweite Datenverzögerungsleitung im wesentlichen auf das gesendete serielle Datensignal
aufsynchronisiert wird, und bewirkt, daß die genannte erste Datenverzögerungsleitung serielle Daten im wesentlichen
nach der Ankunft speichert.
12. Schaltung zum Konvertieren einer seriellen Datenfolge von N Bit, die über ein Datenübertragungsmedium übertragen
wird, in parallele Daten, umfassend:
einen mit dem Datenübertragungsmedium gekoppelten Puffer zum Bereitstellen von Datensignalen;
einen mit dem genannten Puffer gekoppelten Phasenregelkreis (PLL) zum Erzeugen eines
Verzögerungsleitungs-Steuersignals (Vcontrol) in Reaktion auf den Empfang der Datensignale; und
eine erste, mit dem genannten Puffer gekoppelte Datenverzögerungsleitung zum Empfangen des genannten
Vcontrol-Signals, wobei durch die Kaskadierung der seriellen Daten durch die genannte erste
Verzögerungsleitung &eegr; Bit parallele Daten erzeugt werden.
13. Schaltung nach Anspruch 12, bei der der Puffer so
konfiguriert ist, daß er Differenzdatensignale bereitstellt...
14. Schaltung nach Anspruch 12, bei der die erste Datenverzögerungsleitung N Datenverzögerungselemente
beinhaltet, die zu einer Prioritätsverkettung zusammengeschlossen sind.
15. Schaltung nach Anspruch 12, bei der der Phasenregelkreis (PLL) ferner folgendes umfaßt:
eine Phasendetektorschaltung, die so gekoppelt ist, daß sie ein Datensignal von der Pufferschaltung und ein
Referenzsignal von einer zweiten Datenverzögerungsleitung empfängt, und die so konfiguriert ist, daß sie ein
Steuersignal mit einer Größe erzeugt, die den Signalcharakteristikdifferenzen des Datensignals und des
Referenzsignals entspricht; und
eine mit der Phasendetektorschaltung gekoppelte Ladungspumpenschaltung, die so konfiguriert ist, daß sie
das genannte Verzögerungsleitungssteuersignal (Vcontrol) in
Reaktion auf die Größe des Steuersignals erzeugt, wobei die genannte zweite Datenverzögerungsleitung so gekoppelt ist,
daß sie ein Verzögerungssteuersignal (Vcontrol) empfängt, und wobei das genannte Verzögerungsleitungssteuersignal
(Vcontrol) bewirkt, daß die Rate der genannten zweiten Datenverzögerungsleitung auf die Rate aufsynchronisiert
wird, mit der die seriellen Daten im Puffer empfangen werden.
16. Schaltung nach Anspruch 15, bei der die zweite Datenverzögerungsleitung n/2 Verzögerungselemente hat, die
zu einem Ringoszillator konfiguriert sind.
17. Schaltung nach Anspruch 15, bei der ein T iefpaßfi11ereingang mit der genannten
Ladungspumpenschaltung gekoppelt ist und der genannte Tiefpaßfilterausgang mit der ersten und der zweiten
Datenverzögerungsleitung gekoppelt ist.
18. Schaltung nach Anspruch 13, bei der das Verzögerungsleitungssteuersignal (Vcontrol) jedes
Verzögerungselement in der zweiten Verzögerungsleitung vorspannt, um folgendes zu erzeugen:
ein kürzeres Verzögerungsintervall, wenn die Signalcharakteristiken anzeigen, daß das Referenzsignal
langsamer ist als das serielle Datensignal, und
ein längeres Verzögerungsintervall, wenn die Signalcharakteristiken anzeigen, daß das Referenzsignal
schneller ist als das serielle Datensignal.
19. Schaltung nach Anspruch 17, bei der die Signalcharakteristik Phase ist.
20. Schaltung nach Anspruch 17, bei der die Signalcharakteristik Frequenz ist.
21. Schaltung nach Anspruch 17, bei der die Signalcharakteristik Periodizität ist.
22. Schaltung nach Anspruch 17, bei der die
Signalcharakteristik Amplitude ist.
23. Schaltung nach Anspruch 13, ferner umfassend eine Rahmungsschaltung, die einen logischen Datenrahmen erzeugen
kann, wobei die genannte Rahmungsschaltung folgendes umfaßt:
eine Taktschaltung, die ein Signalspeichersignal
erzeugen kann, wenn N .parallele Datenelemente in der
genannten ersten Datenverzögerungsleitung empfangen wurden; eine Speicherschaltung, die so geschaltet ist, daß sie
parallele Daten empfängt, die in der genannten ersten Datenverzögerungsleitung gespeichert sind, und die mit der
Taktschaltung gekoppelt ist, und die so konfiguriert ist, daß sie mehr Datenelemente speichert, als in einem
logischen Rahmen von Datenelementen nach dem Empfang des Signalspeichersignals enthalten sind;
eine Vergleichsschaltung, die mit der genannten
Speicherschaltung gekoppelt und die so konfiguriert ist, daß sie die genannten parallelen Daten mit einer Mehrzahl
von vorbestimmten Bitmustern vergleicht und eine Musterübereinstimmung anzeigt; und
eine Auswahlschaltung, die mit der genannten Vergleichsschaltung und der genannten Speicherschaltung und
der genannten Taktschaltung gekoppelt und so konfiguriert ist, daß Sie einen logischen Rahmen von Datenelementen aus
dem genannten Speicherelement auf der Basis der in der genannten Vergleichsschaltung angezeigten
Musterübereinstimmung nach dem Empfang des Signalspeichersignals auswählt.
24. Schaltung nach Anspruch 23, bei der die Mehrzahl von vorbestimmten Bitmustern durch Verschieben eines ersten
vorbestimmten Bitmusters um einen oder mehr Versätze erzeugt werden.
25. Schaltung nach Anspruch 23, bei der die Taktschaltung
&rgr;&Igr;
~ &igr; L. &iacgr; W y I &udigr; 1 j
- 7 -
ferner den genannten PLL mit einer Frequenz aufweist, die im wesentlichen gleich der Frequenz ist, mit der N Bits zu
dem Puffer übertragen werden.
26. Schaltung nach Anspruch 23, bei der die Taktschaltung
ferner eine Signalquelle mit einer Frequenz aufweist, die im wesentlichen gleich der Datenübertragungsrate von N Bits
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US08/663,583 US5777567A (en) | 1996-06-14 | 1996-06-14 | System and method for serial to parallel data conversion using delay line |
Publications (1)
Publication Number | Publication Date |
---|---|
DE813153T1 true DE813153T1 (de) | 1998-09-03 |
Family
ID=24662457
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE0813153T Pending DE813153T1 (de) | 1996-06-14 | 1997-06-06 | Seriell-Parallel-Umsetzer in einem Datenkommunikationssystem |
Country Status (3)
Country | Link |
---|---|
US (1) | US5777567A (de) |
EP (1) | EP0813153A3 (de) |
DE (1) | DE813153T1 (de) |
Families Citing this family (33)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6091348A (en) * | 1997-12-18 | 2000-07-18 | Advanced Micro Devices, Inc. | Circuit and method for on-the-fly bit detection and substitution |
US6459393B1 (en) * | 1998-05-08 | 2002-10-01 | International Business Machines Corporation | Apparatus and method for optimized self-synchronizing serializer/deserializer/framer |
US6133861A (en) | 1998-05-20 | 2000-10-17 | Marvell Technology Group | Selectable delay circuit having immunity to variations in fabrication and operating condition for write precompensation in a read/write channel |
US6147531A (en) * | 1998-07-09 | 2000-11-14 | Analog Devices, Inc. | Sampled delay locked loop insensitive to clock duty cycle |
US6255878B1 (en) | 1998-09-18 | 2001-07-03 | Lsi Logic Corporation | Dual path asynchronous delay circuit |
US6920520B2 (en) | 1998-10-08 | 2005-07-19 | Broadcom Corporation | Methods and circuits for stacking bus architecture |
JP3068593B1 (ja) | 1999-02-22 | 2000-07-24 | 日本電気アイシーマイコンシステム株式会社 | シリアル―パラレル変換回路 |
US6535527B1 (en) * | 1999-04-29 | 2003-03-18 | Cypress Semiconductor Corp. | Low latency, low power deserializer |
JP3467446B2 (ja) * | 2000-03-30 | 2003-11-17 | Necエレクトロニクス株式会社 | デジタル位相制御回路 |
US6407682B1 (en) * | 2000-06-30 | 2002-06-18 | Intel Corporation | High speed serial-deserializer receiver |
JP3615692B2 (ja) * | 2000-07-27 | 2005-02-02 | ザインエレクトロニクス株式会社 | 多相クロック発振回路 |
US20020051415A1 (en) * | 2000-10-26 | 2002-05-02 | Matsushita Electric Industrial Co., Ltd. | Recording waveform generator and disk recording device |
US20020090045A1 (en) * | 2001-01-10 | 2002-07-11 | Norm Hendrickson | Digital clock recovery system |
DE10101718C1 (de) * | 2001-01-15 | 2002-06-06 | Infineon Technologies Ag | Datenempfangsschaltung |
US7035368B2 (en) * | 2002-03-18 | 2006-04-25 | Texas Instruments Incorporated | High speed parallel link receiver |
JP2004112214A (ja) * | 2002-09-17 | 2004-04-08 | Renesas Technology Corp | シリアルデータ受信装置 |
US6856558B1 (en) | 2002-09-20 | 2005-02-15 | Integrated Device Technology, Inc. | Integrated circuit devices having high precision digital delay lines therein |
US7372928B1 (en) | 2002-11-15 | 2008-05-13 | Cypress Semiconductor Corporation | Method and system of cycle slip framing in a deserializer |
US6762560B1 (en) | 2003-01-13 | 2004-07-13 | Nano Silicon Pte. Ltd. | High speed over-sampler application in a serial to parallel converter |
DE10320794B3 (de) * | 2003-04-30 | 2004-11-04 | Infineon Technologies Ag | Vorrichtung und Verfahren zur Korrektur des Tastverhältnisses eines Taktsignals |
US7205805B1 (en) | 2004-11-02 | 2007-04-17 | Western Digital Technologies, Inc. | Adjusting power consumption of digital circuitry relative to critical path circuit having the largest propagation delay error |
US7129763B1 (en) * | 2004-11-08 | 2006-10-31 | Western Digital Technologies, Inc. | Adjusting power consumption of digital circuitry by generating frequency error representing error in propagation delay |
US7439816B1 (en) | 2005-09-28 | 2008-10-21 | Cypress Semiconductor Corporation | Phase-locked loop fast lock circuit and method |
US7307558B1 (en) * | 2005-12-20 | 2007-12-11 | National Semiconductor Corporation | Dual shift register data serializer |
US7486060B1 (en) | 2006-03-30 | 2009-02-03 | Western Digital Technologies, Inc. | Switching voltage regulator comprising a cycle comparator for dynamic voltage scaling |
US7728675B1 (en) | 2006-03-31 | 2010-06-01 | Cypress Semiconductor Corporation | Fast lock circuit for a phase lock loop |
US7551383B1 (en) | 2006-06-28 | 2009-06-23 | Western Digital Technologies, Inc. | Adjusting voltage delivered to disk drive circuitry based on a selected zone |
US8762608B1 (en) | 2006-09-14 | 2014-06-24 | Marvell International Ltd. | System on a chip serial communication interface method and apparatus |
US7330019B1 (en) | 2006-10-31 | 2008-02-12 | Western Digital Technologies, Inc. | Adjusting on-time for a discontinuous switching voltage regulator |
US7733189B1 (en) | 2007-09-14 | 2010-06-08 | Western Digital Technologies, Inc. | Oscillator comprising foldover detection |
US8085020B1 (en) | 2008-06-13 | 2011-12-27 | Western Digital Technologies, Inc. | Switching voltage regulator employing dynamic voltage scaling with hysteretic comparator |
US8937404B1 (en) | 2010-08-23 | 2015-01-20 | Western Digital Technologies, Inc. | Data storage device comprising dual mode independent/parallel voltage regulators |
KR101710669B1 (ko) | 2010-09-15 | 2017-02-27 | 삼성전자주식회사 | 클록 지연 회로, 지연 동기 회로, 및 그것을 포함하는 반도체 메모리 장치 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5164724A (en) * | 1988-05-04 | 1992-11-17 | General Electric Company | Data format converters for use with digit-serial signals |
EP0523885A1 (de) * | 1991-07-15 | 1993-01-20 | National Semiconductor Corporation | Phasendetektor für Hochfrequenz-Takt und Datenrückgewinnungsschaltungen |
US5250913A (en) * | 1992-02-21 | 1993-10-05 | Advanced Micro Devices, Inc. | Variable pulse width phase detector |
US5714904A (en) * | 1994-06-06 | 1998-02-03 | Sun Microsystems, Inc. | High speed serial link for fully duplexed data communication |
-
1996
- 1996-06-14 US US08/663,583 patent/US5777567A/en not_active Expired - Lifetime
-
1997
- 1997-06-06 DE DE0813153T patent/DE813153T1/de active Pending
- 1997-06-06 EP EP97303951A patent/EP0813153A3/de not_active Withdrawn
Also Published As
Publication number | Publication date |
---|---|
EP0813153A2 (de) | 1997-12-17 |
US5777567A (en) | 1998-07-07 |
EP0813153A3 (de) | 2000-12-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE813153T1 (de) | Seriell-Parallel-Umsetzer in einem Datenkommunikationssystem | |
DE3850162T2 (de) | Rahmensynchronisierungsapparat. | |
DE3785966T2 (de) | Digitale, phasenverriegelte Taktwiedergewinnungsschleife. | |
DE3786494T2 (de) | Synchronisierung von asynchronen Datensignalen. | |
DE69833600T2 (de) | Digitale PLL-Schaltung und Verfahren zur Signalrückgewinnung | |
DE3687630T2 (de) | Taktsynchronisierschaltung. | |
DE69132757T2 (de) | Vorrichtung zu Parallelserien und zur Serienparallelwandlung von Daten und dadurch entstandenes serielles digitales Nachrichtenübertragungssystem | |
EP0503732B1 (de) | Übertragungsverfahren und -system für die digitale Synchron-Hierarchie | |
DE10160229B4 (de) | Phasenverriegelte Schleife mit Hitless-Referenzumschalten bei mehreren Eingängen | |
DE19904494A1 (de) | Bitsynchronisierungsschaltung | |
DE69720285T2 (de) | Mehralgorithmusbearbeitung von digitalen signalströmen mittels kontextumschaltung | |
DE69129247T2 (de) | Netzsynchronisierungseinheit für eine Vermittlungsanlage | |
DE3751898T2 (de) | Datenmodulations- und Demodulationssystem für ein magnetisches Aufzeichnungssystem | |
DE69229668T2 (de) | Synchrone Schaltung | |
DE69924277T2 (de) | Verfahren und schaltung für die erzeugung einer variablen taktfrequenz | |
DE69324529T2 (de) | Phasendetektor für ein Taktrückgewinnungssystem | |
DE3525567C2 (de) | ||
DE68922170T2 (de) | Gerät zum Empfangen eines Digitalsignals. | |
DE69018103T2 (de) | Schaltung zur Einstellung der Phase. | |
DE10054141A1 (de) | Verzögerungsregelkreis zur Anwendung in einem synchronen dynamischen Direktzugriffsspeicher | |
DE4304702A1 (en) | High speed serial to parallel converter for data transmission - has input data stream fed to pair of parallel multi stage registers with outputs generated via selector controlled by compressor | |
DE3782496T2 (de) | Multiplexverteilanordnung in einem synchronen multiplexiersystem. | |
DE3785324T2 (de) | Einrichtung zum lesen von daten aus einem speicher. | |
DE3587508T2 (de) | Sendedatenverarbeitungssystem. | |
DE69118259T2 (de) | Datenabtastschaltung und ein digitales Datenübertragungssystem dazu |