DE69833600T2 - Digitale PLL-Schaltung und Verfahren zur Signalrückgewinnung - Google Patents

Digitale PLL-Schaltung und Verfahren zur Signalrückgewinnung Download PDF

Info

Publication number
DE69833600T2
DE69833600T2 DE69833600T DE69833600T DE69833600T2 DE 69833600 T2 DE69833600 T2 DE 69833600T2 DE 69833600 T DE69833600 T DE 69833600T DE 69833600 T DE69833600 T DE 69833600T DE 69833600 T2 DE69833600 T2 DE 69833600T2
Authority
DE
Germany
Prior art keywords
signal
clock signal
data signal
clock
phase
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69833600T
Other languages
English (en)
Other versions
DE69833600D1 (de
Inventor
Mitsuo Minato-ku Baba
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Application granted granted Critical
Publication of DE69833600D1 publication Critical patent/DE69833600D1/de
Publication of DE69833600T2 publication Critical patent/DE69833600T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H04L7/0337—Selecting between two or more discretely delayed clocks or selecting between two or more discretely delayed received code signals
    • H04L7/0338—Selecting between two or more discretely delayed clocks or selecting between two or more discretely delayed received code signals the correction of the phase error being performed by a feed forward loop

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Description

  • HINTERGRUND DER ERFINDUNG
  • Die vorliegende Erfindung betrifft eine digitale PLL-(Phasenregelschleife)-Schaltung und ein Signalrückgewinnungsverfahren und insbesondere eine digitale PLL-Schaltung und ein Signalrückgewinnungsverfahren, die in optischen Kommunikationssystemen verwendet werden, wie beispielsweise PDS (Passive Double Star) enthaltendes PON (Passives optisches Netzwerk), etc.
  • Beschreibung des Standes der Technik
  • Derzeit ist infolge der Entwicklung und Vergrößerung der Telekommunikationstechniken zunehmend eine Datenübertragung mit hoher Geschwindigkeit und hohem Datenvolumen erforderlich. Um solche Anforderungen zu erfüllen, sind beträchtliche Studien an digitalen PLL-Schaltungen für schnelles Extrahieren eines Taktsignals aus einem Burst-Eingangsdatensignal und Durchführen einer schnellen Signalrückgewinnung aus dem Burst-Eingangsdatensignal, und an Signalrückgewinnungsverfahren, die derartige digitale PLL-Schaltungen verwenden, durchgeführt worden, wie in den Berichten der 1997 Electronic Society Conference of ICICE (The Institute of Electronics, Information and Communication Engineers (Japan)), C-12-25, C-12-26, den Berichten der 1996 Electronics Society Conference of ICICE, SC-13-5, den Berichten der 1996 Communications Society Conference of ICICE, B-844, etc., offenbart.
  • Um eine solche digitale Hochgeschwindigkeits-PLL-Schaltung zu realisieren. sind im Allgemeinen digitale PLL-Schaltungen mit "schneller Extraktion" erforderlich, d.h. dem Ver mögen, ein extrahiertes Taktsignal und ein regeneriertes Datensignal von einem Burst-Eingangsdatensignal mit hoher Geschwindigkeit (innerhalb ein paar Bits) zu extrahieren und auszugeben.
  • Hierbei bedeutet "Extraktion" eine Operation der digitalen PLL-Schaltung zum Extrahieren eines regenerierten Datensignals, das keine Fehler hat, aus dem Burst-Datensignal, das an der digitalen PLL-Schaltung eingegeben worden ist.
  • Und ein Wort "Extraktionszeit" wird im untenstehend beschriebenen Sinne verwendet. Die 1A und 1B sind schematische Darstellungen der Bedeutung des Wortes "Extraktionszeit". 1A zeigt ein Eingangsdatensignal, das der digitalen PLL-Schaltung von einem Anschluss zugeführt wird, und 1B zeigt ein regeneriertes Datensignal, das durch die digitale PLL-Schaltung aus dem Eingangsdatensignal regeneriert worden ist. Mit Bezug auf 1A hat das Eingangsdatensignal einen Kopfteil und einen Datenbereich. Der Kopfteil ist als Präambel des Datensignals vorgesehen und wird als Übungsbits für die digitale PLL-Schaltung verwendet. In der 1A ist jedes Bit in dem Datenbereich in dem Eingangsdatensignal einer Bitzahl zugeordnet, wobei die Zuordnung am vorderen Ende des Datenbereichs begonnen wird. In der 1B ist jedem Bit in dem Datenbereich des regenerierten Datensignals ebenfalls eine Bitzahl auf die gleiche Weise zugeordnet. Mit Bezug auf das regenerierte Datensignal der 1B könnte der Teil in dem Datenbereich, der vom dritten Bit beginnt, durch die digitale PLL-Schaltung ohne Fehler rückgewonnen werden. Daher ist die "Extraktionszeit" im Fall der 1A und 1B gleich 3 Bits. Im Folgenden wird das wichtige Konzept der "Extraktionszeit" im vorstehend erläuterten Sinne verwendet.
  • Im Folgenden wird mit Bezug auf die 2 eine herkömmliche, digitale PLL-Schaltung und deren Signalrückgewinnungsverfahren erläutert. 2 ist ein schematisches Blockschaltbild, das eine herkömmliche digitale PLL-Schaltung zeigt, die vom vorliegenden Erfinder vorgeschlagen worden ist.
  • Die in der 2 gezeigte digitale PLL-Schaltung hat eine Datenabtastsektion 1, eine Datenrückgewinnungssektion 3, eine Flankenpunktdetektionsbetriebssektion 4 und eine Taktsignalextraktionssektion 5.
  • Der Der Datenabtastsektion 1 wird ein Eingangsdatensignal 10 und ein N-Phasentaktsignal 11 (N: ganze Zahl größer als 1) zugeführt, das aus N Taktsignalen zusammengesetzt ist, deren Frequenzen weitgehend gleich der Bitrate des Eingangsdatensignals 10 ist, und deren Phasen sukzessive um 1/N des Taktzyklus verschoben worden sind. Die Datenabtastsektion 1 tastet das Eingangsdatensignal 10 unter Verwendung des N-Phasentaktsignals 11 ab und gibt dadurch ein paralleles Abtastdatensignal 6 aus, das aus N Abtastdatensignalen zusammengesetzt ist.
  • Die Flankenpunktdetektionsbetriebssektion 4 wird mit dem parallelen Abtastdatensignal 6, das von der Datenabtastsektion 1 ausgegeben worden ist und einem extrahierten Taktsignal 12, das von der Taktsignalextraktionssektion 5 ausgegeben worden ist, gespeist. Die Flankenpunktdetektionsbetriebssektion 4 erlangt die N Abtastdatensignale des parallelen Abtastdatensignals 6 mit synchroner Zeitabstimmung zu dem extrahierten Taktsignal 12, erzielt eine Taktphasenzahl, die die Position einer Anstiegsflanke in dem Eingangsdatensignal 10 in einem Zyklus des extrahierten Taktsignals 12 anzeigt und eine Taktphasenzahl, die die Position einer abfallenden Flanke in dem Eingangsdatensignal 10 in einem Zyklus des extrahierten Taktsignals 12 anzeigt, berechnet den Mittelwert der Taktphasenzahlen bezüglich der Anstiegsflanken in einer vorbestimmten Periode bis zu dem momentanen Zeitpunkt und dem Mittelwert der Taktphasenzahlen bezüglich der abfallenden Flanken in einer vorbestimmten Periode bis zum momentanen Zeitpunkt, erzielt die Zahl der Anstiegsflanken und die Zahl der abfallenden Flanken des Eingangsdatensignals 10 in einem Zyklus des extrahierten Taktsignals 12, und gibt ein Flankenpunktbetriebsausgangssignal 8, das die Information über den Mittelwert der Taktphasenzahl bezüglich der Anstiegsflanken, die Information über den Mittelwert der Taktphasenzahl bezüglich der abfallenden Flanken und Information über die Zahl der ansteigenden Flanken und die Zahl der abfallenden Flanken des Eingangsdatensignals 10 in einem Zyklus des extrahierten Taktsignals 12 enthält.
  • Die Taktsignalextraktionssektion 5 wird mit dem N-Phasentaktsignal 11 und dem Flankenpunktbetriebsausgangssignal 8, das durch die Flankenpunktdetektionsbetriebssektion 4 ausgegeben wird, gespeist. Die Taktsignalextraktionssektion 5 wählt aus den N Taktsignalen, welche das N-Phasentaktsignal 11 bilden, basierend auf der Information des Flankenpunktbetriebsausgangssignals 8 ein Taktsignal aus und gibt das gewählte Taktsignal als extrahiertes Taktsignal 12 aus.
  • Die Datenrückgewinnungssektion 3 wird mit dem parallelen Abtastdatensignal 6, das von der Datenabtastsektion 1 ausgegeben ist, dem Flankenpunktbetriebsausgangssignal 8, das von der Flankenpunktdetektionsbetriebssektion 4 ausgegeben worden ist, und dem extrahierten Taktsignal 12, das von der Taktsignalextraktionssektion 5 ausgegeben worden ist, gespeist. Die Datenrückgewinnungssektion 3 wählt ein Abtastdatensignal aus den N Abtastdatensignalen des parallelen Abtastdatensignals 6, basierend auf der Information des Flankenpunktbetriebsausgangssignals 8, aus und gibt das gewählte Abtastdatensignal als regeneriertes Datensignal 13 synchron mit dem extrahierten Taktsignal 12 aus.
  • Bei der in der 2 gezeigten digitalen PLL-Schaltung und ihrem Signalrückgewinnungsverfahren wird das parallele Abtastdatensignal 6, welches N Abtastdatensignale enthält, durch die Datenabtastsektion 1 erhalten, indem das Eingangsdatensignal 10 unter Verwendung des N-Phasentaktsignals 11, das aus N Taktsignalen zusammengesetzt ist, deren Frequenzen weitgehend die gleichen wie die Bitrate des Eingangsdatensignals 10 sind, und deren Phasen sukzessive um 1/N des Taktzyklus verschoben sind, digital abgetastet wird. Die Flankenpunkte des Eingangsdatensignals 10 werden in einem Zyklus des extrahierten Taktssignals 12 detektiert, indem auf die N Abtastdatensignale des parallelen Abtastdatensignals 6 Bezug genommen wird, und das Flankenpunktbetriebsausgangssignal 8, das die Information über die Flankenpunkte enthält, wird durch die Flankenpunktdetektionsbetriebssektion 4 erzeugt. Das extrahierte Taktsignal 12 wird basierend auf der Information des Flankenpunktbetriebsausgangssignals 8 durch die Signalextraktionssektion 5 aus den N Taktsignalen des N-Phasentaktsignals 11 gewählt. Und ein Abtastdatensignal wird basierend auf der Information des Flankenpunktbetriebsausgangssignals 8 durch die Taktsignalextraktionssektion 5 aus den N Abtastdatensignalen des parallelen Abtastdatensignals 6 gewählt und das gewählte Abtastdatensignal wird als ein regeneriertes Datensignal 13 synchron mit dem extrahierten Taktsignal 12 ausgegeben.
  • Solche digitalen PLL-Schaltungen und Signalrückgewinnungsverfahren werden im Allgemeinen für die Realisierung einer bidirektionalen optischen Kommunikation über optische Fibern in optischen Kommunikationssystemen, wie beispielsweise PDS (Passive Double Star) verwendet, in welchen Anschlüsse und Basisstationen in Form eines Sterns durch Sternkoppler etc. verbunden sind.
  • Das Datensignal, welches zwischen Basisstationen und dem Anschluss mittels der optischen Kommunikation übertragen wird, hat beispielsweise den Aufbau. der in den 1A und 1B gezeigt ist. Im Allgemeinen überträgt die Basisstation ein Datensignal, das einen Kopfteil und eine Datenbereich in einem Burst-Rahmen enthält, und der Anschluss überträgt ein Datensignal, das einen Kopfteil enthält, der synchron mit dem Takt der Basisstation ist.
  • Ein derartiges Datensignal, das vom dem Anschluss oder den Basisstationen übertragen wird, hat im Allgemeinen in Abhängigkeit von der optischen Weglänge, der Schaltungszusammensetzung, etc. Fluktuationen zur Folge, wie beispielsweise Auslastungsverzerrung, Jitter, Frequenzabweichung etc. Daher sind digitale PLL-Schaltungen und Signalrückgewinnungsverfahren erforderlich, um derartiger Fluktuation oder Verschlechterung der Qualität des Datensignals zu widerstehen.
  • Ein Kopfteil in dem in den 1A und 1B gezeigten Datensignal wird von den digitalen PLL-Schaltungen als Trainingsbits verwendet, wie dies vorstehend angegeben ist. Daher kann die Signalrückgewinnung durch die digitale PLL-Schaltung korrekter durchgeführt werden, wenn die Anzahl der Bits des Kopfteils größer gemacht werden kann. Wenn jedoch ein langer Kopfteil verwendet wird, wird der Datenbereich in einem Burst-Rahmen notwendigerweise kleiner. Daher müssen die digitalen PLL-Schaltungen und die Signalrückgewinnungsverfahren die schnelle Extraktion realisieren, bei gleichzeitiger Minimierung der Länge des Kopfteils und effizienter Ausnutzung des Datenbereichs.
  • Es wird ein Beispiel der in der 2 gezeigten, herkömmlichen, digitalen PLL-Schaltung konkreter beschrieben. 3 ist ein Blockschaltbild, das den Aufbau einer digitalen PLL-Schaltung zeigt, die durch den vorliegenden Erfinder unter der Patentveröffentlichungsnummer US-A-5687203 vorgeschlagen worden ist. Die in der 3 gezeigte herkömmliche, digitale PLL-Schaltung ist gestaltet worden, um das schnelle Extrahieren des regenerierten Datensignals, welches keine Fehler hat, aus den Burst-Eingangsdaten zu realisieren, die Phasenfluktuation aufweisen, wie beispielsweise Auslastungsverzerrung, Jitter, Frequenzabweichung, etc.
  • Mit Bezug auf 3 hat die herkömmliche, digitale PLL-Schaltung einen Eingangsanschluss 100 zum Empfangen eines Eingangsdatensignals 10, eine Datenabtastschaltung 123, eine Flankendetektionsschaltung 124, einen Zähler für die abfallenden Flanken 125, einen Taktwähler 127 und eine Datenerkennungstaktregenerierungsschaltung 128. Die Datenabtastschaltung 123 führt eine digitale Abtastung des Eingangsdatensignals 10 unter Verwendung eines N-Phasentaktsignals 11 durch, das aus N Taktsignalen zusammengesetzt ist, deren Phasen sukzessive um 1/N des Taktzyklus verschoben sind und wodurch N Abtastsignale D0 ~ DN erzielt werden. Die Flankendetektionsschaltung 124 detektiert variierende Punkte (als "Flanken" oder als "Flankenpunkte" bezeichnet) in dem Eingangsdatensignal 10, indem auf die Abtastdatensignale D0 ~ DN Bezug genommen wird, die durch die Datenabtastschaltung 123 erhalten worden sind und gibt dadurch Information 107, 109 und 110 bezüglich der Flanken aus. Die Information 107, 109 und 110 ist Information bezüglich der Positionen der Flankenpunkte, Information bezüglich der Anzahl von Anstiegsflanken und Information bezüglich der Anzahl von abfallenden Flanken, was weiter unten beschrieben wird. Der Zähler 125 für die abfallenden Flanken berechnet den Mittelwert 104 der Positionen der abfallenden Flanken, die durch die Flankendetektionsschaltung 124 detektiert worden sind in einer vorbestimmten Periode. Der Taktwähler 127 wählt aus den N Taktsignalen des N-Phasentaktsignals 11 ein Taktsignal aus und gibt das gewählte Taktsignal als ein extrahiertes Taktsignal 12 aus. Die Datenerkennungstaktregenerierungsschaltung 128 gibt ein regeneriertes Datensignal 13 aus, das synchron mit extrahierten Taktsignal 12 ist.
  • Die digitale PLL-Schaltung detektiert in jedem Zyklus des extrahierten Taktsignals 12 durch digitales Abtasten des Eingangsdatensignals 10 unter Verwendung des N-Phasentaktsignals 11 (zusammengesetzt aus N Taktsignalen, deren Phasen sukzessive um 1/N des Taktzyklus verschoben worden sind), Flanken (d.h. variierende Punkte) in dem Eingangsdatensignal 10 und erzielt dadurch die N Abtastdatensignale D0 ~ DN. Das extrahierte Taktsignal 12 wird basierend auf dem Detektionsergebnis der Flanken in jedem Zyklus des extrahierten Taktsignals 12 aus den N Taktsignalen des N-Phasentaktsignals 11 gewählt. Das regenerierte Datensignal 13 wird durch Ausführen einer Wahl aus den N Abtastdatensignalen D0 ~ DN basierend auf dem Detektionsergebnis der Flanken erzielt.
  • Im Folgenden wird der Betrieb der digitalen PLL-Schaltung gemäß 3 unter Bezugnahme auf die 3 und 4 beschrieben.
  • 4 ist eine schematische Darstellung, die dem Betrieb der digitalen PLL-Schaltung gemäß 3 konzeptionell erläutert. 4 zeigt einen Fall, bei dem die Zahl der Phasen des N-Phasentaktsignals 11 gleich 8 ist (d.h. N = 8). Nebenbei gesagt wird der in der 4 gezeigte Flankendetektionsvorgang auch in einer digitalen PLL-Schaltung gemäß der vorliegenden Erfindung verwendet.
  • In dem Fall, bei dem das Eingangsdatensignal 10 momentan durch die Datenabtastschaltung 123 unter Verwendung des 8-Phasentaktsignals, welches 8 Taktsignale enthält, deren Phasen um 1/8 des Taktzyklus verschoben worden sind, abgetastet wird, erhalten die Abtastdaten D0 ~ DN, die durch die Datenabtastschaltung 123 erzielt worden sind, eine Sequenz von 0/1 Daten, wie bei (A) in 4 dargestellt.
  • In der Sequenz der 0/1 Daten wird ein Punkt, bei dem die Abtastdaten von 0 zu 1 variieren, als ein Anstiegsflankenpunkt bezeichnet und ein Punkt, bei dem die Abtastdaten von 1 nach 0 variieren, wird als ein Abstiegsflankenpunkt bezeichnet.
  • Dem Anstiegsflankenpunkt und dem Abstiegsflankenpunkt müssen einzelnen Zahlen (ganzen Zahlen) zugewiesen werden, um die Flankenpunkte digital zu handhaben. Daher ist mit Bezug auf einen Anstiegsflankenpunkt, wo die Abtastdaten von 0 nach 1 variieren, die Phasenzahl (1, 2, 3, 4, 5, 6, 7 oder 8) eines Taktsignals (das in dem 8-Phasentaktsignal enthalten ist), bei der die Abtastdaten nach 1 variieren (in der 4 bei (A) " 2") dem Anstiegsflankenpunkt zugewiesen. Andererseits ist mit Bezug auf einen Abstiegsflankenpunkt, wo die Abtastdaten von 1 nach 0 variieren, die Phasenzahl eines Taktsignals (das in dem 8-Phasentaktsignal enthalten ist) bei der die Abtastdaten nach 0 variieren (in der 4 bei (A) "7") dem Abstiegsflankenpunkt zugewiesen.
  • Die Flankendetektionsschaltung 124 führt die Detektion der Flankenpunkte gemäß dem vorstehend beschriebenen Verfahren durch. Die Flankendetektionsschaltung 124 erzielt auch die Zahl der Anstiegsflankenpunkte in einem Zyklus des extrahierten Taktsignals 12 und die Zahl der Abstiegsflankenpunkte in einem Zyklus des extrahierten Taktsignals 12. Die Flankendetektionsschaltung 124 gibt die Taktphasenzahlinformation 107 bezüglich der Flankenpunkte an den Zähler 125 für die Abstiegsflanke und gibt die Information 109 über die Zahl der Anstiegsflankenpunkte in einem Zyklus des extrahierten Taktsignals 12 und die Information 110 bezüglich der Zahl der Abstiegsflankenpunkte in einem Zyklus des extrahierten Taktsignals 12 an die Datenerkennungstaktrückgewinnungsschaltung 128.
  • Der Zähler 125 für die Abstiegsflanke, der die Taktphasenzahlinformation 107 empfängt, erzielt den Mittelwert der Taktphasenzahlen der Abstiegsflankenpunkte in einer vorbestimmten Periode bis zum Augenblick.
  • Wenn hierbei das Eingangsdatensignal 10 keine Phasenfluktuation, wie beispielsweise Auslastungsverzerrung, Jitter, etc.. hat, besteht keine Notwendigkeit, den Mittelwert durch den Abstiegsflankenzähler 125 zu bilden. Es gilt jedoch als Tatsache, dass das Eingangsdatensignal 10 im Allgemeinen eine Phasenfluktuation infolge von Jitter, Auslastungsverzerrung, etc. zur Folge hat und somit variiert die Taktphasenzahl des Anstiegsflankenpunktes und die Taktphasenzahl des Abstiegsflankenpunktes mit der Zeit. Daher bildet der Abstiegsflankenzähler 125 den Mittelwert der Taktphasenzahlen der Abstiegsflankenpunkte in einer vorbestimmten Periode bis zum Augenblick. Wie in der 4 gezeigt, ist ein derartiger Mittelwert keine ganze Zahl und somit wird der Mittelwert an die nächste ganze Zahl abgerundet. Nebenbei gesagt wird der Mittelwert der Phasenzahlen durch den Abstiegsflankenzähler 125 zwischen Abstiegsflanken gebildet und somit wird die mittlere Phasenzahl aktualisiert, wenn in den Abtastdatensignalen D0 ~ DN eine neue Abstiegsflanke detektiert wird.
  • Die Mittelwertbildung des Abstiegsflankenzählers 125 wird durchgeführt, um die Phase des zentralen Punktes des Jitters (Fluktuation mit der Zeit) der Abstiegsflanken in dem Eingangsdatensignal 10 zu erzielen. Wenn daher die Phase des Mittelpunktes des Jitters mit geringer Geschwindigkeit variiert, variiert der Mittelwert, der durch den Abstiegsflankenzähler 125 gebildet wird, der Variation folgend.
  • Die Mittelwertbildung durch den Abstiegsflankenzähler 125 hat die Bedeutung des Unterdrückens des Jitters der Flankenpunkte in dem Eingangsdatensignal 10. Im Betrieb der digitalen PLL-Schaltung werden durch die Mittelwertbildung Hochfrequenzkomponenten des Jitters unterdrückt (ignoriert) und niederfrequente Komponenten des Jitters werden nicht ignoriert und somit folgt die digitale PLL-Schaltung der langsamen Änderung der Flankenpunkte.
  • Der Abstiegsflankenzähler 125 gibt den Mittelwert 104, d.h. die Information bezüglich der mittleren Phasenzahl (mittlere Position) der Abstiegsflanken an den Taktwähler 127 aus.
  • Der Taktwähler 127 wählt ein Taktsignal, das dem Mittelwert 104 der N Taktsignale in dem N-Phasentaktsignal 11 entspricht und gibt das gewählt Taktsignal an die Datenabtastschaltung 123, die Datenerkennungstaktrückgewinnungsschaltung 128 und nach außen als das extrahierte Taktsignal 12 aus.
  • Das extrahierte Taktsignal 12, welches vom Taktwähler 127 gewählt worden ist, wird durch die Datenerkennungstaktrückgewinnungsschaltung 128 für die Wahl des regenerierten Datensignals 113 aus den N Abtastdatensignalen D0 ~ DN verwendet.
  • Der Datenerkennungstaktrückgewinnungsschaltung 128 wird mit der Information 109 bezüglich der Zahl der Anstiegsflankenpunkte und der Information 110 der Zahl der Abstiegsflankenpunkte, die von der Flankendetektionsschaltung 124 ausgegeben sind, den N Abtastdatensignalen D0 ~ DN, die von der Datenabtastschaltung 123 ausgegeben worden sind, und dem extrahierten Taktsignal 12, das von dem Taktwähler 127 ausgegeben worden ist, gespeist.
  • Im Folgenden wird der Datenrückgewinnungsvorgang der Datenerkennungstaktrückgewinnungsschaltung 128 unter Bezugnahme auf die 5 beschrieben. 5 ist eine schematische Darstellung zur konzeptionellen Erläuterung des Datenrückgewinnungsvorgangs in der Datenerkennungstaktrückgewinnungsschaltung 128. Nebenbei gesagt wird das in 5 gezeigte Konzept des Datenrückgewinnungsvorganges auch bei der digitalen PLL-Schaltung gemäß der vorliegenden Erfindung verwendet.
  • Wie in der 5 gezeigt, wird der Datenrückgewinnungsvorgang der Datenerkennungstaktrückgewinnungsschaltung 128 in Abhängigkeit von der Zahl der Flankenpunkte in einem Zyklus T des extrahierten Taktsignals 12 gesteuert. Die Datenerkennungstaktrückgewinnungsschaltung 128 wird mit der Information 109 bezüglich der Zahl der Anstiegsflankenpunkte in einem Zyklus T des extrahierten Taktsignals 12 und der Information 110 bezüglich der Zahl der Abstiegsflankenpunkte in einem Zyklus T des extrahierten Taktsignals 12 von der Flankendetektionsschaltung 124 gespeist, wie dies in der 3 gezeigt ist, und die Datenerkennungstaktrückgewinnungsschaltung 128 bestimmt den Wert des regenerierten Datensignals 13 unter Verwendung der Information 109 und 110.
  • In dem Fall, bei dem beispielsweise die Zahl der Flankenpunkte in einem Zyklus T des extrahierten Taktsignals 12 gleich 0 ist, sollte das Eingangsdatensignal 10 während des Zyklus T (Muster (A) in 5) einen konstanten Wert 0 oder 1 haben. Daher kann jedes eine der N Abtastdatensignale D0 ~ DN während des Zyklus T des extrahierten Taktsignals 12 als das regenerierte Datensignal 13 gewählt werden.
  • In dem Fall, bei dem die Zahl der Flankenpunkte in einem Zyklus T des extrahierten Taktsignals 12 2 ist, sollte das Eingangsdatensignal 10 einen konvexen Impuls (Anstiegsflanke + Abstiegsflanke) oder einen konkaven Impuls (Abstiegsflanke + Anstiegsflanke) während des Zyklus T (Muster (B) in 5) haben. Daher wird eines der N Abtastdatensignale D0 DN direkt nach dem ersten Flankenpunkt im Zyklus T als das regenerierte Datensignal 13 gewählt. Konkret wird in dem Fall, bei dem der erste Flankenpunkt in dem Zyklus T ein Anstiegsflankenpunkt ist, wie dies in der 5 bei "b1" gezeigt ist, während des Zyklus T das Datum als 1 beurteilt. Andererseits wird in dem Fall, bei dem der ersten Flankenpunkt in dem Zyklus T ein Abstiegsflankenpunkt ist, wie dies in der 5 unter "b2" gezeigt ist, das Datum während des Zyklus T als 0 beurteilt.
  • In dem Fall, bei dem die Zahl der Flankenpunkte in einem Zyklus T des extrahierten Taktsignals 12 gleich 1 ist, sollte das Eingangsdatensignal 10 während des Zyklus T (Muster (C) in 5) seinen Wert von 1 nach 0 oder von 0 nach 1 geändert haben. Für den Fall, dass der Flankenpunkt in dem Zyklus T ein Abstiegsflankenpunkt ist, beurteilt die Datenerkennungstaktrückgewinnungsschaltung 128, dass das Datum währen des Zyklus T gleich 0 ist, wenn die Position des Abstiegsflankenpunktes an der linken Seite des Mittelpunktes des Zyklus T ist, und beurteilt, dass das Datum während des Zyklus T gleich 1 ist, wenn die Position des Abstiegsflankenpunktes auf der rechten Seite des Mittelpunktes des Zyklus T ist. Andererseits beurteilt in dem Fall, bei dem der Flankenpunkt in dem Zyklus T ein Anstiegsflankenpunkt ist, die Datenerkennungstaktrückgewinnungsschaltung 128 das Datum während des Zyklus T als gleich 1, wenn die Position des Anstiegsflankenpunktes auf der linken des Mittelpunktes des Zyklus T ist und beurteilt, dass das Datum während des Zyklus T gleich 0 ist, wenn die Position des Anstiegsflankenpunktes auf der rechten Seite des Mittelpunktes des Zyklus T liegt.
  • Die Datenerkennungstaktrückgewinnungsschaltung 128 gibt das regenerierte Datensignal 13 aus, das gemäß dem vorstehend beschriebenen Datenrückgewinnungsvorgang synchron mit dem extrahierten Taktsignal 12 ist.
  • Wie vorstehend beschrieben, wird in der digitalen PLL-Schaltung und dem Signalrückgewinnungsverfahren, das durch den vorliegenden Erfinder in der US-A-5687203 beschrieben worden ist, selbst wenn die Phase des Eingangsdatensignals 10 infolge von Jitter etc. fluktuiert, das Eingangsdatensignal 10 unter Verwendung des N-Phasentaktsignals 11 abgetastet und die mittlere Phasenzahl der Flankenpunkte des Eingangsdatensignals 10 wird durch Bezugnahme auf die N Abtastdatensignale D0 ~ DN erzielt. Das extrahierte Taktsignal 12 wird aus den N Taktsignalen des N-Phasentaktsignals 11 basierend auf der mittleren Phasenzahl der Flankenpunkte ausgewählt. Die Datenerkennung wird durchgeführt, indem aus den N Abtastdatensignalen D0 ~ DN ein Abtastdatensignal als das regenerierte Datensignal 13 basierend auf der Information 109 und 110 bezüglich der Zahl der Flankenpunkte in einem Zyklus des extrahierten Taktsignals 12 ausgewählt wird. Das regenerierte Datensignal 13 wird als Ergebnis der Datenerkennung mit synchroner Zeitabstimmung zu dem extrahierten Taktsignal 12 ausgegeben.
  • Daher kann gemäß der digitalen PLL-Schaltung und dem Signalrückgewinnungsverfahren für den Eingang des Burst-Eingangsdatensignals 10, das eine Phasenfluktuation infolge von Frequenzabweichung, Auslastungsverzerrung, Jitter, etc. zur Folge hat, ein Taktsignal in dem N-Phasentaktsignal 11 als das extrahierte Taktsignal 12 extrahiert werden, das synchron mit dem Eingangsdatensignal 10 ist, und es können Daten, an welchen eine Datenerkennung und Taktrückgewinnung durchgeführt worden ist, ohne Fehler als regeneriertes Datensignal 13 erhalten werden, und zwar mit schneller Extraktion, d.h. in einer kurzen Zeit innerhalb von ein paar Bits.
  • Die Geschwindigkeit der Extraktion durch die digitale PLL-Schaltung und das vorstehend beschriebene Signalrückgewinnungsverfahren ist jedoch nicht ausreichend und es sind nun eine digitale PLL-Schaltung und eine Signalrückgewinnungsverfahren erforderlich, die eine schnellere Extraktion zusammen mit einer maximalen Nutzungseffizienz des Datenbereiches des Datensignals und eines ausreichenden Widerstandes gegenüber Jitter und Auslastungsverzerrung des Eingangsdatensignals mit niedrigen Kosten realisieren können.
  • In dieser herkömmlichen digitalen PLL-Schaltung und in diesem Signalrückgewinnungsverfahren ist jedoch die "schnelle Extraktion" mit der "effizienten Nutzung des Datenbereichs" nicht kompatibel und die "schnelle Extraktion" ist mit dem "Widerstand gegenüber Jitter und Auslastungsverzerrung des Eingangsdatensignals" nicht kompatibel und somit ist es unmöglich gewesen eine derartige digitale PLL-Schaltung und ein Signalrückgewinnungsverfahren zu schaffen, das eine schnellere Extraktion, eine maximale Nutzungseffizienz des Datenbereichs und einen ausreichenden Widerstand gegenüber Jitter und Auslastungsverzerrung des Eingangsdatensignals realisieren kann.
  • Im Folgenden wird die Beziehung zwischen der "schnellen Extraktion" und der "Ausnutzungseffizienz des Datenbereichs" und die Beziehung zwischen der "schnellen Extraktion" und dem "Widerstand gegenüber Jitter und Auslastungsverzerrung" in der herkömmlichen digitalen PLL-Schaltung und dem Signalrückgewinnungsverfahren erläutert.
  • Zunächst wird die Beziehung zwischen der "schnellen Extraktion" und "effizienten Nutzung des Datenbereichs" beschrieben. In der herkömmlichen digitalen PLL-Schaltung und dem oben beschriebenen Signalrückgewinnungsverfahren ist eine Lösung zur Verkürzung der Extraktionszeit (Senkung der Zahl der Fehlerbits in dem Datenbereich des regenerierten Datensignals) die Erhöhung der Zahl der Bits in dem Kopfteil (in den 1A und 1B gezeigt), der für die Taktrückgewinnung etc. verwendet wird. Durch die Erhöhung der Zahl der Bits des Kopfteils wird die Zahl der Bits (in dem Datenbereich des regenerierten Datensignals), die Fehler enthalten können, klein und somit kann die "schnelle Extraktion" realisiert werden. Der Teil des Datensignals, der als Datenbereich verwendet werden kann, wird jedoch notwendigerweise infolge der Erhöhung der Zahl der Bits im Kopfteil klein. Daher besteht zwischen der "schnellen Extraktion" und der "Nutzungseffizienz des Datenbereichs" ein Widerspruch und diese sind nicht miteinander kompatibel.
  • Als nächstes wird die Beziehung zwischen der "schnellen Extraktion" und dem "Widerstand gegenüber Jitter und Auslastungsverzerrung" beschrieben. Bei der herkömmlichen digitalen PLL-Schaltung und dem vorstehend beschriebenen Signalrückgewinnungsverfahren sollte zur Verbesserung des Widerstands gegenüber Jitter oder des Widerstands gegen über Auslastungsverzerrung das Maß der Phasenkorrektur mit Bezug auf die Phasenfluktuation in dem Eingangsdatensignal klein gemacht werden und die Rückkopplungssteuerung sollte mit einem kleinen Rückkopplungsfaktor durchgeführt werden. In einer derartigen Rückkopplungsschaltung mit einem relativ kleinen Rückkopplungsfaktor verglichen mit der Phasenfluktuation in dem Eingangsdatensignal wird jedoch die Phasenkorrektur pro einem Phasenvergleich klein und somit wird die Extraktionszeit notwendigerweise lang.
  • Um andererseits die Extraktionszeit zu verkürzen, sollte die Rückkopplungssteuerung gegenüber der Phasenfluktuation in dem Eingangsdatensignal mit einem Rückkopplungsfaktor durchgeführt werden. In einer derartigen Rückkopplungsschaltung mit einem relativ großen Rückkopplungsfaktor verglichen mit der Phasenfluktuation in dem Eingangsdatensignal folgt jedoch die extrahierte Phaseninformation dem Jitter und der Auslastungsverzerrung planlos, oder könnte zu oszillieren beginnen und dadurch werden Datenerkennungsfehler verursacht. Daher werden der Widerstand gegenüber Jitter und der Widerstand gegenüber Auslastungsverzerrung notwendigerweise gesenkt.
  • Daher stehen die "schnelle Extraktion" und der "Widerstand gegenüber Jitter und Auslastungsverzerrung" im Widerspruch und sind in der herkömmlichen digitalen PLL-Schaltung und dem Signalrückgewinnungsverfahren nicht miteinander kompatibel und somit senkt ein Versuch der Verkürzung der Extraktionszeit den Widerstand gegenüber Jitter und Auslastungsverzerrung und es treten in dem regenerierten Datensignal Fehler auf.
  • Ein Signalrückgewinnungsverfahren und eine entsprechende digitale PLL-Schaltung gemäß den Oberbegriffen der Patentansprüche 1 bzw. 13 sind aus der US-A-5687203 bekannt.
  • ZUSAMMENFASSUNG DER ERFINDUNG
  • Es ist daher die primäre Aufgabe der vorliegenden Erfindung, eine digitale PLL-Schaltung und ein Signalrückgewinnungsverfahren zu schaffen, das die schnellere Extraktion zu sammen mit der effizienten Nutzung des Datenbereichs und dem Widerstand gegenüber Jitter und Auslastungsverzerrung des Eingangsdatensignals realisieren kann.
  • Diese Aufgabe wird durch die Merkmale der Patentansprüche 1 bzw. 13 gelöst.
  • Vorteilhafte Ausführungsformen sind in den Unteransprüchen angegeben.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Die Aufgaben und Merkmale der vorliegenden Erfindung gehen aus der folgenden detaillierten Beschreibung anhand der begleitenden Figuren im Einzelnen hervor, in welchen zeigt:
  • 1A und 1B schematische Darstellungen zur Erläuterung der Bedeutung des Wortes "Extraktionszeit";
  • 2 ein schematisches Blockschaltbild, einer herkömmlichen digitalen PLL-Schaltung, die von dem vorliegenden Erfinder vorgeschlagen worden ist;
  • 3 ein Blockschaltbild des Ausbaus einer digitalen PLL-Schaltung, die von dem vorliegenden Erfinder in der japanischen offengelegten Patentanmeldung Nr. HEI8-237117 vorgeschlagen worden ist;
  • 4 eine schematische Darstellung zur konzeptionellen Erläuterung des Betriebs der digitalen PLL-Schaltung gemäß 3;
  • 5 eine schematische Darstellung zur konzeptionellen Erläuterung des Datenrückgewinnungsvorgangs gemäß der Datenerkennungstaktrückgewinnungsschaltung der digitalen PLL-Schaltung gemäß 3;
  • 6 ein schematisches Blockschaltbild einer digitalen PLL-Schaltung gemäß einer Ausführungsform der vorliegenden Erfindung;
  • 7 einen Zeitablaufplan eines Flankenpunktdetektionsvorgangs, der durch eine Flankenpunktdetektionsbetriebssektion der digitalen PLL-Schaltung gemäß 6 durchgeführt wird;
  • 8 ein schematisches Blockschaltbild zur konzeptionellen Erläuterung des Mittelwertbildungsvorgangs, der durch die Flankenpunktdetektionsbetriebssektion durchgeführt wird;
  • 9 ein Blockschaltbild eines Beispiels des Innenaufbaus einer Verzögerungssektion der digitalen PLL-Schaltung gemäß 6;
  • 10 einen Zeitablaufplan des Betriebs der Datenabtastsektion der digitalen PLL-Schaltung gemäß 6;
  • 11 einen Zeitablaufplan des Betriebs der Verzögerungssektion;
  • 12 einen Zeitablaufplan des Betriebs der Flankenpunktdetektionsbetriebssektion;
  • 13 einen Zeitablaufplan des Betriebs einer Taktsignalextraktionssektion der digitalen PLL-Schaltung gemäß 6;
  • 14 einen Zeitablaufplan des Betriebs einer Datenrückgewinnungssektion der digitalen PLL-Schaltung gemäß 6;
  • 15 ein Blockschaltbild eines Beispiels des Aufbaus der Datenrückgewinnungssektion;
  • 16A bis 16D schematische Darstellungen, die den Betrieb der Datenrückgewinnungssektion gemäß 15 konzeptionell zeigen; und
  • 17 ein Blockschaltbild des Innenaufbaus einer anderen Verzögerungssektion, die anstatt der Verzögerungssektion der digitalen PLL-Schaltung gemäß 6 verwendet werden kann.
  • BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMEN
  • Unter Bezugnahme auf die Zeichnungen erfolgt nun eine detaillierte Beschreibung der bevorzugten Ausführungsformen gemäß der vorliegenden Erfindung.
  • 6 ist ein schematisches Blockschaltbild, das eine digitale PLL-Schaltung gemäß einer Ausführungsform der vorliegenden Erfindung zeigt.
  • Mit Bezug auf 6 hat die digitale PLL-Schaltung eine Datenabtastsektion 1, eine Verzögerungssektion 2, eine Datenrückgewinnungssektion 3, eine Flankenpunktdetektionsbetriebssektion 4 und eine Taktsignalextraktionssektion 5.
  • Die Datenabtastsektion 1 wird mit einem Eingangsdatensignal 10 und einem N-Phasentaktsignal 11 (N ist eine ganze Zahl größer als 1), das aus N Taktsignalen zusammengesetzt ist, deren Phasen sukzessive um 1/N des Taktzyklus verschoben sind, gespeist, tastet das Eingangsdatensignal 10 unter Verwendung des N-Phasentaktsignals 11 digital ab und gibt dadurch ein paralleles Abtastdatensignal 6 aus, das aus N Abtastdatensignalen zusammengesetzt ist.
  • Die Verzögerungssektion 2 wird mit dem N-Phasentaktsignal 11 und dem parallelen Abtastdatensignal 6, welches von der Datenabtastsektion 1 ausgegeben worden ist, gespeist, verzögert die N Abtastdatensignale des parallelen Abtastdatensignals 6 und gibt ein parallel verzögertes Abtastdatensignal 7 aus, das aus N verzögerten Abtastdatensignalen zusammengesetzt ist.
  • Nebenbei gesagt hat jedes der N Taktsignale, die das N-Phasentaktsignal 11 bilden, eine Frequenz, die weitgehend die gleiche wie die Bitrate des Eingangsdatensignals 10 ist, und die Phasen der N Taktsignale sind sukzessive um 1/N (N ist eine ganze Zahl größer als 1) des Taktzyklus verschoben worden.
  • Die Flankenpunktdetektionsbetriebssektion 4 wird mit dem parallelen Abtastdatensignal 6, das von der Datenabtastsektion 1 ausgegeben worden ist und einem extrahierten Taktsignal 12, dass von der Taktsignalextraktionssektion 5 ausgegeben worden ist, gespeist und gibt ein Flankenpunktbetriebsausgangssignal 8 aus, das Information bezüglich der Flankenpunkte enthält.
  • Die Taktsignalextraktionssektion 5 wird mit dem N-Phasentaktsignal 11 und dem Flankenpunktbetriebsausgangssignal 8, das von der Flankenpunktdetektionsbetriebssektion 4 ausgegeben worden ist, gespeist, wählt aus den N Taktsignalen, die das N-Phasentaktsignal 11 bilden, basierend auf der Information des Flankenpunktbetriebsausgangssignals 8 ein Taktsignal aus und gibt das gewählte Taktsignal als das extrahierte Taktsignal 12 aus.
  • Die Datenrückgewinnungssektion 3 wird mit dem parallel verzögerten Abtastdatensignal 7, das von der Verzögerungssektion 2 ausgegeben worden ist, dem Flankenpunktbetriebsausgangssignal 8, das von der Flankenpunktdetektionsbetriebssektion 4 ausgegeben worden ist und dem extrahierten Taktsignal 12, das von der Taktsignalextraktionssektion 5 ausgegeben worden ist, gespeist, wählt aus den N verzögerten Abtastdatensignalen des parallel, verzögerten Abtastdatensignals 7 basierend auf der Information des Flankpunktbetriebsausgangssignals 8 ein verzögertes Abtastdatensignal aus und gibt das gewählte verzögerte Abtastdatensignal als das regenerierte Datensignal 13 aus.
  • Nebenbei gesagt, wird jedes der N Taktsignale, die in den N-Phasentaktsignal 11 enthalten sind, im Nachfolgenden durch eine absolute Phasenzahl oder eine relative Phasenzahl bezeichnet. Die absoluten Phasenzahlen (0, 1, 2, ..., N-1) sind jedem der N Taktsignal des N-Phasentaktsignals 11 zugewiesen und die absoluten Phasenzahlen, die den N Taktsignalen zugewiesen sind, ändern sich nicht mit der Zeit. Die relativen Phasenzahlen (0, 1, 2, ... N-1) sind jedem der N Taktsignale des N-Phasentaktsignals 11 bezogen auf das extrahierte Taktsignal 12 zugewiesen, das aus den N Taktsignalen des N-Phasentaktsignals 11 ausgewählt worden ist. Daher ändern sich die relativen Phasenzahlen, die den N Taktsignalen zugewiesen sind, mit der Zeit. Wenn die relativen Phasenzahlen verwendet werden, wird ein Taktsignal in dem N-Phasentaktsignal 11, das (weitgehend) die gleiche Phase wie das Eingangsdatensignal 10 hat, als das "0. Taktsignal" bezeichnet. Daher ist das 0. Taktsignal in der relativen Phasenzahl gleich dem extrahierten Taktsignal 12. Nebenbei gesagt, wird die absolute Phasenzahl auch für die Bezugnahme auf das extrahierte Taktsignal 12 verwendet. Ein Taktsignal, dessen Phase 2 π/N später als das 0. Taktsignal ist, wird als das "1. Taktsignal" bezeichnet und ein Taktsignal dessen Phase 2 × 2 π/N später als das 0. Taktsignal ist, wird als das "2. Taktsignal" bezeichnet. Auf die gleiche Weise wird ein Taktsignal in dem N-Phasentaktsignal 11, dessen Phase gleich n × 2 π/N später als das 0. Taktsignal ist, als das "n-te Taktsignal" bezeichnet. In der folgenden Beschreibung werden die im Allgemeinen absoluten Phasenzahlen verwendet und die relativen Phasenzahlen werden hauptsächlich in der Beschreibung bezüglich des Flankenpunktdetektionsbetriebs, der durch die Flankenpunktdetektionsbetriebssektion 4 durchgeführt wird und in einem Teil des Datenerkennungsbetriebs, der durch die Datenrückgewinnungssektion 3 durchgeführt wird, verwendet.
  • Im Folgenden werden die Komponenten der in der 6 gezeigten digitalen PLL-Schaltung im Einzelnen beschrieben.
  • Die Datenabtastsektion 1 tastet das Eingangsdatensignal 10 unter Verwendung von N Taktsignalen des N-Phasentaktsignals 11 digital ab und gibt das parallele Abtastdatensignal 6, bestehend aus N Abtastdatensignalen, an die Verzögerungssektion 2 und die Flankenpunktdetektionsbetriebssektion 4 aus.
  • Jedes der N Abtastdatensignale, das in dem parallelen Abtastdatensignal 6 enthalten ist, wird wie folgt bezeichnet. Ein Abtastdatensignal, das durch Abtasten des Eingangsdatensignals 10 unter Verwendung des nullten Taktsignals erzeugt worden ist, wird als das "0.
  • Abtastdatensignal" bezeichnet. Ein Abtastdatensignal, das durch Abtasten des Eingangsdatensignals 10 unter Verwendung des ersten Taktsignals erzeugt worden ist, wird als das "1. Abtastdatensignal" bezeichnet und ein Abtastdatensignal, das durch Abtasten des Eingangsdatensignals 10 unter Verwendung des zweiten Taktsignals erzeugt worden ist, wird als das "2. Abtastdatensignal" bezeichnet. Auf die gleiche Weise wird ein Abtastdatensignal in dem parallelen Abtastdatensignal 6, das durch Abtasten des Eingangsdatensignals 10 unter Verwendung des n-ten Taktsignals erzeugt worden ist, als das "n-te Abtastdatensignal" bezeichnet. Ähnlich wie beim Fall der N Taktsignale in dem N-Phasentaktsignal 11 werden die N Abtastdatensignale in dem parallelen Abtastdatensignal 6 unter Verwendung von absoluten Zahlen oder relativen Zahlen bezeichnet.
  • Die Flankenpunktdetektionsbetriebssektion 4 erlangt das parallele Abtastdatensignal 6 durch die Zeitschaltung synchron mit dem extrahierten Taktsignal 12, beispielsweise synchron mit der Anstiegsflanke des extrahierten Taktsignals 12. Nebenbei gesagt, wird. während das extrahierte Taktsignal 12 basierend auf dem Flankenpunktbetriebsausgangssignal 8 durch die Taktsignalextraktionssektion 5 gewählt und ausgegeben wird, in dem Anfangszustand, in welchem das Flankenpunktbetriebsausgangssignal 8 noch nicht durch die Flankenpunktdetektionsbetriebssektion 4 ausgegeben worden ist, ein beliebiges Taktsignal aus dem N-Phasentaktsignal 11 gewählt und als extrahiertes Taktsignal 12 ausgegeben.
  • In der folgenden Beschreibung bedeutet "die Flankenpunktdetektionsbetriebssektion 4 erfasst das parallele Abtastdatensignal 6 synchron mit der Anstiegsflanke des extrahierten Taktsignals 12", dass die Flankenpunktdetektionsbetriebssektion 4 die 0. bis (N-1)-ten Abtastdatensignale zum Zeitpunkt, zu welchem das extrahierte Taktsignal 12 ansteigt, erfasst.
  • Die Flankenpunktdetektionsbetriebssektion 4 detektiert die Positionen (Phasenzahlen) der Anstiegsflanke und der Abstiegsflanke des Eingangsdatensignals 10, indem sie auf die Werte der N Abtastdatensignale in dem parallelen Abtastdatensignal 6 Bezug nimmt und gibt das Flankenpunktbetriebsausgangssignal 8 aus, das Information einschließlich der Phasenzahlinformation enthält.
  • Während die Erfassung des parallelen Abtastdatensignals 6 und die Flankenpunktdetektion, die durch die Flankenpunktdetektionsbetriebssektion 4 durchgeführt wird, anhand der 4 in der Beschreibung des Standes der Technik kurz erläutert worden sind, wird sie im Folgenden mehr im Detail anhand der 7 beschrieben. In der 7 sind den Datenbits in dem Eingangsdatensignal 10 serielle Zahlen ..., –1, 0, 1, 2 ... zugeordnet und die Datenbits werden im Nachfolgenden unter Verwendung der Zahlen unterschieden. Im Folgenden wird ein Fall erläutert, bei dem Datenbits des Eingangsdatensignals 10 alternierend 0/1-Werte haben (Werte der Datenbits –1, 0, 1, 2 ... sind 1, 0, 1, 0 ...).
  • Bezug nehmend auf 7 sind die 0. bis 7. Abtastdatensignale D0 ~ D7 (absolute Zahlen) durch die Datenabtastsektion 1 mittels digitalem Abtasten des Eingangsdatensignals 10 unter Verwendung eines 8-Phasentaktsignals, das 0. bis 7. Taktsignale CO ~ C7 (absolute Phasenzahlen) enthält, erzielt worden. Das Abtasten durch die Datenabtastsektion 1 ist unter Verwendung der Anstiegsflanken der 8 Taktsignale C0 ~ C7 durchgeführt worden. Beispielsweise sind die Werte des Eingangsdatensignals 10 zu den Zeitpunkten, zu welchen das 0. Taktsignal CO ansteigt, sukzessive als Werte der Abtastdatensignale D0 abgetastet worden. Daher sind in dem Abtastdatensignal D0 die Bitzahl und deren Wertänderung gemäß den Anstiegsflanken des 0. Taktsignals CO wie in der 7 gezeigt. Die Bitzahlen und deren Werte der anderen Abtastdatensignale D1 ~ D7 (absolute Zahlen) wie in der 7 gezeigt, ändern sich gemäß dem gleichen Prinzip.
  • Im Fall, dass das 1. Taktsignal C1 (absolute Phasenzahl) in dem N-Phasentaktsignal 11 durch die Taktsignalextraktionssektion 5 als das extrahierte Taktsignal 12 gewählt worden ist, das der Flankenpunktdetektionsbetriebssektion 4 zugeführt wird, werden Werte der Abtastdatensignale D0 ~ D7 in dem parallelen Abtastdatensignal 6 durch die Flankenpunktdetektionsbetriebssektion 4 synchron mit der Anstiegsflanke des 1. Taktsignals C1 erfasst, wie dies durch die Linie A in der 7 gezeigt ist. Durch Erfassen des 1. Taktsignals C1 synchron zur Anstiegsflanke (die Linie A in 7), werden die Werte des 0. Abtastdatensignals D0 ~ 7. Abtastsignals D7 (absolute Zahlen) in dem parallelen Abtastdatensignal 6 gleich 0, 1, 1, 0, 0, 0, 0, 0. In diesem Fall kann beurteilt werden, dass der Wert des Eingangsdatensignals 10 sich synchron mit der Anstiegsflanke des 1. Taktsignals C1 von 0 nach 1 erhöht hat und kann beurteilt werden, dass der Wert des Eingangsdatensignals 10 synchron mit der Anstiegsflanke des 3. Taktsignals C3 von 1 nach 0 gefallen ist. In der relativen Phasenzahlnotation bezüglich des absoluten 1. Taktsignals C1 relativ zum 0. Taktsignal CO (d.h. dem extrahierten Taktsignal 12), werden die Werte des 0. Abtastdatensignals D0 bis 7. Abtastdatensignals D7 (relative Zahlen) in dem parallelen Abtastdatensignal 6 gleich 1, 1, 0, 0, 0, 0, 0, 0. Daher ist in der relativen Phasenzahlennotation die Phasenzahl der Abstiegsflanke in einem Zyklus des extrahierten Taktsignals 12 gleich 2 und es ist keine Anstiegsflanke in dem Zyklus des extrahierten Taktsignals 12.
  • In dem Fall, bei dem das 2. Taktsignal C2 (absolute Phasenzahl) in dem N-Phasentaktsignal 11 durch die Taktsignalextraktionssektion 5 als das extrahierte Taktsignal 12 gewählt worden ist, das der Flankenpunktdetektionsbetriebssektion 4 zugeführt wird, werden die Werte der Abtastdatensignale D0 bis D7 in dem parallelen Abtastdatensignal 6 durch die Flankenpunktdetektionsbetriebssektion 4 synchron mit der Anstiegsflanke des 2. Taktsignals C2 erfasst, wie dies durch die Linie B in 7 gezeigt ist. Durch die Erfassung synchron mit der Anstiegsflanke des 2. Taktsignals C2 (Linie B in 7), werden die Werte des 0. Abtastdatensignals D0 ~ 7. Abtastdatensignals D7 (absolute Zahlen) in dem parallelen Abtastdatensignal 6 gleich 0. 0, 1, 0, 0, 0, 0, 0. In diesem Fall kann beurteilt werden, dass der Wert des Eingangsdatensignals 10 synchron mit der Anstiegsflanke des 2. Taktsignals C2 von 0 nach 1 gestiegen ist und der Wert des Eingangsdatensignals 10 synchron mit der Anstiegsflanke des 3. Taktsignals C3 von 1 nach 0 gefallen ist. In der relativen Phasenzahlnotation bezüglich des absoluten 2. Taktsignals C2 relativ zum 0. Taktsignal CO (d.h. dem extrahierten Taktsignal 12), werden die Werte des 0. Abtastdatensignals D0 ~ 7. Abtastdatensignal D7 (relative Zahlen) in dem parallelen Abtastdatensignal 6 gleich 1, 0, 0, 0, 0, 0, 0, 0. Daher ist in der relativen Phasenzahlnotation eine Abstiegsflanke bei der Phasenzahl 1 und keine Anstiegsflanke in dem Zyklus des extrahierten Taktsignals 12.
  • In dem Fall, bei dem das 3. Taktsignal C3 (absolute Phasenzahl) in dem N-Phasentaktsignal 11 als das extrahierte Taktsignal 12 gewählt worden ist, werden die Werte der Abtastdatensignale D0 ~ D7 in dem parallelen Abtastdatensignal 6 durch die Flankenpunktdetektionsbetriebssektion 4 synchron mit der Anstiegsflanke des 3. Taktsignals C3 erfasst, wie dies durch die Linie C in 7 gezeigt ist. Durch Erfassen synchron mit der Anstiegsflanke des 3. Taktsignals C3 (die Linie C in 7), werden die Werte des 0. Abtastdatensignals D0 bis 7. Abtastdatensignals D7 (absolute Zahlen) in dem parallelen Abtastdatensignal 6 gleich 0, 0, 0, 0, 0, 0, 0, 0. In diesem Fall kann entschieden werden, dass der Wert des Eingangsdatensignals 10 konstant 0 gewesen ist. In der relativen Phasenzahlnotation bezüglich des absoluten 3. Taktsignals C3 bezogen auf das 0. Taktsignal CO (d.h. dem extrahierten Taktsignal 12) werden die Werte des 0. Abtastdatensignals D0 bis 7. Abtastdatensignal D7 (relative Zahlen) in dem parallelen Abtastdatensignal b gleich 0, 0, 0, 0, 0, 0, 0, 0. Daher ist in der relativen Phasenzahlnotation in dem Zyklus des extrahierten Taktsignals 12 keine Anstiegsflanke oder Abstiegsflanke.
  • In dem Fall, in welchem das 4. Taktsignal C4 (absolute Phasenzahl) in dem N-Phasentaktsignal 11 als das extrahierte Taktsignal 12 gewählt worden ist, werden die Werte der Abtastdatensignale D0 ~ D7 in dem parallelen Abtastdatensignal 6 durch die Flankenpunktdetektionsbetriebssektion 4 synchron mit der Anstiegsflanke des 4. Taktsignals C4 erfasst, wie dies durch die Linie D in 7 gezeigt ist. Durch Erfassen synchron mit der Anstiegsflanke des 4. Taktsignals C4 (Linie D in 7), werden die Werte des 0. Abtastdatensignals D0 bis 7. Abtastdatensignals D7 (absolute Zahlen) in dem parallelen Abtastdatensignal 6 gleich 0, 0, 0, 1, 0, 0, 0, 0. In diesem Fall kann beurteilt werden, dass der Wert des Eingangsdatensignals 10 synchron mit der Anstiegsflanke des 3. Taktsignals C3 von 0 nach 1 gestiegen ist und der Wert des Eingangsdatensignals 10 synchron mit der Anstiegsflanke des 4. Taktsignals C4 von 1 nach 0 gefallen ist. In der relativen Phasenzahlnotation bezüglich des absoluten 4. Taktsignals C4 als dem relativen 0. Taktsignal CO (d.h. dem extrahierten Taktsignal 12), werden die Werte des 0. Abtastdatensignals D0 bis 7. Abtastdatensignals D7 (relative Zahlen) in dem parallelen Abtastdatensignal 6 gleich 0, 0, 0, 0, 0, 0, 0, 1. Daher ist in der relativen Phasenzahlnotation in dem Zyklus des extrahierten Taktsignals 12 an der Phasenzahl 7 eine Anstiegsflanke und keine Abstiegsflanke.
  • Wie vorstehend gezeigt, erfasst die Flankenpunktdetektionsbetriebssektion 4 die Werte der Abtastdatensignale des parallelen Abtastdatensignals 6 synchron mit dem extrahierten Taktsignal 12 und detektiert die Positionen (d.h. die Phasenzahlen) der Anstiegsflanke und der Abstiegsflanke des Eingangsdatensignals 10 unter Bezugnahme auf die erfasste Werte. Die Flankenpunktdetetktionsbetriebssektion 4 erzielt auch die Zahl der Anstiegsflanken und die Zahl der Abstiegsflanken während eines Zyklus des extrahierten Taktsignals 12 wie dies vorstehend beschrieben ist.
  • Darauf folgend bildet die Flankenpunktdetektionsbetriebssektion 4 den Mittelwert der Phasenzahlen der Anstiegsflanken in einer vorbestimmten Periode bis zum momentanen Zeitpunkt und den Mittelwert der Phasenzahlen der Abstiegsflanken in einer vorbestimmten Periode bis zum momentanen Zeitpunkt.
  • Im Folgenden wird der Mittelwertbildungsbetrieb der Flankenpunktdetektionsbetriebssektion 4 unter Bezugnahme auf die 8 erläutert. 8 ist ein schematisches Blockschaltbild das den Mittelwertbildungsbetrieb, der durch die Flankenpunktdetektionsbetriebssektion 4 durchgeführt wird, konzeptionell erläutert. Obwohl der Mittelwertbildungsbetrieb mit Bezug auf die Anstiegsflanken im Folgenden erläutert wird, kann die Mittelwertbildung bezüglich der Abstiegsflanken auf die gleiche Weise durchgeführt werden. Die Phasenzahl, welche den Anstiegsflankenpunkt des Eingangdatensignals 10 repräsentiert, der in dem vorstehenden Flankenpunktdetektionsbetrieb detektiert worden ist, wird einem Subtrahierer 201 zugeführt. Dem Subtrahierer 201 wird auch ein Mittelwert zugeführt, der durch das Mittelwertregister 204 ausgegeben worden ist und ermittelt die Differenz zwischen der Phasenzahl und dem Mittelwert. Die durch den Subtrahierer 201 ermittelte Differenz X wird einer Gewichtungssektion 202 zugeführt. Die Gewichtungssektion 202 gewichtet die Differenz X gemäß einer vorbestimmten Gewichtungsfunktion f(X). Die Gewichtungsfunktion f(X) kann eine lineare Funktion, wie beispielsweise f(X) = (1/4)X oder eine andere Art von Funktion sein. Die Gewichtungsfunktion f(X) kann auch einen Faktor enthalten, der sich auf die abgelaufene Zeit bezieht. Der gewichtete Ausgang f(X) der Gewichtungssektion 202 wird einem Addierer 203 zugeführt. Dem Addierer 203 wird auch der Mittelwert von dem Mittelwertregister 204 zugeführt und ermittelt die Summe aus gewichtetem Ausgang f(X) und dem Mittelwert. Die Summe wird an das Mittelwertregister 204 als neuer Mittelwert angelegt.
  • Im Allgemeinen ist der durch den vorstehenden Mittelwertbildungsbetrieb erzielte Mittelwert keine ganze Zahl und kann nicht digital als Taktphasenzahl verwendet werden, welche die Anstiegsflanke repräsentiert. Daher wird der Mittelwert auf die nächste ganze Zahl auf- oder abgerundet. Nebenbei gesagt, wird die Phasenzahl, die einen Anstiegsflankenpunkt repräsentiert, dem Subtrahierer 201 gemäß 8 nur dann zugeführt, wenn in dem vorstehenden Flankenpunktdetektionsbetrieb ein Anstiegsflankenpunkt detektiert worden ist, daher wird die Mittelwertphasenzahl der Anstiegsflanken nur dann aktualisiert, wenn durch die Flankenpunktdetektionsbetriebssektion 4 eine neue Anstiegsflanke detektiert worden ist.
  • Die Flankenpunktdetektionsbetriebssektion 4 gibt an die Taktsignalextraktionssektion 5 und die Datenrückgewinnungssektion 3, wie in 6 gezeigt, das Flankenpunktbetriebsausgangssignal 8 aus, das Information bezüglich der mittleren Phasenzahl der Anstiegsflanken, Information bezüglich der mittleren Phasenzahl der Abstiegsflanken, Information bezüglich der Anzahl der Anstiegsflanken während eines Zyklus des extrahierten Taktsignals 12 und Information bezüglich der Zahl der Abstiegsflanken während eines Zyklus des extrahierten Taktsignals 12 enthält.
  • Die Taktsignalextraktionssektion 5, die das Flankenpunktbetriebsausgangssignal 8 empfängt, wählt ein Taktsignal aus den N Taktsignalen des N-Phasentaktsignals 11 basierend auf der mittleren Phasenzahl der Anstiegsflanken oder der mittleren Phasenzahl der Abstiegsflanken aus, die in dem Flankenpunktbetriebsausgangssignal 8 enthalten waren, welches von der Flankenpunktdetektionsbetriebssektion 4 zugeführt worden ist, und gibt das gewählte Taktsignal als das extrahierte Taktsignal 12 aus, welches synchron mit den Flanken des Eingangsdatensignals 10 variiert. Bei der Wahl des extrahierten Taktsignals 12 wird ein Taktsignal in dem N-Phasentaktsignal 11, das der mittleren Phasenzahl entspricht, gemäß einer vorbestimmten Regel gewählt. Beispielsweise wird im Fall der 7 das 3. Taktsignal C3 (in der absoluten Phasenzahlnotation) als das extrahierte Taktsignal 12 gewählt.
  • Die in der 6 gezeigte Verzögerungssektion 2 wird mit dem N-Phasentaktsignal 11 und den N Abtastsignalen des parallelen Abtastdatensignals 6 gespeist, verzögert die N Datensignale unter Verwendung des N-Phasentaktsignals 11, wobei zwischen den Signalen die Phasendifferenzen beibehalten werden und gibt die verzögerten N Abtastdatensignale als das parallele, verzögerte Abtastdatensignal 7 aus. In der 9 zeigt ein Blockschaltbild ein Beispiel des internen Aufbaus der Verzögerungssektion 2, die in 6 gezeigt ist. Bezug nehmend auf 9 ist die Verzögerungssektion 2 aus N Flip-Flopleitungen entsprechend jedem der Abtastdatensignale in dem parallelen Abtastdatensignal 6 aufgebaut. Jede Flip-Flopleitung besteht aus M Flip-Flops (M ist eine natürliche Zahl). Jede Flip-Flopleitung wird mit dem entsprechenden einen der Taktsignale in dem N-Phasentaktsignal 11 gespeist. Konkret werden die Taktanschlüsse der M Flip-Flops 21-1-1, 21-1-2, ..., 21-1-M mit dem 0. Taktsignal CO in dem N-Phasentaktsignal 11 gespeist. Die Taktanschlüsse der M Flip-Flops 21-2-1, 21-2-2, ..., 21-2-M werden mit dem 1. Taktsignal C1 in dem N-Phasentaktsignal 11 gespeist. Auf die gleiche Weise werden die Taktanschlüsse der M Flip-Flops 21-k-1, 21-k-2, ..., 21-k-M mit dem (k-1)-ten Taktsignal Ck in dem N-Phasentaktsignal 11 gespeist. Jede Flip-Flopleitung wird mit dem entsprechenden einen der N Abtastdatensignale in dem parallelen Abtastdatensignal 6 gespeist, verzögert das entsprechende Abtastdatensignal um M Bits unter Verwendung des entsprechenden Taktsignals und gibt das verzögerte Abtastdatensignal aus. Die N verzögerten Abtastdatensignale, die von den M Flip-Flopleitungen ausgegeben werden, werden von der Verzögerungssektion 2 als das parallele, verzögerte Abtastdatensignal 7 ausgegeben. Daher werden die Phasendifferenzen zwischen den N Abtastdatensignalen des parallelen, Abtastdatensignals 6 in den N verzögerten Abtastdatensignalen des parallelen, verzögerten Abtastdatensignals 7 beibehalten.
  • Der in der 6 gezeigten Datenrückgewinnungssektion 3 wird das Flankenpunktbetriebsausgangssignal 8, das von der Flankenpunktdetektionsbetriebssektion 4 ausgegeben worden ist, das parallele, verzögerte Abtastdatensignal 7, das von der Verzögerungssektion 2 ausgegeben worden ist und das extrahierte Taktsignal 12, das von der Taktsignalextraktionssektion 5 ausgegeben worden ist zugeführt. Die Datenrückgewinnungssektion 3 bestimmt den Wert des regenerierten Datensignals 13 unter Verwendung des Flankenpunkt betriebsausgangssignals 8, des parallelen, verzögerten Abtastdatensignals 7 und des extrahierten Taktsignals 12 und gibt das regenerierte Datensignal 13 mit einer Zeitabstimmung synchron zu dem extrahierten Taktsignal 12 aus. Die Datenrückgewinnungssektion 3 bestimmt den Wert des regenerierten Datensignals 13 basierend auf der Zahl der Anstiegs/Abstiegsflanken während eines Zyklus des extrahierten Taktsignals 12, wie dies in der Beschreibung des Standes der Technik anhand der 5 erläutert worden ist.
  • Im Folgenden wird der Betrieb der digitalen PLL-Schaltung gemäß 6 und das Signalrückgewinnungsverfahren, das bei der digitalen PLL-Schaltung verwendet wird, im Einzelnen beschrieben.
  • Zunächst wird der Betrieb der Datenabtastsektion 1 unter Bezugnahme auf die 10 erläutert. 10 ist ein Zeitablaufplan, der den Betrieb der Datenabtastsektion 1 zeigt. Nebenbei gesagt, wird im Folgenden ein Fall erläutert, bei dem die Zahl der Phasen des N-Phasentaktsignals 11 gleich 8 (N = 8) ist. Bezug nehmend auf 10 wird das der Datenabtastsektion 1 zugeführte Eingangsdatensignal 10 unter Verwendung der Anstiegsflanken des 0. Taktsignals CO bis 7. Taktsignals C7 abgetastet und die 0. bis 7. Abtastdatensignale D0 ~ D7 werden an die Verzögerungssektion 2 und die Flankenpunktdetektionsbetriebssektion 4 als das parallele Abtastdatensignal 6 ausgegeben. Nebenbei gesagt, haben das 0. Taktsignal CO bis das 7. Taktsignal C7 in dem 8-Phasentaktsignal Phasen, die sukzessive um 1/8 Taktzyklus verschoben worden sind, wie dies in der 10 gezeigt ist.
  • Als nächstes wird die Funktionsweise der Verzögerungssektion 2 unter Bezugnahme auf die 11 erläutert. 11 ist ein Zeitablaufplan, der den Betrieb der Verzögerungssektion 2 zeigt. Nebenbei gesagt, wird im Folgenden ein Fall erläutert, bei dem die Anzahl der Verzögerungsstufen (Flip-Flops) der Flip-Flopleitung gleich 4 (M = 4) ist. Die Abtastdatensignale D0 ~ D7, die von der Datenabtastsektion 1 zugeführt worden sind, werden durch jede Flip-Flopleitung unter Verwendung des 8-Phasentaktsignals um 4 Bits verzögert, wobei die Phasendifferenzen zwischen den Signalen beibehalten werden und werden als das verzögerte Abtastdatensignal R0 ~ R7 (d.h. das parallele, verzögerte Abtastdatensignal 7) ausgegeben. Der Pfeil in 11 zeigt die 4-Bit Verzögerung des 3., verzögerten Abtastda tensignals R3 verglichen mit dem 3. Abtastdatensignal D3 auf das Datenbit "0" fokussiert, an.
  • Als nächstes wird der Betrieb der Flankenpunktdetektionsbetriebssektion 4 unter Bezugnahme auf die 12 erläutert. 12 ist ein Zeitablaufplan, der den Betrieb der Flankenpunktdetektionsbetriebssektion 4 zeigt. Die Flankenpunktdetektionsbetriebssektion 4 erfasst das 0. Abtastdatensignal D0 bis 7. Abtastdatensignal D7 synchron mit dem extrahierten Taktsignal 12, detektiert die Taktphasenzahlen der Anstiegsflanke und der Abstiegsflanke des Eingangsdatensignals 10 durch Bezugnahme auf die erfassten Abtastdatensignale D0 ~ D7, bildet den Mittelwert der Taktphasenzahlen bezüglich der Anstiegsflanken in einer vorbestimmten Zeitspanne bis zum momentanen Zeitpunkt und den Mittelwert der Taktphasenzahlen bezüglich der Abstiegsflanken in einer vorbestimmten Zeitspanne bis zum momentanen Zeitpunkt und erhält die Zahlen der Anstiegsflanken und Abstiegsflanken während eines Zyklus des extrahierten Taktsignals 12 und gibt das Flankenpunktbetriebsausgangssignal 8, das Information über die mittlere Phasenzahl der Anstiegsflanken, Information über die mittlere Phasenzahl der Abstiegsflanken, Information bezüglich der Zahl der Anstiegsflanken während eines Zyklus des extrahierten Taktsignals 12 und Information bezüglich der Zahl der Abstiegsflanken während eines Zyklus des extrahierten Taktsignals 12 enthält, mit einer Zeitabstimmung synchron zu dem extrahierten Taktsignal 12 aus.
  • Im Allgemeinen benötigt die Mittelwertbildung der Phasenzahlen bezüglich der Anstiegsflanke und Abstiegsflanke (d.h. das Aktualisieren der Mittelwerte) eine vorbestimmte Bearbeitungszeit. 12 zeigt einen Fall, bei dem die Verarbeitungszeit innerhalb eines Zyklus des extrahierten Taktsignals 12 liegt. In der 12 ist die Verzögerungszeit zwischen dem Eingangsdatensignal 10 und dem Flankenpunktbetriebsausgangssignal 8 gleich einem Zyklus des extrahierten Taktsignals 12. Nebenbei gesagt, bedeutet das an der Unterseite der 12 angegebene "Daten bis –1" die mittlere Phasenzahl der Anstiegsflanken, die mittlere Phasenzahl der Abstiegsflanken, die Anzahl der Anstiegsflanken während eines Zyklus des extrahierten Taktsignals 12 und die Anzahl der Abstiegsflanken während eines Zyklus des extrahierten Taktsignals 12, die basierend auf dem Eingangsdatensignal 10 bis zum Datum Nr. –1 erhalten worden sind. Hierbei wird das Wort "bis" verwendet, da die mittlere Phasenzahl der Anstiegsflanken und die mittlere Phasenzahl der Abstiegsflanken basierend auf Werten des Eingangsdatensignals 10 in der Vergangenheit bestimmt worden sind. Der Pfeil in der 12 bezeichnet die Verzögerung durch die Flankenpunktdetektionsbetriebssektion 4, fokussiert auf das "Datum bis 0".
  • Als nächstes wird der Betrieb der Taktsignalextraktionssektion 5 unter Bezugnahme auf die 13 beschrieben. 13 ist ein Zeitablaufplan, der den Betrieb der Taktsignalextraktionssektion 5 zeigt. Die Taktsignalextraktionssektion 5 wählt ein Taktsignal aus den 8 Taktsignalen des 8-Phasentaktsignals basierend auf der Information über die mittlere Phasenzahl der Anstiegsflanken oder der Information über die mittlere Phasenzahl der Abstiegsflanken in dem Flankenpunktbetriebsausgangssignal 8 und gibt das gewählte Taktsignal als das extrahierte Taktsignal 12 aus. Beispielsweise kann die Taktsignalextraktionssektion 5 die mittlere Phasenzahl der Abstiegsflanken zum Wählen des extrahierten Taktsignals 12 verwenden. Mit Bezug auf 13 zeigt das "Datum bis –2", dass die mittlere Phasenzahl der Abstiegsflanken gleich 3 ist. Das "Datum bis –1" zeigt, dass die mittlere Phasenzahl der Abstiegsflanken gleich 4 ist und das gleiche gilt für die in der 13 gezeigten, folgenden Daten. Im Fall der 13 variiert die mittlere Phasenzahl der Abstiegsflanken wie durch das Flankenpunktbetriebsausgangssignal 8 angegeben gemäß 2 → 3 → 4 und die Wahl des extrahierten Taktsignals 12 wird gemäß der Variation durchgeführt.
  • Als nächstes wird der Betrieb der Datenrückgewinnungssektion 3 unter Bezugnahme auf die 14 erläutert. 14 ist ein Zeitablaufplan, der den Betrieb der Datenrückgewinnungssektion 3 zeigt. Die Datenrückgewinnungssektion 3 wird mit dem extrahierten Taktsignal 12, dem parallelen, verzögerten Abtastdatensignal 7, das die 0. bis 7. verzögerten Abtastdatensignale R0 ~ R7 umfasst, die durch Verzögern der Abtastdatensignale D0 ~ D7 um 4 Bits mittels der Flip-Flopleitungen der Verzögerungssektion 2 unter Beibehaltung der Phasendifferenzen zwischen den Signalen erzeugt worden sind, und dem Flankenpunktbetriebsausgangssignal 8 gespeist, das von der Flankenpunktdetektionsbetriebssektion 4 ausgegeben worden ist, welches Information bezüglich der mittleren Phasenzahl der Anstiegs flanken, der mittleren Phasenzahl der Abstiegsflanken, der Anzahl der Anstiegsflanken und der Anzahl der Abstiegsflanken enthält.
  • Die Datenrückgewinnungssektion 3 wählt ein verzögertes Abtastdatensignal aus den verzögerten Abtastdatensignalen R0 ~ R7 basierend auf der Information, die in dem Flankenpunktbetriebsausgangssignal 8 enthalten und gibt das gewählte verzögerte Abtastdatensignal als das regenerierte Datensignal 13 mit einer Zeitabstimmung synchron zu dem extrahierten Taktsignal 12 aus.
  • Wenn mit Bezug auf 14 das "Datum 0" in dem Eingangsdatensignal 10 rückgewonnen wird, wird das Flankenpunktbetriebsausgangssignal 8, das unter Verwendung des "Datum bis +2" des Eingangsdatensignals 10 erzielt worden ist, und das extrahierte Taktsignal 12, das unter Verwendung des Datum "Datum bis +2" des Eingangsdatensignals 10 gewählt worden ist, verwendet, da die Verzögerungszeit der verzögerten Abtastdatensignale R0 ~ R7 um 3 Bits länger als diejenige des Flankenpunktbetriebsausgangssignals 8 ist.
  • Daher hat beispielsweise selbst für den Fall, bei dem Daten vor "Datum 0" nicht existieren, d.h. selbst in dem Fall, bei dem "Datum –1", "Datum –2", ... alle 0 sind, die Flankenpunktdetektionsbetriebssektion 4 ihren Betrieb unter Verwendung des "Datum bis +2" des Eingangsdatensignals 10 zum Zeitpunkt, zu welchem die Rückgewinnung des ersten Datums "Datum 0" durchgeführt wird, bereits beendet.
  • Im Folgenden wird der Betrieb der Datenrückgewinnungssektion 3 anhand der 15 bis 16D im Einzelnen beschrieben.
  • 15 ist ein Blockschaltbild, das ein Beispiel des Aufbaus der Datenrückgewinnungssektion 3 zeigt und die 16A bis 16D sind schematische Darstellungen die den Betrieb der Datenrückgewinnungssektion 3 gemäß 15 konzeptionell zeigen. Mit Bezug auf 15 wird die Datenrückgewinnungssektion 3 mit dem extrahierten Taktsignal 12, das von der Taktsignalextraktionssektion 5 ausgegeben wird, den parallelen, verzögerten Abtastdatensignal 7, das die 0. bis 7. verzögerten Abtastsignale R0 ~ R7 umfasst, die von der Verzögerungsstation 2 ausgegeben werden, und dem Flankenpunktbetriebsausgangssignal 8 gespeist, das von der Flankenpunktdetektionsbetriebssektion 4 ausgegeben wird, welches die Information bezüglich der Zahlen der Anstiegsflanken und Abstiegsflanken enthält. Die Datenrückgewinnungssektion 3 besteht aus einer Wählschaltung 801, einer Kodiersektion 802, einer Wählschaltung 804 und einem Flip-Flop 805.
  • Mit Bezug auf 15 wird die Kodiersektion 802 mit dem parallelen, verzögerten Abtastdatensignal 7, das die 0. bis 7. verzögerten Abtastdatensignale R0 ~ R7 enthält, gespeist. Die Kodiersektion 802 wählt ein verzögertes Abtastdatensignal, das den frühsten Flankenpunkt hat, aus den verzögerten Abtastdatensignalen R0 ~ R7 aus und gibt die Phasenzahl des gewählten verzögerten Abtastdatensignals an die Wählschaltung 804. Nebenbei gesagt, zeigt die Phasenzahl, die von der Kodiersektion 802 ausgegeben wird, die Position (Phase) eines Punktes direkt nach dem frühesten Flankenpunkt des Eingangsdatensignals 10 in einem Zyklus des extrahierten Taktsignals 12 an.
  • Die Wählschaltung 804 wird mit der Phasenzahl, die von der Kodiersektion 802 ausgegeben worden ist (die die Position des Punktes direkt nach dem frühsten Flankenpunkt des Eingangsdatensignals 10 in einem Zyklus des extrahierten Taktsignals 12 angibt), einer vorbestimmten ganzen Zahl "s" (0 ≦ s ≦ 7), einer vorbestimmten ganzen Zahl "t" (0 ≦ t ≦ 7) und dem Flankenpunktbetriebsausgangssignal 8 gespeist. Hierbei wird das Flankenpunktbetriebsausgangssignal 8 an einem Wählsteueranschluss der Wählschaltung 804 eingegeben und die Wählschaltung 804 verwendet die Zahlen der Anstiegsflanken und Abstiegsflanken, die durch das Flankenpunktbetriebsausgangssignal 8 angegeben sind.
  • Basierend auf den Zahlen der Anstiegsflanken und Abstiegsflanken, die dem Wählsteueranschluss zugeführt worden sind, führt die Wählschaltung 804 die Wahl aus den drei Eingängen durch: Die ganze Zahl "s", die ganze Zahl "t" und die Phasenzahl, die von der Kodiersektion 802 ausgegeben worden ist. In dem Fall, bei dem die Zahl der Anstiegsflanken gleich 0 ist und die Zahl der Abstiegsflanken gleich 1 ist, wählt die Wählschaltung 804 die ganze Zahl "s" aus den drei Eingängen aus und gibt die ganze Zahl "s" aus. In dem Fall, bei dem die Zahl der Anstiegsflanken gleich 1 ist und die Zahl der Abstiegsflanken gleich 0 ist, wählt die Wählschaltung 804 die ganze Zahl "t" aus den drei Eingängen aus und gibt die ganze Zahl "t" aus. In dem Fall, bei dem die Zahl der Anstiegsflanken gleich 1 ist und die Zahl der Abstiegsflanken 1 ist, wählt die Wählschaltung 804 die Phasenzahl, die von der Kodiersektion 802 ausgegeben worden ist, aus den drei Eingängen aus und gibt diese Phasenzahl aus. Und in dem Fall, bei dem die Zahl der Anstiegsflanken gleich 0 ist und die Zahl der Abstiegsflanken gleich 0 ist, wählt die Wählschaltung 804 die ganze Zahl "s" (oder "t") aus den drei Eingängen aus und gibt die ganze Zahl "s" (oder "t") aus.
  • Die Wählschaltung 801 wird mit dem Wählausgang der Wählschaltung 804 und dem parallelen, verzögerten Abtastdatensignal 7, das die 0. bis 7. verzögerten Abtastdatensignale R0 R7 enthält, gespeist. Die Wählschaltung 801 wählt ein verzögertes Abtastdatensignal aus den verzögerten Abtastdatensignalen R0 ~ R7 basierend auf den Wählausgang (0, 1, 2, 3, 4, 5, 6 oder 7) der Wählschaltung 804 aus und gibt das gewählte verzögerte Abtastdatensignal an das Flip-Flop 805 aus.
  • Das Flip-Flop 805 führt die Taktregenerierung des gewählten verzögerten Abtastdatensignals, das von der Wählschaltung 801 zugeführt worden ist, unter Verwendung des extrahierten Taktsignals 12 als dessen Taktsignal durch und gibt das taktregenerierte, verzögerte Abtastdatensignal als das regenerierte Datensignal 13 aus.
  • Im Folgenden wird der Betrieb der Datenrückgewinnungssektion 3 mit Bezug auf die 16A bis 16D konkreter beschrieben. Nebenbei gesagt, wird im Folgenden ein Fall beschrieben, bei dem s = t = 4 und N = 8 (das Eingangsdatensignal 10 wird unter Verwendung des 8-Phasentaktsignals abgetastet) verwendet sind.
  • 16C bis 16D zeigen die Fälle, bei denen die Zahl der Flankenpunkte in einem Zyklus des extrahierten Taktsignals 12 gleich 1 ist.
  • In dem Fall, bei dem die Zahlen der Anstiegsflanken und Abstiegsflanken, die durch das Flankenpunktbetriebsausgangssignal 8 angegeben sind, 0 und 1 sind, kann beurteilt werden, dass das Eingangsdatensignal 10 sich wie die obere Linie oder die untere Linie in der
  • 16C geändert hat. In diesem Fall wird s (= 4) von der Wählschaltung 804 gewählt und and die Wählschaltung 801 ausgegeben. Die Wählschaltung 801, die die ganze Zahl s (= 4) empfangen hat, wählt ein verzögertes Abtastdatensignal aus dem parallelen, verzögerten Abtastdatensignal 7 gemäß der ganzen Zahl s (= 4), die von der Wählschaltung 804 zugeführt worden ist. Gemäß der ganzen Zahl s = 4 wird ein verzögertes Abtastdatensignal, das einer Phase π (180°) in dem Zyklus T des extrahierten Taktsignals 12 entspricht, gewählt und von der Wählschaltung 801 ausgegeben. Daher wird im Fall der oberen Linie gemäß 16C der Wert "1" von der Wählschaltung 801 ausgegeben und im Fall der unteren Linie gemäß 16C der Wert "0" von der Wählschaltung 801 ausgegeben.
  • Falls die Zahlen der Anstiegsflanken und Abstiegsflanken, die durch das Flankenpunktbetriebsausgangssignal 8 angegeben sind, gleich 1 und 0 sind, kann beurteilt werden, dass das Eingangsdatensignal 10 sich wie die obere Linie oder die untere Linie in der 16D geändert hat. In diesem Fall wird von der Wählschaltung 804 t (= 4) gewählt und an die Wählschaltung 801 ausgegeben. Die Wählschaltung 801, die die ganze Zahl t (= 4) empfangen hat, wählt ein verzögertes Abtastdatensignal aus dem parallelen, verzögerten Abtastdatensignal 7 gemäß der ganzen Zahl t (= 4), die von der Wählschaltung 804 zugeführt worden ist. Gemäß der ganzen Zahl t = 4 wird ein verzögertes Abtastdatensignal, dass einer Phase π (180°) entspricht in den Zyklus T des extrahierten Taktsignals 12 gewählt und durch die Wählschaltung 801 ausgegeben. Daher wird von der Wählschaltung 801 im Fall der oberen Linie der 16D der Wert "1" ausgegeben und im Fall der unteren Linie in 16D wird von Wählschaltung 801 der Wert "0" ausgegeben.
  • 16B zeigt die Fälle, bei denen die Zahl der Flankenpunkte in einem Zyklus des extrahierten Taktsignals 12 gleich 2 ist. Falls die Zahlen der Anstiegsflanken und Abstiegsflanken, die durch das Flankenpunktbetriebsausgangssignal 8 angegeben sind, gleich 1 und 1 sind, kann beurteilt werden, dass das Eingangsdatensignal 10 sich wie die obere Linie oder die untere Linie in der 16B geändert hat. In diesem Fall zeigt die Phasenzahl, die von der Kodiersektion 802 zugeführt worden ist (die die Position des Punktes direkt nach dem frühsten Flankenpunkt des Eingangsdatensignals 10 in einem Zyklus des extrahierten Taktsignals 12) durch die Wählschaltung 804 gewählt worden ist und an die Wählschaltung 801 ausgegeben worden ist. Die Wählschaltung 801, die die Phasenzahl empfängt, wählt ein verzögertes Abtastdatensignal aus dem parallelen, verzögerten Abtastdatensignals 7 gemäß der von der Wählschaltung 804 zugeführten Phasenzahl. Gemäß der Phasenzahl wird ein verzögertes Abtastdatensignal, das dem Punkt direkt nach dem frühsten Flankenpunkt des Eingangsdatensignals 10 in dem Zyklus des extrahierten Taktsignals 12 entspricht, gewählt und durch die Wählschaltung 801 ausgegeben. Daher wird im Fall der oberen Linie in 16B der Wert "1" von der Wählschaltung 801 ausgegeben und im Fall der unteren Linie in 16B wird von der Wählschaltung 801 der Wert "0" ausgegeben.
  • 16A zeigt die Fälle, bei denen die Zahl der Flankenpunkte in einem Zyklus des extrahierten Taktsignals 12 gleich 0 ist. Fall die Zahlen der Anstiegsflanken und Abstiegsflanken, die durch das Flankenpunktbetriebsausgangssignal 8 angegeben sind, 0 und 0 sind, kann beurteilt werden, dass das Eingangsdatensignal 10 sich wie die obere Linie oder die untere Linie in der 16A geändert hat. In diesem Fall wird s (= 4) (oder t (= 4)) von der Wählschaltung 804 gewählt und an die Wählschaltung 801 ausgegeben. Die Wählschaltung 801, die die ganze Zahl s (= 4) (oder t (= 4)) empfangen hat, wählt aus dem parallelen, verzögerten Abtastdatensignal 7 gemäß der ganzen Zahl s (= 4) (oder t (= 4)), die von der Wählschaltung 804 zugeführt worden ist, ein verzögertes Abtastdatensignal aus. Gemäß der ganzen Zahl s = 4 (oder t = 4), wird ein verzögertes Abtastdatensignal, das einer Phase π (180°) in dem Zyklus T des extrahierten Taktsignals 12 entspricht, gewählt und durch die Wählschaltung 801 ausgegeben. Daher wird im Fall der oberen Linie in 16A von der Wählschaltung 801 der Wert "1" ausgegeben, und im Fall der unteren Linie der 16A wird von der Wählschaltung 801 der Wert "0" ausgegeben.
  • Falls die Zahl der Anstiegs-/Abstiegsflanken, die durch das Flankenpunktbetriebsausgangssignal 8 angegeben ist, 3 oder größer ist, wird von der Wählschaltung 804 s (= 4) (oder t (= 4)) gewählt und ähnlich wie im vorstehenden Fall an die Wählschaltung 801 ausgegeben. Die Wählschaltung 801, die die ganze Zahl s (= 4) (oder t (= 4)) empfangen hat, wählt aus dem parallelen, verzögerten Abtastdatensignal 7 gemäß der ganzen Zahl s (= 4) (oder t (_ 4)), die von der Wählschaltung 804 zugeführt worden ist, ein verzögertes Abtastdatensignal aus. Gemäß der ganzen Zahl s = 4 (oder t = 4), wird ein verzögertes Abtastdatensignal, das einer Phase π (180°) im Zyklus T des extrahierten Taktsignals 12 entspricht, von der Wählschaltung 801 gewählt und ausgegeben.
  • Darauf folgend wird das durch die Wählschaltung 801 gewählte und ausgegebene, verzögerte Abtastdatensignal durch das Flip-Flop 805 unter Verwendung des extrahierten Taktsignals 12 als seinem Taktsignal taktregeneriert und das taktregenerierte verzögerte Abtastdatensignal wird von der digitalen PLL-Schaltung als das regenerierte Datensignal 13 ausgegeben, welches synchron mit dem extrahierten Taktsignal 12 ist.
  • Obwohl nebenbei gesagt, die ganzen Zahlen "s" und "t" in der vorstehenden Erläuterung auf 4 und 4 gesetzt sind, so dass ein verzögertes Abtastdatensignal, das der Phase π (180°) in dem Zyklus T des extrahierten Taktsignals 12 entspricht, von der Wählschaltung 801 gewählt wird und dadurch ein regeneriertes Datensignal 13 (d.h. ein taktregenerierter Ausgang) mit einem starken Widerstand gegenüber Jitter des Eingangsdatensignals 10 realisiert werden kann, können die ganzen Zahlen "s" und "t" auch auf andere Werte gesetzt sein. Wenn das Jitter-Muster der Anstiegsflanken das gleiche wie das der Abstiegsflanken ist, ist die Einstellung s = t = 4 die passenste. Es gibt jedoch Fälle, bei denen das Jitter-Muster der Anstiegsflanken sich von dem der Abstiegsflanken in Abhängigkeit von dem Kommunikationssystem, dem Schaltungsaufbau, etc. unterscheidet. In solchen Fällen können die ganzen Zahlen "s" und "t" auf 3, 5, etc. gesetzt werden.
  • Wie vorstehend beschrieben, ist in der digitale PLL-Schaltung und bei dem Signalrückgewinnungsverfahren gemäß der Ausführungsform der vorliegenden Erfindung die Verzögerungssektion 2 zum Verzögern des parallelen Abtastdatensignals 6 um eine vorbestimmte Periode zwischen der Datenabtastsektion 1 und der Datenrückgewinnungssektion 3 angeordnet. Infolge der Verzögerung durch die Verzögerungssektion 2 kann der Betrieb der Flankenpunktdetektionsbetriebssektion 4 zum Erzielen der mittleren Phasenzahl der Anstiegsflanken und der mittleren Phasenzahl der Abstiegsflanken und der Betrieb der Taktsignalextraktionssektion 5 zum Wählen des extrahierte Taktsignals 12 unter Verwendung der mittleren Phasenzahl vor dem Signalrückgewinnungs-(wähl)-betrieb der Datenrückgewinnungssektion 3 durchgeführt und beendet (offensichtlich) werden.
  • Daher kann durch die digitale PLL-Schaltung gemäß der Ausführungsform das regenerierte Datensignal 13, das synchron zu dem extrahierten Taktsignal 12 ist, ohne Fehler und mit schnellem Extrahieren selbst dann erzielt werden, wenn die Zahl der Bits des Kopfteils in dem Eingangsdatensignal 10 für die "effiziente Nutzung des Datenbereichs" vermindert ist.
  • Die Flankenpunktdetektionsbetriebssektion 4 erzielt die mittlere Phasenzahl der Anstiegs/Abstiegsflanken, die der Phase des Mittelpunktes des Jitters der Anstiegs-/Abstiegsflanken des Eingangsdatensignals 10 folgt. Die Taktsignalextraktionssektion 5 wählt das extrahierte Taktsignal 12 aus den N Taktsignalen des N-Phasentaktsignals 11 basierend auf der mittleren Phasenzahl der Anstiegs-/Abstiegsflanken aus, die von der Flankenpunktdetektionsbetriebssektion 4 erhalten worden ist. Daher kann das extrahierte Taktsignal 12 als ein Taktsignal erzeugt werde, das synchron mit dem Eingangsdatensignal 10 ist und das der Phasenänderung des Eingangsdatensignals 10 folgt. Daher kann die Phasensynchronisation der digitalen PLL-Schaltung zum Eingangsdatensignal 10 aufrechterhalten werden und das regenerierte Datensignal 13 kann ohne Fehler selbst dann ausgegeben werden, wenn das Eingangsdatensignal 10 Phasenfluktuation, wie beispielsweise Jitter, Auslastungsverzerrung, etc. aufweist. Die Phasensynchronisation der digitalen PLL-Schaltung zum Eingangsdatensignal 10 kann selbst dann aufrechterhalten werden, wenn zwischen dem Eingangsdatensignal und dem N-Phasentaktsignal 11 eine Frequenzabweichung existiert.
  • Das regenerierte Datensignal 13 wird von der Datenrückgewinnungssektion 3 mit einer Zeitabstimmung synchron zu dem extrahierten Taktsignal 12 ausgegeben. Im Allgemeinen werden Vorrichtungen, die nach der digitalen PLL-Schaltung geschaltet sind und die mit dem regenerierten Datensignal 13 gespeist werden, auch von der digitalen PLL-Schaltung mit dem extrahierten Taktsignal 12 gespeist und arbeiten gemäß dem extrahierten Taktsignal 12. Durch die Synchronisation zwischen dem extrahierten Taktsignal 12 und dem regenerierten Datensignal 13 kann die Gestaltung eines Systems, das die digitale PLL-Schaltung enthält, leichter erfolgen, um eine passende Zeitabstimmung zu schaffen.
  • 17 ist ein Blockschaltbild, das den Innenaufbau einer anderen Verzögerungssektion 2A zeigt, die anstatt der Verzögerungssektion 2 gemäß der vorstehenden Ausführungsform verwendet werden kann. Bezug nehmend auf 17 ist die Verzögerungssektion 2A aus den N-Flip-Flopleitungen entsprechend jedem der N Abtastdatensignale in dem parallelen Abtastdatensignal 6 und einem 1/L-Frequenzmultiplizierer 22 aufgebaut. Der 1/L-Frequenzmultiplizierer 22 ist in der Verzögerungssektion 2A vorgesehen, um die Frequenzen der N Taktsignale in dem N-Phasentaktsignal 11 durch L zu multiplizieren (eine ganze Zahl größer als 1). Die N Abtastdatensignale, die den entsprechenden Flip-Flopleitungen jeweils zugeführt werden, werden durch die Flip-Flopleitungen um M × L Bits verzögert und an die Datenrückgewinnungssektion 3 als das parallele, verzögerte Abtastdatensignal 7 ausgegeben. Durch die Verwendung der Verzögerungssektion 2A, die den 1/L-Frequenzmultiplizierer 22 enthält, kann die Zahl der Verzögerungsstufen (Flip-Flops) pro vorbestimmter Verzögerungszeit der Flip-Flopleitung gesenkt werden. Beispielsweise sind in dem Fall, bei dem N = 8 und M = 4 gilt (die Verzögerungszeit beträgt 4 Bits) in der Verzögerungssektion 2A, die in der 17 gezeigt ist, nur 8 Flip-Flops notwendig, während in der in der 9 gezeigten Verzögerungssektion 2 32 Flip-Flops benötigt werden. Daher realisiert die Verzögerungssektion 2A einen kleineren Schaltungsmaßstab und einen reduzierten Stromverbrauch der digitalen PLL-Schaltung.
  • Wie vorstehend angegeben wird in der digitalen PLL-Schaltung und bei dem Signalrückgewinnungsverfahren gemäß der vorliegenden Erfindung ein Eingangsdatensignal 10 durch die Datenabtastsektion 1 unter Verwendung eines N-Phasentaktsignals 11 (N ist gleich eine ganze Zahl größer als 1), das N Taktsignale enthält. deren Frequenzen weitgehend gleich der Bitrate des Eingangsdatensignals 10 sind und deren Phasen sukzessive um 1/N des Taktzyklus verschoben worden sind, digital abgetastet und dadurch wird ein paralleles Abtastdatensignal 6, das N Abtastdatensignale enthält, erzielt. Eine Flankenpunktdetektionsbetriebssektion 4 detektiert die Flankenpunkte in den N Abtastdatensignalen in einem Zyklus des extrahierten Taktsignals 12 und gibt ein Flankenpunktbetriebsausgangssignal 8 aus, das Information bezüglich der Flankenpunkte in einem Zyklus des extrahierten Taktsignals 12 enthält. Eine Taktsignalextraktionssektion 5 wählt ein Taktsignal aus dem N Taktsignalen des N-Phasentaktsignals 11 basierend auf der Information des Flankenpunktbe triebsausgangssignals 8 aus und gibt das gewählte Taktsignal als das extrahierte Taktsignal 12 aus. Eine Verzögerungssektion 2 verzögert die N Abtastdatensignale des parallelen Abtastdatensignals 6 und gibt dadurch ein paralleles, verzögertes Abtastdatensignal 7 aus, das N verzögerte Abtastdatensignale enthält. Eine Datenrückgewinnungssektion 3 wählt ein verzögertes Abtastdatensignal aus den N verzögerten Abtastdatensignalen eines parallelen, verzögerten Abtastdatensignals 7 basierend auf der Information des Flankenpunktbetriebsausgangssignals 8 aus und gibt das gewählte, verzögerte Abtastdatensignal als ein regeneriertes Datensignal 13 aus.
  • Infolge der Verzögerung durch die Verzögerungssektion 2 kann der Betrieb der Flankenpunktdetektionsbetriebssektion 4 zum Erzeugen des Flankenpunktbetriebsausgangssignals 8, das Information über die Flankenpunkte in einem Zyklus des extrahierten Taktsignals 12 enthält und der Betrieb der Taktsignalextraktionssektion 5 zum Wählen des extrahierten Taktsignals 12 aus dem N-Phasentaktsignal 11 basierend auf der Information des Flankenpunktbetriebsausgangssignals 8 vor dem Signalrückgewinnungs-(wähl)-betrieb der Datenrückgewinnungssektion 3 ausgeführt und beendet (offensichtlich) werden. Anders ausgedrückt, die Datenrückgewinnungssektion hat für die Ausführung der Wahl und das Ausgeben eine Karenzzeit erhalten. Daher kann selbst für den Fall, bei dem die Zahl der Bits des Kopfteils in dem Eingangsdatensignal 10 für die "effiziente Nutzung des Datenbereichs" vermindert ist, die Rückgewinnung des Eingangsdatensignals 10 ohne Fehler mit schnellem Extrahieren durchgeführt werden und somit kann sowohl die "schnellere Extraktion" als auch die "effiziente Nutzung des Datenbereichs" realisiert werden.
  • Daher kann in einer digitalen PLL-Schaltung, die dafür erforderlich ist, das extrahierte Taktsignal 12 und das regenerierte Signal 13 aus den Burst-Eingangsdatensignal 10 mit hoher Betriebsgeschwindigkeit in ein paar Bits beispielsweise, zu extrahieren und auszugeben, in einer digitalen PLL-Schaltung, die in optischen Kommunikationsvorrichtungen der Teilnehmer vorgesehen ist, die Extraktionszeit beliebig gesenkt werden, ohne dass der "Widerstand gegenüber Jitter und Auslastungsverzerrung des Eingangsdatensignals" verschlechtert wird, bei gleichzeitiger Realisierung der "effizienten Nutzung des Datenbe reichs", in dem lediglich die Zahl der Verzögerungsschritte (d.h. die Verzögerungszeit) der Verzögerungssektion 2 adäquat eingestellt wird.
  • Die Verzögerungszeit der Verzögerungssektion 2 kann so gesetzt werden, dass die Zeit, welche für das Erzielen des extrahierten Taktsignals 12 basierend auf einem parallelen Abtastsignal 6 nicht länger als die Zeit wird, die für das Erzielen des regenerierten Datensignals 13 aus dem parallelen Abtastdatensignal 6 erforderlich ist. Durch eine derartige Einstellung der Verzögerungszeit kann die Extraktionszeit der digitalen PLL-Schaltung auf 0 Bits gesenkt werden und die Rückgewinnung des Eingangsdatensignals 10 kann ohne Fehler von dem ersten Bit des Burst-Eingangsdatensignals 10 durchgeführt werden.
  • Die Verzögerungssektion 2 kann beispielsweise durch N Flip-Flopleitungen realisiert sein, von denen jede M Stufen Flip-Flops (M: natürliche Zahl) enthält, wie dies in der 9 gezeigt ist. Jede Flip-Flopleitung wird mit dem entsprechenden Einen der N Taktsignale des N-Phasentaktsignals 11 an die Taktanschlüsse ihrer M Flip-Flops gespeist und verzögert das entsprechende eine der N Abtastdatensignale des parallelen Abtastdatensignals 6 um M Bits. Durch die Verwendung der Flip-Flops können die N Abtastdatensignale des parallelen Abtastdatensignals 6 korrekt und präzise verzögert werden, wobei die Phasendifferenzen zwischen den Signalen beibehalten werden.
  • Die Verzögerungssektion 2 kann beispielsweise auch durch die Verzögerungssektion 2A realisiert werden, die eine 1/L-Frequenzmultiplizierer 22 zum Multiplizieren der Frequenzen der N Taktsignale des N-Phasentaktsignals 11 durch L (L: ganze Zahl größer als 1) und M Flip-Flopleitungen enthält, die jeweils M Stufen Flip-Flops (M: natürliche Zahl) enthalten, wie dies in der 17 gezeigt ist. Jede Flip-Flopleitung wird an den Taktanschlüssen ihrer M Flip-Flops mit dem entsprechenden einen der N Taktsignale des N-Phasentaktsignals 11 gespeist, dessen Frequenz durch den 1/L-Frequenzmultiplizierer multipliziert worden ist, und verzögert das entsprechende eine Signal der N Abtastdatensignale des parallelen Abtastdatensignals 6 um M × L Bits. Durch die Verwendung des 1/L-Frequenzmultiplizierers 22 kann die Anzahl der Flip-Flops pro vorbestimmter Verzöge rungszeit der Flip-Flopleitung gesenkt werden und somit kann ein reduzierter Schaltungsmaßstab und Stromverbrauch der digitalen PLL-Schaltung realisiert werden.
  • Die Flankenpunktdetektionsbetriebssektion 4 führt die Wahl des regenerierten Datensignals 13 aus den N verzögerten Abtastdatensignalen des parallelen, verzögerten Abtastdatensignals 7 aus, und zwar basierend auf der Information des Flankenpunktbetriebsausgangssignals 8. Das Flankenpunktbetriebsausgangssignal 8 kann wie bei der vorstehenden Ausführungsform Information über die Zahl der Flankenpunkte des Eingangsdatensignals 10 in einem Zyklus des extrahierten Taktsignals 12 enthalten. Durch die Verwendung der Information über die Zahl der Flankenpunkte kann die Flankenpunktdetektionsbetriebssektion 4 die Wahl des regenerierten Datensignals 13 (Datenerkennung) mit hoher Effizienz und hoher Präzision durchführen.
  • Das Flankenpunktbetriebsausgangssignal 8 kann Information über den Mittelwert der Phasenzahlen, die die Anstiegsflanken oder Abstiegsflanken des Eingangsdatensignals 10 in einer vorbestimmten Zeitspanne angeben, enthalten. Die mittlere Phasenzahl folgt der Position des mittleren Punktes des Jitters der Anstiegs-/Abstiegsflanken des Eingangsdatensignals 10. Daher kann in dem Fall, bei dem die mittlere Phasenzahl durch die Taktsignalextraktionssektion 5 für die Wahl des extrahierten Taktsignals 12 wie bei der vorstehenden Ausführungsform verwendet wird, das extrahierte Taktsignal 12 zu einem Taktsignal gemacht werden, das synchron mit dem Eingangsdatensignal 10 ist und das der Phasenänderung des Eingangsdatensignals 10 folgt. Daher kann die Phasensynchronisation der digitalen PLL-Schaltung zum Eingangsdatensignal 10 aufrechterhalten werden und es kann ein regeneriertes Datensignal 13 ohne Fehler selbst dann ausgegeben werden, wenn das Eingangsdatensignal 10 eine Phasenfluktuation, wie beispielsweise Jitter, Auslastungsverzerrung, etc. aufweist. Anders ausgedrückt, der "Widerstand gegenüber Jitter und Auslastungsverzerrung des Eingangsdatensignals" kann zusammen mit der Realisierung der "schnellen Extraktion" und der "effizienten Nutzung des Datenbereichs" verbessert werden. Die Phasensynchronisation der digitalen PLL-Schaltung zum Eingangsdatensignal 10 kann selbst dann aufrechterhalten werden, wenn die Frequenzabweichung zwischen dem Eingangsdatensignal 14 und dem N-Phasentaktsignal 11 existiert.
  • Falls wie bei der vorstehenden Ausführungsform das regenerierte Signal 13 durch die Datenrückgewinnungssektion 3 mit einer Zeitabstimmung synchron zu dem extrahierten Taktsignal 12 ausgegeben wird, kann zwischen der digitalen PLL-Schaltung und Vorrichtungen, die nach der digitalen PLL-Schaltung geschaltet sind, eine passende Zeitabstimmung leicht bereitgestellt werden. Daher können Systeme, die die digitale PLL-Schaltung enthalten, leichter gestaltet werden.
  • Obwohl die vorliegende Erfindung unter Bezugnahme auf die besonderen, veranschaulichenden Ausführungsformen beschrieben worden ist, ist sie nicht auf diese Ausführungsformen sondern nur durch die anhängenden Patentansprüche begrenzt. Anzugeben ist, dass der Fachmann die Ausführungsformen ohne Abweichen vom Umfang der vorliegenden Erfindung ändern oder modifizieren kann.

Claims (24)

  1. Digitale PLL-Schaltung mit: einer Datenabtasteinrichtung (1), die mit einem Dateneingangssignal (10) und einem N-Phase-Taktsignal (11) gespeist wird, wobei N eine ganze Zahl großer als 1 ist, mit N Taktsignalen, deren Frequenzen im Wesentlichen die gleichen wie die Bitrate des Eingangsdatensignals (10) sind und deren Phasen sukzessive um 1/N des Taktzyklus verschoben sind, um das Eingangsdatensignal (10) unter Verwendung der N Taktsignale digital abzutasten und dadurch ein Parallelabtastdatensignal (6) auszugeben, das N Abtastdatensignale enthält; eine Datenflankenpunkt-Detektionsbetriebseinrichtung zum Erwerben der N Abtastdatensignale des Parallelabtastdatensignals (6), Detektieren der Flankenpunkte in den erworbenen N Abtastdatensignalen in einem Zyklus eines extrahierten Taktsignals (12) und Ausgeben eines Flankenpunkt-Betriebsausgangssignals (8), das Information an den Datenflankenpunkten in einem Zyklus des extrahierten Taktsignals (12) enthält; einer Taktsignalextraktionseinrichtung (5), die mit dem N-Phase-Taktsignal (11) und dem Flankenpunktbetriebsausgangssignal (8), das von der Datenflankenpunkt-Detektionsbetriebseinrichtung (4) ausgegeben worden ist, gespeist wird, um ein Taktsignal aus den N Taktsignalen des N-Phase-Taktsignals (11) basierend auf der Information des Flankenpunktbetriebsausgangssignals (8) zu wählen und das gewählte Taktsignal als das extrahierte Taktsignal (12) auszugeben; einer Verzögerungseinrichtung (2) zum Verzögern der N Abtastdatensignale des Parallelabtastdatensignals (6), das von der Datenabtasteinrichtung (7) zugeführt worden ist und dadurch Ausgeben eines parallel verzögerten Abtastdatensignals (7), das N verzögerte Abtastdatensignale enthält; und einer Datenregenerationseinrichtung (3), die mit dem parallel verzögerten Abtastdatensignal (7), das von der Verzögerungseinrichtung (2) ausgegeben worden ist, und dem Flankenpunktbetriebsausgangssignal (8), das von der Datenflankenpunkt-Detektionsbetriebseinrichtung (4) ausgegeben worden ist, gespeist wird, um ein verzögertes Abtastdatensignal aus den N-verzögerten Abtastdatensignalen des parallel verzögerten Abtastdatensignals (7) basierend auf der Information des Flankenpunktbetriebsausgangssignals (8) zu wählen und das gewählte verzögerte Abtastdatensignal als ein regeneriertes Datensignal (13) auszugeben, dadurch gekennzeichnet, dass die Verzögerungszeit der Verzögerungsmittel (2) so gesetzt ist, dass die Zeit, die für das Erzielen des extrahierten Taktsignals (12) basierend auf einem parallelen Abtastdatensignal (6) benötigt wird, nicht länger als die Zeit wird, die für das Erzielen des regenerierten Datensignals (13) aus dem parallelen Abtastdatensignal (6) benötigt wird, wobei die Verzögerungsmittel (2) die N Abtastdatensignale des parallelen Abtastdatensignals (6) die Phasendifferenzen zwischen den N Abtastdatensignalen, die mit den Phasendifferenzen des N-Phase-Taktsignals (11) fluchten, beibehalten, und wobei die Verzögerungseinrichtung (2) N Flip-Flop-Leitungen enthält, von denen jede M Stufen Flip-Flops enthält, wobei M eine natürliche Zahl ist und jede Flip-Flop-Leitung mit einem entsprechenden einen der N Taktsignale des N-Phase-Taktsignals (11) an Taktanschlüssen dieser M Flip-Flops gespeist wird und entsprechend einem der N Abtastdatensignale des parallelen Abtastdatensignals (6) um M Bits verzögert.
  2. Digitale PLL-Schaltung nach Anspruch 1, wobei das von der Taktsignalextraktionseinrichtung extrahierte Taktsignal (12) an der Außenseite der digitalen PLL-Schaltung ausgegeben wird.
  3. Digitale PPL-Schaltung nach Anspruch 1, wobei die Verzögerungseinrichtung (2) einen 1/L-Frequenzherabsetzer (22) aufweist, um die Frequenzen der N Taktsignale des N-Phase-Taktsignals (11) um L herabzusetzen, wobei L eine ganze Zahl größer als 1 ist und N Flip-Flop-Leitungen, die jeweils M Stufen Flip-Flops (M: natürliche Zahl) enthalten, und jede Flip-Flop-Leitung mit einem entsprechendem einen der N Taktsignale des N-Phase-Taktsignals (11), dessen Frequenz durch den 1/L-Frequenzherabsetzer herabgesetzt worden ist, an den Taktanschlüssen seiner M Flip-Flops gespeist wird und das entsprechende eine der N Abtastdatensignale des parallelen Abtastdatensignals (6) um M × L Bits verzögert.
  4. Digitale PLL-Schaltung nach Anspruch 1, wobei das Flankenpunktbetriebsausgangssignal (8), das von der Datenflankenpunkt-Detektionsbetriebseinrichtung (4) ausgegeben worden ist, Information über die Phasenzahl eines Taktsignals in den N Taktsignalen des N-Phase-Taktsignals (11) enthält, die eine ansteigende Flanke des Eingangsdatensignals (10) anzeigt.
  5. Digitale PLL-Schaltung nach Anspruch 1, wobei das Flankenpunktbetriebsausgangssignal (8), das von der Datenflankenpunkt-Detektionsbetriebseinrichtung (4) ausgegeben worden ist, Information über die Phasenzahl eines Taktsignals in den N Taktsignalen des N-Phase-Taktsignals (11) enthält, die eine abfallende Flanke des Eingangsdatensignals (10) anzeigt.
  6. Digitale PLL-Schaltung nach Anspruch 4 oder 5, wobei das Flankenpunktbetriebsausgangssignal (8), das von der Datenflankenpunkt-Detektionsbetriebseinrichtung (4) ausgegeben worden ist, Information bezüglich der Zahl der Flankenpunkte des Eingangsdatensignals (10) in einem Zyklus des extrahierten Taktsignals (12) enthält.
  7. Digitale PLL-Schaltung nach Anspruch 4, wobei das Flankenpunktbetriebsausgangssignal (8), das von der Datenflankenpunkt-Detektionsbetriebseinrichtung (4) ausgegeben worden ist, Information über den Mittelwert der Phasenzahlen enthält, die angibt, dass die Anstiegsflanken des Eingangsdatensignals (10) in einer vorbestimmten Periode anzeigt.
  8. Digitale PLL-Schaltung nach Anspruch 5, wobei das Flankenpunktbetriebsausgangssignal (8), das von der Datenflankenpunkt-Detektionsbetriebseinrichtung (4) ausgegeben worden ist, Information bezüglich des Mittelwertes der Phasenzahlen aufweist, der die abfallenden Flanken des Eingangsdatensignals (10) in einer vorbestimmten Periode anzeigt.
  9. Digitale PLL-Schaltung nach Anspruch 1, wobei die Datenflankenpunkt-Detektionsbetriebseinrichtung (4) die N Abtastdatensignale des parallelen Abtastdatensignals (6) mit einer Zeitabstimmung synchron mit dem extrahierten Taktsignal (12) erwirbt.
  10. Digitale PLL-Schaltung nach Anspruch 7, wobei die Taktsignalextraktionseinrichtung (5) die Information bezüglich des Mittelwertes der Phasenzahlen, der die Anstiegsflanken des Eingangsdatensignals (10) für die Wahl des extrahierten Taktsignals (12) benutzt.
  11. Digitale PLL-Schaltung nach Anspruch 8, wobei die Taktsignalextraktionseinrichtung (5) die Information bezüglich des Mittelwertes der Phasenzahlen, der die abfallenden Flanken des Eingangsdatensignals (10) anzeigt, für die Wahl des extrahierten Taktsignals (12) benutzt.
  12. Digitale PLL-Schaltung nach Anspruch 1, wobei die Datenregenerationseinrichtung (3) mit dem extrahierten Taktsignal (12) gespeist wird, das von der Taktsignalextraktionseinrichtung (5) ausgegeben worden ist, und das regenerierte Datensignal (13) mit einer Zeitabstimmung synchron mit dem extrahierten Taktsignal (12) ausgibt.
  13. Signalregenerationsverfahren mit den Schritten: Datenabtastschritt, bei dem ein Eingangsdatensignal (10) unter Verwendung eines N-Phase-Taktsignals (11) digital abgetastet wird, wobei N eine ganze Zahl größer als 1 ist, das N Taktsignale enthält, deren Frequenzen im Wesentlichen die gleichen wie die Bit-Rate des Eingangsdatensignals sind und deren Phasen sukzessive um 1/N des Taktzyklus verschoben sind, und dadurch ein paralleles Abtastdatensignal (6), das N Abtastdatensignale enthält, erzielt wird; Datenflankenpunkt-Detektionsbetriebsschritt, bei dem die N Abtastdatensignale des parallelen Abtastdatensignals (6) erworben werden, Flankenpunkte in den erworbenen N Abtastdatensignalen in einem Zyklus eines extrahierten Taktsignals (12) detektiert werden und ein Flankenpunktbetriebsausgangssignal (8), das Information bezüglich der Daten der Flankenpunkte enthält, in einem Zyklus des extrahierten Taktsignals (12) erzeugt wird; Taktsignalextraktionsschritt, bei dem das extrahierte Taktsignal (12) aus den N Taktsignalen des N-Phase-Taktsignals (11) basierend auf der Information des Flankenpunktbetriebsausgangssignals (8) gewählt wird; Verzögerungsschritt, bei dem die N Abtastdatensignale des parallelen Abtastdatensignals (6) verzögert werden und dadurch ein paralleles verzögertes Abtastdatensignal (7), das N verzögerte Abtastdatensignale enthält, erzielt wird; und Datenregenerationsschritt, bei dem ein verzögertes Abtastdatensignal aus den N verzögerten Abtastdatensignalen des parallelen verzögerten Abtastdatensignals (7) basierend auf der Information des Flankenpunktbetriebsausgangssignals (8) gewählt wird und das gewählte verzögerte Abtastdatensignal als ein regeneriertes Datensignal (13) ausgegeben wird, dadurch gekennzeichnet, dass die Verzögerungszeit des Verzögerungsschrittes so gesetzt ist, dass die Zeit, die für das Erzielen des extrahierten Taktsignals (12) basierend auf einem parallelen Abtastdatensignal (6) benötigt wird, nicht länger als die Zeit wird, die für das Erzielen des regenerierten Datensignals (13) aus dem parallelen Abtastdatensignal (6) benötigt wird; wobei in dem Verzögerungsschritt die N Abtastdatensignale des parallelen Abtastdatensignals (6) verzögert werden, wobei die Phasendifferenzen zwischen den N Abtastdatensignalen, die mit den Phasendifferenzen des N-Phase-Taktsignals (11) fluchten, beibehalten werden; und wobei der Verzögerungsschritt durch eine Verzögerungseinrichtung (2) durchgeführt wird, die N Flip-Flop-Leitungen enthält, von denen jede M Stufen Flip-Flops enthält, wobei M eine natürliche Zahl ist, wobei jede Flip-Flop-Leitung mit einem entsprechenden einen der N Taktsignale des N-Phase-Taktsignals (11) an Taktanschlüssen seiner M Flip-Flops gespeist wird und das entsprechende eine der N Abtastdatensignale des parallelen Abtastdatensignals 6 um M Bits verzögert.
  14. Signalregenerationsverfahren nach Anspruch 13, wobei das extrahierte Taktsignal (12) an der Außenseite der Vorrichtung, die das Signalregenerationsverfahren verwendet, ausgegeben wird.
  15. Signalregenerationsverfahren nach Anspruch 13, wobei der Verzögerungsschritt durch eine Verzögerungseinrichtung (2) durchgeführt wird, die einen 1/L-Frequenzherabsetzer (22) enthält, um die Frequenzen der N Taktsignale des N-Phase-Taktsignais (11) um L herabzusetzen, wobei L eine ganze Zahl größer als 1 ist und N Flip-Flop-Leitungen enthält, von denen jede M Stufen Flip-Flops (M: natürliche Zahl) enthält, wobei jede Flip-Flop-Leitung mit einem entsprechenden einen der N Taktsignale des N-Phase-Taktsignals (11), dessen Frequenz durch den 1/L-Frequenzherabsetzer herabgesetzt worden ist, an Taktanschlüssen seiner M Flip-Flops gespeist wird und das entsprechende eine der N Abtastdatensignale des parallelen Abtastdatensignals (6) um M × L Bits verzögert.
  16. Signalregenerationsverfahren nach Anspruch 13, wobei das Flankenpunktbetriebsausgangssignal (8), das in dem Datenflankenpunkt-Detektionsbetriebsschritt erzeugt worden ist, Information bezüglich der Phasenzahl eines Taktsignals in den N Taktsignalen des N-Phase-Taktsignals (11) enthält, die eine ansteigende Flanke des Eingangsdatensignals (10) anzeigt.
  17. Signalregenerationsverfahren nach Anspruch 13, wobei das Flankenpunktbetriebsausgangssignal (8), das in dem Datenflankenpunkt-Detektionsbetriebsschritt erzeugt worden ist, Information bezüglich der Phasenzahl eines Taktsignals in den N Taktsignalen des N-Phase-Taktsignals (11) enthält, die eine abfallende Flanke des Eingangsdatensignals (10) anzeigt.
  18. Signalregenerationsverfahren nach Anspruch 16 oder 17, wobei das Flankenpunktbetriebsausgangssignal (8), das in dem Datenflankenpunkt-Detektionsbetriebsschntt erzeugt worden ist, Information bezüglich der Zahl der Flankenpunkte des Eingangsdatensignals (10) in einem Zyklus des extrahierten Taktsignals (12) enthält.
  19. Signalregenerationsverfahren nach Anspruch 16, wobei das Flankenpunktbetriebsausgangssignal (8), das in dem Datenflankenpunkt-Detektionsbetriebsschritt erzeugt worden ist, Information bezüglich des Mittelwertes bezüglich der Phasenzahlen enthält, der die Anstiegsflanken des Eingangsdatensignals (10) in einer vorbestimmten Periode anzeigt.
  20. Signalregenerationsverfahren nach Anspruch 17, wobei das Flankenpunktbetriebsausgangssignal(8), das in dem Datenflankenpunkt-Detektionsbetriebsschritt erzeugt worden ist, Information bezüglich des Mittelwertes der Phasenzahlen enthält, der die abfallenden Flanken des Eingangssdatensignals (10) in einer vorbestimmten Periode anzeigt.
  21. Signalregenerationsverfahren nach Anspruch 13, wobei in dem Datenflankenpunkt-Detektionsbetriebsschritt die N Abtastdatensignale des parallelen Abtastdatensignals (6) mit einer Zeitabstimmung synchron mit dem extrahierten Taktsignal (12) erworben werden.
  22. Signalregenerationsverfahren nach Anspruch 19, wobei in dem Taktsignalextraktionsschritt die Information über den Mittelwert der Phasenzahlen, der die Anstiegsflanken des Eingangsdatensignals (10) anzeigt, für die Wahl des extrahierten Taktsignals (12) verwendet wird.
  23. Signalregenerationsverfahren nach Anspruch 20, wobei in dem Taktsignalextraktionsschritt die Information über den Mittelwert der Phasenzahlen, die die abfallenden Flanken des Eingangsdatensignals (10) anzeigen, für die Wahl des extrahierten Taktsignals (12) verwendet wird.
  24. Signalregenerationsverfahren nach Anspruch 13, wobei in dem Datenregenerationsschritt das regenerierte Datensignal (13) mit einer Zeitabstimmung synchron mit dem extrahierten Taktsignal (12) ausgegeben wird.
DE69833600T 1997-12-04 1998-12-03 Digitale PLL-Schaltung und Verfahren zur Signalrückgewinnung Expired - Fee Related DE69833600T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP33447597A JP3109465B2 (ja) 1997-12-04 1997-12-04 ディジタルｐｌｌ回路及び信号再生方法
JP33447597 1997-12-04

Publications (2)

Publication Number Publication Date
DE69833600D1 DE69833600D1 (de) 2006-04-27
DE69833600T2 true DE69833600T2 (de) 2007-01-25

Family

ID=18277815

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69833600T Expired - Fee Related DE69833600T2 (de) 1997-12-04 1998-12-03 Digitale PLL-Schaltung und Verfahren zur Signalrückgewinnung

Country Status (5)

Country Link
US (1) US6556640B1 (de)
EP (1) EP0921654B1 (de)
JP (1) JP3109465B2 (de)
AU (1) AU9609098A (de)
DE (1) DE69833600T2 (de)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5978379A (en) 1997-01-23 1999-11-02 Gadzoox Networks, Inc. Fiber channel learning bridge, learning half bridge, and protocol
US7430171B2 (en) 1998-11-19 2008-09-30 Broadcom Corporation Fibre channel arbitrated loop bufferless switch circuitry to increase bandwidth without significant increase in cost
US6522671B1 (en) * 1999-05-10 2003-02-18 Nortel Networks Limited Protocol independent sub-rate device
US6850580B1 (en) * 1999-06-21 2005-02-01 Sharp Kabushiki Kaisha Bit synchronizing circuit
IT1310666B1 (it) 1999-08-03 2002-02-19 Cselt Centro Studi Lab Telecom Ricevitore per segnali a flusso discontinuo e relativo procedimento diricezione.
JP3391442B2 (ja) 1999-11-05 2003-03-31 日本電気株式会社 クロック識別再生回路及びクロック識別再生方法
JP4387078B2 (ja) 2000-02-14 2009-12-16 富士通株式会社 光受信器
US6961095B2 (en) * 2000-08-04 2005-11-01 Silicon Image, Inc. Digital display jitter correction apparatus and method
KR100346837B1 (ko) 2000-09-02 2002-08-03 삼성전자 주식회사 클럭 스큐에 의한 에러를 최소화하는 데이타 복원 장치 및그 방법
JP3622685B2 (ja) * 2000-10-19 2005-02-23 セイコーエプソン株式会社 サンプリングクロック生成回路、データ転送制御装置及び電子機器
US7068086B2 (en) * 2001-07-27 2006-06-27 Advantest Corp. Phase correction circuit
JP3785972B2 (ja) * 2001-09-06 2006-06-14 ティアック株式会社 信号処理回路
US7221723B2 (en) * 2001-11-27 2007-05-22 Agilent Technologies, Inc. Multi-phase sampling
JP2004015112A (ja) * 2002-06-03 2004-01-15 Mitsubishi Electric Corp クロック抽出回路
TW567668B (en) * 2002-08-12 2003-12-21 Realtek Semiconductor Corp Data recovery system and method thereof
CN100352194C (zh) * 2003-04-23 2007-11-28 华为技术有限公司 调节采样时钟保障同步数据可靠接收的方法及其装置
ATE341857T1 (de) * 2003-06-04 2006-10-15 Koninkl Philips Electronics Nv Bitdetektionsanordnung und vorrichtung zur wiedergabe von informationen
US7221725B2 (en) * 2003-06-27 2007-05-22 Sigmatel, Inc. Host interface data receiver
US7265690B2 (en) * 2003-09-25 2007-09-04 Texas Instruments Incorporated Simplified data recovery from high speed encoded data
US7545898B2 (en) * 2004-02-13 2009-06-09 Broadcom Corporation System and method for clock rate determination
JP4282658B2 (ja) * 2004-12-09 2009-06-24 エルピーダメモリ株式会社 半導体装置
US8811554B2 (en) * 2004-12-23 2014-08-19 Nxp B.V. Interface circuit as well as method for receiving and/or for decoding data signals
US7574632B2 (en) * 2005-09-23 2009-08-11 Teradyne, Inc. Strobe technique for time stamping a digital signal
US7573957B2 (en) * 2005-09-23 2009-08-11 Teradyne, Inc. Strobe technique for recovering a clock in a digital signal
US7856578B2 (en) * 2005-09-23 2010-12-21 Teradyne, Inc. Strobe technique for test of digital signal timing
US8363772B2 (en) * 2007-05-29 2013-01-29 Taiwan Semiconductor Manufacturing Company, Ltd. Methods for eliminating phase distortion in signals
US8018950B2 (en) 2008-03-17 2011-09-13 Wi-Lan, Inc. Systems and methods for distributing GPS clock to communications devices
JPWO2011004580A1 (ja) * 2009-07-06 2012-12-20 パナソニック株式会社 クロックデータリカバリ回路
JP5463976B2 (ja) 2010-03-11 2014-04-09 富士通株式会社 受信回路及びサンプリングクロック制御方法
TWI446181B (zh) * 2011-08-08 2014-07-21 Faraday Tech Corp 資料擷取的方法與相關裝置
JP5834936B2 (ja) * 2012-01-17 2015-12-24 ソニー株式会社 情報処理装置および情報処理装置の制御方法
CN107333161B (zh) * 2017-08-29 2019-09-17 青岛海信电器股份有限公司 对vbo信号进行处理的方法、信号处理芯片以及电视机
CN116072165B (zh) * 2023-03-07 2023-06-23 长鑫存储技术有限公司 一种信号采样电路和存储器

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01501752A (ja) * 1987-01-05 1989-06-15 グラマン　エアロスペース　コーポレーション 高速データクロック同期プロセッサ
US4986073A (en) 1988-02-03 1991-01-22 Kanzaki Kokyukoki Mfg. Co., Ltd. Axle driving apparatus
US5146478A (en) 1989-05-29 1992-09-08 Siemens Aktiengesellschaft Method and apparatus for receiving a binary digital signal
JPH0422234A (ja) 1990-05-16 1992-01-27 Matsushita Electric Ind Co Ltd データ識別装置
JPH04319829A (ja) 1991-04-19 1992-11-10 Fujitsu Ltd 位相同期回路
US5400370A (en) 1993-02-24 1995-03-21 Advanced Micro Devices Inc. All digital high speed algorithmic data recovery method and apparatus using locally generated compensated broad band time rulers and data edge position averaging
JP2773669B2 (ja) * 1995-03-01 1998-07-09 日本電気株式会社 ディジタルｐｌｌ回路
US5920600A (en) * 1995-09-18 1999-07-06 Oki Electric Industry Co., Ltd. Bit phase synchronizing circuitry for controlling phase and frequency, and PLL circuit therefor
KR0153952B1 (ko) * 1995-12-16 1998-11-16 양승택 고속 디지털 데이터 리타이밍 장치
JP3493111B2 (ja) * 1997-02-25 2004-02-03 株式会社東芝 半導体集積回路装置
US6266799B1 (en) * 1997-10-02 2001-07-24 Xaqti, Corporation Multi-phase data/clock recovery circuitry and methods for implementing same

Also Published As

Publication number Publication date
JP3109465B2 (ja) 2000-11-13
JPH11168455A (ja) 1999-06-22
US6556640B1 (en) 2003-04-29
EP0921654B1 (de) 2006-03-01
EP0921654A3 (de) 2003-07-09
EP0921654A2 (de) 1999-06-09
AU9609098A (en) 1999-06-24
DE69833600D1 (de) 2006-04-27

Similar Documents

Publication Publication Date Title
DE69833600T2 (de) Digitale PLL-Schaltung und Verfahren zur Signalrückgewinnung
DE3604277C2 (de) Vorrichtung zum Einstellen der Phasenlage von Datensignalen
DE2845533C2 (de)
DE112011100251B4 (de) Takt- und Datenwiedergewinnung für serielle Burst-Modus-Signale
DE10014477B4 (de) Verfahren und System zum Synchronisieren von mehreren Untersystemen unter Anwendung eines spannungsgesteuerten Oszillators
DE3333379A1 (de) Verfahren zur einstellung von kanaleinfuegungszeitsteuerungen
DE4241882A1 (de)
DE19849779C2 (de) Taktgenerator und Takterzeugungsverfahren, die in der Lage sind, eine Taktfrequenz ohne Erhöhen der Anzahl von Verzögerungselementen zu ändern
DE69737220T2 (de) Synchronisationsgerät
DE3638852C2 (de) Bildverarbeitungsgerät und -verfahren
DE4017494A1 (de) Fehlerdetektor fuer eine fernmeldeschaltung
DE2838757A1 (de) Schnittstellenschaltung fuer zeitmultiplexleitungen von nachrichtenvermittlungsanlagen
DE2149911C3 (de) Schaltungsanordnung zur gegenseitigen Synchronisierung der in den Vermittlungsstellen eines PCM-Zeitmultiplexfernmeldenetzes vorgesehenen Amtstaktoszillatoren
DE19709770B4 (de) Phasenangleichung durch eine Frequenz- und Phasendifferenz zwischen Eingangs- und VCO-Signalen mit einem Frequenzbereich, der durch einen Synchronismus zwischen den Eingangs- und den VCO-Signalen eingestellt ist
EP0021290A1 (de) Verfahren und Schaltungsanordnung zur Synchronisierung bei der Übertragung von digitalen Nachrichtensignalen
DE2749493A1 (de) Signalgenerator
DE60211684T2 (de) Verfahren und Einrichtung für die parallele Synchronisation von mehreren seriellen Datenströmen
DE69835190T2 (de) Schaltung zur Taktrückgewinnung
DE19923243A1 (de) Halbleiterprüfsystem
DE2850718A1 (de) Sich selbst anpassender entzerrer fuer eine elektrische nachrichtenuebertragungsstrecke
DE2703567A1 (de) Schnittstellenschaltung fuer digitalsysteme unterschiedlicher zeitbasis
DE10152102B4 (de) Vorrichtung zum Detektieren von Eingangssignalflanken zur Signalverarbeitungsausführung auf der Basis von Flankenzeitsteuerungen
DE3230943C2 (de)
DE2247666C2 (de) Schaltungsanordnung zur gegenseitigen Synchronisierung der In den Vermittlungsstellen eines PCM-Zeitmultlplex-FernmeMenetzes vorgesehenen Amtstaktoszillatoren
DE19922804A1 (de) Taktwiedergewinnungsschaltung

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee