JPH04319829A - 位相同期回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は基準信号より受信信号の
位相に同期するクロック信号を形成する位相同期回路に
関する。詳しくは、バースト伝送による加入者線伝送シ
ステムの局側での受信装置において、送信されてくるデ
ィジタル信号を同期再生する最適位相位置を決定するた
めの位相同期回路に関する。

【０００２】近年、ＩＳＤＮ（ディジタル総合サービス
網）における情報通信システムでは、データ、ファクシ
ミリ、映像など非電話サービスも６４Ｋｂ／ＳのＰＣＭ
信号を基本としたディジタル通信方式で伝達することが
可能になる。このような伝送システムにおける加入者線
伝送方式では、局側の回線終端装置（ＯＣＵ）は伝送路
としての加入者回線を介して加入者宅に設置されたディ
ジタル回線終端装置（ＤＳＵ）に接続される。

【０００３】ところで既存の２線式のメタリック・ケー
ブルを利用した加入者線伝送では、その周波数特性に起
因する符号間干渉が発生し、その受信波形は著しく劣化
するため、局側では波形等化やタイミング再生によって
符号識別の精度を高める必要が生じる。また、伝送路に
光ケーブルを使用した場合には、中継距離を延ばし、か
つその広帯域性から多様なサービスが可能になる。いず
れにせよ、多量の情報を効率良く処理するには受信信号
の周波数を高くし、かつ、その利得制御、同期再生が必
要である。

【０００４】今日では、こうしたディジタル伝送システ
ムのコスト低減の要請から、１つの局側のＯＣＵから延
長された伝送路を分岐して複数の加入者へのサービスを
行うことが考えられている。この場合、局からの信号は
同報的に全加入者へ伝送されるが、加入者から局への信
号は時分割多元接続（ＴＤＭＡ；ＴｉｍｅＤｉｖｉｓｉ
ｏｎ　　Ｍｕｌｔｉｐｌｅ　　Ａｃｃｅｓｓ）により行
われる。

【０００５】この方式では各加入者それぞれの受信装置
は、局側信号に予め特定されている番号のデータのみを
抽出して再生する。同様に局側の受信装置でも不特定の
場所に設置された複数の加入者側のＤＳＵから局に送出
されてくる信号は、１台のＯＣＵによってそれぞれに同
期再生され、さらに交換回路（ＭＰＸ）へ伝送される。

【０００６】この場合の同期再生は通常、ディジタルデ
ータの先頭部分にデータ以外のプリアンブル部分を用意
し、ここに含まれているキャリア検出ビット（ＣＤ）、
レベル設定ビット、及びタイミング検出ビットなどを利
用して行われる。

【０００７】

【従来の技術】一般に、図８に示すようなバースト伝送
によるＴＤＭＡ方式を加入者伝送システムとして構成す
ることが考えられている。

【０００８】ここで、局側の回線終端装置（ＯＣＵ）１
１にはＮ本のチャネル信号が多重化装置（ＭＵＸ）１２
で１フレームに纏められて、バースト的に伝送路１３に
送り出され、その途中に設けた分岐回路１４で再びＮ本
の加入者線信号に分岐される。各加入者のＤＳＵでは局
側の基準信号の周波数が再生されて、局からの送信信号
がＰＬＬ（位相同期回路）でそれぞれ同期再生される。 したがって、各加入者から送出したディジタル信号が、
合流回路１７で合流されて伝送路１８を介して局で受信
されたとき、送信信号に乗せた基準信号の周波数に正確
に一致することになる。

【０００９】そこで、このようなバースト伝送時の局側
の受信信号に対してそれぞれ最適なタイミング信号を再
生するために、送信すべき情報の送出に先立って充分に
長いトレーニング信号と呼ばれるシーケンスが必要とな
る。このトレーニング信号をＯＳＵ１１に与えて、そこ
に設けたＰＬＬによって同期信号を形成して、同期再生
処理を行ってから分離回路（ＤＭＵＸ）１９によってＮ
本のチャネル信号に分離することが必要であった。

【００１０】このように複数の加入者から局側の受信装
置がバースト的にフレーム単位で複数のチャネル信号を
受信する方式においては、各信号は、加入者別にフレー
ム番号が与えられて、局側でそれぞれ識別される。その
際に、受信信号の周波数が内部の基本周波数と一致して
いる場合であっても、一般にチャネル毎に伝送距離の異
同に応じた位相のずれが生じる。そのため、加入者デー
タはチャネル毎にタイミング信号を再生し、送信時に使
用した基準信号に基づいて、受信した各ディジタル信号
の位相に同期するクロック信号が形成される。そして、
このクロック信号に基づいて、自動波形等化器などによ
る符号間干渉の除去等の同期再生処理が実行される。

【００１１】

【発明が解決しようとする課題】しかし、従来のＰＬＬ
による同期再生の方法では、データを送出する前のトレ
ーニングシーケンスをある程度長く必要としているため
、多くの加入者データを同一の受信装置で処理すること
が難しくなる。即ち、トレーニングシーケンスに必要な
オーバヘッド時間が長くなれば、伝送可能なデータ領域
が狭くなるからである。

【００１２】また、動作速度が高い場合のディジタルＰ
ＬＬは実現が困難であり、回路規模も大きくなる。一方
、従来のアナログＰＬＬにおいては温度変動や電源電圧
の変動に対する特別の配慮が必要であった。

【００１３】本発明はこのような点に鑑みてなされたも
のであり、バースト伝送システムにおいて瞬時に受信信
号の位相に同期したクロックを発生し、短時間に同期再
生処理を可能にする位相同期回路を提供することを目的
とする。

【００１４】

【課題を解決するための手段】図１は、上記目的を達成
する本発明の原理を説明するブロック図である。この図
１において、クロック発生手段１は基準信号Ｆの基準時
間位置から適宜の時間間隔だけ遅延した複数のクロック
信号Ｃ１　〜Ｃｍを発生している。

【００１５】データ読出手段２では、受信信号Ｘよりク
ロック信号Ｃ１　〜Ｃｍの各位相に応じた所定の伝送デ
ータＸ１　〜Ｘｍを読み出して、選択制御手段３に対す
るアドレス信号として出力している。選択制御手段３は
伝送データＸ１　〜Ｘｍに基づいて受信信号Ｘの位相位
置を特定するための選択信号（Ｓ）を決定し、セレクタ
手段４に出力している。セレクタ手段４では、選択制御
手段３で決定された選択信号Ｓに従って、複数のクロッ
ク信号Ｃ１　〜Ｃｍの中から受信信号Ｘの位相に同期す
るクロック信号Ｃｉだけが出力される。

【００１６】これらクロック発生手段１、データ読出手
段２、選択制御手段３、及びセレクタ手段４から構成さ
れる位相同期回路によって、受信信号Ｘの位相に同期す
るクロック信号Ｃｉを出力し、基準信号Ｆの周波数に一
致する周波数で受信される受信信号Ｘから伝送データＸ
ｋが同期再生される。

【００１７】

【作用】基準信号Ｆより受信信号Ｘの伝送データを読み
出すために最適な位相のクロック信号Ｃｉがセレクタ手
段４から同期再生処理部５に出力される。同期再生処理
部５では、瞬時に受信信号Ｘの位相に伝送データＸｋの
位相を合わせて送出することができる。このために、局
側が有している基準信号Ｆと一致する周波数で、それぞ
れ複数の互いに位相のずれて受信される受信信号から、
安定して伝送データの再生処理が可能になる。

【００１８】したがって、加入者伝送を時分割多重化す
る方式において、複数の加入者を対象とする高速のデー
タ伝送が安定して行える。

【００１９】

【実施例】以下、図面を参照して本発明の実施例を説明
する。図２は本発明の一実施例の位相同期回路を示すブ
ロック図である。基準信号Ｆはバッファ３１を介して複
数段のゲート回路３２１，３２２…を縦続接続した遅延
回路ブロック３２に入力されている。各ゲート回路３２
１，３２２…が、例えばｍ段の遅延回路ブロック３２を
構成している場合には、ここでｍ個のクロック信号Ｃ１
　〜Ｃｍが生成される。これらクロック信号Ｃ１　〜Ｃ
ｍ間の遅延量は、伝送データの信号周期に比べて充分に
小さければ良く、それら遅延量を厳密に一致させておく
必要はない。ただし、最終段のクロック信号Ｃｍは、各
加入者毎の送信信号を決定する基準時間位置から基準信
号Ｆの１周期をやや越えて遅延させるようにしている。

【００２０】基準信号Ｆは上記遅延回路ブロック３２で
基準信号Ｆの基準時間位置Ｔｏからそれぞれ適宜の時間
間隔だけ遅延されたクロック信号Ｃ１　〜Ｃｍとしてデ
ータ読出手段３３に出力される。データ読出手段３３は
、クロック信号Ｃ１　〜Ｃｍに対応してｍ個のフリップ
フロップ３３１，３３２…で構成され、バッファ３４を
介してｍ個に分岐された受信信号Ｘがクロック信号Ｃ１
　〜Ｃｍに同期して各フリップフロップ３３１，３３２
…に読み込まれる。受信信号Ｘのファンアウトを考慮し
、バッファ３４は受信信号Ｘを分岐する複数のゲート群
からなる。それぞれの遅延されたクロック信号Ｃ１　〜
Ｃｍに対して受信信号Ｘが遅れている場合には、各フリ
ップフロップ３３１，３３２…は信号『０』を出力し、
逆に受信信号Ｘが進んでいる場合には、信号『１』を伝
送データＸ１　〜Ｘｍとして出力する。

【００２１】図３は、上記の複数のクロック信号Ｃ１　
〜Ｃｍと基準信号Ｆの位相の関係を示す波形図である。 局側の主発振器からの基準信号Ｆの立ち上がりのタイミ
ングを基準時間位置Ｔｏとする。この基準信号Ｆは、そ
の１基本周期がｍ個の適当に細かい間隔のクロック信号
Ｃ１　〜Ｃｍによって、次の基準時間位置Ｔ１　を越え
てオーバラップするように分割されている。これらクロ
ック信号Ｃ１　〜Ｃｍは、局側の受信部で特定の加入者
からの入力信号を再生するタイミングを、その立ち上が
りによって決定している。

【００２２】上記各フリップフロップ３３１，３３２…
からは、これらのクロック信号Ｃ１　〜Ｃｍの各位相に
応じた所定の伝送データＸ１　〜Ｘｍが同期して読み出
される。そして一旦、基準信号Ｆの１基本周期分の各フ
リップフロップ３３１，３３２…の出力が、ラッチ用の
フリップフロップであるラッチ回路３５に蓄えられる。 すべてのフリップフロップ３３１，３３２…の出力が揃
った時点で、ラッチ回路３５は平均化回路３６を介して
、その出力を受信信号Ｘの位相位置を特定するための読
み出し専用のメモリ（ＲＯＭ）３７のアドレス信号とし
て出力する。

【００２３】この平均化回路３６では、基準信号Ｆの複
数周期について伝送データＸ１　〜Ｘｍを平均化するこ
とによって、ＲＯＭ３７のアドレスデータが決定される
。 受信信号Ｘに乗せてタイミング信号が一定のシーケンス
に従って送られてくるが、そこにはバースト周期毎にタ
イミングジッタが含まれているためである。この平均化
回路３６により、受信信号Ｘに歪みがあった場合でも正
確に再生できる。なお、この平均化回路３６に代えて、
ビット単位で多数決を取る多数決回路を介して伝送デー
タＸ１　〜Ｘｍを読み出し専用のメモリにアドレスデー
タとして入力するようにしても良い。

【００２４】ＲＯＭ３７には、各フリップフロップ３３
１，３３２…の出力状態に応じてクロック信号Ｃ１　〜
Ｃｍの中からクロック信号Ｃｉを選択するための選択信
号Ｓが書き込まれている。選択信号Ｓは、セレクタ回路
３８に入力されており、セレクタ回路３８では複数のク
ロック信号Ｃ１　〜Ｃｍから受信信号Ｘにとって最適な
位相を与えるクロック信号Ｃｉが選択される。なお、遅
延回路ブロック３２の長さは、伝送されてくる受信信号
Ｘに含まれるジッタノイズによるアイマージンに応じて
選択されるが、ＲＯＭ３７のアドレスビット数によって
位相位置の精度が決まることから、その量子化精度は自
由に選択することが可能である。

【００２５】ＲＯＭ３７に書き込まれるデータは、局側
の受信装置の特性などに応じて、決定されるべきもので
あり、ある程度は経験的に決定される。この場合、最適
位相を決定できるかどうかは、受信信号からその歪みが
どの程度まで除去されているかに依存する。したがって
、ラッチ回路３５からの出力を直接にＲＯＭ３７に入力
することで、選択信号Ｓを決定することも可能である。

【００２６】なお、バッファ３４を介して入力する受信
信号Ｘは、既にその受信レベルの調整などが終了した後
の安定な受信信号からタイミング信号が供給されている
ものとする。また、いつの時点でＲＯＭ３７から選択信
号Ｓを出力するかは、所定のウィンドゥ信号を作用させ
、受信信号Ｘからキャリア検出した後に、受信信号のプ
リアンブル部分によって決定される。例えば、キャリア
検出ビットに連動してタイマを作動させ、バッファ３４
を起動する信号をこの位相同期回路の外部から与える。 また、平均化回路３６をＲＯＭ３７の出力側に設けても
同様である。

【００２７】図４は、図１の本発明を構成する選択制御
手段３の別の構成例を示すブロック図である。ここに示
す例は、ＲＯＭ３７１、ＲＯＭ３７２を二重に配置して
、基準信号Ｆの周期が長い場合に対処しようとするもの
である。

【００２８】基準信号Ｆの基本周期が長い場合には、入
力する受信信号Ｘの最適位相を特定するために、多数の
クロック信号を必要とする。すなわち、遅延回路ブロッ
ク３２を構成するゲート回路３２１，３２２…を縦続接
続する個数ｍが多くなり、選択信号Ｓを指定するための
ＲＯＭ３７が大きくなってしまう。そこで、基本周期の
中間でゲート回路３２１，３２２…の出力を２分割して
、ラッチ出力Ａとラッチ出力Ｂに分けてＲＯＭ３７１、
ＲＯＭ３７２に対するアドレスデータとしている。 前半のラッチ出力Ａは、後半のラッチ出力Ｂをアドレス
データとするＲＯＭ３７１からのチップセレクト（ＣＳ
）に応じてＲＯＭ３７２から読み出される。いずれか一
方のＲＯＭ３７１、ＲＯＭ３７２の出力がオアゲート３
７３を介してセレクタ回路３８に出力される。

【００２９】図５は、図１の本発明を構成する選択制御
手段３の更に別の構成例を示すブロック図である。ここ
に示す例は、基準信号Ｆの周期が長い場合に対処すべく
、伝送データを２つの処理群に時分割して、ＲＯＭ３７
４を二重に使用するものである。

【００３０】ＲＯＭ３７４には時分割指令Ｃｄが与えら
れており、この指令Ｃｄによりラッチ回路３５からＲＯ
Ｍ３７４に対するアドレスデータを２つに分割している
。即ち、上記ゲート回路３２１，３２２…の出力は、基
準信号Ｆの基本周期の前半部分と後半部分との処理群に
２分割され、前半、又は後半の伝送データＸ１　〜Ｘｍ
としてそれぞれラッチ回路３５からＲＯＭ３７４に対す
るアドレスデータとして異なるタイミングで読み出され
る。したがって、ここでも図４の例と同様に、ＲＯＭ３
７４は（ｍ／２）本の入力データをアドレスとして出力
が決定される。

【００３１】図５の例では、前半処理時のＲＯＭ出力Ｒ
１がバッファ回路３７５に蓄えられる。そして後半処理
時のＲＯＭ出力Ｒ２の一部がイネーブル情報、或いはア
ドレス情報としてバッファ回路３７５に与えられる。こ
れによって、セレクタ回路３７６からはＲＯＭ出力Ｒ１
，Ｒ２のいずれかが選択信号Ｓとしてセレクタ回路３８
に出力される。

【００３２】図６は、本発明の位相同期回路が使用され
るバースト伝送システムの構成例を示している。主発振
器２０を有する局送信部２１は、分岐回路２２を介して
加入者受信部２３と接続され、複数の加入者が一本の伝
送媒体を介して、局側装置へデータ伝送を行う。なお、
局送信部２１からバースト的に送られる各加入者に対す
る信号については、どの加入者がどの時間位置でデータ
を受信し、その後どの時間位置で送出するかについては
、事前に決定されているものとする。

【００３３】加入者受信部２３では、各加入者毎に局か
らの伝送信号に周波数同期したクロックを形成するＰＬ
Ｌ回路２４を持っている。加入者送信部２６は、局に送
出する信号を出力している。ここから出力される信号に
は、このＰＬＬ回路２４の局部発振器２５によって受信
された信号に同期化した基準位相位置を決定するタイミ
ング信号を含んで形成される。各加入者から局までの距
離がそれぞれ異なっているため、所定のビット数のタイ
ミング信号が必要になる。各加入者からの信号は加入者
送信部２６から合流回路２７を介して局側装置に受信さ
れる。

【００３４】局受信部２８には、周波数は同じであるが
、位相が各加入者毎に異なっている複数の受信信号がバ
ースト的に入力する。そこで、局受信部２８では、基準
位相から形成した複数のクロック信号でタイミング信号
を抽出して、それぞれの位相の差に応じた同期再生用の
クロックを即時に形成し、複数の加入者から送信されて
きた受信信号Ｘからの伝送データＸｋを再生することが
必要になる。

【００３５】図７には局からの送信データＳＤと局での
受信データＲＤの一例を示している。送信データＳＤは
、多重化装置により、１番からＮ番までの加入者データ
が所定のパラメータによって同時に転送されている。 例えば第Ｉ番目の加入者からの受信データＲＤには、フ
レームデータ、オーバヘッド、及び通信情報データを含
んでいる。合流回路２７で各加入者からの受信データＲ
Ｄが衝突しないように、所定のガード時間が設定されて
いる。

【００３６】局側の同期再生回路２９では、受信信号の
フレームデータの先頭に含まれるタイミング信号から、
位相同期回路によって同期した位相のクロックを形成し
ている。ここで本発明の特徴は、受信信号の同期再生を
ＰＬＬ回路によらずに実行している点である。これによ
って、同期再生のためのプルインレンジを長く取らずに
、基本的には１バースト周期でタイミング再生が可能に
なり、複数の加入者からの受信信号の位相を瞬時に捉え
て、それぞれの同期パルスが決定される。

【００３７】本発明では中速度の簡単なディジタル回路
により、最適な位相信号を抽出できる。この場合に、基
準位相信号から作り出した複数のクロック信号は位相間
隔にばらつきがあっても、受信信号に含まれているタイ
ミング信号からＲＯＭのアドレスを決定できる。したが
って、ＰＬＬ回路を使用する場合と異なり、瞬時に最適
位相を決定する選択信号がＲＯＭ３７の出力として確実
に得られ、したがって温度変動や電圧変動にも影響され
なくなる。

【００３８】なお、ＲＯＭアドレスに対してはシステム
のデューティやクロックのマージンの取り方に応じて最
適な位相を与えるクロックＣｉを決定するようにメモリ
内容を書き込んでおくことが必要である。また、主発振
器２０が決定している基準信号Ｆと受信信号Ｘとの基準
位相位置のずれの検出精度を高くするためには、基準信
号Ｆの複数の周期にわたって位相同期を取るためのクロ
ックを選択し、最後にそれらの中で最も多く選ばれたク
ロックを使用することも可能である。

【００３９】

【発明の効果】以上説明したように、本発明の位相同期
回路は、ディジタル回路によって構成できるため、他の
ディジタル処理部と同様に回路のＬＳＩ化が可能になる
。

【００４０】また、本発明の位相同期回路では、基準信
号の基準時間位置から位相間隔のばらつきを許容した複
数のクロックを形成して、最適な位相のクロックを抽出
して瞬時の位相同期を可能にしているから、伝送データ
に必要なオーバヘッドを相対的に少なくできる。そのた
めに、バースト伝送における伝送効率を高くするととも
に、周囲の温度変動や電源電圧の変動があっても、その
影響は簡単に除去できる。したがって、局側の受信装置
の小型化と高性能化が可能になる。

【図面の簡単な説明】

【図１】本発明の原理を説明するブロック図である。

【図２】本発明の一実施例の位相同期回路を示すブロッ
ク図である。

【図３】クロック信号Ｃ１　〜Ｃｍと基準信号Ｆの位相
の関係を示す波形図である。

【図４】図１とは異なる構成の選択制御手段３を示すブ
ロック図である。

【図５】選択制御手段３の更に別の構成例を示すブロッ
ク図である。

【図６】本発明回路が使用されるバースト伝送システム
の構成例を示す図である。

【図７】局からの送信データＳＤと局での受信データＲ
Ｄの一例を示す図である。

【図８】一般のバースト伝送によるＴＤＭＡ方式の一例
を示す図である。

【符号の説明】

１　　クロック発生手段 ２　　データ読出手段 ３　　選択制御手段 ４　　セレクタ手段

Claims (7)

【特許請求の範囲】
1. 【請求項１】　　基準信号（Ｆ）の周波数に一致する周
   波数で受信される受信信号（Ｘ）から伝送データ（Ｘｋ
   ）を同期再生するために、前記基準信号（Ｆ）より前記
   受信信号（Ｘ）の位相に同期するクロック信号（Ｃｉ）
   を形成する位相同期回路において、前記基準信号（Ｆ）
   の基準時間位置から適宜の時間間隔だけ遅延した複数の
   クロック信号（Ｃ１　〜Ｃｍ）を発生するクロック発生
   手段（１）と、前記受信信号（Ｘ）より前記クロック信
   号（Ｃ１　〜Ｃｍ）の各位相に応じた所定の伝送データ
   （Ｘ１　〜Ｘｍ）を読み出すデータ読出手段（２）と、
   前記データ読出手段（２）から読み出した伝送データ（
   Ｘ１　〜Ｘｍ）に基づいて前記受信信号（Ｘ）の位相位
   置を特定するための選択信号（Ｓ）を決定する選択制御
   手段（３）と、前記選択制御手段（３）で決定された選
   択信号（Ｓ）に従って前記複数のクロック信号（Ｃ１　
   〜Ｃｍ）から前記受信信号（Ｘ）の位相に同期するクロ
   ック信号（Ｃｉ）を出力するセレクタ手段（４）と、を
   有することを特徴とする位相同期回路。
2. 【請求項２】　　前記クロック発生手段（１）は、遅延
   ゲート回路により遅延した複数のクロック信号（Ｃ１　
   〜Ｃｍ）を、前記基準信号（Ｆ）の基準時間位置から次
   の基準時間位置を越えて順次に発生するように構成した
   ことを特徴とする請求項１記載の位相同期回路。
3. 【請求項３】　　前記選択制御手段（３）は、読み出し
   専用のメモリで構成され、前記受信信号（Ｘ）より読み
   出された所定の伝送データ（Ｘ１　〜Ｘｍ）を前記メモ
   リのアドレスデータとして入力するようにしたことを特
   徴とする請求項１記載の位相同期回路。
4. 【請求項４】　　前記選択制御手段（３）は、前記基準
   信号（Ｆ）の複数周期について前記所定の伝送データ（
   Ｘ１　〜Ｘｍ）を平均化して前記読み出し専用のメモリ
   へのアドレスデータとして入力していることを特徴とす
   る請求項３記載の位相同期回路。
5. 【請求項５】　　前記選択制御手段（３）では前記基準
   信号（Ｆ）の複数周期について前記所定の伝送データ（
   Ｘ１　〜Ｘｍ）を多数決回路を介して前記読み出し専用
   のメモリにアドレスデータとして入力したことを特徴と
   する請求項３又は４記載の位相同期回路。
6. 【請求項６】　　前記選択制御手段（３）では前記アド
   レスデータを複数系統に分割し、これら各系統毎に前記
   読み出し専用のメモリを設けて、いずれかのメモリ出力
   によって前記セレクタ手段（４）を選択制御することを
   特徴とする請求項３又は４記載の位相同期回路。
7. 【請求項７】　　前記選択制御手段（３）では前記受信
   信号（Ｘ）より読み出される所定の伝送データ（Ｘ１　
   〜Ｘｍ）を、前記基準信号（Ｆ）の１周期について複数
   の処理群に時分割して、逐次に前記読み出し専用のメモ
   リにアドレスデータとして入力したことを特徴とする請
   求項３又は４記載の位相同期回路。