DE3587508T2 - Sendedatenverarbeitungssystem. - Google Patents

Sendedatenverarbeitungssystem.

Info

Publication number
DE3587508T2
DE3587508T2 DE86900271T DE3587508T DE3587508T2 DE 3587508 T2 DE3587508 T2 DE 3587508T2 DE 86900271 T DE86900271 T DE 86900271T DE 3587508 T DE3587508 T DE 3587508T DE 3587508 T2 DE3587508 T2 DE 3587508T2
Authority
DE
Germany
Prior art keywords
frame
signal
preamble pattern
preamble
transmission data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE86900271T
Other languages
English (en)
Other versions
DE3587508D1 (de
Inventor
Masashi Hirome
Kiyotaka Shikata
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of DE3587508D1 publication Critical patent/DE3587508D1/de
Application granted granted Critical
Publication of DE3587508T2 publication Critical patent/DE3587508T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/28Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/42Loop networks
    • H04L12/422Synchronisation for ring networks
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/28Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/04Speed or phase control by synchronisation signals
    • H04L7/10Arrangements for initial synchronisation
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/04Speed or phase control by synchronisation signals
    • H04L7/041Speed or phase control by synchronisation signals using special codes as synchronising signal
    • H04L7/042Detectors therefor, e.g. correlators, state machines
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/04Speed or phase control by synchronisation signals
    • H04L7/041Speed or phase control by synchronisation signals using special codes as synchronising signal
    • H04L7/046Speed or phase control by synchronisation signals using special codes as synchronising signal using a dotting sequence

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Time-Division Multiplex Systems (AREA)

Description

  • Die vorliegende Erfindung bezieht sich auf ein Datenübertragungssystem und findet Anwendung für ein Übertragungsdatenverarbeitungssystem zum Übertragen von Daten mit einem Präambelmuster entlang einer Übertragungsleitung
  • Patents Abstracts of Japan, Volume 8, Nr. 21, Seite (E224) (1485), 28. Januar 1984, und JP-A-58 182 342 offenbaren ein Übertragungsdatenverarbeitungssystem zum Weiterschalten von Übertragungsdaten mit einem Präambelmuster durch eine Vielzahl von Knoten, die entlang einer Übertragungsleitung angeordnet sind, welches umfaßt: Einrichtungen zum Empfangen eines ersten Rahmens, welcher ein erstes Präambelmuster und Übertragungsdaten umfaßt, die in der Reihenfolge erstes Präambelmuster und Übertragungsdaten angeordnet sind; Einrichtungen zum Extrahieren eines Taktsignales aus dem ersten Präambelmuster, wodurch das erste Präambelmuster verloren geht; Einrichtungen zum Erzeugen der Übertragungsdaten; Einrichtungen zum Ersetzen des verloren gegangenen Präambelmusters durch Hinzufügen eines neuen Präambelsignals während einer Bitlänge, die im wesentlichen gleich der Bitlänge des verloren gegangenen Musters ist, welche ein erzeugtes Präambelmuster bilden, das gleich dem ersten Präambelmuster ist; Einrichtungen zum Bilden eines erzeugten Rahmens, welcher das erzeugte Präambelmuster und die Übertragungsdaten umfaßt, die in der Reihenfolge erzeugtes Präambelmuster und Übertragungsdaten angeordnet sind; und Einrichtungen zum Senden des erzeugten Rahmens von dem Knoten.
  • In einem Datenübertragungssystem, wie einem lokalen Netzwerk (LAN), sind eine Vielzahl von Knoten entlang einer Übertragungsleitung angeordnet, wie in Fig. 1 gezeigt ist. In Fig. 1 stellt die Bezugsziffer 101 eine Übertragungsleitung dar, und die Bezugszeichen N&sub1;, N&sub2;, N&sub3;, ---, und Nn sind die Knoten. Ein Präambelmuster wird am Kopf eines Rahmens (Paket) hinzugefügt, um daraus ein Taktsignal zu extrahieren, um die Daten durch die Knoten weiterzuschalten. "Knoten" bedeutet hier eine Vorrichtung, welche die Funktion inne hat, die Daten zu einem nächsten Knoten weiterzuschalten. Das Präambelmuster ist im IEEE-Standard (Entwurf) 802.3 definiert.
  • Gemäß dem IEEE-Standard 802.3 besteht der Rahmen aus acht Feldern: einem Feld eines Präambelmusters, einem Feld eines Feldbeginnbegrenzers (SFD), einem Feld einer Bestimmungsadresse, einem Feld einer Quelladresse, einem Feld, welches die Länge des folgenden Feldes anzeigt, einem Feld der Steuerungsdaten für die logische Verbindung (LLC) und anderen. Die Felder sind zeitlich in der Reihenfolge gleich obiger Beschreibung angeordnet. Das Präambelmuster ist immer am Kopf des Rahmens angeordnet, kombiniert mit dem SFD-Muster. Das Präambelmuster besteht aus sieben Oktetten (56 Bits), von denen jedes wie "10101011" ist, und das SFD-Muster besteht aus einem Oktet (8 Bits), die wie "10101011" sind, in welchem die letzten beiden Bits "11" bedeuten, daß das Präambelmuster vorbei ist und andere Daten nach den beiden Bits "11" folgen; demgemäß wird in dieser Offenbarung aus Gründen der Einfachheit der Rahmen in zwei Felder unterteilt: in ein Feld eines Präambelmusters, welches aus acht Oktetts (64 Bits) besteht, in welchem jedes der ersten sieben Oktetts Bits hat wie 10101010 und das letzte Oktett Bits wie 10101011 hat, und in ein Feld von Übertragungsdaten, welches die Adreßmuster, die zu sendenden Daten und andere Daten umfaßt.
  • Wenn ein Knoten einen Rahmen empfängt, wird ein Taktsignal aus einem Präambelmuster des Rahmens extrahiert; das Taktsignal wird zum Neubilden des empfangenen Rahmens in dem Knoten und zum Übertragen des neu gebildeten Rahmens zu einem anderen Knoten verwendet. Aufgrund der Eigenschaften des Präambelmusters geht ein Anfangsteil des Präambelmusters verloren, während das Taktsignal aus dem Präambelmuster extrahiert wird; deshalb ist für das Präambelmuster eine gewisse Bitlänge erforderlich, wie im IEEE-Standard bestimmt ist, und wenn die Anzahl der Knoten anwächst, muß die Bitlänge des Präambelmusters in einem anfänglichen Zustand mehr als 64 Bits betragen. Würde dieses nicht berücksichtigt, würden viele Teile des Präambelmusters verloren gehen, so daß das Taktsignal nicht mehr extrahiert werden könnte, oder es würde sogar ein Teil der Übertragungsdaten in dem Knoten nahe dem Ende der Übertragungsleitung verloren gehen.
  • Seit neuerem wird das LAN-System zunehmend in einem großen Gebiet benutzt, so daß die Übertragungsleitung länger wird, und die Knotenzahl größer; demgemäß muß das Präambelmuster eine große Bitlänge aufweisen, um den IEEE-Standard an den Knoten nahe dem Ende der Übertragungsleitung einzuhalten, worin der Grund für ein weiteres Problem liegt, daß die Datenübertragungseffizienz schlechter wird, weil jeder Rahmen durchschnittlich ein langes Präambelmuster aufweist. Wenn der verloren gegangene Teil an jedem Knoten wiederhergestellt wird, kann das Problem gelöst werden und das mit dem Datenübertragungssystem bedienbare Gebiet kann weiter ausgedehnt werden.
  • Der Verlust des Anfangsteils des Präambelmusters ist in Fig. 2 dargestellt; Fig. 2(a) zeigt einen Rahmen F&sub1;, welcher vom Knoten N&sub1; kommt und am Knoten N&sub2; empfangen wird, wobei angenommen wird, daß der Rahmen F&sub1; danach ein Standardpräambelmuster ist, und Fig. 2(b) zeigt einen Rahmen F&sub2;, der vom Knoten N&sub2; an Knoten N&sub3; gesendet wird. Der Rahmen F&sub1;besteht aus einem Präambelmuster C&sub1; und Übertragungsdaten A, und ein Taktsignal wird am Knoten N&sub2; aus dem Präambelmuster C&sub1; extrahiert, wobei eine Zeit, die Verzögerungszeit td genannt wird, vergeht, am Knoten N&sub2; verloren geht, wobei ein Präambelmuster C&sub2; erzeugt wird, dessen Bitlänge um die Verzögerungszeit td kürzer ist als diejenige des Rahmens C&sub1;. Deshalb gehen viele Teile des Präambelmusters verloren, wenn der Rahmen durch eine Vielzahl von Knoten gesendet wird, so daß die Möglichkeit besteht, daß das Taktsignal an den folgenden Knoten nicht mehr extrahiert werden kann, und manchmal selbst ein Anfangsteil der Übertragungsdaten A verloren geht; demgemäß muß ein Präambelmuster zu Anfang eine große Bitlänge haben, wie oben erwähnt wurde.
  • Fig. 3 zeigt ein Blockdiagramm eines Übertragungsdatenverarbeitungssystems nach dem Stand der Technik. In Fig. 3 bezeichnet Bezugziffer 1 eine Empfangseinheit, welche einen Rahmen F&sub1; vom Knoten N&sub1; über die Übertragungsleitung empfängt; Bezugsziffer 2 ist eine Übertragungseinheit, von welcher der Rahmen F&sub2; ausgesendet wird auf die Übertragungsleitung. Bezugsziffer 3 stellt einen Taktextrahierschaltkreis dar, in welchem ein Taktsignal von dem Präambelmuster C&sub1; des Rahmens F&sub1; extrahiert wird. Der Rahmen F&sub1; wird in einen Flip-Flop-Schaltkreis 4 eingespeist und zu dem Rahmen F&sub2; neu gebildet, wobei das Taktsignal von dem Taktextrahierschaltkreis 3 verwendet wird. Die Bitlänge des Präambelmusters C&sub2; wird kürzer als diejenige des Präambelmusters C&sub1; wegen des Verlustes, welcher beim Extrahieren des Taktsignals von dem Präambelmuster C&sub1; auftritt. Wenn der Rahmen F&sub1; an einen anderen Knoten weitergeschaltet werden soll, wird der Rahmen F&sub2; in einen Flip-Flop-Schaltkreis 6 in der Übertragungseinheit 2 mit dem Taktsignal eingespeist; der Rahmen F&sub2; passiert einen Selektor 5, in welchem zusätzliche Daten zu den Daten A addiert werden können, falls dieses notwendig ist. Wenn der Bestimmungsort des Rahmens F&sub1; der Knoten N&sub2; selbst ist, läßt der Selektor 5 die Übertragungsdaten A nicht durch, und die Daten A und das Taktsignal werden an einen Knotenanschluß geleitet, der in Fig. 3 nicht dargestellt ist. Somit verliert im Stand der Technik jeder Knoten einen Anfangsteil des Präambelmusters, worin der Grund für das Problem der Verminderung der Datenübertragungseffizienz liegt, wie oben erwähnt wurde.
  • Eine Aufgabe der vorliegenden Erfindung ist es, das verlorene Präambelmuster in dem Knoten als ein normales Präambelmuster wieder herzustellen.
  • Eine andere Aufgabe der vorliegenden Erfindung ist es, das bedienbare Gebiet des Datenübertragungssystems unter der Beschränkung, daß die Bitlänge des Präambelmusters mehr als ein Wert sein sollte, auszudehnen.
  • Eine weitere Aufgabe der vorliegenden Erfindung ist es, die Anzahl der in dem Datenübertragungssystem verwendeten Knoten unter der Beschränkung zu erhöhen, daß die Bitlänge des Präambelmusters mehr als ein Wert ist.
  • Eine weitere Aufgabe der vorliegenden Erfindung ist es, die Datenübertragungseffizienz des Datenübertragungssystems zu erhöhen. Gemäß der Erfindung ist ein Übertragungsdatenverarbeitungssystem zum Weiterschalten von Übertragungsdaten mit einem Präambelmuster durch eine Vielzahl von Knoten vorgesehen, die entlang einer Übertragungsleitung angeordnet sind, wobei das Übertragungsdatenverarbeitungssystem in einem der Knoten umfaßt: Einrichtungen zum Empfangen eines ersten Rahmenswelcher ein erstes Präambelmuster und Übertragungsdaten umfaßt, die in der Reihenfolge erstes Präambelmuster und Übertragungsdaten angeordnet sind; Einrichtungen zum Extrahieren eines Taktsignals aus dem ersten Präambelmuster, wodurch ein Anfangsteil des ersten Präambelmusters verloren geht; Einrichtungen zum Erzeugen eines zweiten Rahmens von dem ersten Rahmen unter Verwendung des Taktsignals, wobei der zweite Rahmen ein zweites Präambelmuster und die Übertragungsdaten umfaßt, die in der Reihenfolge zweites Präambelmuster und Übertragungsdaten angeordnet sind; Einrichtungen zum Speichern des zweiten Präambelmusters und der Übertragungsdaten, wobei das zweite Präambelmuster eine um im wesentlichen die Länge des verlorenen Anfangsteils kürzere Bitlänge hat als die Bitlänge des ersten Präambelmusters; Einrichtungen zum Ergänzen des zweiten Präambelmusters durch Hinzufügen eines Präambelsignals mit einer Bitlänge, die im wesentlichen gleich der Bitlänge des verlorenen Anfangsteils ist, wodurch ein erzeugtes drittes Präambelmuster gebildet wird, welches im wesentlichen die gleiche Länge hat wie das erste Präambelmuster; Einrichtungen zum Erzeugen eines wiederhergestellten Rahmens, der das erzeugte dritte Präambelmuster und die Übertragungsdaten umfaßt, die in der Reihenfolge erzeugtes drittes Präambelmuster und Übertragungsdaten angeordnet sind; und Einrichtungen zum Senden des wiederhergestellten Rahmens von dem Knoten.
  • Für ein besseres Verständnis der Erfindung, und um zu zeigen, wie dieselbe ausgeführt werden kann, wird im folgenden beispielhaft auf die begleitenden Zeichnungen Bezug genommen.
  • Fig. 1 ist eine schematische Darstellung eines Datenübertragungssystems;
  • Fig. 2(a) ist eine Darstellung eines am Knoten N&sub1; empfangenen Rahmens F&sub1;;
  • Fig. 2(b) ist eine Darstellung eines am Knoten N&sub2; erhaltenen Rahmens F&sub2; nach dem Extrahieren eines Taktsignals vom Rahmen F&sub1;;
  • Fig. 3 ist ein Blockdiagramm des Übertragungsdatenverarbeitungssystems nach dem Stand der Technik;
  • Fig. 4 ist ein Blockdiagramm des ersten Ausführungsbeispiels der vorliegenden Erfindung;
  • Fig. 5(a) ist ein Zeitdiagramm für den Rahmen F&sub1;;
  • Fig. 5(b) ist ein Zeitdiagramm für den Rahmen F&sub2;;
  • Fig. 5(c) ist ein Zeitdiagramm für die Taktextrahierung;
  • Fig. 5(d) ist ein Zeitdiagramm für ein aus dem Pufferspeicher ausgelesenes Signal;
  • Fig. 5(e) ist ein Zeitdiagramm für das erzeugte Präambelsignal;
  • Fig. 5(f) ist ein Zeitdiagramm für das Zeitgebersignal;
  • Fig. 5(g) ist ein Zeitdiagramm für den Rahmen F&sub3;;
  • Fig. 6 ist ein Blockdiagramm der Übertragungseinheit 1 in Fig. 4;
  • Fig. 7 ist ein Zeitdiagramm zur Erläuterung der Funktionen der Fig. 6;
  • Fig. 8 ist ein Blockdiagramm des zweiten Ausführungsbeispieles der vorliegenden Erfindung;
  • Fig. 9 ist ein Blockdiagramm der Übertragungseinheit in Fig. 8;
  • Fig. 10(a) ist ein Zeitdiagramm für den Rahmen F&sub1;;
  • Fig. 10(b) ist ein Zeitdiagramm für den Rahmen F&sub2;;
  • Fig. 10(c) ist ein Zeitdiagramm für das 62-Bit-Torsignal;
  • Fig. 10(d) ist ein Zeitdiagramm für die Ausgabe des Pufferspeichers 7;
  • Fig. 10(e) ist ein Zeitdiagramm für das Sperrsignal;
  • Fig. 10(f) ist ein Zeitdiagramm für das neu erzeugte Präambelmuster; und
  • Fig. 10(g) ist ein Zeitdiagramm für den Rahmen F&sub3;.
  • Fig. 4 ist ein Blockdiagramm des Übertragungsdatenverarbeitungssystem gemäß dem ersten Ausführungsbeispiel der vorliegenden Erfindung; Fig. 5 ist ein Zeitdiagramm zur Erläuterung der Funktion der Fig. 4; Fig. 6 ist ein Blockdiagramm der Übertragungseinheit 1 in Fig. 4; und Fig. 7 ist ein Zeitdiagramm zur Erläuterung der Funktion der Fig. 6.
  • In Fig. 4 haben die Blöcke mit denselben Bezugsziffern wie in Fig. 3 dieselbe Funktion wie in Fig. 3. Fig. 4 zeigt das Blockdiagramm beispielsweise in Knoten N&sub2;; das Blockdiagramm wird erhalten durch Hinzufügen eines Pufferspeichers 7, eines Präambelmustergenerators 8, eines Zeitgeberschaltkreises 9 und eines Mischerschaltkreises 10 zu dem in Fig. 3 gezeigten Blockdiagramm des Übertragungsdatenverarbeitungssystems gemäß dem Stand der Technik.
  • Wenn die Empfangseinheit 1 einen Rahmen F&sub1; empfängt, wird ein Taktsignal von dem Präambelmuster C&sub1; durch den Taktextrahierschaltkreis 3 extrahiert; demgemäß wird die Bitlänge des Präambelmusters C&sub2; im Rahmen F&sub2; kürzer als die des Präambelmusters C&sub1;, wenn der Rahmen F&sub2; in dem Flip-Flop-Schaltkreis 4 zu dem Rahmen F&sub2; neu gebildet wird; das heißt, ein Anfangsteil des Präambelmusters C&sub1; geht durch die Extrahierung des Taktsignals von dem Präambelmuster C&sub1; verloren, wobei eine Verzögerungszeit td vergeht, wie in Fig. 5(a) und 5(b) gezeigt ist. Der von dem Flip-Flop-Schaltkreis 4 neu gebildete Rahmen F&sub2; wird einmal an den Pufferspeicher 7 gesendet, und zur gleichen Zeit wird ein in dem Taktextrahierschaltkreis 3 vorgesehenes Aktiviersignal Se1 an einen Zeitgeberschaltkreis 9 und einen Präambelsignalsgenerator 8 in der Übertragungseinheit 2 gesendet, wie in Fig. 4 gezeigt ist. Das Aktiviersignal Se1 ist ein Signal, um einen definitiven Nachweis des Vorhandenseins von Rahmen F&sub2; zu geben, solange wie der Pegel des Aktiviersignals Se1 beispielsweise hoch ist, wie in Fig. 5(c) gezeigt ist.
  • Wenn der Präambelsignalgenerator 8 das Aktiviersignal Se1 empfängt, wird ein Präambelsignal neu erzeugt, wie in Fig. 5(e) gezeigt ist. In einem Mischerschaltkreis 10 werden die Daten des Rahmens F&sub2;, die in dem Pufferspeicher 7 gespeichert sind, und ein Teil des neu erzeugten Präambelsignals unter der Steuerung vom Zeitgeberschaltkreis 9 kombiniert. In dem Datenübertragungssystem kann im allgemeinen die Verzögerungszeit td im voraus geschätzt werden, so daß die Zeitdauer tt, in welcher das erzeugte neue Präambelsignal von dem Mischerschaltkreis 10 ausgewählt wird, in dem Zeitgeberschaltkreis 9 vorgesehen werden kann, im wesentlichen gleich der Verzögerungszeit td zu sein, wie in Fig. 5(f) gezeigt ist. Deshalb kann, wenn die gespeicherten Daten des Rahmens F&sub2; aus dem Pufferspeicher 7 ausgelesen werden, unmittelbar nachdem die Zeitdauer tt vorbei ist, der verlorene Teil des Präambelmusters ergänzt werden, wie in Fig. 5(g) gezeigt ist,. Fig. 5(g) zeigt einen Rahmen F&sub3;, welcher ein vom Mischerschaltkreis 10 ausgegebener Rahmen ist, und von der Übertragungseinheit 2 auszusenden ist; im Rahmen F&sub3; bezeichnet das Bezugszeichen E ein neu hinzugefügtes Präambelsignal, welches aus dem Präambelmuster C&sub3; kombiniert mit dem Präambelmuster C&sub2; besteht; das Präambelmuster C&sub2; und die Übertragungsdaten A sind das, was aus dem Pufferspeicher 7 ausgelesen wird.
  • Fig. 6 zeigt ein detaillierteres Blockdiagramm der Übertragungseinheit 2, insbesondere ein Blockdiagramm bezüglich des Zeitvorgabevorganges zum Kombinieren des neu erzeugten Präambelmusters mit dem Rahmen F&sub2;. In Fig. 6 haben die Blöcke mit denselben Bezugsziffern wie in Fig. 4 dieselbe Funktion wie in Fig. 4. Fig. 7 ist ein Zeitdiagramm zur Erläuterung von Fig. 6.
  • Wenn der Rahmen F&sub2; am Pufferspeicher 7 ankommt, wie in Fig. 7(b) gezeigt ist, wird das Aktiviersignal Se1, welches sich auf hohem Pegel (H) befindet, wie in Fig. 7(c) gezeigt ist, gleichzeitig auf einer ODER-Schaltkreis 96 gegeben, so daß der ODER-Schaltkreis 96 ein Signal mit hohem Pegel (H) für ein in Fig. 7(f) gezeigtes Zeitgebersignal TM&sub3; erzeugt; Fig. 7(a) zeigt den Rahmen F&sub1; zum Vergleich mit dem in Fig. 7(b) gezeigten Rahmen F&sub2;; das Zeitgebersignal TM&sub3; wird auf einen Zähler 93 gegeben, in welchem ein in Fig. 7(g) gezeigtes Zugriffadressensignal erzeugt und an den Pufferspeicher 7 gesendet wird. Wenn der Pufferspeicher 7 das Zugriffsadressensignal empfängt, werden die Daten im Pufferspeicher 7 gespeichert und daraus ausgelesen. Der Pufferspeicher 7 ist ein ringförmiger Typ, so daß die darin gespeicherten Daten (Rahmen F&sub2;) automatisch ausgelesen werden, nachdem "ein Ringzyklus" vorbei ist. In dem Ausführungsbeispiel ist die Periode des Ringzyklus bedeutsam, um die Dauer des Hinzufügens des neu erzeugten Präambelsignals zu bestimmen, um den verlorenen Teil des Präambelmusters zu ergänzen, was aus der folgenden Diskussion klar wird. Die Periode des Ringzyklus steht allgemein mit der Speicherkapazität in Zusammenhang, beispielsweise beträgt die Periode ungefähr 410 Mikrosekunden, wenn der Pufferspeicher 7 eine Speicherkapazität von einem Mega-Byte hat.
  • Das Aktiviersignal Se1 wird auch auf den Präambelsignalgenerator 8 gegeben, auf einen Zähler 91 durch einen Pegelanstiegsdetektor 94, und einen Zähler 92 durch einen Pegelabfalldetektor 95. Wenn das Aktiviersignal Se1 auf den Präambelsignalgenerator 8 gegeben wird, wird, wie in Fig. 7(i) gezeigt wird, ein neues Präambelsignal erzeugt, und ein Teil (E&sub1;) davon wird auf den Mischerschaltkreis 10 nur während der Zeitdauer eines in Fig. 7(d) gezeigten Zeitgebersignals TM&sub2; gegeben. Das Zeitgebersignal TM&sub2; wird wie folgt erzeugt: Wenn der Pegelanstiegsdetektor 94 den Pegelanstieg des Aktiviersignals Se1 ermittelt, erzeugt der Zähler 91 das Zeitgebersignal TM&sub2; und gibt es auf den Mischerschaltkreis 10; die Zeitdauer des Zeitgebersignals TM&sub2; wird so bestimmt, daß sie gleich der Periode des Ringzyklus ist. Danach erzeugt der Zähler 92, wenn der Pegelabfalldetektor 95 den Pegelabfall des Aktiviersignals Se1 ermittelt, ein in Fig. 7(e) gezeigtes Zeitgebersignal TM&sub1;, und dieses wird auf den ODER-Schaltkreis 96 gegeben; die Zeitdauer des Zeitgebersignals TM&sub1; wird so bestimmt, daß sie auch gleich der Periode des Ringzyklus ist. Demgemäß wird die Zeitdauer des Zeitgebersignals TM&sub3; gleich der Summe der Zeitdauer des Zeitgebersignals TM&sub1; und des Aktiviersignals Se1, wie in Fig. 7(f) gezeigt ist, so daß der Zähler 93 ein Zugriffsadressensignal erzeugt, dessen Zeitdauer gleich derjenigen der Zeitdauer TM&sub3; ist, was bedeutet, daß das neu erzeugte Präambelsignal zuerst auf den Mischerschaltkreis 10 von dem Präambelsignalgenerator 8 gegeben wird, und die im Pufferspeicher 7 gespeicherten Daten des Rahmens F&sub2; ausgelesen und während der Zeitdauer zwischen dem Punkt, in welchem das Zeitgebersignal TM&sub2; vorüber ist, und dem Punkt, in welchem das Zeitgebersignal TM&sub1; vorüber ist, verwendet werden, wie in Fig. 7(h) gezeigt ist. Deshalb erzeugt der Mischerschaltkreis 10 den Rahmen F&sub3;, wie in Fig. 7(j) gezeigt ist. In Fig. 7(j) ist das Bezugszeichen E&sub1; der Teil des neue erzeugten Präambelsignals, welcher den ausgelesenen Daten des Rahmens F&sub2; hinzugefügt ist.
  • Wie im Vergleich zwischen Fig. 7(a) und 7(j) gesehen werden kann, ergibt sich gemäß dem obigen Ausführungsbeispiel eine Zeitverzögerung um die Verzögerungszeit td zwischen dem Startpunkt des Rahmens F&sub1; und des Rahmens F&sub3;, welche bewirkt, daß die Datenübertragungseffizienz sinkt, und ferner ist die Bitlänge des Präambelmusters C&sub3; nicht exakt eingestellt, um gleich der Bitlänge (64 Bits) gemäß dem IEEE-Standard zu sein. Um dieses Problem zu verbessern, wird unter Bezugnahme auf Fig. 8, 9 und 10 ein anderes Ausführungsbeispiel diskutiert.
  • Fig. 8 ist ein Blockdiagramm des Übertragungsdatenverarbeitungssystems gemäß dem zweiten Ausführungsbeispiel der Erfindung; Fig. 9 ist ein Blockdiagramm in der Übertragungseinheit in Fig. 8; und Fig. 10 ist ein Zeitdiagramm zur Erläuterung der Funktion von Fig. 9.
  • In Fig. 8 haben die Blöcke mit denselben Bezugsziffern und Symbolen wie in Fig. 4 dieselbe Funktion wie in Fig. 4. In diesem Ausführungsbeispiel ist in der Empfängereinheit 1 ein Trägersensor 11 hinzugefügt, um den Träger des zu empfangenden Rahmens F&sub1; zu erfassen. Wenn die Empfängereinheit 1 den Rahmen F&sub1; empfängt, erfaßt der Trägersensor 11 den Träger des empfangenen Rahmens F&sub1; und erzeugt ein Aktiviersignal Se2, welches auf den Zeitgeberschaltkreis 12 gegeben wird. Andere Schaltkreise in der Empfängereinheit 2 in Fig. 8 arbeiten wie folgt: Der Taktextrahierschaltkreis 3 extrahiert das Taktsignal von dem Präambelmuster C&sub1; des Rahmens F&sub1; und gibt das Taktsignal auf den Flip-Flop-Schaltkreis 4, in welchem der Rahmen F&sub1; in dem Rahmen F&sub2; neu gebildet wird, welcher auf den Pufferspeicher 71 gegeben wird.
  • In der Übertragungseinheit 2 in Fig. 8 gibt es den Zeitgeberschaltkreis 12; die Funktion des Zeitgeberschaltkreises 12 ist jedoch ziemlich verschieden von dem Zeitgeberschaltkreis 9 in Fig. 4 oder 6. Fig. 9 ist ein Blockdiagramm des Zeitgeberschaltkreises 12 mit anderen Schaltkreisen im Zusammenhang mit Schaltkreis 12. In Fig. 9 haben die Blöcke mit denselben Bezugsziffern und Symbolen wie in Fig. 8 dieselbe Funktion wie in Fig. 8. Das Aktiviersignal Se2 wird auf einen 62-Bit-Torgenerator 121 im Zeitgeberschaltkreis 12 gegeben; dann erzeugt der 62-Bit-Torgenerator 121 ein 62-Bit-Torsignal mit einer Bitlänge von 62 Bits; und das 62-Bit-Torsignal wird auf die folgenden Schaltkreise gegeben: Auf den Präambelsignalgenerator 8, einen 1,1-Bit-Detektor 122 in dem Zeitgeberschaltkreis 12, und auf einen Mischerschaltkreis 10. Wenn der Präambelsignalgenerator 8 das 62-Bit-Torsignal empfängt, erzeugt der Präambelsignalgenerator 8 ein Präambelmuster mit der Bitlänge von 62 Bits, wie 10101010 --- 10 und gibt es auf den Mischerschaltkreis 10. Der Pufferspeicher 71 ist vom "Zuerst hinein, zuerst hinaus"-Typ (FIFO), und wenn der Pufferspeicher 71 den Rahmen F&sub2; speichert, wird der gespeicherte Rahmen F&sub2; gleichzeitig ausgelesen und auf einen 1,1-Bit-Detektor 122 und ein 2-Bit-Schieberegister 123 gegeben. Der 1,1-Bit-Detektor 122 erfaßt Bitsignale "1,1" von dem ausgelesenen Rahmen F&sub2;; die Bitsignale "1,1" sind die letzten beiden Bits des Präambelmusters C&sub2; im Rahmen F&sub2;, und erzeugt ein an den Pufferspeicher 71 zu sendendes Sperrsignal. Wenn der Pufferspeicher 71 das Sperrsignal empfängt, beendet der Pufferspeicher 71 den Lesevorgang. Das 2-Bit-Schieberegister 123 ist dazu da, die letzten beiden Bits seiner Eingabe zu erhalten, und zu dieser Zeit entsprechen die letzten beiden Bits den Bitsignalen "1,1". Das auf den Mischerschaltkreis 10 gegebene 62-Bit-Torsignal steuert den Mischerschaltkreis 10, so daß nur das von dem Präambelsignalgenerator 8 erzeugte 62-Bit-Präambelmuster ausgewählt wird, und ein Ausgangssignal vom 2-Bit-Schieberegister 123 ausgewählt wird, nachdem das 62-Bit-Torsignal vorbei ist. Wenn das 62-Bit-Torsignal, das auf den 1,1 Bit-Detektor 122 gegeben wird, vorbei ist, steuert der Detektor 122 den Pufferspeicher 71, um zu beginnen, den Rest des gespeicherten Rahmens F&sub2; auszulesen, denn der Rest ist gleich den Übertragungsdaten A im Rahmen F&sub2;; dann die ausgelesene Ausgabe; das heißt, Übertragungsdaten A werden vom Pufferspeicher 71 an das 2-Bit-Schieberegister 123 gesendet. Deshalb werden vom 2-Bit-Schieberegister 123 zuerst die verbleibenden Bitsignals "1,1" in den Mischerschaltkreis 10 gegeben, und dann werden die Übertragungsdaten A in den Mischerschaltkreis 10 gegeben.
  • Fig. 10 ist ein Zeitdiagramm, um das Vorangehende zu erläutern. Fig. 10(a) zeigt den von der Empfängereinheit 1 empfangenen Rahmen F&sub1;. Der Rahmen F&sub1; ist ein Standardrahmen, so daß das Präambelmuster C&sub1; 64 Bits lang ist, und das SFD-Muster einschließt, in welchem 2 Bits mit "1,1" vorhanden sind. Fig. 10(b) zeigt den in den Pufferspeicher 71 eingegebenen Rahmen F&sub2;; der schraffierte Abschnitt in Fig. 10(b) entspricht dem verlorenen Teil des Präambelmusters C&sub1;; die Bitlänge des verlorenen Teils ist gleich der Zeitverzögerung td. Fig. 10(c) zeigt das 62-Bit-Torsignal, welches von dem Aktiviersignal Se2 erhalten wird; jedoch tritt eine Zeitverzögerung zwischen den führenden Flanken des Trägers des Rahmens F&sub1; und des Aktiviersignals Se2 auf, wenn der Trägersensorschaltkreis 11 das Aktiviersignal Se2 erzeugt; deshalb ergibt sich eine Zeitverzögerung td1 zwischen den führenden Flanken des Rahmens F&sub1; und dem 62-Bit-Torsignal, wie in Fig. 10(c) gezeigt ist; der Betrag der Verzögerungszeit td1 ist größer als 2 Bits, jedoch kleiner als der Betrag der Verzögerungszeit td. Fig. 10(d) zeigt die Ausgabe des Pufferspeichers 71; jedes Bit der Ausgabe wird aus dem Speicher 71 ausgelesen, in jedem Fall nachdem das Bit in den Speicher 71 eingeschrieben worden ist; jedoch wird der Auslesevorgang vorübergehend unterbrochen, wenn die Bitsignale "1,1" von dem 1,1-Bit-Detektor 122 erfaßt werden, und das Sperrsignal, welches in Fig. 10(e) gezeigt ist, auf den Pufferspeicher 71 gegeben wird; der Pufferspeicher 71 beginnt, die gespeicherten Daten wieder auszulesen, wenn das 62-Bit-Torsignal vorüber ist. Fig. 10(f) zeigt ein Präambelmuster E&sub2;, welches von dem Präambelsignalgenerator 8 neu erzeugt wird, wenn das 62-Bit-Torsignal in den Präambelsignalgenerator 8 eingegeben wird, wie in Fig. 10(c) gezeigt ist. Fig. 10(g) zeigt den Rahmen F&sub3;, welcher von dem Mischerschaltkreis 10 durch Auswählen des in Fig. 10(f) gezeigten, neu erzeugten Präambelmusters E&sub2; erzeugt wird, die Bitsignale "1,1" und die Übertragungsdaten A werden von dem 2-Bit-Schieberegister 123 geliefert.
  • Im Vergleich zwischen Fig. 10(g) und Fig. 5(g) ist die Verzögerungszeit td1 kleiner als die Verzögerungszeit td; demgemäß ist das letzte Ausführungsbeispiel besser als das vorangehende im Hinblick auf die Datenübertragungseffizienz. Ferner kann im letzten Ausführungsbeispiel das Präambelmuster (Präambelmuster C&sub3;) so vorgesehen werden, daß es exakt gleich der Größe des IEEE-Standards ist.

Claims (5)

1. Übertragungsdatenverarbeitungssystem zum Weiterschalten von Übertragungsdaten mit einem Präambelmuster durch eine Vielzahl von Knoten, die entlang einer Übertragungsleitung angeordnet sind, wobei das Übertragungsdatenverarbeitungssystem in einem der Knoten umfaßt:
Einrichtungen (1) zum Empfangen eines ersten Rahmens, der ein erstes Präambelmuster und Übertragungsdaten umfaßt, in der Reihenfolge erstes Präambelmuster und Übertragungsdaten;
Einrichtungen (3) zum Extrahieren eines Taktsignals aus dem ersten Präambelmuster, wodurch ein Anfangsteil des ersten Präambelmusters verloren geht;
Einrichtungen (7, 8, 9, 10) zum Erzeugen eines zweiten Rahmens von dem ersten Rahmen unter Verwendung des Taktsignals, wobei der zweite Rahmen ein zweites Präambelmuster und die Übertragungsdaten umfaßt, in der Reihenfolge zweites Präambelmuster und die Übertragungsdaten;
Einrichtungen (7) zum Speichern des zweiten Präambelmusters und der Übertragungsdaten, wobei das zweite Präambelmuster eine um im wesentlichen die Länge des verloren gegangenen Anfangsteils kürzere Bitlänge als die Bitlänge des ersten Präambelmusters hat;
Einrichtungen (8, 9, 10) zum Ergänzen des zweiten Präambelmusters durch Hinzufügen eines Präambelsignals mit einer Bitlänge, die im wesentlichen gleich der Bitlänge des verloren gegangenen Anfangsteils ist, wodurch ein erzeugtes drittes Präambelmuster gebildet wird, welches im wesentlichen gleich lang ist wie das erste Präambelmuster;
Einrichtungen (10) zum Erzeugen eines wiederhergestellten Rahmens, welcher das erzeugte dritte Präambelmuster und die Übertragungsdaten in der Reihenfolge erzeugtes drittes Präambelmuster und die Übertragungsdaten umfaßt; und
Einrichtungen (6) zum Senden des wiederhergestellten Rahmens von dem Knoten.
2. Übertragungsdatenverarbeitungssystem nach Anspruch 1, dadurch gekennzeichnet, daß die Einrichtung zum Erzeugen des wiederhergestellten Rahmens Einrichtungen zum Bilden des wiederhergestellten Rahmens so umfaßt, daß er identisch mit dem ersten Rahmen ist, welcher wiederhergestellte Rahmen das erzeugte dritte Präambelmuster und die Übertragungsdaten umfaßt.
3. Übertragungsdatenverarbeitungssystem nach Anspruch 2, gekennzeichnet durch Aktiviersignaleinrichtungen (3) zum Erzeugen eines Aktiviersignales, welches einen Nachweis des Vorhandenseins des zweiten Rahmens bietet.
4. Übertragungsdatenverarbeitungssystem nach Anspruch 3, dadurch gekennzeichnet, daß die Einrichtungen zum Ergänzen des zweiten Präambelmusters und die Einrichtungen zum Erzeugen des wiederhergestellten Rahmens umfassen:
einen Pufferspeicher (7), welcher betriebsmäßig mit der Einrichtung (1) verbunden ist, um den zweiten Rahmen zu empfangen, zu speichern und automatisch den gespeicherten zweiten Rahmen auszulesen, wenn eine erste Periode vorüber ist, nachdem der Pufferspeicher begonnen hat, den zweiten Rahmen zu speichern;
einen Präambelsignalgenerator (8) zum Erzeugen eines erzeugten Präambelsignales, wenn das Aktiviersignal darauf gegeben wird;
einen Mischerschaltkreis (10), der betriebsmäßig mit dem Präambelsignalgenerator (8), dem Pufferspeicher (7) und der Einrichtung zum Senden (6) verbunden ist, zum Erzeugen des wiederhergestellten Rahmens durch Auswählen des erzeugten Präambelsignals und des aus dem Pufferspeicher ausgelesenen gespeicherten zweiten Rahmens; und
einen Zeitgeberschaltkreis (9), der betriebsmäßig mit dem Mischerschaltkreis (10) verbunden ist, um den Pufferspeicher (7) zu steuern, den zweiten Rahmen zu speichern, und den Mischerschaltkreis (10), das erzeugte Präambelsignal während der ersten Periode auszuwählen.
5. Übertragungsdatenverarbeitungssystem nach Anspruch 4, dadurch gekennzeichnet, daß der Zeitgeberschaltkreis (9) umfaßt:
einen ersten Zähler (91), der betriebsmäßig mit der Aktiviersignaleinrichtung (13) verbunden ist, um ein erstes Zeitgebertorsignal zu erzeugen, welches den Mischerschaltkreis (10) steuert, das erzeugte Präambelsignal auszuwählen, wobei das erste Zeitgebertorsignal erzeugt wird, nachdem eine vordere Flanke des Aktiviersignals erfaßt wird, und eine Zeitdauer gleich der ersten Periode hat;
einen zweiten Zähler (92), der betriebsmäßig mit der Aktiviersignaleinrichtung (3) verbunden ist, um ein zweites Zeitgebertorsignal zu erzeugen, wobei das zweite Zeitgebertorsignal erzeugt wird, nachdem eine hintere Flanke des Aktiviersignals erfaßt wird, und eine Zeitdauer gleich der ersten Periode hat;
einen ODER-Schaltkreis (96), der betriebsmäßig mit der Aktiviersignaleinrichtung (3) und dem zweiten Zähler (92) verbunden ist, um ein drittes Zeitgebertorsignal durch Empfangen des ersten Aktiviersignals und des zweiten Zeitgebertorsignales zu erzeugen, wobei das dritte Zeitgebertorsignal eine Zeitdauer gleich einer Summe der Zeitdauer des Aktiviersignales und des zweiten Zeitgebertorsignales hat; und
einen dritten Zähler (93), der betriebsmäßig mit der Aktiviersignaleinrichtung (3) und dem Mischerschaltkreis (10) verbunden ist, um ein Zugriffsadressensignal an den Pufferspeicher (7) auf den Empfang des dritten Zeitgebertorsignales hin zu liefern.
DE86900271T 1984-12-27 1985-12-25 Sendedatenverarbeitungssystem. Expired - Fee Related DE3587508T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP28062884 1984-12-27

Publications (2)

Publication Number Publication Date
DE3587508D1 DE3587508D1 (de) 1993-09-09
DE3587508T2 true DE3587508T2 (de) 1993-12-16

Family

ID=17627694

Family Applications (1)

Application Number Title Priority Date Filing Date
DE86900271T Expired - Fee Related DE3587508T2 (de) 1984-12-27 1985-12-25 Sendedatenverarbeitungssystem.

Country Status (7)

Country Link
US (1) US4736370A (de)
EP (1) EP0217955B1 (de)
JP (1) JPH0671258B2 (de)
KR (1) KR900006788B1 (de)
CA (1) CA1244110A (de)
DE (1) DE3587508T2 (de)
WO (1) WO1986004203A1 (de)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH088572B2 (ja) * 1987-03-09 1996-01-29 株式会社日立製作所 通信システムにおけるノード装置
AU604444B2 (en) * 1987-11-11 1990-12-13 Nec Corporation Frame relay type data switching apparatus
US5148429A (en) * 1988-10-27 1992-09-15 Kabushiki Kaisha Toshiba Voice data transmission system and method
JP3093211B2 (ja) * 1989-02-03 2000-10-03 日本電気株式会社 位相合わせ回路
DE4107015A1 (de) * 1991-03-05 1992-09-10 Hirschmann Richard Gmbh Co Verfahren zum zwischenverstaerken von digitalen signalen sowie zwischenverstaerker fuer digitale signale
JP2715031B2 (ja) * 1992-08-10 1998-02-16 三菱電機株式会社 データ送受信システムおよび端末装置
JP3441018B2 (ja) * 1994-11-02 2003-08-25 富士通株式会社 リング型伝送路の遅延制御方法および伝送装置
US6278718B1 (en) 1996-08-29 2001-08-21 Excel, Inc. Distributed network synchronization system
EP1065831B1 (de) * 1999-06-30 2006-05-17 Texas Instruments Incorporated Frühzeitige Präambelübertragung
FR2830998A1 (fr) * 2001-10-16 2003-04-18 Koninkl Philips Electronics Nv Filtre digital pour reduire des pics de tension
KR100885869B1 (ko) * 2006-04-04 2009-02-27 삼성전자주식회사 프리엠블 코드를 사용하여 노이즈를 감소시키는 단일형병렬데이터 인터페이스 방법, 기록매체 및 반도체 장치
US20080192776A1 (en) * 2007-02-09 2008-08-14 Fleming Kristoffer D Mechanism for increasing UWB MAC efficiency and bandwidth via the period inclusion of PHY preambles for synchronization
JP5648500B2 (ja) * 2011-01-28 2015-01-07 富士通セミコンダクター株式会社 送信装置、送信方法、受信装置、及び受信方法
JP6803535B2 (ja) * 2017-04-03 2020-12-23 パナソニックIpマネジメント株式会社 通信装置および通信方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4099024A (en) * 1977-02-16 1978-07-04 Xerox Corporation Communications network repeater
JPS5766013A (en) * 1980-10-13 1982-04-22 Inoue Jidosha Yohin Seisakusho:Kk Light shielding device for automobile window glass
JPS57173951A (en) * 1981-04-20 1982-10-26 Hitachi Ltd Wire bonding method
JPH0671270B2 (ja) * 1982-01-26 1994-09-07 株式会社日立製作所 データ伝送ネットワーク
US4593154A (en) * 1983-07-08 1986-06-03 Nissan Motor Company, Limited Loop-type data transmission/reception network

Also Published As

Publication number Publication date
KR870700190A (ko) 1987-03-14
KR900006788B1 (ko) 1990-09-21
WO1986004203A1 (en) 1986-07-17
EP0217955A1 (de) 1987-04-15
US4736370A (en) 1988-04-05
DE3587508D1 (de) 1993-09-09
JPH0671258B2 (ja) 1994-09-07
CA1244110A (en) 1988-11-01
JPS62502648A (ja) 1987-10-08
EP0217955B1 (de) 1993-08-04

Similar Documents

Publication Publication Date Title
DE3587508T2 (de) Sendedatenverarbeitungssystem.
DE69829088T2 (de) Verfahren und Vorrichtung zur Übertragung von Datenrahmen
EP0137208B1 (de) Verfahren zur Umwandlung eines Eingangsbitstromes
DE3544820C2 (de)
DE3850162T2 (de) Rahmensynchronisierungsapparat.
DE2801611A1 (de) Verfahren und anordnung zum adressieren und speichern von daten in speichern mit wahlfreiem zugriff
DE69118143T2 (de) Phasen- und Ratenanpassungsschaltung für Zellenübertragung
DE3148099C2 (de) Anordnung zum Erkennen einer Digitalfolge
DE68923147T2 (de) Übertragungsleitung mit Kodier/Dekodiereinrichtung.
DE68916945T2 (de) Synchronisierschaltung für Datenüberträge zwischen zwei mit unterschiedlicher Geschwindigkeit arbeitenden Geräten.
DE2559119B2 (de) Schaltung zur konzentrierung digitaler signale
DE2412962B2 (de) Verfahren zur zeitmultiplex-uebertragung von daten
DE3006165C2 (de) Ankoppeleinrichtung zum Ankoppeln zweier Datenverarbeitungsanlagen
DE19838782C2 (de) Sender, Empfänger und Verfahren in einem Telekommunikationssystem zum Erzeugen von PN-Sequenzen für eine Vielzahl von Benutzerkanälen
EP0201634B1 (de) Digitaler Wortgenerator zur automatischen Erzeugung periodischer Dauerzeichen aus n-bit-Wörtern aller Wortgewichte und deren Permutationen
DE69128835T2 (de) Logische Maschine zur Verarbeitung von Kontrollinformation eines Telekommunikation-Übertragungsrahmens
DE1252727B (de) Verfahren zum störungsfreien Empfang übertragener Daten
DE2433885A1 (de) Verfahren und vorrichtung zum synchronisieren eines testinstruments auf ein digitales system
DE1119567B (de) Geraet zur Speicherung von Informationen
DE3044037C2 (de) Ratenänderungschaltung
DE69227070T2 (de) Datensender und -empfänger
DE3881621T2 (de) Jitterregelung in digitalen uebertragungsstrecken.
DE2554025C3 (de) Einsen-Einfugung in Impulsübertragungsanlagen
DE69325087T2 (de) Verfahren zur bildung einer qualitätsmessung für signalburst
DE19711057B4 (de) Synchronsignal-Erfassungsvorrichtung

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee