KR870700190A - 전송정보 처리방식 - Google Patents

전송정보 처리방식

Info

Publication number
KR870700190A
KR870700190A KR860700514A KR860700514A KR870700190A KR 870700190 A KR870700190 A KR 870700190A KR 860700514 A KR860700514 A KR 860700514A KR 860700514 A KR860700514 A KR 860700514A KR 870700190 A KR870700190 A KR 870700190A
Authority
KR
South Korea
Prior art keywords
frame
generated
signal
preamble pattern
preamble
Prior art date
Application number
KR860700514A
Other languages
English (en)
Other versions
KR900006788B1 (ko
Inventor
마사시 히로메
기요다까 시가따
Original Assignee
야마모도 다꾸마
후지쓰 가부시끼 가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 야마모도 다꾸마, 후지쓰 가부시끼 가이샤 filed Critical 야마모도 다꾸마
Publication of KR870700190A publication Critical patent/KR870700190A/ko
Application granted granted Critical
Publication of KR900006788B1 publication Critical patent/KR900006788B1/ko

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/28Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/42Loop networks
    • H04L12/422Synchronisation for ring networks
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/28Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/04Speed or phase control by synchronisation signals
    • H04L7/10Arrangements for initial synchronisation
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/04Speed or phase control by synchronisation signals
    • H04L7/041Speed or phase control by synchronisation signals using special codes as synchronising signal
    • H04L7/042Detectors therefor, e.g. correlators, state machines
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/04Speed or phase control by synchronisation signals
    • H04L7/041Speed or phase control by synchronisation signals using special codes as synchronising signal
    • H04L7/046Speed or phase control by synchronisation signals using special codes as synchronising signal using a dotting sequence

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Time-Division Multiplex Systems (AREA)

Abstract

내용 없음.

Description

전송정보 처리방식
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 정보전송 방식의 개략도.

Claims (10)

  1. 전송로를 따라 위치된 다수의 단국들을 통하여 프리앰블 패턴으로서 전송정보를 중계하기 위한 전송 정보 처리 방식에 있어서, 상기 전송정보 처리 방식의 상기 단국내에서는 : 제1 프리앰블 패턴과 전송정보의 순으로 배열되어 구성되는 제1 프레임을 수신하기 위한 수단과, 상기 제1 프리앰블 패턴의 개시부분을 소실시켜 상기 제1 프리앰블로부터 클록신호를 추출하기 위한 수단과, 상기 클록신호를 이용하여 상기 제1 프레임을 제2 프레임으로 재형성하기 위한 수단과; 상기 제2 프레임은 제2프리앰블 패턴과 상기 전송정보의 순으로 배열되어 구성되며, 상기 제2 프리앰블 패턴은 상기 소실된 부분에 대응하는 비트기장만큼 상기 제1 프리앰블 패턴의 비트 기장보다 더 짧은 비트기장을 가지며, 생성된 프리앰블 패턴을 형성하여 상기 제2 프리앰블 패턴을 복원하기 위한 수단과, 상기 생성된 프리앰블 패턴과 상기 전송정보의 순으로 배열되어 구성된 생성된 프레임을 형성하기 위한 수단과, 그리고 상기 단국으로부터 출력된 상기 생성된 프리앰블 패턴을 송출하기 위한 수단을 포함하는 것이 특징인 전송정보 처리방식.
  2. 제1항에 있어서, 상기 소실부분은 복원시키기 위한 상기 수단은, 상기 제1의 생성된 프리앰블 패턴을 형성하여 상기 제2 프리앰블 패턴의 앞부분에서 상기 소실된 부분의 상기 비트 기장과 동일한 비트기장동안 프리앰블 부가하여 상기 소실된 부분을 보충하기 위한 수단을 포함하는 것이 특징인 전송정보 처리방식.
  3. 제2항에서, 생성된 프레임을 형성하기 위한 수단은 상기 제1의 생성된 프리앰블 패턴과 상기 전송정보를 포함하는 제1의 생성된 프레임을 형성하기 위한 수단을 포함하는 것이 특징인 전송정보 장치.
  4. 제3항에서, 상기 제2프레임이 존재함을 양성적으로 입증시켜 주는 제1의 이네이블 신호를 발생시키기 위한 수단을 더 포함하는 것이 특징인 전송 정보 처리 방식.
  5. 제4항에서, 사기 소실된 부분을 보상하기 위한 상기 수단과 상기 제1의 생성된 프레임을 형성하기 위한 상기 수단은 : 상기 제2 프레임을 기억하기 위한 버퍼 메모리로서, 상기 메모리가 상기 제2프레임을 기억하기 시작한 후 상기 메모리 내에 지시된 제1기간이 끝날때 상기 기억된 제2프레임을 자동로 판독시키기 위한 버퍼 메모리와, 상기 제1 이네이블 신호가 입력될때 상기 프레임블 신호를 새로이 생성시키기 위한 프리앰블 신호 생성기와, 상기 버퍼 메모리로부터 판독된 상기 기억된 제2 프레임과 상기 생성된 프리앰블 신호를 선택함으로서 상기 제1의 생성된 프레임을 발생시키기 위한 막싱회로와, 그리고 상기 제1기간동안 상기 생성된 프리앰블 신호를 선택하기 위해 상기 제2프레임과 상기 막싱 회로를 기억시키도록 상기 버퍼 메모리를 제어하기 위한 타이밍 회로를 포함하는 것이 특징인 전송정보 처리방식.
  6. 제5항에서, 상기 타이밍 회로는 : 상기 생성된 프리앰블 신호를 선택하도록 상기 믹싱회로를 제어하기 위한 제1의 타이밍 게이트 신호를 생성시키기 위한 제1 카운터와, 상기 제1 타이밍 게이트 신호는 상기 제1의 이네이블 신호의 선단부가 검출된 후 생성되며, 상기 제1기간과 동일한 시간기간을 가지며, OR회로로 보내지는 제2타이밍 게이트 신호를 발생시키기 위한 제2카운터와, 상기 제2 타이밍 게이트 신호는 상기 제1 이네이를 신호가 검출된 후 생성되며, 상기 제1기간과 동일한 시간기간을 가지며 상기 제1 이네이블 신호와 상기 제2 타이밍 게이트 신호를 수신하는 제3타이밍 게이트 신호를 발생시키기 위한 OR회로로서, 상기 제3 타이밍 게이트 신호는 상기 제1 이네이블 신호와 상기 제2 타이밍 게이트 신호의 시간기간을 합한 시간기간을 가지며, 그리고 상기 제3 타이밍 게이트 신호를 수신하는 상기 버퍼 메모리에 억세스 어드레스 신호를 제공하기 위한 제3 카운터를 포함하는 것이 특징인 전송정보 처리방식.
  7. 제1항에서, 상기 제1프레임의 반송파를 감지하기 위한 수단과, 상기 반송파가 존재함을 양성적으로 입증해주는 제2 이네이블 신호를 발생시키기 위한 수단을 더 포함하는 것이 특징인 전송정보 처리방식.
  8. 제7항에서, 상기 소실된 부분을 복원하기 위한 상기 수단은 제2 이네이블 신호와 동기된 표준 비트 기장을 갖는 제2의 상기 생성된 프리앰블 패턴을 발생시키기 위한 수단을 포함하되, 상기 제2의 생성된 프리앰블 패턴은 8개의 8중조를 포함하며, 각 8중조는 마지막 8중조가 제2의 상기 생성된 프리앰블 패턴이 앞부분으로부터 카운트하여 10101011인 것 외에는 10101010인 것이 특징인 전송정보 처리방식.
  9. 제8항에서, 생성된 프레임을 형성하기 위한 상기 수단은 상기 전송정보에 상기 제2의 생성된 프리앰블 패턴을 부가함에 의해 상기 제2의 생성된 프레임을 형성하기 위한 수단을 포함하는 것이 특징인 전송정보 처리방식.
  10. 제9항에서, 상기 제2의 생성된 프리앰블 패턴을 발생시키기 위한 상기 수단과 상기 제2의 생성된 프레임을 형성하기 위한 수단은 : 상기 제2 프레임을 기억시키고 또한 상기 기억된 제 2 프레임을 자동으로 동시에 판독하기 위한 버퍼 메모리와, 상기 제2 이네이블 신호를 수신하여 62비트의 시간기간을 갖는 62비드게이트 신호를 생성시키기 위한 62-비트 게이트 생성기와, 상기 62-비트 게이트 신호를 수신하여 62-비트 프리앰블 패턴을 생성하기 위한 프리앰블 신호생성기와, 상기 62-비트 프리앰블 패턴은 상기 마지막 8중조의 마지막 두 비트 1,1을 제외하고 상기 8개의 8중조로 구성되며, 상기 62비트 게이트 신호가 입력되는 동안 상기 버퍼 메모리로부터 상기 판독된 제2프레임을 수신하여 상기 마지막 두 비트 1,1을 검출하고 또한 상기 62-비트 게이트 신호가 끝날때까지 상기 버퍼메모리의 판독동작을 정지시키도록 상기 버퍼메모리에 금지신호를 되돌려 보내기 위한 1,1-비트 검출기와, 상기 버퍼메모리로부터 상기 판독된 제2 프레임을 수신하는 상기 마지막 2비드 1,1을 남기고 또한 상기 마지막 두 비트 1,1을 송출하고 또한 상기 전송정보가 상기 버퍼 메모리로부터 입력될 때 상기 버퍼 메모리내에 기억된 정보를 전송시키기 위한 2-비트 쉬프트 레지스터와, 그리고 상기 프리앰블 신호 생성기로부터 발생된 상기 62-비트 프리앰블 패턴을 일차로 선택하고 상기 마지막 두 비트 1,1과 상기 전송정보를 2차로 선택함에 의해 상기 생성된 프레임을 형성하기 위한 믹싱회로로서, 여기서 상기 마지막 두 비트를 1,1과 상기 전송정보는 상기 62-비트 게이트 신호에 의한 제어하에 상기 2-비트 쉬프트 레지스터로부터 입력되며, 상기 62-비트 프리앰블 패턴과 상기 두 비트 1,1은 상기 제2의 생성된 프리앰블 패턴을 형성시키는 믹싱회로를 포함하는 것이 특징인 전송정보 처리방식.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019860700514A 1984-12-27 1985-12-25 정보전송 처리장치 KR900006788B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP28062884 1984-12-27
JP59-280628 1984-12-27
JP???59/200628 1984-12-27
PCT/JP1985/000713 WO1986004203A1 (en) 1984-12-27 1985-12-25 Transmitting data processing system

Publications (2)

Publication Number Publication Date
KR870700190A true KR870700190A (ko) 1987-03-14
KR900006788B1 KR900006788B1 (ko) 1990-09-21

Family

ID=17627694

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019860700514A KR900006788B1 (ko) 1984-12-27 1985-12-25 정보전송 처리장치

Country Status (7)

Country Link
US (1) US4736370A (ko)
EP (1) EP0217955B1 (ko)
JP (1) JPH0671258B2 (ko)
KR (1) KR900006788B1 (ko)
CA (1) CA1244110A (ko)
DE (1) DE3587508T2 (ko)
WO (1) WO1986004203A1 (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH088572B2 (ja) * 1987-03-09 1996-01-29 株式会社日立製作所 通信システムにおけるノード装置
AU604444B2 (en) * 1987-11-11 1990-12-13 Nec Corporation Frame relay type data switching apparatus
US5148429A (en) * 1988-10-27 1992-09-15 Kabushiki Kaisha Toshiba Voice data transmission system and method
JP3093211B2 (ja) * 1989-02-03 2000-10-03 日本電気株式会社 位相合わせ回路
DE4107015A1 (de) * 1991-03-05 1992-09-10 Hirschmann Richard Gmbh Co Verfahren zum zwischenverstaerken von digitalen signalen sowie zwischenverstaerker fuer digitale signale
JP2715031B2 (ja) * 1992-08-10 1998-02-16 三菱電機株式会社 データ送受信システムおよび端末装置
JP3441018B2 (ja) * 1994-11-02 2003-08-25 富士通株式会社 リング型伝送路の遅延制御方法および伝送装置
US6278718B1 (en) 1996-08-29 2001-08-21 Excel, Inc. Distributed network synchronization system
EP1065831B1 (en) * 1999-06-30 2006-05-17 Texas Instruments Incorporated Early preamble transmission
FR2830998A1 (fr) * 2001-10-16 2003-04-18 Koninkl Philips Electronics Nv Filtre digital pour reduire des pics de tension
KR100885869B1 (ko) * 2006-04-04 2009-02-27 삼성전자주식회사 프리엠블 코드를 사용하여 노이즈를 감소시키는 단일형병렬데이터 인터페이스 방법, 기록매체 및 반도체 장치
US20080192776A1 (en) * 2007-02-09 2008-08-14 Fleming Kristoffer D Mechanism for increasing UWB MAC efficiency and bandwidth via the period inclusion of PHY preambles for synchronization
JP5648500B2 (ja) * 2011-01-28 2015-01-07 富士通セミコンダクター株式会社 送信装置、送信方法、受信装置、及び受信方法
JP6803535B2 (ja) * 2017-04-03 2020-12-23 パナソニックIpマネジメント株式会社 通信装置および通信方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4099024A (en) * 1977-02-16 1978-07-04 Xerox Corporation Communications network repeater
JPS5766013A (en) * 1980-10-13 1982-04-22 Inoue Jidosha Yohin Seisakusho:Kk Light shielding device for automobile window glass
JPS57173951A (en) * 1981-04-20 1982-10-26 Hitachi Ltd Wire bonding method
JPH0671270B2 (ja) * 1982-01-26 1994-09-07 株式会社日立製作所 データ伝送ネットワーク
US4593154A (en) * 1983-07-08 1986-06-03 Nissan Motor Company, Limited Loop-type data transmission/reception network

Also Published As

Publication number Publication date
KR900006788B1 (ko) 1990-09-21
WO1986004203A1 (en) 1986-07-17
EP0217955A1 (en) 1987-04-15
US4736370A (en) 1988-04-05
DE3587508D1 (de) 1993-09-09
JPH0671258B2 (ja) 1994-09-07
CA1244110A (en) 1988-11-01
DE3587508T2 (de) 1993-12-16
JPS62502648A (ja) 1987-10-08
EP0217955B1 (en) 1993-08-04

Similar Documents

Publication Publication Date Title
KR870700190A (ko) 전송정보 처리방식
US4056851A (en) Elastic buffer for serial data
EP0153838B1 (en) Method of efficiently and simultaneously transmitting both isochronous and nonisochronous data in a computer network
KR880009520A (ko) 디지탈 데이타 메모리 시스템
GB1268898A (en) Improvements in or relating to redundancy reduction transmission systems and apparatus
GB1376564A (en) Terminal interface
JPS6359294B2 (ko)
GB1304790A (ko)
KR850003602A (ko) 데이터 프로세싱 시스템 및 수록방법
GB1318657A (en) Redundancy reduction systems and apparatus therefor
JPS57166773A (en) Reproducing method of picture scan
US3940563A (en) Reframing method for a carrier system having a serial digital data bit stream
US4580279A (en) Elastic store slip control and maintenance circuit
CA2297129A1 (en) Method and apparatus for recovery of time skewed data on a parallel bus
GB1336542A (en) System for tranferring information
KR910003640A (ko) 정보 전송 장치
GB1100037A (en) Error detection and correction apparatus for duplex communication system
EP0179464A2 (en) Arrangement for processing received data in a TDMA communications system and method therefor
US5383188A (en) Receiver having clock phase memory for receiving short preamble time slots
US3531776A (en) Means for synchronizing equal but unsynchronized frame rates of received signal and receiver
GB1567796A (en) Regeneration of asynchronous data characters
US6522659B2 (en) TDMA voice information reading apparatus
JPS56156978A (en) Memory control system
US3506786A (en) Means for synchronizing frame and bit rates of a received signal with a receiver
JPS57142074A (en) Transmitting method for facsimile code information

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 19990915

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee