DE7824494U1 - Ladungsuebertragungsspeichereinrichtung - Google Patents
LadungsuebertragungsspeichereinrichtungInfo
- Publication number
- DE7824494U1 DE7824494U1 DE19787824494U DE7824494U DE7824494U1 DE 7824494 U1 DE7824494 U1 DE 7824494U1 DE 19787824494 U DE19787824494 U DE 19787824494U DE 7824494 U DE7824494 U DE 7824494U DE 7824494 U1 DE7824494 U1 DE 7824494U1
- Authority
- DE
- Germany
- Prior art keywords
- electrode
- electrodes
- shift register
- section
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000003860 storage Methods 0.000 title claims description 17
- 239000000758 substrate Substances 0.000 claims description 17
- 239000004065 semiconductor Substances 0.000 claims description 8
- 239000000463 material Substances 0.000 claims description 2
- 230000008878 coupling Effects 0.000 claims 1
- 238000010168 coupling process Methods 0.000 claims 1
- 238000005859 coupling reaction Methods 0.000 claims 1
- 238000009413 insulation Methods 0.000 description 11
- 230000005540 biological transmission Effects 0.000 description 6
- 238000002513 implantation Methods 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 210000000352 storage cell Anatomy 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
- H01L27/1057—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components comprising charge coupled devices [CCD] or charge injection devices [CID]
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
- G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
- G11C19/287—Organisation of a multiplicity of shift registers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
- G11C19/38—Digital stores in which the information is moved stepwise, e.g. shift registers two-dimensional, e.g. horizontal and vertical shift registers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
- G11C27/04—Shift registers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Measurement And Recording Of Electrical Phenomena And Electrical Characteristics Of The Living Body (AREA)
Description
LadungsÜbertragungsspeichereinrichtung
Die Erfindung bezieht sich auf eine zwei-dimensionale Anordnung
von Halbleitervorrichtungen, vorzugsweise in Form einer ι
j integrierten Schaltung, die Pakete oder Gruppen von elektri- j
sehen Ladungen empfangen und speichern kann, anschliessend die gespeicherten Ladungspakete umsortieren kann und anschliessend
die umsortierten Pakete aus dem Speicher in der umsortierten Folge auslesen kann. Jedes Ladungspaket bildet
ein elektrisches Signal, das üblicherweise aber nicht notwen- i
digerweise ein analoges Signal ist und das gewöhnlich eine ]
Abtastung eines Signales ist, das das abgetastete Signal erzeugt. Das erzeugende Signal wird von Zeit zu Zeit abgetastet,
und dessen abgetastete Signale werden in die Anordnung eingeführt,
wobei dazwischen abgetastete Signale eingefügt sind, die von anderen erzeugenden Signalen abgeleitet werden. Eine
Folge von N Abtastungen, die jeweils gewöhnlich von einem getrennten einzelnen erzeugenden Signal abgeleitet werden, wird
7824494 18.0179
hier als eine Sequenz oder Eingangssequenz bezeichnet. In der nächsten Sequenz sind die Abtastungen gewöhnlich in der gleichen
Reihenfolge der Zuordnung zu den entsprechenden erzeugenden Signalen wie in der ersten Sequenz. Die Anordnung oder Einrichtung
soll M derartige Sequenzen empfangen und speichern, die jeweils N Abtastungen enthalten, und diese zur Auslesung
in N Sequenzen umsortieren, wobei jede derartige Ausgangssequenz M Abtastungen aufweist. Eine derartige Anordnung oder
Einrichtung wird hier "Ladungsübertragungsspeichereinrichtung"
genannt.
Ein bevorzugtes Anwendungsgebiet der vorliegenden Neuerung ist das Speichern und Umsortieren von Radarsignalen. Andere Anwendungsgebiete
sind das Speichern und Umsortieren analoger Signale in medizinischen elektronischen Applikationen, das
Speichern und Umsortieren von Farbfernsehsignalen, wie es in der US-PS 4 001 878 beschrieben ist.
Eine derartige Speicheranordnung oder Einrichtung ist, allgemein gesprochen, an sich bekannt, beispielsweise aus der vorstehend
genannten US-PS 4 0Ol 878. Danach ist die Grundstufe oder Speicherzelle mil drei Elektroden ausgerüstet, die zusammen
mit dem Kanal, dem sie zugeordnet sind, und mit ihren entsprechenden Halbleiterbereichen einen Gegenstand bilden, der
im wesentlichen analog zu einem Feldeffekt-Transistor ist.
Die eine Elektrode ist die Steuerelektrode. Die bekannte Anordnung erfordert für jede derartige Stufe eine Implantation in
einen Halbleiterbereich, und sie erfordert eine sehr präzise gesteuerte Implantation, um den Bereich der Schwellwertspannungen
für die Steuerelektrode eng einzugrenzen; die Schwellwertspannung ist ein Überg^angsspannungswert, an dem eine Inversion
des Leitfähigkeitstyps in dem entsprechenden Halbleiterbereich
aufgrund der Implantation auftritt. Nun ist jedoch die Implantation selbst ein relativ schwieriger und kostspieliger Schritt
im Fertigungsverfahren der integrierten Schaltung, und das Erfordernis
der präzisen Steuerung vergrössert noch diese Schwierigkeit und Kosten.
7824494 18.01.79
Es ist deshalb eine Aufgabe der vorliegenden Erfindung, eine Ladungsübertragungsspeichereinrichtung zu schaffen, in der die
Stufen mit einer derartigen Elektrodenkonfiguration versehen
sind, dass das Fertigungsverfahren der integrierten Schaltung
relativ einfach und wirtschaftlich gemacht ist.
Es wird darauf hingewiesen, dass in den Ausführungsbeispielen
der Erfindung Bereiche eines Leitfähigkeitstyps (p-fleiiend)
verwendet werden, die entgegengesetzt zu dem Leitfähigkeitstyp (η-leitend) dev Hauptbereiche von mehreren Stufen ist.
Diese p-leitenden Bereiche können jedoch durch ein Diffusionsverfahren
gefertigt werden, das einfacher und deshalb wirtschaftlicher ist als die Implantation. Darüber hinaus ist die
präzise Steuerung und Genauigkeit in den Ausführungsbeispielen
der Erfindung nicht erforderlich. In den Figuren 1 und IA ist ein derartiger diffundierter Bereich in jedem der Kanäle 11,
12, 13 bei 77 gezeigt, wo er sich am Ende des Kanales selbst befindet, deshalb einfach in der Fertigung ist und keine präzise
Steuerung erfordert. Ein weiterer Satz derartiger p-leitender
Bereiche ist in Figur 1 an den Stellen 37 gezeigt, die eine bestimmte der N Stufen eines mit eine.;· kleineren Zahl bezeichneten
Kanales mit den entsprechend gleir* bezeichneten Stufen
in dem nächst höher bezeichneten Kanal verbinden. Diese Stellen 37 sind nicht in den horizontal verlaufenden Hauptkanälen
selbst angeordnet, sondern in kleineren Kanalabschnitten
und sie brauchen nicht mit hoher Präzision gefertigt zu werden. Bei dem in Figur IA dargestellten Ausführungsbeispiel der Erfindung
werden durch Verwendung einer Elektrodenstruktur, die
deutlicher in Figur 5A gezeigt ist, die diffundierten Bereiche
37 gemäss Figur 1 vollständig weggelassen. Dies vereinfacht das Fertigungsverfahren noch weiter.
Gemäss einem wichtigen Merkmal, in dem sich die Einrichtung gemäss der Erfindung von bekannten Lösungen unterscheidet,
wie beispielsweise der bekannten Anordnung gemäss der US-PS 4 001 87S, ist pro Stufe die Zahl r der Elektroden auf vier
- in dem nachfolgend beschriebenen Ausführungsbeispiei ist die
Zahl genau vier - oder sogar noch mehr erhöht. Ein weiteres Merkmal liegt in der Art der vertikalen Verbindung der Stufen,
wie es in den kleineren Kanälen gezeigt ist, die die diffundierten
Bereiche bzw. Stellen 37 in Figur 1 und an entsprechenden Stellen in Figur IA enthalten. Die strukturellen Konfigurationen
dieser kleineren Kanäle werden im folgenden beschrieben.
Die Erfindung wird nun mit weiteren Merkmalen und Vorteilen anhand der folgenden Beschreibung und der Zeichnung von Ausführungsbeispielen
näher erläutert.
Figur 1 ist eine schematische Darstellung von einer zwei-dimensionalen
Ladungsübertragungsspeichereinricfri ung
gemäss einem ersten AusCührungsbeispiel der Erfindung.
Figur IA ist eine schematische Darstellung einer zwei-dimensionalen
Ladungsübertragungsspeichereinrichtung gemäss
einem zweiten AusfUhrungsbeispiel der Erfindung.
Figur 2 zeigt eine Schnittansicht der Einrichtung gemäss Figur
1 entlang der Schnittlinien 2-2 gemäss Figur 1 oder IA.
Figur 3 zeigt eine Schnittansicht der Einrichtung gemäss Figur 1 entlang der Schnittlinien 3-3 in Figur 1 oder
1Λ.
Figur -1 zeigt eine Schnittansicht der Einrichtung gemäss Figur
1 entlang der Schniltlinien \-4 in Figur 1 oder 1Λ.
Figur 5 zeigt eine Schnittansicht der Einrichtung gemäss Figur
1 entlang der Schnittlinien 5-5 in Figur 1.
Figur 5Λ zeigt eine Schnittansicht der Einrichtung gemäss Figur
IA entlang der Schnittlinien 5-5 in Figur IA.
Figur G zeigt eine Schnittansicht der Einrichtung gemäss Figur 1 oder IA entlang der Schnittlinien G-G in Figur
1 bzw. IA.
7824494 18.01.79
— 8 — ..... ,c
Somit zeigen die Figuren 1 und 2 bis 5 und 6 zusammen das erste Ausführungsbeispiel; die Figuren IA und 2 bis 4 und 5A und 6
stellen zusammengenommen das zweite Ausführungsbeispiel dar.
In der folgenden Beschreibung werden beide Ausführungsbeispiele
im wesentlichen gleichzeitig beschrieben, wenn jedoch ein Punkt erreicht wird, an dem ein Unterschied zwischen den zwei Ausführungsbeispielen
besteht, wird dieser Unterschied durch einen separaten Hinweis auf "das erste Ausführungsbeispiel" - womit
die Einrichtung gemäss den Figuren 1 und 5 gemeint ist - oder "das zweite Ausführungsbeispiel" - womit die Einrichtung gemäss
den Figuren IA und 5A gemeint ist - hervorgehoben. Wenn an-
-. ~.. -.~^,w_,~ ·-.— ^.*-*, ^VLivAuuMui^. Wt. Ow W J. G J. 1/uag J. W J. I £ O D G I Z T ΛΙΓΟ, wiFu
hierauf üblicherweise durch "in beiden Ausführungsbeispielen"
hingewiesen. Gemäss der hier verwendeten Bezeichnung ist mit "das erste Ausführungsbeispiel" die Einrichtung gemäss den
Figuren 1 und 2 bis 5 und 6 und in analoger Weise das "zweite Ausführungsbeispiel" gemeint.
Es wird zunächst auf die Figuren 1 bis 6 insgesamt Bezug genommen,
aber besondere Aufmerksamkeit wird vorwiegend auf die Figuren
1 und IA gerichtet, die jeweils eine LadungsÜbertragungsspeichereinrichtung
10 gemäss dem entsprechenden Ausführungsbeispiel der Erfindung zeigen. Die Einrichtung 10 enthält eine
Anzahl von M Ladungsübertragungsschieberegister, die jeweils entlang einer horizontalen oder Zeilenrichtung ausgerichtet
sind. In den gezeigten Ausführungsbeispielen ist die Zjhl M
gleich drei und die drei Schieberegister sind mit 11, 12, und 13 bezeichnet. Jedes der Ladungsübertragungsschieberegister 11,
12 und 13 enthält eine Anzahl von N Stufen. In dem gezeigten AusfUhrungsbeispiel ist die Zahl N gleich vier. Die Einrichtung
10 enthält auch Zeilen bzw. Reihen 11 und 15 aus verbindenden Stufen. Jede Stufe des ersten Zeilenschieberegisters 11 ist mit
der entsprechenden Stufe des zweiten Schieberegisters 12 durch eine entsprechende verbindende Stufe der Reihe 14 verbunden.
Jede Stufe des zweiten Zeilenschieberegisters ist mit der entsprechenden Stufe des dritten Schieberegisters 13 durch eine
entsprechende verbindende Stufe der Zeile 15 verbunden. Somit
7824494 18.01.79
• ι : · ι ■
wird eine Anordnung aus Zeilen und Spalten von LadungsÜbertragungsstufen
gebildet. Jede Stufe ist mit einem Satz von r Elektroden versehen, wobei die ganze Zahl r wenigstens vier beträgt,
und in dem Ausführungsbeispiel gemäss den Figuren 1 und IA ist
diese Zahl in der Tat genau vier. Die Elektroden sind innerhalb einer gegebenen Schieberegisterzeile identisch, d.h. identisch
innerhalb einer gegebenen Schieberegisterstufe und von Stufe zu Stufe einer gegebenen M-ten Schieberegisterzeile oder N-ten
Schieberegisterspalte und analog mit den Stufen und Zeilen und Spalten von verbindenden Stufen (14,15).
Es sei jedoch nochmals betont, dass nicht notwendigerweise r=N=4 (wie es in den Ausführungsbeispielen gezeigt ist) sein
muss; erfindungsgemäss können r grosser als vier und N und M
unterschiedlich von vier bzw. drei gewählt werden. Weiterhin sind N und M unabhängig voneinander.
Die Schieberegister 11, 12 und 13 sind auf einem Halbleiiersubstrat
20 mit n-Leitfähigkeit ausgebildet, das einen ersten
Hauptkanalabschnitt 21, einen zweiten Haupt kanalabschnitt 22 und einen dritten Haupt kanalabsch.nit t 23 aufweist, die jeweils
benachbart zu einer Hauptfläche 24 des Substrates liegen und jeweils die im allgemeinen rechtwinklige Umrisslinie besitzen,
wobei diese Umriss linien durch dicke Linien in Figur 1 dargestellt sind. Üblicherweise kann das Substrat aus Siliziumhalbleitermaterial
mit einem geeigneten spezifischen Widerstand bestehen, beispielsweise 4 Ohm Zentimeter. Über der Hauptfläche
des Substrates 20 liegt ein dickes Isolierteil 25 aus Siliziumdioxid mit mehreren dünnen Abschnitten. Ein erster dünner Abschnitt
26 hat eine im wesentlichen rechtwinklige Umrisslinie und ist in Übereinstimmung mit dem ersten Hauptkanalabschnitt
21 angeordnet. Ein zweiter dünner Abschnitt 27 hat ebenfalls eine im wesentlichen rechtwinklige Umriss linie und ist in Übereinstimmung
mit dem zweiten Haupt kanalabschnitt 22 angeordnet. Ein dritter dünner Abschnitt 28 hat ebenfalls eine im wesentlichen
rechtwinklige Umrisslinie und liegt in Übereinstimmung
mit dem dritten Haupt kanalabschnitt 26.
Es sind mehrere erste parallele Leitungen 31 vorgesehen, die jeweils
im allgemeinen senkrecht zu den langen Abmessungen der
7824494 18.01.79
Kanalabschnitte 21, 22 und 23 verlaufen. Teile der Leitungen 31 liegen über den Kanalabschnitten 21, 22 und 23, um die ersten
Elektroden 31a der horizontalen oder Zeilenschieberegister 11, 12 und 13 zu bilden. Weiterhin sind mehrere dritte parallele
Leitungen 33 vorgesehen, die jeweils im allgemeinen senkrecht zu den langen Abmessungen der Kanalabschnitte 21, 22 und 23 verlaufen.
Teile der Leitungen 33 liegen über den Kanalabschnitten
21, 22 und 23, um die dritten Elektroden 33a der horizontalen oder Zeilenschieberegister 11, 12 und 13 zu bilden. Jede der
ersten Elektroden 31a hat eine gleichförmige Länge in Richtung
einer Längsausdehnung der Hauptkanalabschnitte 21, 22 und
In ähnlicher V/eise hat jede der dritten Elektroden 33a eine gleichförmige Länge in Richtung der Längsausdehnung der Haupt kanalabschnitte
21, 22 und 23 und eine gleiche Länge wie die Länge der Elektrode 31a. Die Elektroden 31a und 33a sind in
einem Abstand zueinander angeordnet, der im wesentlichen gleich der Länge der Elektrode 31a ist.
In dem zweiten Ausführungsbeispiel, aber nicht in dem ersten,
sind auf dem dicken Isolationsabschnitt zwischen dem ersten dünnen Isolationsabschnitt 26 und dem zweiten dünnen Isol^-
tionsabschnitt 27 und auch zwischen dem zweiten dünnen Isolationsabschnitt
27 und dem dritten dünnen Isolationsabschnitt mehrere leitende Teile 33b vorgesehen, die jeweils von einer
entsprechenden dritten parallelen Leitung 33 nach links und rechtwinklig verlaufen. Jeder der leitenden Teile 33b liegt isolierend
über einer entsprechenden ersten parallelen Leitung 31.
In beiden Ausführungsbeispielen ist eine dünne Isolierschicht
vorgesehen, die über den ersten und dritten parallelen Leitungen 31 und 33 liegt. Eine Anzahl von zweiten parallelen Leitungen
32 ist über der Isolierschicht 29 vorgesehen. Jede der Leitungen 32 ist zwischen einer entsprechenden ersten Leitung
31 und einer entsprechend nachfolgenden dritten Leitung 33
isolierend beabstandet. Die zweiten Leitungen 32 liegen sowohl über den ersten Leitungen 31 als auch den dritten Leitungen
Teile der Leitung 32, die über den Kanalabschnitten 21, 22 und
7824494 18.01.79
23 liegen, bilden die zweiten Elektroden 32a der Schieberegister 11, 12 und 13. Eine Anzahl von vierten parallelen Leitungen
34 ist über der Isolierschicht 29 vorgesehen. Jede der Leitungen 34 ist zwischen einer entsprechenden dritten Leitung 33
und einer entsprechenden nachfolgenden Leitung 31 isolierend beabstandet. Die vierten Leitungen Π 4 liegen sowohl übe λ* den
dritten Leitungen 33 als auch den ersten Leitungen 31. Teile der Leitungen 34, die über den Kanalabschnitten 21, 22 und 23
liegen, bilden die vierten Elektroden 34a der horizontalen oder Zeilenschieberegister 11, 12 und 13. Die zweiien und vierten
Leitungen 32 und 34 sind in gestrichelten Linien dargestellt, um die Struktur und den Aufbau der Speichereinrichtung deutlich
und klar darzustellen. Die Sätze der vier Leitungen 31, 32, 33 und 34 bilden eine Anzahl von Gruppen von Elektroden 31a, 32a,
33a und 34a. Jede Elektrodengruppe ist «suf einem entsprechenden dünnen Abschnitt des Isolierteiles 25 der Reihe nach angeordnet
und liegt über einem entsprechenden Haupt kanalabschnitt davon,
um mit dem Substrat eine Anzahl von Stufen eines entsprechenden Ladungsübertragungsschieberegisters zu bilden. Jede Stufe eines
horizontalen oder Zeilen-Ladungsechieberegisters enthält einen Satz von ersten, zweiten, dritten und vierten nacheinander gekoppelten
Elektroden, wobei die vierte Elektrode von jede. Zwischenstufe mit der ersten Elektrode der nächst folgenden Stufe
des Schieberegisters gekoppelt ist.
Eine erste Anzahl von dünnen Vertiefungen bzw. Aussparungen 36 ist in dem dicken Isolierteil 25 ausgebildet, unter denen dünne
Isolierabschnitte 3Ga liegen, die jeweils einen Teil des dünnen Isolierabschnittes 26, der unter der dritten Elektrode 33a einer
Stuf- des ersten Schieberegisters liegt, mit demjenigen Teil des dünnen Isolierabschnittes 27 verbindet, der unter der ersten
Elektrode 31a einer entsprechenden Stufe des zweiten Schieberegisters 12 liegt. Die Umrisslinien der Vertiefungen sind in ausgezogenen
Linien dargestellt. In ähnlicher Weise ist sine zseite Anzahl von dünnen Vertiefungen 36 in dem dicken Isolierteil 25
ausgebildet, die unter den dünnen Isolierabschnitten 36a liegen, die jeweils einen Teil des dünnen Isolierabschnittes 27 unter
7824494 18.0179
der dritten Elektrode einer Stufe des zweiten Schieberegisters 12 mit demjenigen Teil des dünnen Isolierabschnittes 28 verbinüon, der unter der ersten Elektrode 31a einer entsprechenden
Stufe des dritten Schieberegisters 13 liegt.
In dem ersten AusfUhrungsbeispiel sind unter jedem der dünnen
Vertiefungen 36 in dem Substrat Nebenkanalabschnitte 36b ausgebildet, deren Umriss linien in Figur 1 durch ausgezogene Linien
dargestellt sind. Jeder der Nebenkanalabschnitte 36b enthält einen Exngangsteil, der unter jedem der dritten Leitungen 33
liegt, einen Ausgangsteil, der unter den ersten Leitungen 31 liegt, und einen Zwischenteil, der unter den zweiten Leitungen
32 liegt. Der Zwischenteil von jedem Nebenkanalabschnitt 36b
ist mit einem Bereich 37 entgegengesetzter Leitfähigkeit versehen, er ist nämlich p-leitend. Der Bereich 37 "schwimmt",
d.h. er ist elektrisch nicht verbunden und kann beispielsweise durch Diffusion hergestellt werden.
In dem zweiten Ausführungsbeispiel ist der Bereich 37 weggelassen; der Vorteil dieser Weglassung wird noch erläutert. Stattdessen liegen in diesem AusfUhrungsbeispiel unter jedem der
dünnen Vertiefungen 36 in dem Substrat Nebenkanalabschnitte 36b, deren Umriss linien in Figur IA durch ausgezogene Linien dargestellt sind. Jeder Nebenabschnitt 36b umfasst einen Eingangsteil 36c und einen Ausgangsteil 36d, der mit dem Eingangsteil
36c zusammenhängt. Der Eingangsteil 36c von jedem der Nebenkanalabschnitte 36b liegt unter einer entsprechenden dritten
Linie und einem zugeordneten Leiterteil 33b, und der Ausgangsteil 36d von jedem der Nebenkanalabschnitte 36b liegt unter
einer entsprechenden ersten Leitung 31. Somit weist die dritte Elektrode von jeder Stufe der ersten und zweiten Schieberegister einen ersten Abschnitt auf, der isolierend über dem Eingangsteil 36c des Nebenkanalabschnittes 36b liegt, und jede
erste Elektrode einer entsprechenden Stufe eines benachbarten Schieberegisters weist einen zweiten Teil auf, der isolierend
über dem Ausgangsteil des Kanalabschnittes 36b liegt.
7824494 18.0179
• · · I . . ι ι · f
Ein Serienschieberogister 45 ist auf dem Substrat 20 gebildet
und enthält einen Haupt kanalabschnitt 46 benachbart zur Hauptoberfläche 24 des Substrates mit einer im allgemeinen rechtwinkligen
Umrisslinie, die durch' ausgezogene Linien dargestellt ist. Ein dünner Abschnitt 47 der Isolation in dem dicken Isolationsteil
25 über dem Substrat ist in Übereinstimmung mit dem Hauptkanalabschnitt 45 angeordnet. Der Hauptkanalabschnitt 26
und der dünne Isolationsabschnitt 47 haben eine im allgemeinen rechtwinklige Umrisslinie und sind durch ausgezogene Linien dargestellt.
Eine Anzahl erster Elektroden 51 ist auf dem Isolierteil 25 über dem dünnen Abschnitt 4 7 liegend vorgesehen. Jede
der ersten Elektroden 51 hat eine gleichförmige Länge in Richtung der Längsausdehnung des Kanalabschnittes 46. Jede der
ersten Elektroden 51 erstreckt sich sowohl über den dünnen Isolierabschnitt
47 als auch die angrenzenden dicken Isolierabschnitte des Isolierteiles 25. Eine Anzahl zweiter Elektroden
52 ist auf dem Isolierteil 25 über dem dünnen Abschnitt 47 liegend vorgesehen. Jede der zweiten Elektroden 52 hat eine gleichförmige
Länge in der Richtung der Längsausdehnung des Kanalabschnittes 47 und ist gleich der Länge der ersten Elektroden 51.
Jede der Elektroden 52 erstreckt sich sowohl über den dünnen Isolierabschnitt 47 als auch über die angrenzenden dicken Isolierabschnitte
des Isolierteils 25. Eine Isolierschicht °,2 ist
über den Elektroden 51 und 52 vorgesehen. Über der Isolierschicht 29 ist eine Anzahl erster itbertragungselektroden 53
vorgesehen. Jede erste Übertragungselektrode 53 ist isolieren«! im Abstand zwischen einer entsprechenden zweiten Elektrode 52
und einer benachbarten nachfolgenden ersten Elektrode 51 angeordnet und liegt über diesen Elektroden. Weiterhin ist über
der Isolierschicht 29 eine Anzahl zweiter ilbertragungselektroden
54 vorgesehen. Jede der zweiten Übertragungselektroden 54 ist isolierend im Abstand zwischen einer entsprechenden ersten
Elektrode 51 und einer benachbarten nachfolgenden zweiten Elektrode 52 angeordnet und liegt über diesen Elektroden. Jede
Übertragungselektrode 53 und 54 hat eine im wesentlichen gleichförmige Ausdehnung in der Richtung der Länge des Kanalabschnittes
46 und erstreckt sich über den dünnen Isolierabschnitt 47 des Isolierteiles 25 und des-gleichen über dessen angrenzende
7824494 18.0179
dicken Isolierabschnitte. Die erst en'Und' zweiten·'übert ragungselektroden
53 und 54 sind in gestrichelten Linien gezeigt, um den Aufbau und die Arbeitsweise des Serienschieber*;gisters
deutlich zu zeigen.
Alle ersten Elektroden des Serienschieberegisters 45 sind mit einer Leitung 56 verbunden. Alle zweiten Elektroden 52 des
Serionschieberegisters 45 sind mit einer Leitung 57 verbunden. Alle ersten Übertragungselektroden 53 des Serienschieberegisters
45 sind mit einer Leitung 58 verbunden, Alle zweiten Ubertragungselektroden 54 des Serienschieberegisters 45 sind
mit einer Leitung 59 verbunden.
In dem dicken Isolxerteil 25 ist eine Anzahl dünner Vertiefungen 63 ausgebildet, unter denen dünne isolierende Abschnitte 63a
liegen, die jeweils einen Teil des dünnen Isolierabschnittes 47 mit einem entsprechenden Teil des Isolierabschnittes 26 verbinden,
der unter den ersten Elektroden 31a des ersten Zeilenschieberegisters 11 liegt. Die Umriss linien der Vertiefungen
sind in ausgezogenen Linien dargestellt. Die ersten oder die Spannung Φη aufweisenden Elektroden 51 des Serienschieberegisters
45 erstrecken sich in die Vertiefungen 63 und liegen . über einem ersten Teil von seinen dünnen Isolicrabschnitten
63a. In ähnlicher Weise erstrecken sich die ersten Elektroden 31a des ersten Zeilenschieberegisters 11 in die Vertiefungen
63 und liegen über einem zweiten Teil der dünnen Isolierabschnitte
63a. Die ersten und zweiten Teile des Isolierabschnittes 63a sind durch ein Zwischenteil getrennt. Somit sind
zwischen den ersten Elektroden des Serienschieberegisters 45 und den ersten Elektroden 31a des ersten Zeilenschieberegisters
11 Lücken oder Spalte gebildet. Ein paralleles Übertragungsgatter oder eine Leitung 65 ist auf dem dicken Isolierungsabschnitt
25 zwischen den dünnen Isolierungsabschnitten 17 und 26 und über den Lücken bzw. Spalten liegend zwischen den Elektroden
51 und den Elektroden 31a vorgesehen. Das parallele Übertragungsgatter 65 ist mit einer parallelen Übertragungssteuerschaltung
67 verbunden, die dieser eine parallele Übertragungsgatterspamiung
φ,, zuführt. Wenn ein geeignetes Gatterpotential
an die Gatterelestrode 65 angelegt ist, wird ein
Leitungskanal in dem darunter liegenden Halbleitersubstrat ge-
7824494 18.01.79
bildet, der die Übertragung von Ladung von den'ersten Speicherbereichen,
die unter den ersten Elektroden 51 des Serienschieberegisters 45 liegen, zu den ersten Speicherbereichen ermöglicht,
die unter den ersten Elektroden 31a des ersten Reihenschieberegisters 11 liegen. Die parallele Übertragungsgatterspannung
ist in Figur 8E und auch in Figur 8F gezeigt. Die parallele Übertragungssteuereinheit 67 ist mit dem Zeitsteuergenerator
40 synchronisiert.
Jede Stufe des Serienschieberegisters 45 enthält einen ^-Speicherbereich,
der unter einer φ -Elektrode 51 liegt, und einen (^„-Speicherbereich, der unter einer ^-Elektrode 52 liegt.
Jede Stufe enthält auch eine φ' -Elektrode 53 und eine £ -Elektrode
54.
Eine Eingangsschaltung 68 in einem Speicherbereich liegt unter einer Speicherelektrode 69. Die Speicherelektrode 69 liegt über
dem dünnen Isolationsabschnitt 17 des Schieberegisters 45 und
liegt unter der ersten φ c~Elektrode 54 der ersten Stufe des
Schieberegisters. Eine bestimmte Eingangsschaltung für die Eingangsschaltung 68 ist in Verbindung mit Figur 8 in der
US-PS 4 032 867 beschrieben.
Für die Schieberegister 11, 12 oder 13 sind entsprechende Ausgangsschaltungen
75 vorgesehen. Die Ausgangsschaltung 75 enthält einen gemeinsamen Leiter oder eine Leitung 76, die über den
dünnen Isolationsabschnitten 26, 27 und 28 liegt und isoliert unterhalb der leitfähigen Leitung 34 angeordnet ist. über den
Kanalabschnitten 21, 22 und 23 liegende Abschnitte der Leitung 76 bilden die gemeinsamen Elektroden 76a der Schieberegister
21, 22 und 23.
Ein diffundierter, p-leitender Bereich 77 ist in jedem der
Hauptkanalabschnitte 21, 22 und 23 vorgesehen. Ein Rand des p-leitenden Bereiches 77 ist in Übereinstimmung mit einer benachbarten
Kante einer gemeinsamen Elektrode 76a.
7824494 18.01.79
Claims (1)
- Ladungsübertragungsspeichereinrichtung mit einem Substrat aus Halbleitermaterial mit einem bestimmten Leitfähigkeitstyp, das M Hauptkanalabschnitte neben einer Hauptfläche des Substrates aufweist, wobei die M Hauptkanalabschnitte zur Bildung einer parallelen Anordnung aufeinanderfolgend ausgerichtet sind; und weiterhin mit einem Isolierteil, das über der Hauptfläche des Substrates liegt und M dünne Abschnitte aufweist, die jeweils im wesentlichen übereinstimmend mit einem entsprechenden Hauptkanalabschnitt angeordnet sind, und mit M Gruppen von Elektroden, wobei jede Elektrodengruppe der Reihe nach auf einem entsprechenden dünnen \bschnitt des Isolierte!les angeordnet und über einem entsprechenden Hauptkanalabschnitt liegt und wobei jede Elektrodengruppe mit dem Substrat N Stufen eines entsprechenden Ladungsübertragungsschieberegister bildet, von denen jede Stufe r aufeinanderfolgend gekoppelte Elektroden aufweist, dadurch gekennzeichnet , dass r eine ganze Zahl wenig-7824494 18.0179stens gleich 4 ist und dass in jedem des l...M-ten Hauptkanalabschnitt (21-23) oder Schieberegister die r-te Elektrode der 1. . . (N-I Men, aber nicht die N-te, Stufe mit der ersten Elektrode der nächst nachfolgender. Stufe des Registers gekoppelt ist; und dass ferner N(M-I) Nebenkanalabschnitte (3Gb) neben der Haupt I lache (21) des Substrates (20) vorgesehen sind, die auf entsprechende Weise von den Steuerbereichen, die unter den N...(r-l)-ten Elektroden des 1...(M-l)-ten Schieberegisters liegen, zu den Speicherbereichen des 2....M-ten Schieberegisters verlaufen, wobei die letztgenannien Speicherbereiche auf entsprechende Weise uixter der ersten Elektrode der l...N-ten Schieberegisterstufe in jedem der 2...M-ten Schieberegister liegen und jede der N(M-I)....(r-l)-ten Eiektrode einen ersten Abschnitt aufweist, der über einem Eingangsteil eines entsprechenden Nebenkanalabschnittes (35b) liegt und jode der ersten Elektroden einen zweiten Abschnitt aufweist, der über einem \usgangsteil eines entsprechenden Nebenkanalabschnittes liegt, wobei die Eingangs- und Ausgangsteile von jedem der Nebenkanalabschnitte zusammenhängend sind.2. Einrichtung nach Anspruch 1,dadurch gekennzeichnet , dass die Zahl r der Elektroden pro Schieberegisterstufe vier beträgt.3. Einrichtung nach den Ansprüchen 1 oder 2 , d a d u r cn gekennzeichnet , dass die Zahl N der Stufen pro Schieberegister vier und die Zahl M der Schieberegister drei beträgt.4. Einrichtung nach den Ansprüchen 1, 2 oder 3, dadurch gekennzeichnet , dass jeder der M Haupt kanalabschnitte (21-23) mit einem Bereich aus einem entgegengesetzten Leitfähigkeitstyp versehen ist, der sich in der Nähe des entsprechenden Bereiche?7824494 I8.01.79N-ten' UIeUi koülj der' i-'^luktro-befindet, der unter der
den Jiegt.5. Einrichtung nach den Ansprüchen 1, 2, :\ oder 1 ,dadurch gekennzeichnet, dass jeder der entsprechenden ersten Abschnitte der (r-1) Elektroden zusätzlich über dem zweiten \bschnitt von einem entsprechenden der ersten Kiekt roden liegt , und zwar liegt er isolierend darüber an einer StelLe, unter der eine derartige entsprechende erst'1 Elektrode selbst über ihrem entsprechenden AusgangsteiL liegt.G. Einrichtung nach den Ansprüchen 1, 2, 3 oder t , dadurch gekennzeichnet ,dass zur elektrischen Kopplung der Eingangs- und Ausgangszeile von jedem Nebenkanalabschnitt (36b) ein "schwimmender" Bereich (37) des entgegengesetzten LeitCähigkeitsiyp in einem entsprechenden .Nebenkanalabschnitt (3Ob) des Substrates (20) vorgesehen ist, von dem der eine Rand mit dem Eingangsteil des Nebenkanalabschnittes und der andere Rand mit dem Ausgängsteil des Neüenkanalabschnittes zusammenhängt.7. Einrichtung nach Anspruch 6,dadurch gekennzeichnet , dass jeder schwimmende Bereich (37) in seinen entsprechenden Nebenkana labschriit t eindiffundiert ist.8. Einrichtung nach einem oder mehreren der Ansprüche 1 bis "TIL·- dadurch gekennzeichnet, dass die einzelnen Komponenten der Einrichtung miteinander integriert sind.7824494 18.01.79
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US05/825,924 US4125786A (en) | 1977-08-19 | 1977-08-19 | Charge transfer memory apparatus |
US05/878,427 US4125785A (en) | 1978-02-16 | 1978-02-16 | Charge transfer memory apparatus |
Publications (1)
Publication Number | Publication Date |
---|---|
DE7824494U1 true DE7824494U1 (de) | 1979-01-18 |
Family
ID=27124958
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19782835950 Granted DE2835950A1 (de) | 1977-08-19 | 1978-08-17 | Ladungsuebertragungsspeichereinrichtung |
DE19787824494U Expired DE7824494U1 (de) | 1977-08-19 | 1978-08-17 | Ladungsuebertragungsspeichereinrichtung |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19782835950 Granted DE2835950A1 (de) | 1977-08-19 | 1978-08-17 | Ladungsuebertragungsspeichereinrichtung |
Country Status (3)
Country | Link |
---|---|
DE (2) | DE2835950A1 (de) |
GB (1) | GB2002960B (de) |
IL (1) | IL55367A (de) |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3953837A (en) * | 1974-11-27 | 1976-04-27 | Texas Instruments Incorporated | Dual serial-parallel-serial analog memory |
US3958210A (en) * | 1975-02-05 | 1976-05-18 | Rca Corporation | Charge coupled device systems |
US4001878A (en) * | 1975-11-19 | 1977-01-04 | Rca Corporation | Charge transfer color imagers |
-
1978
- 1978-08-16 IL IL55367A patent/IL55367A/xx unknown
- 1978-08-17 GB GB7833698A patent/GB2002960B/en not_active Expired
- 1978-08-17 DE DE19782835950 patent/DE2835950A1/de active Granted
- 1978-08-17 DE DE19787824494U patent/DE7824494U1/de not_active Expired
Also Published As
Publication number | Publication date |
---|---|
IL55367A (en) | 1981-07-31 |
GB2002960A (en) | 1979-02-28 |
IL55367A0 (en) | 1978-10-31 |
DE2835950A1 (de) | 1979-07-05 |
GB2002960B (en) | 1982-01-13 |
DE2835950C2 (de) | 1989-10-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2737763C2 (de) | ||
DE2542518C3 (de) | ||
DE2334405B2 (de) | Hochintegrierte (LSI-) Halbleiterschaltung und Verfahren zur Herstellung einer Vielzahl derartiger Halbleiterschaltungen | |
DE2731442C2 (de) | Speicherschaltung mit Isolierschicht-Feldeffekttransistoren | |
DE3603953C2 (de) | Gate-Array-Halbleiteranordnung in CMOS-Technologie | |
EP0025130A2 (de) | Hochintegrierter Festwertspeicher | |
DE2011794C3 (de) | Halbleiterspeicheranordnung | |
DE2759086A1 (de) | Fotodetektoranordnung | |
DE3243565C2 (de) | ||
DE2503864B2 (de) | Halbleiterbauelement | |
DE2646301C3 (de) | Ladungsgekoppeltes Halbleiterbauelement | |
DE2634312C2 (de) | Mit zweiphasigen Taktsignalen betreibbare CCD-Vorrichtung | |
DE2153284C3 (de) | Schaltungsanordnung zur Einstellung gewählter Feldeffektbauelemente einer Speichermatrix ohne Störung der nicht gewählten Elemente | |
DE3046524C2 (de) | Halbleitervorrichtung | |
DE2705992A1 (de) | Halbleiterspeicher | |
DE2022918A1 (de) | Festwertspeicher | |
DE2253614A1 (de) | Halbleiterschieberegister | |
EP0012840B1 (de) | Zeilenadressierbarer Speicher in Serien-Parallel-Serien-Konfiguration | |
DE2702830C2 (de) | ||
DE7824494U1 (de) | Ladungsuebertragungsspeichereinrichtung | |
DE2152109B2 (de) | Speichermatrix mit einem Feldeffekt-Halbleiterbauelement je Speicherplatz | |
DE2703317A1 (de) | Ladungsgekoppelte korrelatoranordnung | |
DE2439986C3 (de) | Halbleiterfestwertspeicher | |
DE3643635A1 (de) | Halbleiterspeichereinrichtung | |
DE3343571A1 (de) | Halbleiterspeicher |