DE2835950A1 - Ladungsuebertragungsspeichereinrichtung - Google Patents
LadungsuebertragungsspeichereinrichtungInfo
- Publication number
- DE2835950A1 DE2835950A1 DE19782835950 DE2835950A DE2835950A1 DE 2835950 A1 DE2835950 A1 DE 2835950A1 DE 19782835950 DE19782835950 DE 19782835950 DE 2835950 A DE2835950 A DE 2835950A DE 2835950 A1 DE2835950 A1 DE 2835950A1
- Authority
- DE
- Germany
- Prior art keywords
- electrode
- shift register
- electrodes
- stage
- charge
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 claims description 19
- 239000004065 semiconductor Substances 0.000 claims description 10
- 238000000034 method Methods 0.000 claims description 4
- 230000008569 process Effects 0.000 claims description 4
- 239000000463 material Substances 0.000 claims description 2
- 230000008878 coupling Effects 0.000 claims 1
- 238000010168 coupling process Methods 0.000 claims 1
- 238000005859 coupling reaction Methods 0.000 claims 1
- 238000009413 insulation Methods 0.000 description 13
- 230000005540 biological transmission Effects 0.000 description 8
- 230000008859 change Effects 0.000 description 6
- 238000002513 implantation Methods 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 5
- 150000003839 salts Chemical group 0.000 description 5
- 238000000819 phase cycle Methods 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 238000002592 echocardiography Methods 0.000 description 3
- 230000004044 response Effects 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 101100344297 Drosophila melanogaster Tak1 gene Proteins 0.000 description 1
- 210000004027 cell Anatomy 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000002401 inhibitory effect Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000005036 potential barrier Methods 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 210000000352 storage cell Anatomy 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
- H01L27/1057—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components comprising charge coupled devices [CCD] or charge injection devices [CID]
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
- G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
- G11C19/287—Organisation of a multiplicity of shift registers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
- G11C19/38—Digital stores in which the information is moved stepwise, e.g. shift registers two-dimensional, e.g. horizontal and vertical shift registers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
- G11C27/04—Shift registers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Measurement And Recording Of Electrical Phenomena And Electrical Characteristics Of The Living Body (AREA)
Description
La dungs übertragunejsepeichereinrichtung
Die Erfindung bezieht sich auf eine zwei-dimensionale Anordnung
von Halbleitervorrichtungen, vorzugsweise in Form einer integrierten Schaltung, die Pakete oder Gruppen von elektrischen
Ladungen empfangen und speichern kann, anschliessend die gespeicherten Ladungspakete umsortieren kann und anschliessend
die umsortierten Pakete aus dem Speicher in der umsortierten Folge auslesen kann. Jedes Ladungspaket bildet
ein elektrisches Signal, das üblicherweise aber nicht notwendigerweise ein analoges Signal ist und das gewöhnlich eine
Abtastung eines Signales ist, das das abgetastete Signal erzeugt. Das erzeugende Signal wird von Zeit zu Zeit abgetastet,
und dessen abgetastete Signale werden in die Anordnung eingeführt,
wobei dazwischen abgetastete Signale eingefügt sind, die von anderen erzeugenden Signalen abgeleitet werden. Eine
Folge von N Abtastungen, die jeweils gewöhnlich von einem getrennten einzelnen erzeugenden Signal abgeleitet werden, wird
909827/0594
233595Q
hier als eine Sequenz oder Eingangssequenz bezeichnet. In der nächsten Sequenz sind die Abtastungen gewöhnlich in der gleichen
Reihenfolge der Zuordnung zu den entsprechenden erzeugenden Signalen wie in der ersten Sequenz. Die Anordnung oder Einrichtung
soll M derartige Sequenzen empfangen und speichern, die jeweils N Abtastungen enthalten, und diese zur Auslesung
in N Sequenzen umsortieren, wobei jede derartige Ausgangssequenz
M Abtastungen aufweist. Eine derartige Anordnung oder Einrichtung wird hier "Ladungsiibertragungsspeichereinrichi ung"
genannt.
Oie vorstehend beschriebenen Grundgedanken werden aus einer
Betrachtung von entweder Figur 1 oder Figur IA der Zeichnung deutlicher. In diesen Figuren verläuft bezüglich der räumlichen
Lage die numerische Folge in gewöhnlicher Weise von links nach rechts in horizontaler und von oben nach unten in vertikaler
Richtung. In diesen Figuren ist M mit drei und N mit vier angenommen. Die Anordnung von Halbleitervorrichtungen ist in
drei horizontal verlaufenden Kanälen 11, 12, 13 (M=3) enthalten;
jeder Fanal ist als eine Gruppe von vier (N=4) Gruppen
von Ilalbleitervorrichtunge* angeordnet, wobei jede dieser Gruppen
eine Stufe eines Schieberegisters bildet; das Schieberegister wird durch den Kanal selbst gebildet.
Weiterhin sei unter Bezugnahme auf die Figuren 1 oder IA angenommen,
dass die Anordnung zum Verarbeiten von Abtastungen (samples) von empfangenen Radarsignalen verwendet wird; Radar,
beispielsweise Landmassenradar, ist ein AnwendungsCall für die
vorliegende Erfindung; die analoge Form der gespeicherten Ladungspakete
ist für eine Anzeige der Landmasse geeignet, um so die dritte Dimension zu der grundsätzlich zwei-dimensionalen
Anzeige hinzuzufügen, nämlich das Radarkathodenstrahloszilloskop,
Es sei angenommen, dass der Radartransmitter Radarimpulse in
bekannter Weise emittJort und daß vier (NM) Echos für jeden
emittierten Radarimpuls empfangen werden. Diese Echos stammen von Reflexionen in vier bestimmten Bereichen, nämlich dem Bereich
I1 der dem Transmitter am nächsten liegt, und dann progressiv
vom Bereich 2, Bereich 3 und Bereich 4, der der vom
9 0 9 8 2 77 0 5 9 4
Transmitter entferntste Bereich ist. Diese vier Echos bilden
eine Eingnngssequenz. Das Echosignal des Bereiches 1 kommt
zeitlich as erstes an der Eingangsseite (linke Seite) eines
Reihenschii_ueregisters 4 5 an, das auch vier (N-^J) Stufen ent-]■
!t, und wenn anschliessend die Signale des Bereiches 2, des
Ec:-eic;:'s Λ und des Bereiches 4 zeitlich nacheinander ankommen,
it.; ei«·.-: Signal des Bereiches 1 in die vierte oder am weitesten
reel;'.λ Liegende Position oder Stufe verschoben worden,
wahrend sich das Signal des Bereiches 4 in der ersten oder am
weitesten links liegende» Position oder Stufe befindet.
Es ist darauf hinzuweisen, dass die Reihenfolge der Bereiche dieser Signale von rechts nach links verläuft, d.h. das genaue
Gegenteil der Reihenfolge der Stufen, die diese Signale auf
entsprechende Weise speichern. Daa g1eiche gilt auch Tür die
anschliessende Speicherung dieser Signale in den Schieberegistern 11, 12, 13. Darüber hinaus gilt di«.ja auch für die vertikale
Reihenfolge, da die erste Sequenz der Signale des Bereiche.^
1 bis 1 in dein dritten Schieberegister 13 gespeichert werden, lie zweite Sequenz wird in dem zweiten Schieberegister 12
und die dritte Sequenz wird in dem ersten Schieberegister 11 gespeicherte und in jedem dieser drei Schieberegister 11, 12,
13 ist die Reihenfolge der Speicherung der Ladungspakete der
Bereiche 1 bis 4 von der am weitesten rechts liegenden oder vierten Schieberegisterstufe zu der am weitesten links Liegenden oder erst-in Schieberegisterstufe. Die Speicherung in jedem
der Schieberegister 15, 11, 12, 13 erCoLgt in Form von T/adungspaketen.
Wenn eine vollständige Sequenz in dem Schieberegister 47 empfangen
und gespeichert worden ist, tritt eine vertikale Verschiebung in "paralleler" Form von dem Schieberegister 45 in das
Schieberegister 11 auf; die "parallele" Anordnung ist so, dass die in einem Augenblick in den vier Stufen des Schieberegister
45 {.^speicherten vier Abtastungen (samples) im wesentlichen
gleichzeitig in die entsprechend bezeichneten Stufen des Schieberegisters 11 verschoben werden. Somit wird das Signal des
9 09827/0594
BAD ORIGINAL
BAD ORIGINAL
Bereiches 1 in der vierten Stufe des Schieberegisters 11 gespeichert
,und das Signal des Bereiches 4 wird in der ersten Stufe des Schieberegisters 11 gespeichert. Anschliessend wird
das Schieberegister 45 wieder mit den nachfolgenden Signalen
c: -s Bereich -s 1 bis 4 geladen, und es erfolgt eine weitere
vertikale Verschiebung in das Schieberegister 11 und gleichzeitig damit eine ähnliche vertikale Verschiebung in paralleler
Form von den Stufen des ersten Schieberegisters 11 in die entsprechend gleichbezeichneten Stufen des zweiten Schieberegisters
->.-. uer Prozess wird wiederholt in Bezug auf eine dritte
Sequenz von Signalen des Bereiches 1 bis 4, und zu dieser Zeit trit <
eine ähnliche vertikale Verschiebung in paralleler Foi «ι von den Stufen des zweiten Schieberegisters zu den entsprechend
gleich bezeichneten Stufen des dritten Schieberegisters 13 auf. Die Anordnung (Register 11, 12, 13) ist nun
vollständig geladen. Die Speicherreihenfolge in der Anordnung
ist nun wi»' folgt: Dio ersten, zweiten und dritten Signale der,
Bereich-js 1 sind in den am weitesten rechts liegenden vier
Stufen des Schieberegisters 13, 12 bzw. 11 gespeichert; die ersten, zweiten und dritten Signale des Bereiches 2 sind in
den dritten Stufen des Schieberegisters 13, 12 bzw. 11 gespeichert; die ersten, zweiten und dritten Signale des Bereiches
sind in den zweiten Stufen des Schieberegisters 13, 12 bzw. gespeichert; die ersten, zweiten und dritten Signale des Bereiches
4 sind in den am weitesten links liegenden oder ersten Stufen der Schieberegister 13, 12 bzw. 11 gespeichert. Somit
wurden durch den Ladungs- und Verschiebungsprozess vier Ausgangssequenzen
(Bereiche 1-4) erhalten, die jeweils drei Abtastungen (samples) enthalten, wogegen die Eingangssequenzen
drei Stück betrugen, von denen jedes vier Abtastungen bzw. Samples enthielt. Dies ist selbstverständlich der Zweck der Anordnung
oder Ladungsübertragungsspeichereinrichtung; wenn die Anordnung vollständig geladen ist, erfolgt das Auslesen in der
Richtung nach rechts, so dass in der ersten \usgangssequenz die drei Abtastungen des Signales des Bereiches 1 zeitlich zuerst
ausgelesen werden, und die drei Abtastungen oder Samples des Signales des Bereiches 4 werden zeitlich zuletzt herausge-
909827/0594 BAP..OBIGJNAL
schoben. Anschliessend wird ein weiterer derartiger vollständige:·
Zyklus wiederholt.
Somit ist ein bevorzugtes Anwendungsgebiet der vorliegenden Erfindung das Speichern und Umsortieren von Radarsignalen.
ändere Anwendungsgebiete sind das Speichern und Umsortieren
analoger Signale in medizinischen elektronischen Applikationen,
das '"peicher-i und umsortieren von L'arbfernsehsignalen, wie es
in der US-PS 4 001 878 beschrieben ist.
Eine derartige Speicheranordnung oder Einrichtung ist, allgemein
gesprochen, an sich bekannt, beispielsweise aus der vorstehend gena.ilen US-PS 4 001 878. Danach ist die Grundstufe
oder Speicherzelle mi) drei Elektroden ausgerüstet, die zusammen
mit dem Kanal, dem sie zugeordnet sind, und mit ihren entsprechenden Halbleiterbereichen einen Gegenstand bilden, der
im wesentliehen analog zu einem Feldeffekt-Transistor ist.
Die eine Elektrode ist die Steuerelektrode. Die bekannte Anordnung
erfordert für jede derartige Stufe eine Implantation in einen Halbleiterbereich, und sie erfordert eine sehr präzise
gesteuerte Implantation, um den Bereich der Schwellwertspannungen für die Steuerelektrode eng einzugrenzen; die Schwellwertspannung
ist ein Übergangsspannungswert, an dem eine Inversion des Leit!ähigkeitsiyps in dem entsprechenden Halbleiterbereich
aufgrund der Implantation auftritt. Nun ist jedoch die Implantation selbst ein relativ schwieriger und kostspieliger Schritt
im Fertigungsverfahren der integrierten Schaltung, und das Erfordernis
der präzisen Steuerung vergrössert noch diese Schwierigkeit und Kosten.
Es ist deshalb eine Aufgabe der vorliegenden Erfindung, eine Ladungsübertragungsspeichereinrichtung zu schaffen, in der die
Stufen mit einer derartigen Elektrodenkonfiguration versehen
sind, dass das Fertigungsverfahren der integrierten Schaltung
relativ einfach und wirtschaftlich gemacht ist.
909827/0594
BAD ORIGINAL
Eh wird darauf hingewiesen, dass in den Ausführungsbeispielen
der Erfindung Bereiche eines Leitfähigkeitstyps (p^leitend)
verwendet werden, die entgegengesetzt zu dem Leitfähigkeil styp
(η-leitend) der Hauptbereiche von mehreren Stufen ist.
Diese p-leitenden Bereiche können jedoch durch ein Diffusionsverfahren
gefertigt werden, das einfacher und deshalb wirtschaftliche?
ist als die Implantation. Darüber hinaus ist die präzise Steuerung und Genauigkeit in den Ausführungsbeispie len
der Erfindung nicht erforderlich. In den Figuren 1 und IA is1
ein derartiger diffundierter Bereich in jedem der Kanäle Π,
12, 13 bei 77 gezeigt, wo er sich am Ende des Kanales selbst befindet, deshalb einfach in der Fertigung ist und keine präzise
Steuerung erfordert. Ein weilerer Satz derartiger p-leitender
Bere:. ■ :c ist in Figur 1 an den Stellen 37 gezeigt, die
eine bestimmte der N" Stufen eines mit einer kleineren Zahl bezeichneten
Kanales mit den entsprechend gleichbezeichneten Stufen in dem rächst höher bezeichneten Kanal verbinden. Diese
Stellen 37 sind nicht in den horizontal verlautenden Hauptkanälen
selbst angeordi.-„t , sondern in kleineren Kanalabschnitten
und sie brauchen nicht mit hoher Präzision gefertigt zu werden. Bei dem in Figur IA «largestellten Ausführungsbeispiel der Erfindung
werden durch Verwendung einer Elelrt rodenstrukt ur, die
deutlicher in Figur 5A gezeigt ist, die diffundierten Bereiche
37 gemäss Figur 1 vollständig weggelassen. Dies vereinfacht das Fertigungsverfahren noch weiter.
Gemäss einem wichtigen Merkmal, in dem sich die Einrichtung geraäss der Erfindung von bekannten Lösungen unterscheidet,
wie beispielsweise der bekannten Anordnung gemäss der US-PS i 001 878, ist pro Stufe die Zahl r der Elektroden auf vier
- in dem nachfolgend beschriebenen Ausführungsbeispiel ist die Zahl genau vier - oder sogar noch mehr erhöht. Ein weiteres
Merkmal liegt in der Art der vertikalen Verbindung der Stufen, wie es in den kleineren Kanälen gezeigt ist, die die diffundierten
Bereiche bzw. Stellen 37 in Figur 1 und an entsprechenden Stellen in Figur IA enthalten. Die strukturellen Konfigurationen
dieser kleineren Kanäle werden im folgenden beschrieben,
909827/0594
BAD ORIGINAL
Im Betrieb beginnt auf der Basis der vorstehend beschriebenen
strukturellen Konfigurationen der Verschiebungsprozess für
sowohl die horizontale als auch die vertikale Vorschiebung ! einer progressiven horizontalen Verschiebung innerhalb
jeder Stufe ;n der ersten zu ihrer dritten-Elektrode. Dann
ist in einer vertikalen Verschiebung der Verlauf von einer bestimmten der dritten Elektroden zu der ersten oktrode der
; ;.·ichbezeichneten S+b;e in dem nächst höher numerie.i-1 en Kanal.
L. eiiiex* horizontalen Verschiebung erfolgt dagegen, beginnend
m ΐ der driiten Elektrode einer gegebenen Stufe, die Verschiebung
zu der vier, on E1 "'et rode dor gleichen Stufe und dann zu
der ersten Elektrode \.>.i uv.r nächs ι höher bezeichneten Stufe
des gleichen Ka 11.-: les .
Die Erfindung wird nun mit weiteren Merkmalen und Vorteilen
anhand der folgenden Beschreibung und dex· Zeichnung von Ausführungsbeispielen
näher erläutert.
Figur 1 ist ein · schema tische Dax-s teilung von einer zwei-diiaensionalen
Ladungsübertrajjungsspeichereinrichf ung
g -iäss einem ersten Aus fülirungsbeispiel der Erfindung.
■::.7ur IA ist eine sche-mai ische Dax-Stellung einer zwei-dimensio—
na ten Ladungsübertx'agungsspeichereini'icht ung gemäss
einem zweiten Ausführungsbeispiel dex- Erfindung.
Figur 2 zeigt eine SchniM ansicht der Einrichtung gemäüs Figur
1 entlang der Schnil (linien 2-2 gemäss Figur 1 oder IA.
Figur 3 zeigt eine Schnittansicht der Einrichtung gemäss Figur
1 entlang der Schnittlinien 3-3 in Figur 1 oder
IA.
Figur A zeigt eine Sehnil 1 ansicht dex· Einrichtung gemäss Figur
1 entlang der Schnittlinien Λ-A in Figur 1 odex- IA.
909827/0594 BAD ORIGINAL
2835350
Figur 5 zeigt eine Schnittansicht der Einrichtung geniäss Figur
1 entlang der Schnittlinien 5-5 in Figur 1.
Figur 5Λ zeigt eine Schnittansicht der Einrichtung geniäss Figur
IA entlang der Schnittlinien 5-5 in Figur IA.
F'.;;ir G zeigt eine Schnittansicht der Einrichtung gemäss Figur
1 oder 1Λ entlang der Schnittlinien G-6 in Figur
1 ozw. IA.
Figur 7 ist eine Darstellung des Oberflächenpotentials des
Halbleiters über der Strecke entlang der Ilalbleitero
... i·fläche der Struktur gemäss Figur G, wobei diese
Darsteilung zur Erläuterung der Art und Weise nützlich
ist, welche Ladungsinengen oder Pakete in der Einrichtung gemäss Figur 1 oder IA abgetastet oder
ausgelesen werden.
Figuren 8A - 8L zeigen Spannungsverlaufe zur Erläuterung der
Arbeitsweise der Einrichtung gemäss den Ausführungsbeispielen der Erfindung.
Somit zeigen die Figuren 1 und 2 bis 5 und G zusammen das erste Ausfiihrungsbeispie 1; die Figuren IA und 2 bis 4 und 5A und β
stellen zusammengenommen das zweite Ausführungsbeispiel dar.
Die Figuren 7 und 8A bis 8L sind auf beide Ausführungsbeispiele anwendbar.
In der folgenden Beschreibung werden beide Ausführungsbeispiele
im wesentlichen gleichzeitig beschrieben, wenn jedoch ein Punkt erreicht wird, an dem ein Unterschied zwischen den zwei Ausführungsbeispielen
besteht, wird dieser Unterschied durch einen separaten Hinweis auf "das erste Ausführungsbeispiel" - womit
die Einrichtung gemäss den Figuren 1 und 5 geraeint ist - oder "das zweite Ausführungsbeispiel11 - womit die Einrichtung gemäss
den Figuren IA und 5A gemeint ist - hervorgehoben. Wenn anschliessend
die gemeinsame Beschreibung fortgesetzt wird, wird
909827/0594
BAD ORIGINAL
2835850
hierauf üblicherweise durch "in beiden Ausfiihrungsbeispielen"
hingewiesen. Gemäss der hier verwendeten Bezeichnung ist mit "das erste ausführungsbeispiel" die Einrichtung gemäss den
Figuren 1 und 2 bis 5 und 6 und in analoger Weise das "zweite Ausführungsbeispiel" gemeint.
Es wird zunächsi auf die Figuren 1 bis 6 insgesamt Bezug genommen
j aber besondere Aufmerksamkeit wird vorwiegend auf die Figuren 1 un·, IA gerichtet, die jeweils eine Ladungsübertragungsspeächereinrichtung
10 gemäss dem entsprechenden Ausführungsbeispiel der Erfindung zeigen. Die Einrichtung 10 enthält eine
Anzahl von M LadungsüberIlagungsschieberegister, die jeweils
entla..i£ einer horizontalen oder Zeilenrichtung ausgerichtet sind. In den gezeigten Ausführungsbeispielen ist die Zahl M
gleich drei und die drei Schieberegister sind mit 11, 12, und
Vi bezeichnet. Jedes der Ladungsübertragungsschieberegister 11,
12 und 13 enthält eine \nzahl von N Stufen. In dem gezeigten Ausführungsbeispiel ist die Zahl N gleich vier. Die Einrichtung
IO enthält auch Zeilen bzw. Reihen 14 und 15 aus verbindenden
Stufen. Jede Stufe des ersten Zeilenschieberegisters 11 ist mil der entsprechenden Stufe des zweiten Schieberegisters 12 durch
eine entsprechende verbindende Stufe der Reihe 14 verbunden. Jede Stufe des zweiten Zeilenschieberegislers ist mit der entsprechenden
Stufe des dritten Schieberegisters 13 durch eine entsprechende verbindende Stufe der Zeile 15 verbunden. Somit
wird eine Anordnung aus Zeilen und Spalten von Ladungsübertragungsstufen
gebildet. Jede Stufe ist mit einem Satz von r Elektroden versehen, wobei die ganze Zahl r wenigstens vier beträgt,
und in dem Ausführungsbeispiel gemäss den Figuren 1 und IA ist
diese Zahl in der Tat genau vier. Die Elektroden sind innerhalb einer gegebenen Schieberegisterzeile identisch) d.h. identisch
innerhalb einer gegebenen Schieberegisterstufe und von Stufe
zu Stufe einer gegebenen M~ten Schieberegisterzeile oder N-ten
Schieberegisterspalte und analog mit den Stufen und Zeilen und
Spalten von verbindenden Stufen (14,15).
£s sei jedoch nochmals betont, dass nicht notwendigerweise
909827/0594
BAD ORIGINAL
r N;-1 (wie es in den Ausf ührungsbeispielen gezeigt is I) soin
muss; er Lindungsgemä.ss können r grosser als vier und N und M
unterschied! ch von vier bzw. drei gewählt werden. Weiterhin si ·\ό. N und M. unabhängig voneinander.
Bei einem ersien Satz von Takt i-^aimui^un, die an den Salz von
vier Elektroden angele.^* werden, wird bewirk! , dass kidun^spakei
in der vertikalen oder Spalt enricht ung bewegt oder4 über-1
:>gen v/erden. Bei eiiieni zweiten Salz von Taki spannungen, die
an die f?äi ;-.·..■ von vier P,l<kt roden angelegt werden, wird bewirkt ,
dass Ladungspakete in den Siufen in einer horizontalen oder
Zeilenrichtung in jedem der Zoilenschieberrgister 11, 12 und
1.". über! · -tgen
Die Schioourefjift I er 11, 1'2 . ^d l.'.J sind auf einem Ha IbI ei ι ersubs'i·:;!
20 'nil. n-Leitfähigkelt ausgebildet , das eintü ersten
ilaupl kanalab.sc-Sinü t 21, einen zweiten Haupt kanalabsehni 1 I 22
und einen drillen Hauptkanalabsehni'I 23 aufweist , die jeweils
benachbart zu einer HauptCläche 21 des Substrates liegen und
jeweils die im allgemeinen rechtwinklige Umrisslinie besiizen,
wobei diese Umrisslinieu durch dicke Linien in Figur 1 dargestelU
sind. Üblicherweise kann das Substrat aus Si lissiumha Ibloitermaterial
mit einem geeigneten spezifischen Widerstand
bestehen, beispielsweise 1 Ohm Zentiim'er. Über der Haupt fläche
des Substrates 20 liegt ein dickes Isoliert eil 25 aus Siliciumdioxid
mit mehreren dünnen Abschnitten. Ein erster dünner Abschnitt
2(3 hat eine im wesentlichen rechtwinklige Umrisslinie
und ist in i.oereinst immung mit dem ersien Haupt kanalabsehni f t
21 angeordnet. Ein zweiter dünner Abschnitt 27 hat ebenfalls eine im wesentlichen rechtwinklige Umriss Ii nie und isi in Ubereinsl
immung mit dem zweiten Ilaupi kanalabschnitt 22 angeordnet.
Ein dritter dünner Abschnitt 28 hat ebenfalls eine im wesentlichen rechtwinklige Umriss linie und liegt in Übereinst immung
mit dem dritten Ilaupl kanalabschnitt 2Π.
Es sind mehrere erste parallele Leitungen 31 vorgesehen, die jeweils
im allgemeinen senkrecht zu uen langen Abmessungen der
909827/0594
BAD ORIGINAL
Kanalabschni»te 21, 22 und 23 verlaufen. Teile der Leitungen 31
liegen über den Kana!abschnitten 21, 22 und 23, um die ersten
Elektroden 31a der horizontalen oder Zeilenschieberegister 11,
12 und 13 zu bilden. Weiterhin sind mehrere dritte parallele Leitungen 33 vorgesehen, die jeweils im allgemeinen senkrecht zu
den langen Abmessungen der liana lubschnit te 21, 22 und 23 verlaufen.
Teile der Leitungen 33 liegen über den Kanalabschnitten
21, '-!2 und 23, um die dritten Llektroden 33a der horizontalen
oder Zeilenschieberegister 11, 12 und 13 zu bilden. Jede der ersten Elektroden JIa hat eine gleichförmige Länge in Richtung
einer Längsausdehnung der Hauptkanalabschnitte 21, 22 und 23.
In ähnlicher V/eis«.: hat .jede der dril ten Elek! roden 33a eine
gleichförmige Lain, · in Ric' '■ ung der Längs a us dehnung der Hauptkanalabschnil
:.e 21, 22 und 23 und eine gleiche Länge v/ie die
Länge der Elektrode 31a. Die Elektroden 31a und 33a sind in einem Abstand zueinander angeordnet, der im wesentlichen gleich
der Länge der Elektrode 31a ist.
In dem zweiten Ausführungsbeispiel, aber nicht in dem ersten,
sind auf dem dicken Isolationsabschnitt zwischen dem ersten
dünnen Isolationsabschnilt 2G und dem zweiten dünnen Isolationsabschnitt
27 und auch zwischen dem zweiten dünnen Isolationsabschnitt
27 und dem dritten dünnen Isolationsabschnitt
mehrere leitende Teile 33b vorgesehen, die jeweils von einer
entsprechenden dritten parallelen Leitung 33 nach links und rechtwinklig
verlaufen. Jeder der leitenden Teile 33b liegt isolierend über einer entsprechenden ersten parallelen Leitung 31.
In beiden Ausführungsbeispielen ist eine dünne Isolierschicht
vorgesehen, die über den ersten und dritten parallelen Leitungen
31 und 33 liegt. Eine Anzahl von zweiten parallelen Leitungen
32 ist über der· Isolierschicht 29 vorgesehen. Jede der
Leitungen 32 ist zwischen einer entsprechenden ersten Leitung 31 und einer entsprechend nachfolgenden dritten Leitung 33
•solierend beabstandet. Die zweiten Leitungen 32 liegen sowohl
über den ersten Leitungen 31 a Ls auch den dritten Leitungen Teile der Leitung 32, die über den Kanalabschnitten 21, 22 und
909827/0594
^ BAD ORIGINAL
>.3 liegen, bilden die zweiten Elektroden 32a der Schieberegister
11, 11: ;nd 13. Eine Anzahl v-jii vierten parallelen Leu un—
gen 34 ist ·: or der Isolierschicht 2V vorgesehen. Jede der Leitungen
34 ; zwischen einer entsprechenden dritten Leitung 33
und einer entsprechenden nachfolgenden Leitung 31 isolierend
beabs landet. Die vierten Leitungen 31 liegen sowohl über den
driften Leitungen 33 als auch den ersten Leitungen 31. Teile
der Leitungen 34, c :.e über den Kanalabschnitten 21, 22 und 23
liegen, bi Ί'' die vierten Elektroden 34a der horizontalen oder
Zeile ischieberegis !er 11, 12 und 13. Die zweiten und vierten Le-. ι nii gen 32 und 34 si. in ges■ richelten Linien dargestellt,
um die Struktur und den Aufbau der Speichereinrichtung deutlich ■■:,J klar darzustellen. Die Säi.o der vier Leitungen 31, 32, 33
und 34 bilden eine Anzahl von Gruppen von Elektroden 31a, 32a, ?>"'■» λ i 34a. Jede Elektrodengruppe ist auf einem entsprechenden
di inen Abschnitt des Isolier Teiles 25 der Reihe nach angteordnef
und liegt über einem entsprechenden Hauptkanalabschnitt davon,
um mit dem Substrat eine Anzahl von S1ufen eines entsprechenden
LadungsüberiragungsschLeberegisters zu bilden. Jede Stufe eines
Horizontalen oder Zeil-n-Ladungsschieberegisiers enthält einen
Satz von ersten, zweiten, dritten und vierten nacheinander gekoppelten Elektroden, wobei die vierte Elektrode von jeder Zwischenstufe
iflif der ersten Elektrode der nächst folgenden Stufe
des Schieberegisters gekoppelt isf .
Eine erste Anzahl von dünnen Vei'tie fungen bzw. Aussparungen 3t>
ist in dem uicken Isolierteil 2f> ausgebildet, unter denen dünne
Isolierabschnitte 3Ga liegen, die jeweils einen Teil des dünnen
Isolierabschnittes 2G, der unter der dritten Elektrode 33a einer
Stufe des ersten Schieberegisters liegt, mil demjenigen Teil des
dünnen Isolierabschnittes 27 verbindet, der unter der ersten
Elektrode 31a einer entsprechenden Stufe des zweiten Schieberegisters
12 liegt. Die Umriss linien der Vertiefungen sind in ausgezogenen Linien dargestellt. In ähnlicher Weise ist eine z«eite
Anzahl von dünnen Vertiefungen 3(3 in dem dicken Isolierteil 25
ausgebildet, die unter den dünnen Isolierabschnitten 3l5a liegen,
die jeweils einen Teil des dünnen Isolierabschnittes 27 unter
909827/0594
BAD ORIGINAL
- ίο -
der dritten Elektrode einer Stufe des zweiten Schieberegisters
12 iüit demjenigen Teil des dünnen Isolierabschnittes 28 verbinden,
der unter der ersten Elektrode 31a einer entsprechenden
Stufe des drillen Schieberegister. 13 liegt.
In dem ersten Ausfiih rungsbeispie 1 sind unter jedem der dünnen
Vertiefungen 3G in dem Substrat Nebenkanalabschniite 3Gb ausgebildet,
deren Umriss linien in Figur 1 durch ausgezogene Linien
dargestellt sind. Jeder der Nebenkanalabschnitte 3Gb enthält eitL.'ii Eingangsteil, der unter jedem d r dritten Leitungen 33
liegt, einen Ausgangsteil, der unter den ersten Leitungen 31 liegt, und einen Zwischenteil, der unter den zweiten Lei1 ungen
32 liegt. Der Zwischenteil von jedem Nebenkanalabschnitt 3(5b
ist mit einem Bereic-■■ 37 entgegengesetzter Leitfähigkeit versehen,
er ist nämlich p-leil:end. Der Bereich 37 "schwimmt",
d.h. er ist elektrisch nicht verbunden und kann beispielsweise •;urch Diffusion hergestellt werden.
In dem zweiten Ausführungsbeispiel ist der Bereich 37 weggelassen;
der Vorteil dieser Weglassung wird noch erläutert. Stattdessen liegen in diesem Ausführungsbeispiel unter jedem der
dünnen Vertiefungen 36 in dem Substrat Nebenkanalabschnitte 3ßb,
deren Umrisslinien in Figur IA durch ausgezogene Linien dargestellt
sind. Jeder Nebenabschnitt 3Gb umfasst einen Eingangsteil 3ßc und einen Ausgangsteil 3Gd, der mit dem Eingangsteil
36c zusammenhängt. Der Eingangsteil 36c von jedem der Nebenkanalabschnitte
36b liegt unter einer entsprechenden dritten
Linie und einem zugeordneten Leiterteil 33b, und der Ausgangsteil 36d von jedem der Nebenkanalabsclinil te 36b liegt unter
einer entsprechenden ersten Leitung 31. Somit weist die dritte Elektrode von jeder Stufe der ei*sten und zweiten Schieberegister
einen ersten Abschnitt auf, der isolierend über dem Eingangsteil 36c des Nebenkanalabschnittes 3Gb liegt, und jede
erste Elektrode einer entsprechenden Stufe eines benachbarten
Schieberegisters weist einen zweiten Teil auf, der isolierend über dem Ausgangsteil des Kanalabschnittes 36b liegt.
909827/0594 BAQORiGiNAL
Somit kann in beiden Ausführungsbeispielen mit einem Satz von
drei Phasenspannungen mit aufeinanderfolgend überlappenden Phasen, die auf entsprechende Weise den ersten, zweiten und
dritten Leitungen des Schieberegisters zugeführt werden, und mil einer vierten Spannung, die an die vierten !leitungen angelegt
wird und die eine ladungsübertragung hemmende Grenze
bildet, ein Ladungsstrom von Stufe zn Stufe in der vertikalen
oder dpaltenrichiung der Anordnung gerichi et werden.
Ein Lastzyklus-WeILengenerator 41 bildet einen ersten Salz von
vier Spannungen, die mit ^1, φ.?. </>„ und φ bezeichnet und in
den Figuren 8G, SlI, 81 bzw. SJ gezeigt sind. Die Spannungen <j>^,
φ9 und ^o bilden einen Satz von drei Phasenspannungen mit aufeinanderfolgend
überlappenden Phasen. Die Spannung φ. is I eine
I-'estspannung, deren Magnitude kleiner ist als der obere Wei-1
der drei Phasenspannungen. Ein Ausgangszyklus-Wellengenerator
42 bildet einen Satz von vier Spannungen φ1 ,
<f>9, (f>„' und ^1*.
Die von dem Generator 42 entwickelten Spannungen φ., und φ9
sind identisch mit den Spannungen φ- und φο, die durch den Generator
41 entwickeli und in den Figuren 8G und 811 gezeigt sind,
Die Spannungen (|>o' und
<)>. ' sind in den Figuren 8K und 8L gezeigt.
Die Spannungen φ.., φ9, φ ' und <f>
' bilden einen Satz von vier Phasenspannungen mit aufeinanderfolgend überlappenden Phasen.
In diesem Spannungssalz überlappen sich die Phasen der Spannungen (J)1 und φ«' nichi . Der erste und zweite Satz der
Spannungen von den Generatoren Ί1 und 4 2 werden alternativ an
die vier Leitungen 31, 32, 33 und 3 1 durch vier Modusschall er SW1-SW4 angelegt. Jeder Modussehalter enthält ein Paar feststehende
Kontakt st ücke 1 und 2 und ein bewegbares Kontaktstück
oder einen Arm. Die Cestst ehenden l.ont akt si ücke 1 der Schalter
SWl-SW-I sind auf entsprechende Weise mi) den Ausgangs leitungen
tür die Spannungen φ1, φ9, φ_ und φ. des Generators 41 verbunden.
Die feststehenden Kontaktslücke 2 der Modusschalter SWl-SW4
sind auf entsprechende Weise mit den \usgangsleitungen des
Generators 42 verbunden, der die Spannungen φ1, φυ, φο' und φ '
liefert. Die bewegbaren Kontaktarme der Schalter SWl, SW2, SW3,
SW4 sind auf entsprechende Weise mit den Leitungen 31, 32, 33
909827/0SS4
BAD ORIGINAL
und 34 verbunden. Die Modusschalter SW1-SW4 werden durch die Modusschalter-Steuereinheit 43 gesteuert. Die Generatoren 41
und 42 und die Modusschalter-Steuereinheit 43 werden alle durch einen Zeitsteuergenerator 40 synchronisiert.
Wenn der erste Satz aus den Spannungen φ^, φ9, φ3 und φ^ an die
vier Elektroden 31a, 32a, 33a und .'Ma der Stuf;, a der Schieberegister
11, 12 und 13 angelegt v/erden, werden in den Hauptkanalabschnitten 21, 22 υ id 23, die unter den vierten Elektroden
34a liegen, Poteni ·al-Barrieren aufgebaut, die eine Ladungsübertragung
in der ZeiTenriehtung in diesen Kanälen hemmen bzw.
sperren. Der Satz aus den drei Phasenspannungen φ-, φ.-, und φ«
mit überlappenden Phasen bewirkt, dass eine in einen Speicherbereich
unter einer ersten Elektrode 31a eingeführte Ladung sukzessive in Speicherbereiche unter der zweiten Elektrode 32a
und dann zu dem Speicherbereich unter der drit ten Elektrode 33a übertragen wird. Da die erste Spannung φ., und die dritte Spannung
φ« überlappende Phasen haben, wird in dem ersten Ausführungsbeispiel
die Ladung in den Eingangsteil des Nebenkanalabschnittes 36b über den schwimmenden Bereich 37 mit entgegengesetztem
Leitfähigkeitstyp in den Ausgangsteil des Nebenkanalabschnittes
36b bewegt bzw. verschoben, wo sie in den Speicherbereich eingeführt wird, der unter der ersten Elektrode der entsprechenden
Stufe eines nachfolgend benachbarten Schieberegisters liegt. In dem zweiten AusEührungsbeispiel wird bewirkt,
dass die Ladung über den Eingangsteil 36c und den Ausgangsteil 36d des Nebenkanalabschnittes 36b in den Speicherbereich verschoben
wird, der unter der ersten Elektrode der entsprechenden Stufe eines nachfolgend benachbarten Schieberegisters liegt.
Somit wird in beiden Ausführungsbeispielen Ladung in der vertikalen
oder Spaltenrichtung in der Anordnung der Stufen verschoben.
Wenn der zweite Satz von Spannungen φ^, φ9 , φ ' und φ.· auf entsprechende
Weise mit der ersten Elektrode 31a, der zweiten Elektrode 32a, der dritten Elektrode 33a und der vierten Elektrode
909827/0594 i
■<£ BAD ORIGINAL
22 _ 283595Q
31a von jeder der Stufen der Schieberegister 11, 12 und 13 verbunden
ist, wird Ladung, die in den Speicherbereich unter einer ersten Elektrode 31a eingeführt wird, sukzessive in Speicherbereiche,
die unter der zweiten Elektrode 32a, der dritten Elektrode 33a und der vierten Elektrc ie 3-1 a liegen, und anschliessend
zu dem Speicherbereich übertragen, der unter der ersten Elektrode einer nachfolgenden Stufe des Schieberegisters
liegt. Da sich die erste Spannung ψ-, und die dritte Spannung
φ,,' nicht überlappen, wird eine Ladungsübertragung über die Nebenkanalabschnitte 3Gb verhindert. Somit erfolgt eine Ladungsverschiebung in den Schieberegistern 11, 12 und 13 nur in der
horizontalen oder Zeilenrichtung.
Durch ein Serienschieberegister 45 werden Ladungspakete zum
Einführen in die Speicherbereiche gebildet, die unter den ersten Elektroden 31a des ersten Z. ilenschieberegisters 11 liegen.
Das Serienschiebfregister 45 ist auf dem Substrat 20 gebildet
und enthält einen Haupt kanalabschnitt 46 benachbart zur Hauptoberfläche 24 des Substrates mit einer im allgemeinen rechtwinkligen
Umriss linie, die durch ausgezogene Linien dargestellt
ist. Ein dünner Abschnitt 17 der Isolation in dem dicken Isolationsteil 25 über dem Substrat ist in Übereinstimmung mit dem
Hauptkanalabschnitt 45 angeordnet. Der Haupt kanalabschnitt 2G
und der dünne Isolationsabschnitt 47 haben eine im allgemeinen rechtwinklige Umriss linie und sind durch ausgezogene Linien dargestellt.
Eine Anzahl erster Elektroden 51 ist auf dem Isolierteil 25 über dem dünnen Abschnitt 4 7 Liegend vorgesehen. Jede
der ersten Elektroden 51 hat eine gleichförmige Länge in Richtung
der Längsausdehnung des Kanalabschnittes 46. Jede der ersten Elektroden 51 erstreckt sich sowohl über den dünnen Isolierabschnitt
4 7 als auch die angrenzenden dicken Isolierabschnitte des Isolierteiles 25. Eine Anzahl zweiter Elektroden
52 ist auf dem Isolierteil 25 über dem dünnen Abschnitt 17 liegend vorgesehen. Jede der zweiten Elektroden 52 hat eine gleichförmige
Länge in der Richtung der Längsausdehnung des Kanalabschnittes 47 und ist gleich der Länge der ersten Elektroden 51.
Jede der Elektroden 52 erstreckt sich sowohl über den dünnen Isolierabschnitt 47 als auch über die angrenzenden dicken Iso-
909827/0594
lierabschnitte des Isolierteils 25. Eine Isolierschicht 29 ist
über den Elektroden 51 und 52 vorgesehen. Über der Isolierschicht 29 ist eine Anzahl erster Hbertragungselektroden 53
vorgesehen. Jede erste Übertragui:- ;selektrode 53 ist isolierend
im Abstand zwischen einer entsprechenden zweiten Elektrode 52 und c-; ner benachbarten nachfolgenden ersten Elektrode 51 angeordnet
und liegt über diesen Elektroden. Weiterhin ist über der Isolierschicht 29 eine Any:..hl zweiter 'F'oertragungselekf roden
54 vorgesehen. Jede der zweiten Übertragungselektroden 5=1
ist isolierend im Abstnnd zwischen einer entsprechenden ersten Elektrode 51 und einer benachbarten nachfolgenden zweiten Elektrode
52 angeordnet und liegt über diesen Elektroden. Jede Übertra7,ungselek1 rode 53 uud 5-1 hat eine im wesentlichen gleichförmige
Ausdehnung in der Richtung dei* Länge des Kanalabschnittes
46 und erstreckt sich über den dünnen Isolierabschnitt 17
des Isolierteiles 25 und des-gleichen über dessen angrenzende
dicken Isolierabschnitte. Die ersten und zweiten Übertragungselektroden
53 und 54 sind in gestrichelten Linien gezeigt, um den Aufbau und die λ^εΐΐβΜοΐβθ des Serienschieberegisters 15
deutlich zu zeigen.
Alle ersten Elektroden des SerienschieberegisIers 4 5 sind mit
einer Leitung 56 verbunden, an die eine Spannung j>~ von einer
Festspannungsquelle 61 angelegt wird. Alle zweiten Elektroden 52 des Serienschieberegisters 45 sind mit einer Leitung 57 verbunden,
an die eine Spannung ^_ von einem Serienwellengenerator
62 angelegt wird. \lle ersten Übertragungselektroden 53 des Serienschieberegisters 45 sind mit einer Leitung 58 verbunden,
an die eine Spannung φ ' von einer Festspannungsquelle
angelegt wird. Alle zweiten Übertragungselektroden 54 des Serienschieberegisters
4 5 sind mit einer Leitung 59 verbunden, an die eine Spannung φ ' von einem Serienwellengenerator 62
angelegt wird. Die Spannungsverläufe für φ«, φη, φ' und φ1
(_» IJ U 13
sind auf entsprechende Weise in den Figuren 8A-8D gezeigt.
In dem dicken Isolierteil 25 ist eine Anzahl dünner Vertiefungen 63 ausgebildet, unter denen dünne isolierende Abschnitte 63a
909827/0594
2B3595G
liegen, die jeweils einen Teil des dünnen Isolierabschnittes
47 mit einem entsprechenden Teil des Isolierabschnittes 26 verbinden,
der unter den ersten Elektroden 31a des ersten Zeilenschieberegisters 11 liegt. Die Umriss linien der Vertiefungen
sind in ausgezogenen Linien dargestellte Die ersten oder die Spannung φη aufweisenden EIe\.\roden 51 des Serienschieberegisters
45 erstrecken sich in die Vertiefungen G3 und liegen
über einem ersten Teil von seinen dünnen Isolierabschnitten 63a. In ähnlicher Weise erstrecken sich die ersten Elektroden
31a des ersten Zeilenschieberegisters 11 in die Vertiefungen
63 und liegen über einem zweiten Teil der dünnen Isolierabschnitte 63a. Die ersten und zweiten Teile des Isolierabschnittes
63a sind durch ein Zwischenteil, getrennt. Somit sind
zwischen den ersten Elektroden des Serienschieberegislers 15
und den ersten Elektroden 31a des ersten Zeilenschieberegisiers
11 Lücken'oder Spalte gebildet. Ein paralleles Übertragungsgatter
oder eine Leitung 65 ist auf dem dicken Isolierungsabschnitt 25 zwischen den dünnen Isolierungsabschnitten 17 und
2'5 und über den Lücken bzw. Spalten liegend zwischen den Elektroden
51 und den Elektroden 31a vorgesehen. Das parallele Übertragungsgatter 65 ist mit einer parallelen Übertragungssteuerschaltung
67 verbunden, die dieser eine parallele Übertragungsgatterspannung ψ« zuführt. Wenn ein geeignetes Gatterpottmtial
an die Galterelektrode 65 angelegt ist, wird ein Leitungskanal in dem darunter liegenden Halbleitersubstrat gebildet,
der die Übertragung von Ladung von den ersten Speicherbereichen, die unter den ersten Elekiroden 53 des Serienschieberegisters
4 5 liegen, zu den ersten Speicherbereichen ermöglicht, die unter den ersten Elektroden 31a des ersten Reihenschieberegisters
11 liegen. Die parallele Übertragungsgatterspannung ist in Figur 8E und auch in Figur 8F gezeigt. Die
parallele tjbertragungssteuereinheit 67 ist mit dem Zeitsteuergenerator
40 synchronisiert.
Jede Stufe des Serienschieberegisters 45 enthält einen φ -Speicherbereich,
der unter einer φ,,-Elektrode 51 liegt, und einen
(^-Speicherbereich, der unter einer φρ-Έlektrode 52 liegt. Die
909827/0594
an die ^--Elektrode angelegte Spannung <j>D hat eine feste
Grosse. Die an die φ-,-Elektrode angelegte Spannung ψ., schwankt
zwischen einem hohen Wert und einem niedrigen Wert oberhalb und unterhalb der Spannung φ . Wenn sich die Spannung φ auf
ihrem hohen Wert befindet, ist eine Ladungsübertragung von dem (^--Speicherbereich zu dem φ -Speicherbereich und umgekehrt
ermöglicht, und wenn sich die Spannung φ~ auf ihrem niedrigen
Wert befindet, ist eine Ladungsübertragung von dem φ-y-Speicherbereieh
zu dem «{^-Speicherbereich ermöglicht. Jede Stufe enthält
auch eine φ' -Elektrode 53, an die eine Spannung φ1 mit
einem feston Wert angelegt ist, die ein Oberflächenpotential"
in dem unter der Elektrode liegenden Substrat erzeugt, das in der absoluien Gröv.se kleiner ist als das unter einer φ .-Elektrode
liegende Oberflächenpotential. Jede Stufe enthält auch eine φ1--Elektrode 51, an die eine Spannung φ' mit zwei Werten
angelegt ist. Bei dem oberen Wert wird in dem unter der Elektrode
liegenden Substrat ein Oberflächenpotential erzeugt, das
die Übertragung von Ladung von einem φ -Speicherbereich zu einem φρ-Speicherbereich hemmt bzw. sperrt. Bei dem kleineren
Wert wird ein Oberflächenpotential erzeugt, das die Übertragung
von Ladung von einem ^.-Speicherbereich zu einem ψρ-Speicherbereich
ermöglicht.
Ladungspakete zum Einführen in das Serienschieberegister 15
werden durch eine Eingangsschaltung G8 in einem unter einer Speicherelektrode 60 liegenden Speicherbereich erzeugt . Die
Speicherelektrode 69 liegt über dem dünnen IsolationsabschnilI
17 des Schieberegisters 15 und liegt unter der ersten l· Elektrode
5-1 der ersten Stufe des Schieberegisters. An die
Elektrode 09 wird das gleiche Potential angelegt wie an die
ersten Elektroden 51 , nämlich die Spannung <£„. Auf ein Eingangssignal,
beispielsweise ein analoges Signal von einer Quelle 70, und auch auf eine Taktspannung· φ hin entwickelt die
Eingangsschaltung 68 Ladungspakete, die Abtastungen (samples)
des Eingangssignales darstellen, und sie entwickelt diese Pakete bzw. Gruppen mit der Perioditität der Serienspannungswelle
φρ. Da die rakete in dem unter der Elektrode 69 liegenden Spei-
909827/0594
2835S50
cherbereich entwickelt werden, werden sie periodisch in das Schieberegister von Stufe zu Stufe getaktet. Eine bestimmte
Eingangsschaltung zur Ausbildung einer Sequenz von Ladungspaketen auf ein analoges Eingangssignal hin und zum Einführen
der Pakete in ein serielles Ladungsübertragungsschieberegister ist. in Vorbindung mit Figur 8 in der US-PS 4 032 8G7 beschrieben.
Ladungspakete, die in u<;r horizontalen oder Zeilenrichtung
entlang jedem Schieberegister 11, 12 oder 13 übertragen worden sind, werden an entsprechenden Ausgangsschaltungen 75 abgefühlt.
Die Uisgangsschaltung 75 enthält einen gemeinsamen Leiter oder eine Leitung 76, die über den dünnen Isolationsabschnitten
26, 27 und 28 liegt und isoliert unterhalb der leitfähigen Leitung 34 angeordnet ist. Über den Kanalabschnitten
21, 22 und 23 liegende Abschnitte der Leitung 76 bilden die gemeinsamen Elektroden 76a der Schieberegister 21,22 und 23.
Die gemeinsame Leitung 76 ist mit einer Spannung £„ verbunden,
die durch die Festspannungsquelle 61 geliefert wird. Die Spannung ^„ ist auf einen zwischen den hohen und niedrigen Werten
der Spannung ψ'3 und φ' liegenden Wert eingestellt. Ein diffundierter,
p-leitender Bereich 77 ist in jedem der Hauptkanalabschnitte 21, 22 und 23 vorgesehen. Ein Rand des p-leitenden
Bereiches 77 ist in Übereinstimmung mit einer benachbarten Kante einer gemeinsamen Elektrode 76a. In der horizontalen Richtung
in den Schieberegistern 11, 12 und 13 übertragene Ladungspakete werden in den p-leitenden Bereichen 77 abgetastet, indem diese
p-leitenden Bereiche auf ein Potential vorgeladen und ungeerdet bzw. frei-schwimmend (floating) gelassen werden und danach Ladung
auf diese Bereiche übertragen und die dadurch erzeugte Potentialänderung abgetastet wird. Die entsprechende Vorlade-
und Schwebeschaltung umfasst einen Transistor 81, dessen Leitungspfad
von Quelle zu Senke zwischen den p-leitenden Bereich 77 und eine Quelle der Vorladespannung V„ geschaltet ist. Die
Steuerelektrode 82 des Transistors 81 ist mit einer ^'.■,-Spannungsleitung
verbunden. Während derjenigen Zeitperiode, in der die Spannung <£'3 sich auf ihrem niedrigen Wert befindet, ist
909827/0594
der Transistor 81 durchgeschaltet und an den p-leitenden Bereich 77 ist eine Vorladet;pannung angelegt . Die Vorladespannung
ist so eingestellt, dass sie unterhalb des Oberflächenpotentials
des unter der Elektrode 76a liegenden Bereiches liegt, wobei eine Festspannung 4»Q daran angelegt ist. Wenn
die Spannung φ'3 auf ihren hohen Wert ansteigt, wird der
T-.-ansistor 81 gesperrt und der Bereich 77 ist freigeschaltet.
Wänrend derjenigen Zeitperiode, zu der sich die Spannung φ'^
auf ihrem niedrigen Viert befindet und die Spannung φ*^ auf
ihrem hohen ,'/ert liegt, wird Ladung von den unter den dritien
Speicherelektroden liegenden Speicherbereichen zu den unter
den viei'ten E Lektroden 34a liegenden Speicherbereichen über-•
ragen. Dieser Zustand ist in Figur 7 gezeigt. Figur 7 zeigt die Änderung des Oberflächenpotentials des Halbleitersubsi rates
mit einem Ladungspaket 78 in dem unter der vierten Speicherelektrode 34a liegenden Speicherbereich unmittelbar vor der
Potentialänderung auf der vierten Elektrode 34a von dem kleinen
Wert <j>r 4 auf den hohen Wert. Wenn dieser Wechsel auftritt, so
wird eine Übertragung oder Strömung von Ladung über die unter
der gemeinsamen Elektrode 7Ga liegende Potentialschwelle in
den freigeschalteien p-leitenden Bereich 77 bewirkt. Die Spannungsänderung
auf dem Bereich 77 wird an die Steuerelektrode 83 des Transistors 81 angelegt, der als ein Quellenfolger gefaltet
ist, bei dem die Quelle 81 über einen Quellenwiderstand
8fi mit Erde und in dem die Senke mit einer Senkenspannung Vnn
verbunden ist. Über dem Quellenwidersland 8ß tritt eine Spannung
auf, die dem Ladungspaket proportional ist, die auf dem
Vorlade- und schwebenden p-leitenden Bereich 77 übertragen is
Es wird nun die Arbeitsweise der Speichereinrichtung gemäss
der Figur 1 oder IA in Verbindung mil den Wellenformdiagrammen
geinäss den Figuren 87V-8L erläutert. Es wird zunächst die Art und iieise beschrieben, in der die Sequenzen von Ladungspaketen
in das Serienschieberegisi er 4 5 eingeführt und anschliessend parallel in die ersten, zweiten und dritten Schieberegister
11, 12 und 13 über! ragen werden. Dann wird die Ai't und .ieise
beschrieben, in der jede Sequenz der Ladungen in dem Reihen-
909827/0594
schieberegister 11, 12 und 13 in der Reihenrichtung zum Auslesen
übertragen werden. Zuerst wird die \rt und Weise beschrieben, in der die Anordnung von dem Serienschieberegister
geladen wird, und dann wird die Art und Weise beschrieben, in der die Ausgangsgrösse von der beladenen Anordnung erhalten
wird. Im Ladungsbetrieb sind die Modusschalter SW1-SW4 durch
die Modusschaltersteuereinheit -43 so eingestellt, dass deren bewegbare Arme mit den feststehenden Kontaktstücken 1 in Eingriff
sind. In dieser Betriebsart wird ein erster Satz von Spannungen, die in den Figuren 8G-8J gezeigt sind, auf entsprechende
Weise an die ersten, zweiten, dritten und vierten Elektroden der Schieberegister 11, 12 und 13 angelegt. Die in
Figur 8J gezeigte vierte Spannung, die an die vierten Elektroden 34a angelegt wird, bildet in den flaupi kanalabschnit t en 21
Potentialschwellen aus, die die Übertragung von Ladung auf diese hemmen bzw. sperren. Die Spannungen φ1 , φ? und φ~, die
auf entsprechende Weise an die ersten, zweiten und dritten Elektroden angelegt sind, werden von dreiphasigen Spannungen
mit überlappenden Phasen eingestellt. Beispielsweise überlapp! während der Zeitperiode to-t-io die Spannung φ., die Spannung φ~,
während des Zeitintervalies 1-,-t.« überlappt die Spannung <£„
die Spannung <f>9 und während des Zeitintervalies t1r-t r überlappt
die dritte Spannung φ3 die ersie Spannung φ... Wenn also
ein derartige!' Satz von überlappenden dreiphasigen Spannungen an die ersten, zweiten und dritten Elektroden von jeder Stufe
der Schieberegister 11, 12 und 13 angelegt ist, wird Ladung, die in die unter den ersten Elektroden 31a liegenden Speicherbereiche
eingeführt ist, auf die unter den zweiten Elektroden 32a liegenden Speicherbereiche übertragen und von dort zu den
dritten Elektroden 33a, woraufhin Ladung über die Nebenkanal-
abschnitte 36b zu den ersten Speicherbereichen übertragen wird, die unter den entsprechenden Stufen in dem nachfolgend benachbarten
Schieberegister liegen, da die erste Spannung φ~ die
dritte Spannung φ., überlappt.
909827/0594
Es ist bereits die Art und Weise beschrieben worden, in der
Ladungspakete durch die Eingangsschaltung 68 bei einem analogen
Signal von der Eingangssignalquelle 70 erzeugt werden. Beispielsweise wird ein Ladungspaket, das in dem unter der
Elektrode 69 liegenden Speicherbereich gespeichert ist, während des Zeitintervalles t_.-t? auf den unter der φ,-,-ΕIektrode 52
liegenden Speicherbereich übertragen, da bei diesem Intervall, die Spannung φ_ auf ihren kleinen Wert abgefallen und die ^*c~
Elektrode, an die diese Spannung φ' angelegt ist, auf ihren
kleinen Wert abgefallen ist. Während des folgenden Intervalles ΐ 0-to steigt die Spannung ψ- auf ihren hohen ,Vert an und bewirkt,
dass Ladung auf die nächst folgende ^»„-Elektrode 51
übertragen wird. Der Zyklus wird wiederholt, bis eine Menge von vier Ladungspaketen in aufeinanderfolgenden (^„-Speicherbereichen gespeichert worden sind, die unter den ^„-Elektroden 51
des Serienschieberegisters 45 liegen. Die Ladung des Serienschieberegisters
45 erfolgt während der Zeitperiode t^-t«.
Während der Zeitperiode t^-t^ wird die parallele Übertragungsgatterspannung
φ_, die in Figur 8E gezeigt ist, an das parallele
Übertragungsgatter 65 angelegt. Die Gatter- bzw. Steuerspannung
φρ senkt das Oberflächenpotential des Kanales zwischen
den unter den Elektroden 51 liegenden Speicherbereichen und den Speicherbereichen, die unter den ersten Elektroden 81a des
Schieberegisters 11 liegen, wodurch ermöglicht wird, dass Ladung in den unter den Elektroden 51 liegenden Speicherbereichen
in die unter den Elektroden 31a liegenden Speicherbereiche fliesst, da während dieses Zeitintervalles die an die ersten
Elektroden angelegte Spannung φ., auf ihrem kleinen Wert ist.
Zum Zeitintervall ("^ steigt die Gitterspannung φΓ auf ihren
hohen Wert an, wodurch die Strömung von Ladung von dem Serienschieberegister 45 in das Reihenschieberegister 11 gehemmt bzw.
gesperrt ^vird und die zweite Sequenz von Ladungspaketen seriell
in das Serienschieberegister 45 während des Zeitintervatles tqt-_
eingeführt wird.In der Zwischenzeit während dieses Zeitintervalles tg-tj- haben die drei Phasenspannungen φ.., ψ9 und φ,
einen Operationszyklus durchlaufen, wobei bewirkt wird, dass
jedes Ladungspaket, das von dem Serienschieberegister 15 in
909827/0594
Stufen des Schieberegisters 11 übertragen worden ist, zu einer entsprechenden Stufe des zweiten Schieberegisters 12
übertragen v/ird. Somit wird das erste Schieberegister 11 geleert und die zweite Sequenz von Ladungspaketen in dem
Serienschieberegis1 er 4^ kann in das erste Schieberegister
übertragen werden. Auf diese Weise werden Sequenzen von vier Paketen seriell oder der neihe nach in das Serienschieberegister
45 eingeführt und inüblge auf das erste Schieberegister
11, das zweite Schieberegister 12 und das dritte Schieberegister 13 übertragen, bis die ersten, zweiten und dritten Schieberegister
zur Zeit t9 , gefüllt sind.
Bei einem Steuersignal von der Modusschal tersteuerein!-eit 13
zur Zeit to/, werden die Modusschalter SWl-SWi in ihre Positionen
2 gebracht und demzufolge wird ein zweiter Satz von Spannungen an die Elektroden der Stufen der Schieberegister
11, 12 und 13 angelegt. Der zweite Salz von Spannungen φ
Φ2, φ' und φ* . wird auf entsprechende Weise an die erste
Elektrode 31a, die zweite Elektrode 32a, die dritte Elektrode 33a und die vierte Elektrode 3Ia angelegt. Der zweite Spannungssatz
bildet einen Satz von vier Phasenspannungen mit überlappender Phase. Die dritte Spannung und die ersten Spannungen
haben nicht überlappende Phasen. Wenn also diese Spannungen an die Elektroden der Stufen der Schieberegister 11,
und 13 angelegt werden, wird Ladung von Speicherbereich zu Speicherbereich von jeder Stufe zu den unter dem vierten Elektroden
liegenden Speicherbereich und dann auf die nachfolgenden Stufen in der horizontalen oder Zeilenrichtung übertragen.
Da die dritte Spannung und die erste Spannung keine überlappenden Phasen haben, wird eine Übertragung von,Ladung von einem
unter der dritten Elektrode 33 liegenden dritten Speicherbereich über die Nebenkanalabschnitte 36b zu Speicherbereichen
gehemmt bzw. gesperrt, die unter den ersten Elektroden 31a eines benachbarten nachfolgenden Registers liegen. Die in der
Zeilenrichtung übertragenen Ladungen werden in der Ausgangsschaltung
75 abgefühlt durch periodisches Vorladen der p-leitenden Bereiche 77 während einer φ' -Periode des vier-phasigen
909827/0594
Zyklus der Taktspannungen und am Ende der φ'.-Phase des Zyklus,
bei dem die Ladungen von den unter den vierten Elektroden 34a liegenden Speicherbereichen zu den p-leitenden Bereichen
77 übertragen und die dadurch erzeugte Spannungsänderung abgelüfrlt wird.
Somit wird also, wenn οer erste Spannungssatz an die Sätze
von vier Elektroden angelegt ist, jedes Paket einer Sequenz von Paketen, die in einem Zeilenschieberegister gespeichert
sind, auf eine entsprechende Stufe eines benachbarten Schieberegisters
übertragen, und wenn ein zweiter Satz von Spannungen an die Sätze der vier Elektroden angelegt wird, werden
die Pakete einer Sequenz von in einem Schieberegister gespeicherten Paketen von Stufe zu Stufe in das Schieberegister
übertragen.
Die Verwendung von vier Elektroden pro Schieberegisterstufe gemäss der vorliegenden Erfindung führt zu zusätzlichen Vorteilen
gegenüber denjenigen, die in der US-PS 4 001 878 erwähnt sind, wonach drei Elektroden verwendet werden. Bei der
bekannten Anordnung müssen mehrere Sätze von Taktspannungen ausgebildet werden, einer für das vertikale Verschieben und
einer für das horizontale Verschieben, wie es auch für die vorliegende Erfindung gilt. Bei der bekannten Anordnung hat
jedoch ein erster Satz die Phasenfolge oder Phasendrehung Phase 1-Phase 2-Phase 3-Phase 1, und ein zweiter Satz hat die
umgekehrte Phasenfolge oder Phasendrehung Phase 3-Phase 2-Phase 1-Phase 3. Diese zwei Sätze von Taktspannungen werden
durch die Taktimpulsquelle auf einer kontinuierlichen Basis erzeugt, so dass die Sperrung herbeigeführt werden muss durch
Anlegen(l) eines Taktsignales von einem Satz, wenn es auftritt aber nicht erwünscht ist - aufgrund der entgegengesetzten
Phasendrehung - und (2) eines Taktsignales von dem anderen Satz, wenn es auftritt, aber nicht erwünscht ist, und dies für jede
der Elektroden der bekannten Anordnung. Das Erfordernis einer derartigen Sperrung trägt zu der Komplexität der Einrichtung
und somit zu der Komplexität und der Sorgfälligkeit bei der
909827/0594
Fertigung der Einrichtung bei, wie es eingangs bereits ausgeführt
wurde. In der Einrichtung gemäss der Erfindung sind die Phasenfolgen oder Phasendrehungen Phase 1-Phase 2-Phase 3 sowohl
für die vertikale als auch die horizontale Verschiebung. In der Tat sind sie Signale (^1, φ2) für die Phase 1 und Phase
2 für beide Verschiebungsarten die gleichen. Die Taktsignale <j)„ und <j>' sind in der gleichen Folge der Phasendrehung relativ
zueinander, sie fallen sogar teilweise zusammen, obwohl ihr Anlegen an die Anordnung gemäss den Ausführungsbeispielen
nach Figur 1 oder Figur IA auf einer wechselseitig exklusiven Basis ausgeführt wird. Schliesslich ist das Signal <j>' ein
kontinuierliches Sperrsignal, wogegen das Tak1 signal φ* in
der Phasenfolge nach dem Signal <J>'„ auftriti , obwohl wiederum
ihr (φ,,,, Φ'/t) Anlegen an die Anordnung auf einer wechselseitig
exklusiven Basis erfolgt. Dies vermindert das Problem der Sperrung wesentlich.
Die Erfindung ist vorstehend zwar in Verbindung mit einer Speicheranordnung
beschrieben worden, die aus drei horizontalen oder Zeilenschieberegistern besteht, wobei jedes Register vier
Stufen enthält, es ist jedoch deutlich gemacht worden, dass jede Anzahl von Zeilenschieberegistern gemäss den Lehren der
Erfindung verwendet werden kann, wobei jedes Schieberegister irgendeine gewünschte Anzahl von Stufen enthält.
Weiterhin hat zwar in den beschriebenen Ausführungsbeispielen
gemäss der Erfindung jede Stufe vier Elektroden und die ersten und zweiten daran angelegten Spannungssätze enthalten auf entsprechende
Weise einen Satz von drei phasenbezogenen Spannungen und einen Satz von vier phasenbezogenen Spannungen, aber es
ist darauf hinzuweisen, dass die Stufen mit einer grösseren Anzahl von Elektroden und einer entsprechend grösseren Anzahl von
phasenbezogenen Spannungen aufgebaut werden können. Beispielsweise kann jede Stufe aus vier Elektroden aufgebaut werden. In
diesem Fall würde der erste Spannungssatz einen Satz von vier phasenbezogenen Spannungen und eine fünfte, eine Sperre bzw.
Schwelle erzeugende Spannung enthalten, und der zweite Spannungssatz wurde einen Satz von fünf phasenbezogenen Spannungen ent-
halten· 909827/0594
Claims (1)
- PatentansprücheM Ladungsübertragungsspeichereinrichtung mit einem Substrat aus Halbleitermaterial mit einem bestimmten Leitfähigkeitstyp, das M Kauptkanalabschnitte neben einer Haupt fläche des Substrates aufweist, wobei die W Hauptkanalabschnitte zur Bildung einer parallelen Anordnung aufeinanderfolgend ausgerichtet sind; und weiterhin mit einem Isolierteil, das über der ITa up 1·- flache des Substrates liegt und M dünne Abschnitte aufweist, die jeweils im wesentlichen übereinstimmend mit einem en ι sprechenden Hauptkanalabschnitt angeordnet sind, und mit M Gruppen von Elektroden, wobei jede Elektrodengruppe der Reihe nach auf einem entsprechenden dünnen \bschnitt des Isoliert eiles angeordnet und über einem entsprechenden Hauptkanalabschnitt liegt und wobei jede Εlekfrodengruppe mit dem Substrat N Stufen eines entsprechenden Ladungsübertragungsschieberegister bildet, von denen jede Stufe r aufeinanderfolgend gekoppelte Elektroden aufweist, dadurch gekennzeichnetdass r eine ganze Zahl wenig-909827/0594BAD ORIGINALstens gleich I ist und dass in jedem des Ι...Μ-ten Hauptkanalabschnitt (21-2:3) oder Schieberegister die r-te Elektrode der 1... (N-I)-ten, aber nicht die N-te, Stufe mit der ersten Elektrode der nächst nachfolgenden Stufe des Registers gekoppelt ist; und dass i'erner N(M-I") Nebenkann labschnitt e ('Siib) neben der Ilniipf i" lache (2 O des Substrates (20) vorgesehen sind, die aiii entsprechende Weise von den ti!-euerbereichen, die unter den N...(r-1)-ten Elektroden des 1...(M-I)-ten Schieberegx^rers liegen, zu den Speicherbereichen des 2....M-! en Schieberegisters verlaufen, wobei die letztgenannten Speicherbereiche auf ent sprechende Weise unler der ersten Elektrode eier Ι...Ν-ten Schieberegis t erst u Ce in .jedem der 2...\i-ien Schieberegister liegen und jede dei· N(M-I ).... (r-1 )-ten Elektrode einen ersten Abschnitt aufweist, der· über einem Eingangsteil eines entsprechenden Nebenkanalabsehnittes (3Gb) liegt und jede der ersten Elektroden einen zweiten Abschnitt aufweist, der über einem \usgangsteil eines entsprechenden Nebenkanalabschnittes liegt, wobei die Eingangs- und Ausgangsteile von jedem der Nebenkanalabschnitte zusammenhängend sind.2. Einrichtung nach Anspruch 1 , d a d ti r c h gekennzeichnet , dass die Zahl r der Elektroden pro Schieberegisterstufe vier beträgt.3. Einrichtung nach den Ansprüchen 1 oder 2 , d a d u r ch gekennzeichnet , dass die Zahl N der Stufen pro Schieberegister vier und die Zahl M der Schieberegister drei beträgt.i. Einrichtung nach den Ansprüchen 1, 2 oder 3, da —durch gekennzeichnet, dass jeder der M Hauptkanalabschnitte (21-23) mit einem Bereich aus einem entgegengesetzten Leitfähigkeitsi yp versehen ist, der sich in der Nähe des entsprechenden Bereiches909827/0594
BAD ORIGINALbe rinde+, der unier der N-I: en Elektrode der r· Elektroden liegt.!5. Einrichtung nach den Ansprüchen 1, 2, 3 oder -1 ,dadurch gekennzeichnet , dass jeder der entsprechenden ersten Abschnitte der (r-1) Elektroden zusätzlich über dem zweiten \bschni1t von einem entsprechenden der ersten Elektroden liegf , und zwar liegt er isolierend darüber an einer St el Le, unter der eine derartige entsprechende ersie Elektrode selbst über ihrem entsprechenden AusgangsteiI liegt.6. Einrichtung nach den Ansprüchen 1, 2, 3 oder 4 , dadurch gekennzeichnet, dass zur elektrischen Kopplung der Eingangs- und Ausgangszeile von jedem Nebenkanalabschnitt (36b) ein "schwimmender" Bereich (37") des entgegengesetzten Leit fähigkeitstyp in einem entsprechenden Nebenkanalabschnitt (3Gb) des Substrates (20) vorgesehen ist, von dem dei* eine Rand mit de-n Eingangsteil, des Nebenkanalabschnil tes und der andere Rand mit dem \usgangsteil des Nebenkanalabschnittes zusammenhängt.7. Einrichtung nach Anspruch Π , d a d u r c h gekennzeichnet , dass jeder schwimmende Bereich (37) in seinen entsprechenden Nebenkanalabschnitt eindiffundiert ist.S. Einrichtung nach einem oder mehreren der Ansprüche1 bis 7, dadurch gekennzeichnet , dass ferner eine Steuereinrichtung zum -alternativen Anlegen eines ersten und zweiten Satzes von r Spannungen an die r aufeinanderfolgend gekoppelten Elektroden jeder Stufe vorgesehen ist, wobei der erste Ratz von Spannungen einen Satz von (r-1) phasenbezogenen Spannungen zur Herbeiführung der aufeinanderfolgenden Ladungsübertragung in jeder Stufe von den unter der ersten Elektrode liegenden Speicherbereichen zu dem Spei-909827/0 594
BAD ORIGINALcherbereich, der unter der (r-l)-ten Elektrode der entsprechenden Stufe liegt, und eine r-te Spannung mit einem Wert aufweist, der eine Schwelle bzw. Grenze bildet , die eine Ladungsübertragung in dem Bereich des Hauptkanalabschnittes in jeder Schieberegisterstufe hemmt, welcher Bereich unter der r-ten Elektrode der entsprechenden Stufe liegt, so dass ein Ladungspaket in einem unter einer ersten Elektrode einer Schieberegisterstufe liegendem Speicherbereich aufeinanderfolgend schliesslich zu dem unter der (r-l)-ten Elektrode dieser Stufe liegenden Speicherbereich übertragen und anschliessend zu dem Speicherbereich übertragen wird, der unter der ersten Elektrode in einer entsprechenden Stufe von einem benachbart folgenden Schieberegister liegt, und wobei der zweite Satz von Spannungen einen Satz von r phasenbezogenen Spannungen umfasst, wobei die (r-l")-te Spannung und die erste Spannung des zweiten Spannungssatzes nicht überlappende Phasen aufweisen, so dass ein Ladungspaket in einem unter einer ersten Elektrode einer Schieberegisterstufe liegenden Speicherbereich aufeinanderfolgend schliesslich zu dem Speicherbereich übertragen wird, der unter der r-ten Elektrode dieser Stufe liegt, und anschliessend zu dem Speicherbereich übertragen wird, der unter der ersten Elektrode einer folgenden Stufe des gleichen Schieberegisters liegt.Einrichtung nach Anspruch 8, dadurch gekennzeichnet , dass r gleich vier ist und der erste Spannungssatz aus einem Satz von drei phasenbezogenen Spannungen und einer vierten, eine Schwelle bzw. Grenze erzeugenden Spannung besteht, und dass der zweite Spannungssatz ans vier phasenbezogenen Spannungen besteht.909827/059410. Einrichtung nach den Ansprüchen 8 oder 9 , dadurch gekennzeichnet , dass Mittel zur Einführung einer Sequenz von N Ladungsx^aketen in das erste Schieberegister vorgesehen sind, wobei jedes Paket in einen Speicherbereich eingeführt ist, der unter einer entsprechenden von N ersten Elektroden dieses ersten Schieberegisters liegt.11. !Hinrichtung nach Anspruch 10 , dadurch gekennzeichnet , dass die die Ladungspakeie einführenden Mittel die N Pakete der Sequenz im wesentlichen gleichzeitig einführen und anschliessend in gleicher Weise in das erste Register aufeinanderfolgend eine 2...M-te Sequenz einführt, die jeweils N Ladungspakete enthält, wobei die Anordnung der Art ist, dass, wenn eine neue Sequenz eingeführt wird, irgendwelche Ladungspakete, die dann in den 1....(M-t)-ten Schieberegistern gespeichert - sind, in entsprechende, unter der ersten Elektrode liegende Speicherbereiche des 2...M-teu Schieberegistexs verschoben werden, so dass, wenn die M Register vollständig geladen sind, die M eingeführten Sequenzen von N Paketen in gespeicherte N Sequenzen von M Ladungspaketen umgewandelt worden sind, wobei von jeder ersten der N Sequenzen die Ladungspakete in den N Registerstufen der M....ersten Register gespeichert sind und die M-te Sequenz ihre Pakete in den ersten Registerstufen der !...ersten Register gespeichert hat, wobei die hier angegebenen Schiebevorgänge aufgrund des ersten Spannungssatzes erfolgen.12. Einrichtung nach Anspruch 11, dadurch gekennzeichnet , dass aufgrund der Verschiebevorgänge durch den zweiten Spannungssatz die gespeicherten M Pakete in einer der N gespeicherten Sequenzen im wesentlichen gleichzeitig mit den anderen Paketen der gleichen Sequenz verschoben werden und die N Sequenzen zusammen verschoben werden, wobei jede Sequenz909827/0594in aufeinanderfolgenden Stufen von einer Registerstufenposition zur Zeit in Richtung auf die N-te Stufenposition verschoben wird und die in der N-ten Stufenposition gespeicherte Sequenz aus dem Speicher herausgeschoben wird, und dass ferner Abtastmittel vorgesehen sind, die diese M Pakete abtasten, die aus dem Speicher herausgeschoben sind.13. Eiir*·" ciitung nach Anspruch 12, dadurch gekennzeichnet , dass die Abtasteinrichtung die Bereiche des entgegengesetzten LeitCähigkeitstyps (Anspruch 4) umfasst.14. Einrichtung nach einem oder mehreren der Ansprüche1 bis 7, dadurch gekennzeichnet, dass die einzelnen Komponenten der Einrichtung miteinander integriert sind.909827/0594
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US05/825,924 US4125786A (en) | 1977-08-19 | 1977-08-19 | Charge transfer memory apparatus |
US05/878,427 US4125785A (en) | 1978-02-16 | 1978-02-16 | Charge transfer memory apparatus |
Publications (2)
Publication Number | Publication Date |
---|---|
DE2835950A1 true DE2835950A1 (de) | 1979-07-05 |
DE2835950C2 DE2835950C2 (de) | 1989-10-05 |
Family
ID=27124958
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19782835950 Granted DE2835950A1 (de) | 1977-08-19 | 1978-08-17 | Ladungsuebertragungsspeichereinrichtung |
DE19787824494U Expired DE7824494U1 (de) | 1977-08-19 | 1978-08-17 | Ladungsuebertragungsspeichereinrichtung |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19787824494U Expired DE7824494U1 (de) | 1977-08-19 | 1978-08-17 | Ladungsuebertragungsspeichereinrichtung |
Country Status (3)
Country | Link |
---|---|
DE (2) | DE2835950A1 (de) |
GB (1) | GB2002960B (de) |
IL (1) | IL55367A (de) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3953837A (en) * | 1974-11-27 | 1976-04-27 | Texas Instruments Incorporated | Dual serial-parallel-serial analog memory |
DE2604449A1 (de) * | 1975-02-05 | 1976-08-19 | Rca Corp | Analog-digital-umsetzer |
US4001878A (en) * | 1975-11-19 | 1977-01-04 | Rca Corporation | Charge transfer color imagers |
-
1978
- 1978-08-16 IL IL55367A patent/IL55367A/xx unknown
- 1978-08-17 GB GB7833698A patent/GB2002960B/en not_active Expired
- 1978-08-17 DE DE19782835950 patent/DE2835950A1/de active Granted
- 1978-08-17 DE DE19787824494U patent/DE7824494U1/de not_active Expired
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3953837A (en) * | 1974-11-27 | 1976-04-27 | Texas Instruments Incorporated | Dual serial-parallel-serial analog memory |
DE2604449A1 (de) * | 1975-02-05 | 1976-08-19 | Rca Corp | Analog-digital-umsetzer |
US4001878A (en) * | 1975-11-19 | 1977-01-04 | Rca Corporation | Charge transfer color imagers |
Non-Patent Citations (2)
Title |
---|
SEquin, Carlo Two-Dimensional Charge-Transfer Arrays in: IEEE Journal of Solid-State Circuits, Vol. SC-9, No. 3, Juni 1974, S. 134-142 * |
Séquin, Carlo Two-Dimensional Charge-Transfer Arrays in: IEEE Journal of Solid-State Circuits, Vol. SC-9, No. 3, Juni 1974, S. 134-142 |
Also Published As
Publication number | Publication date |
---|---|
DE2835950C2 (de) | 1989-10-05 |
DE7824494U1 (de) | 1979-01-18 |
IL55367A0 (en) | 1978-10-31 |
GB2002960B (en) | 1982-01-13 |
IL55367A (en) | 1981-07-31 |
GB2002960A (en) | 1979-02-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2551795C2 (de) | Ladungsübertragungseinrichtung zur Verwendung in einem Bildaufnahmegerät | |
DE2939490C2 (de) | ||
DE3221972C2 (de) | ||
DE2551797C3 (de) | Ladungsgekoppelte Schaltung | |
DE2936703C2 (de) | ||
DE2153306A1 (de) | Abfuhlanordnung | |
DE3047216C2 (de) | CCD-Bildabtaster mit Ladungsübertragung nach dem Zwischenspaltenprinzip und Verfahren zu seinem Betreiben | |
DE2107038A1 (de) | Monolithische Baueinheit zur aufeinanderfolgenden Ladungsübertragung | |
DE2643704C2 (de) | Transversalfilter mit mindestens einem analogen Schieberegister und Verfahren zu dessen Betrieb | |
DE2558549C3 (de) | Anordnung zur Regelung des Potentials in einem MOS-CCD-Speicher | |
DE2842346A1 (de) | Bildabtaster in festkoerpertechnik | |
DE3335681C2 (de) | Bildaufnahmeeinrichtung mit einem CCD-Bildfühler | |
DE2638976A1 (de) | Ladungsuebertragungsanordnung | |
DE2646301C3 (de) | Ladungsgekoppeltes Halbleiterbauelement | |
DE2634312C2 (de) | Mit zweiphasigen Taktsignalen betreibbare CCD-Vorrichtung | |
DE2653285A1 (de) | Einrichtung zum speichern und abrufen analoger sowie digitaler signale | |
DE2405843C2 (de) | Strahlungsabtastvorrichtung | |
DE2403190A1 (de) | Halbleitervorrichtung | |
DE3615545C2 (de) | Ladungsgekoppeltes Bauelement | |
DE69204692T2 (de) | Ladungsgekoppelter Baustein. | |
DE2835950A1 (de) | Ladungsuebertragungsspeichereinrichtung | |
DE2703317A1 (de) | Ladungsgekoppelte korrelatoranordnung | |
DE2504245C2 (de) | ||
EP0012840B1 (de) | Zeilenadressierbarer Speicher in Serien-Parallel-Serien-Konfiguration | |
DE2151898B2 (de) | Ladungstransporteinrichtung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OAM | Search report available | ||
OC | Search report available | ||
8110 | Request for examination paragraph 44 | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |