DE69204692T2

DE69204692T2 - Ladungsgekoppelter Baustein.

Info

Publication number: DE69204692T2
Application number: DE69204692T
Authority: DE
Inventors: Yasuhito Maki; Tadakuni Narabu; Katsunori Noguchi; Maki Sato
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1991-01-23
Filing date: 1992-01-21
Publication date: 1996-05-09
Anticipated expiration: 2012-01-22
Also published as: KR100214040B1; EP0496357B1; KR920015591A; US5227650A; EP0496357A2; DE69204692D1; EP0496357A3; JP3141401B2; JPH04239735A

Description

HINTERGRUND DER ERFINDUNG

Gebiet der Erfindung

Die Erfindung betrifft allgemein CCD(ladungsgekoppelter Baustein)-Verzögerungsleitungen, und speziellerist sie auf eine CCD-Verzögerungsleitung gerichtet, dieein potentialungebundenes Gate (FG = floating gate) oder ein potentialungebundenes Diffusionsgate in ihrem mittleren Ausgabebereich verwendet.

Beschreibung des Stands der Technik

CCD-Verzögerungsleitungen sind Bausteine die eine Ladungsübertragungs- und/oder Zeitbetriebsfunktion wirksam nutzen, um ein Signal zu verzögern oder nach einem zeitbezogenen Gesichtspunkt zu verändern, um es dadurch zuverarbeiten. Eine CCD-Verzögerungsleitung unterscheidet sich dahingehend von einem CCD-Bildaufnahmeelement, daß Signalladungen durch eine Eingangssignalspannung berechnet werden und injiziert werden, während bei einem CCD-Bildaufnahmeelement Signalleitungen durch das Einfallen von Licht erzeugt und injiziert werden. Die Verzögerungszeit (Verzögerungsausmaß) Td dieser CCD-Verzögerungsleitung berechnet sich durch die folgende Gleichung:
Td N x 1/fc,
wobei N die Anzahl von Übbertragungsstufen ist und fc die Abtastfrequenz ist.
Im Fall eines Bausteins, bei dem der Wert N für die Übertragungsstufen 680 [Bit] ist und die Abtastfrequenz fc 10,73 [MHz] ist, ist die Verzögerungszeit Td desselben wie folgt gegeben:
Td = 680 x 1/(10,73 x 10&sup6;) = 63,4 [uSek.].
Diese Verzögerungszeit Td wird im wesentlichen mit der Horizontal-Synchronisierfrequenz eines Fernsehsignals gleich. Ferner wird dann, wenn die Abtastfrequenz fc variabel ist, auch die Verzögerungszeit Td variabel, so daß das Signal von einein zeitbezogenen Gesichtspunkt her komprimiert und/oder expandiert werden kann.
Fig. 1 ist eine Schnittansicht, die ein Beispiel für die Struktur einer CCD-Verzögerungsleitung unter Verwendung eines potentialungebundenen Gates (FG) gemäß dem Stand der Technik veranschaulicht, wie aus den Dokument FR-A-2 581 810 bekannt.
Wie in Fig. 1 dargestellt, sind mehrere Stufen (n Stufen) von Ladungsübertragungseinheiten 3n, die jeweils aus einem Elektrodenpaar aus einer Speichertorelektrode 4 und einer Übertragungstorelektrode 5 bestehen, der Reihe nach angeordnet, und mindestens ein mittlerer Ausgabebereich 7 zum Erzeugen eines Signal mit vorgegebener Verzögerungszeit ist hinter einer Stufe, z. B. der (k - 1)'-ten Stufe eines elektrischen Ladungsübertragungsabschnitts 3k-1 ausgehend von der Signaleingabeseite vorhanden. In diesem Fall sind die Kanallängen und die Kanalbreiten der Speichertorelektrode 4 und der Übertragungstorelektrode 5 unabhängig davon, ob es sich um eine Stufe vor und/oder hinter dem mittleren Ausgabebereich 7 handelt, gleich einzustellen. Ferner besteht die Tendenz, daß die Kanallängen der Speichertorelektrode 4 und der Übertragungstorelektrode 5 kürzer werden, wenn die CCD- Verzögerungsleitung zunehmend komprimiert wird.
Wenn jedoch die Kanallängen der Speichertorelektrode 4 und der Übertragungstorelektrode 5 jedes der Ladungsübertragungsabschnitte 3 verkleinert werden, wenn die CCD-Verzögerungsleitung immer kompakter wird, wird das Potentialim Speicherzustand im mittleren Ausgabeabschnitt 7 tief, wie durch eine durchgezogene Linie in Fig. 2 dargestellt,und die Potentialbarriere unter der Übertragungselektrode 5 in einem Ladungsübertragungsabschnitt 3k in einer Stufe hinter dem mittleren Ausgabeabschnitt 7 wird auf dreidimensionale Weise beeinflußt. Infolgedessen ändert sich das durch eine Linie mit jeweils einem Strich und einem Punkt in Fig.2 dargestellte Potential so wie es durch die durchgezogene Linie dargestellt ist, so daß kein ausreichendes Potential zum Übertragen und Speichern aller elektrischer Ladungen vom mittleren Ausgabeabschnitt 7 gewährleistet werden kann.
Anders gesagt, ändert sich dann, wenn eine CCD-Verzögerungsleitung durch Verringern der Kanallängen der Speichertorelektrode 4 und der Übertragungstorelektrode 5 jedes der Ladungsübertragungsabschnltte 3 immer kompakter gemacht wird, die Potentialbarriere unter der Übertragungstorelektrode 5 im Ladungsübertragungsabschnitt 3k in der Stufe nach dem mittleren Ausgabeabschnitt 7 durch den Einfluß des Potentials in der Stufe vor dem mittleren Ausgabeabschnitt 7,so daß die Menge der im Ladungsübertragungsabschnitt 3k in der Stufe hinter dem mittleren Ausgabeabschnitt 7 behandelten Ladungen verringert ist, wodurch sich der Wirkungsgrad der Ladungsübertragung verschlechtert.

AUFGABEN UND ZUSAMMENFASSUNG DER ERFINDUNG

Daher ist es eine Aufgabe der Erfindung, eine verbesserte CCD-Verzögerungsleitung zu schaffen, bei der die vorstehend genannten Mängel und Nachteile, wie sie beim Stand der Technik auftreten, beseitigt werden können.
Genauer gesagt, ist es eine Aufgabe der Erfindung, eine CCD- Verzögerungsleitung zu schaffen, in der die Menge an in einem Ladungsübertragungsabschnitt in der Stufe hinter dem mittleren Ausgabeabschnitt behandelten Ladungen sichergestellt ist, um dadurch eine Verschlechterung des Wirkungsgrads bei der Ladungsübertragung zu verhindern.
Diese Aufgaben sind durch die CCD-Verzögerungsleitungen gemäß den beigefügten Ansprüchen 1 und 4 gelöst. Weitere Merkmale gehen aus den abhängigen Ansprüchen hervor.
Bei einer erfindungsgemäßen CCD-Verzögerungsleitung ist selbst dann, wenn die Potentialbarriere unter der Übertragungstorelektrode im Ladungsübertragungsabschnitt in der Stufe hinter dem mittleren Ausgabeabschnitt beeinflußt wird, z. B. auf dreidimensionale Weise, wenn das Potential im Speicherungszustand im mittleren Ausgabeabschnitt tief wird, der Querschnitt der Übertragungstorelektrode im Ladungsübertragungsabschnitt in der Stufe hinter dem mittleren Ausgabeabschnitt groß, so daß eine ausreichende Potentialbarriere zum Übertragen und Speichern aller Ladungen aus dem mittleren Ausgabeabschnitt gewährleistet werden kann. Ferner ist selbst dann, wenn sich die Potentialbarriere ändert, der Querschnitt der Speichertorelektrode im Ladungsübertragungsabschnitt in der Stufe hinter dem mittleren Ausgabeabschnitt groß, so daß die maximale Ladungsmenge gewährleistet werden kann, die im Ladungsübertragungsabschnitt in der Stufe hinter dem mittleren Ausgabeabschnitt behandelt wird. Ferner kann, da die Fremdstoffkonzentration im Bereich des Halbleitersubstrats, der der Übertragungstorelektrode im Ladungsübertragungsabschnitt in der Stufe hinter dem mittleren Ausgabeabschnitt entspricht, so gewählt ist, daß sie kleiner als diejenige im Ladungsübertragungsabschnitt in der Stufe vor dem mittleren Ausgabeabscbnitt ist, um die Potentialbarriere zu erhöhen, die maximale Ladungsmenge erhöht werden, die im Ladungsübertragungsabschnitt in der Stufe hinter dem mittleren Ausgabeabschnitt behandelt wird. Daher kann in jedem Fall verhindert werden, daß sich der Wirkungsgrad bei der Ladungsübertragung verschlechtert, wenn eine CCD-Verzögerungsleitung immer kompakter wird.
Die vorstehenden und andere Aufgaben, Merkmale und Vorteile der Erfindung werden aus der folgenden detaillierten Beschreibung veranschaulichender Ausführungsbeispiele derselben deutlich, die in Verbindung mit den beigefügten Zeichnungen zu lesen sind, in denen gleiche Bezugszahlen dazu verwendet sind, dieselben oder ähnliche Teile in den verschiedenen Ansichten zu kennzeichnen.

KURZE BESCHREIBUNG DER ZEICHNUNGEN

Fig. 1 ist eine Schnittansicht, die ein Beispiel einer CCD- Verzögerungsleitung gemäß dem Stand der Technk veranschaulicht;
Fig. 2 ist ein Potentialdiagramm eines mittleren Ausgabeabschnitts, auf das beim Erläutern des in Fig. 1 dargestellten Beispiels Bezug genommen wird;
Fig. 3 ist eine Schnittansicht, die ein Ausführungsbeispiel einer erfindungsgemäßen CCD-Verzögerungsleitung veranschaulicht;
Fig. 4 ist eine Draufsicht, die das Ausführungsbeispiel der erfindungsgemäßen CCD-Verzögerungsleitung veranschaulicht;
Fig. 5 ist ein zeitbezogenes Signalverlaufsdiagramm, das dazu verwendet wird, die Funktion der Erfindung zu erläutern;
Fig. 6 ist ein Potentialdiagramm eines mittleren Ausgabeabschnitts, auf das beim Erläutern des Betriebs der Erfindung Bezug genommen wird;
Fig. 7 ist eine Schnittansicht, die ein anderes Ausführungsbeispiel einer erfindungsgemäßen CCD-Verzögerungsleitung veranschaulicht; und
Fig. 8 ist ein Potentialdiagramm, das dazu verwendet wird, den Betrieb der in Fig. 7 dargestellten CCD-Verzögerungsleitung zu erläutern.

DETAILLIERTE BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSBEISPIELE

Die Erfindung wird nachfolgend im einzelnen unter Bezugnahme auf die beigefügten Zeichnungen beschrieben.
Fig. 3 ist eine Schnittansicht, die den Aufbau einer CCD- Verzögerungsleitung veranschaulicht, auf die das Ausführungsbeispiel der Erfindung gerichtet ist. Fig. 4 ist eine Draufsicht hierzu.
Wie dargestellt, sind Endstufen von Ladungsübertragungsabschnitten 3 (3&sub1;,..., 3k,..., 3n) der Reihe nach angeordnet, und zwar z. B. auf einem Silizium-Halbleitersubstrat 1 in Übertragungsrichtung über einer Isolierschicht 2 aus einer Siliziumoxidschicht, SiO&sub2;. Jeder der Ladungsübertragungsabschnitte 3 ist als Doppelschichtstruktur aus einem Elektrodenpaar, aus einer Speichertorelektrode 4, aus einer ersten Polysiliziumschicht und einer Übertragungstorelektrode aus einer zweiten Polysiliziumschicht ausgebildet. Das Elektrodenpaar aus der Speichertorelektrode 4 und der Übertragungstorelektrode 5 sind mit einer Isolierschicht aus einer Siliziumoxidschicht, SiO&sub2;, bedeckt, und es ist dadurch gegen das benachbarte Elektrodenpaar isoliert. Diese Ladungsübertragungsabschnitte 3 werden für jedes Paar mit zweiphasigen Übertragungstakten Φ&sub1; und Φ&sub2; versorgt.
In der Stufe hinter einem Ladungsübertragungsabschnitt 3k-1 einer vorgegebenen Stufe (die (k - 1)-te Stufe in diesem Ausführungsbeispiel) von der Signaleingabeseite her ist ein mittlerer Ausgabeabschnitt 7 vorhanden, um ein Signal zu erzeugen, dessen Verzögerungszeit durch die Anzahl von Stufen bestimmt ist. Der mittlere Ausgabeabschnitt 7 besteht aus einer Ausgabetor(OG = output gate)-Elektrode 8, einer Elektrode 9 mit potentialungebundenem Gate (FG) und einer Übertragungstorelektrode 10 sowie einer Speichertorelektrode 11, die einen Vorladungsgate(PC = precharge gate)-Abschnitt bilden. Die in diesem potentialungebundenen Gate (FG) eingespeicherte Signalleitung wird als Ausgangssignal OUT geliefert, das um eine der Anzahl k - 1 vorangehender Stufen entsprechende Verzögerungszeit verzögert ist. Die Übertragungstorelektrode 10 und die Speichertorelektrode 11, die den Vorladungsgateabschnitt bilden, werden mit einem Vorlagetakt ΦPG mit einer zeitlichen Beziehung relativ zu den Übertragungstakten Φ&sub1;, Φ&sub2; versorgt, wie in Fig. 5 dargestellt. Der Spitzenwert VDD2 des Vorladetakts ΦPG ist höher eingestellt als der Spitzenwert VDD1 der Übertragungstakte Φ&sub1; und Φ&sub2;. An der Oberfläche des Siliziumhalbleitersubstrats 1 sind den jeweiligen Speichertorelektroden 4, 9 und 11 gegenüberstehend n-Bereiche ausgebildet, und dort sind auch den jeweiligen Übertragungstorelektroden 5, 8, 10 gegenüberstehend n&supmin;- Bereiche ausgebildet.
Bei der so ausgebildeten CCD-verzögerungsleitung liegt eines der speziellsten Merkmale dieses Ausführungsbeispiels darin, daß die Kanallänge LTa der Übertragungstorelektrode 5 des Ladungsübertragungsabschnitts 3k, der in der Stufe hinter dem mittleren Ausgabeabschnitt 7 ausgebildet ist, länger ist als die Kanallänge LTb der Übertragungstorelektrode 5 des Ladungsübertragungsabschnitts 3k-1 in der Stufe vor dem mittleren Ausgabeabschnitt 7.
Durch die vorstehend angegebene Anordnung kann im schematischen Diagramm von Fig. 6, das das Potential im mittleren Ausgabeabschnitt 7 zu einem ZeitPunkt T in Fig. 5 zeigt, selbst dann, wenn die Potentialbarriere unter der Übertragungstorelektrode 5 im Ladungsübertragungsabschnitt 3k, der in der Stufe hinter dem mittleren Ausgabeabschnitt 7 ausgebildet ist, auf dreidimensionale Weise beeinflußt wird, wenn das Potential im Speicherzustand des mittleren Ausgabeabschnitts 7 tief wird, eine potentialbarriere gewährleistet werden, die ausreicht, um alle elektrlschen Ladungen vom mittleren Ausgabeabschnitt 7 zu übertragen und zu speichern. Demgemäß kann, da die im Ladungsübertragungsabschnitt 3k, der in der Stufe hinter dem mittleren Ausgabeabschnitt 7 ausgebildet ist, behandelte elektrische Ladungsmenge gewährleistet werden kann, die CCD-Verzögerungsleitung komprimiert werden, ohne den Wirkungsgrad der Ladungsübertragung zu verschlechtern, wenn die Kanallängen der Speichertorelektroden 4 und der Übertragungstorelektroden 5 in einem anderen Ladungsübertragungsabschnitt als dem Ladungsübertragungsabschnitt 3k verkürzt werden, der in der Stufe hinter dem mittleren Ausgabeabschnitt 7 ausgebildet. ist.
Fig. 7 ist eine Schnittansicht, die den Aufbau einer CCD- Verzögerungsleitung gemäß einem anderen Ausführungsbeispiel der Erfindung veranschaulicht. In Fig. 7 sind Teile, die solchen in Fig. 3 entsprechen, mit denselben Bezugszeichen gekennzeichnet und müssen daher nicht beschrieben werden.
Eines der speziellsten Merkmale des zweiten Ausführungsbeispiels der Erfindung liegt darin, daß die Kanallänge LSa der Speichertorelektrode 4 im Ladungsübertragungsabschnitt 3k, der in der Stufe hinter dem mittleren Ausgabeabschnitt 7 ausgebildet ist, so eingestellt ist, daß sie länger als die Kanallänge LSb der Speichertorelektrode 4 im Ladungsübertragungsabschnitt 3k-1 ist, der in der Stufe vor dem mittleren Ausgabeabschnitt 7 ausgebildet ist.
Bei dieser Anordnung wird in einem schematischen Diagramm von Fig. 8, das das potential des mittleren Ausgabeabschnitts 7 zum Zeitpunkt T in Fig. 5 zeigt, die Potentialbarriere unter der Übertragungstorelektrode 5 im Ladungsübertragungsabschnitt 3k, der in der Stufe hinter dem mittleren Ausgabeabschnitt 7 ausgebildet ist, auf dreidimensionale Weise beeinflußt, wenn das Potential im Speicherzustand des mittleren Ausgabeabschnitts 7 tief wird, so daß selbst dann, wenn sich das durch eine gestrichelte Linie in Fig. 8 dargestellte ursprüngliche potential so ändert, wie es durch eine durchgezogene Linie in Fig. 8 dargestellt ist, die maximale elektrische Ladungsmenge, die in der Speichertorelektrode 4 des Ladungsübertragungsabschnitts 3k behandelt wird, größer ist als andere, da die Kanallänge LSa der Speichertorelektrode 4 im Ladungsübertragungsabschnitt 3k länger ist. Daher kann die CCD-Verzögerungsleitung komprimiert werden, ohne daß der Wirkungsgrad bei der Ladungsübertragung durch Verkürzen der Kanallängen der Speichertorelektroden 4 und der Übertragungstorelektroden 5 im Ladungsübertragungsabschnitt verringert werden, außer im Ladungsübertragungsabschnitt 3k in der Stufe hinter dem mittleren Ausgabeabschnitt 7.
Während eine der Kanallängen der Speichertorelektrode 4 und der Übertragungstorelektrode 5 im Ladungsübertragungsabschnitt 3k in der Stufe hinter dem mittleren Ausgabeabschnitt 7 länger als diejenige des Ladungsübertragungsabschnitts 3k-1 in der Stufe vor dem mittleren Ausgabeabschnitt 7 ist, wie für das erste und zweite Ausführungsbeispiel vorstehend beschrieben, ist die zu verkürzende Kanallänge nicht auf eine unter denen für die Speichertorelektrode 4 und die Übertragungstorelektrode 5 beschränkt, sondern die Kanallängen sowohl der Speichertorelektrode 4 als auch der Übertragungstorelektrode 5 können so eingestellt werden, daß sie einander ähnlich sind, was erwarten läßt, daß große Auswirkungen im Vergleich zu dem Fall erzielt werden, bei dem eine der Kanallängen so eingestellt ist, daß sie länger ist als die andere.
Während die Erfindung, wie vorstehend für das erste und zweite Ausführungsbeispiel beschrieben, auf eine CCD-Verzögerungsleitung angewandt ist, in der ein potentialungebundenes Gate im mittleren Ausgabeabschnitt verwendet wird, ist die Erfindung nicht hierauf beschränkt, sondern sie kann auch auf eine CCD-Verzögerungsleitung angewandt werden, in der ein potentialungebundenes Diffusionsgate als mittlerer Ausgabeabschnitt verwendet wird.
Ferner ist beim vorstehend beschriebenen ersten und zweiten Ausführungsbeispiel die Kanallänge LTa oder LSa jeder der Gateelektroden im Ladungsübertragungsabschnitt 3k in der Stufe hinter dem mittleren Ausgabeabschnitt 7 so eingestellt, daß sie länger ist als diejenige jeder der Gateelektroden im Ladungsübertragungsabschnitt 3k-1 in der Stufe vor dem mittleren Ausgabeabschnitt 7, jedoch ist die Erfindung nicht auf den Wert der Kanallänge LTa oder LSa beschränkt, und es ist auch eine Variante möglich, bei der die Breite W (siehe Fig. 4) in der Richtung rechtwinklig zur Ladungsübertragungsrichtung größer eingestellt ist. Kurz gesagt, reicht es aus, daß die maximale Ladungswenge im Ladungsübertragungsabschnitt 3k in der Stufe hinter dem mittleren Ausgabeabschnitt 7 behandelt wird, dadurch erhöht werden kann, daß der Querschnitt jeder der Kanäle erhöht wird.
Alternativ reicht es aus, daß die Fremdstoffkonzentration im n&supmin;-Bereich im Siliziumhalbleitersubstrat 1, der der Übertragungstorelektrode 5 im Ladungsübertragungsabschnitt 3k in der Stufe hinter dem mittleren Ausgabeabschnitt 7 entspricht, so gewählt ist, daß sie niedriger ist als die im Ladungsübertragungsabschnitt 3k-1 in der Stufe vor dem mittleren Ausgabeabschnitt 7, wodurch die Potentialbarriere höher wird. So kann die im Ladungsübertragungsabschnitt 3k behandelte maximale Ladungsmenge erhöht werden.
Wie vorstehend dargelegt, kann bei der erfindungsgemäßen CCD-Verzögerungsleitung, da mindestens einer der Querschnitte der Übertragungstorelektrode und der Speichertorelektrode im Ladungsübertragungsabschnitt in der Stufe hinter dem mittleren Ausgabeabschnitt größer ist als im Ladungsübertragungsabschnitt in der Stufe vor dem mittleren Ausgabeabschnitt, die im Ladungsübertragungsabschnitt in der Stufe hinter dem mittleren Ausgabeabschnitt behandelte Ladungsmenge gewährleistet werden, was es ermöglicht, die CCD-Verzögerungsleitung zu komprimieren, ohne den Wirkungsgrad bei der Ladungsübertragung zu verschlechtern.
Ferner kann die CCD-Verzögerungsleitung komprimiert werden, ohne den Wirkungsgrad bei der Ladungsübertragung zu verschlechtern, da die im Ladungsübertragungsabschnitt in der Stufe hinter dem mittleren Ausgabeabschnittbehandelte Ladungsmenge auch dadurch gewährleistet werdenkann, daß die Fremdstoffkonzentration im Bereich des Halbleitersubstrats, der der Übertragungstorelektrode im Ladungsübertragungsabschnitt in der Stufe hinter dem mittleren Ausgabeabschnitt entspricht, niedriger gewählt wird als im Ladungsübertragungsabschnitt in der Stufe vor dem mittleren Ausgabeabschnitt.
Nachdem die bevorzugten Ausführungsbeispiele der Erfindung unter Bezugnahme auf die beigefügten Zeichnungen beschrieben wurden, ist zu beachten, daß die Erfindung nicht auf diese genauen Ausführungsbeispiele beschränkt ist, sondern daß verschiedene Änderungen und Modifizierungen derselben vom Fachmann ausgeführt werden können.

Claims

1. CCD-Verzögerungsleitung mit:

(a) einem ersten Satz von Ladungsübertragungsabschnitten (3k, 3k+1), die aus mehreren Übertragungselektroden (5) und mehreren Speicherelektroden (4) in einem CCD-Kanalbereich über einer Isolierschicht (2) bestehen, wobei ein Paar aus einer übertragungselektrode und einer Speicherelektrode eine Verzögerungsstufe bildet;

(b) einem zweiten Satz von Ladungsübertragungsabschnitten (3k-1), die aus mehreren Übertragungselektroden (5) und mehreren Speicherelektroden (4) im genannten CCD-Kanalbereich über der genannten Isolierschicht (2) bestehen, wobei ein Paar aus einer Übertragungselektrode und einer Speicherelektrode eine andere Verzögerungsstufe bildet; und

(c) einer mittleren Ausgabeeinrichtung (7), die zwischen dem ersten und zweiten Satz von Ladungsübertragungsabschnitten vorhanden ist; dadurch gekennzeichnet, daß der Querschnitt in Draufsicht auf eine Elektrode des letzten Paars aus einer Übertragungselektrode (5) und einer Speicherelektrode (4) des ersten Satzes der Ladungsübertragungsabschnitte, das der mittleren Ausgabeeinrichtung am nächsten liegt, kleiner ist als derjenige der entsprechenden Elektrode des ersten Paars aus einer Übertragungselektrode und einer Speicherelektrode des zweiten Satzes der Ladungsübertragungsabschnitte, das der mittleren Ausgabeeinrichtung am nächsten liegt.

2. CCD-Verzögerungsleitung nach Anspruch 1, bei der die Breite einer Elektrode des letzten Paars aus einer Übertragungselektrode und einer Speicherelektrode des ersten Satzes von Ladungsübertragungsabschnitten in Ladungsübertragungsrichtung kleiner ist als diejenige der entsprechenden Elektrode des ersten Paars aus einer Übertragungs- und Speicherelektrode des zweiten Satzes von Ladungsübertragungsabschnitten, das der mittleren Ausgabeeinrichtung am nächsten liegt.

3. CCD-Verzögerungsleitung nach Anspruch 1, bei der die Breite einer Elektrode des letzten Paars aus einer Übertragungselektrode und einer Speicherelektrode des ersten Satzes von Ladungsübertragungsabschnitten, das der mittleren Ausgabeeinrichtung am nächsten liegt, in der Richtung rechtwinklig zur Ladungsübertragungsrichtung kleiner ist als diejenige der entsprechenden Elektrode des ersten Paars aus einer Übertragungs- und Speicherelektrode des zweitensatzes von Ladungsübertragungsabschnitten, das der mittleren Ausgabeeinrichtung am nächsten liegt.

4. CCD-Verzögerungsleitung mit:

(c) einer mittleren Ausgabeeinrichtung (7), die zwischen dem ersten und zweiten Satz von Ladungsübertragungsabschnitten vorhanden ist; dadurch gekennzeichnet, daß die Fremdstoffkonzentrationim CCD-Kanalbereich, der einer Elektrode im letzten Paaraus einer Übertragungselektrode und einer Speicherelektrode des ersten Satzes von Ladungsübertragungsabschnitten, das am dichtesten bei der mittleren Ausgabeeinrichtung liegt, entspricht, höher ist als diejenige der entsprechenden Elektrode aus dem ersten Paar aus einer Übertragungs- und Speicherelektrode des zweiten Satzes von Ladungsübertragungsabschnitten, das der mittleren Ausgabeeinrichtung am nächsten liegt.

5. CCD-Verzögerungsleitung nach einem der Ansprüche 1 oder 2, bei der die mittlere Ausgabeeinrichtung vom Typ mit potentialungebundenem Gate ist.

6. CCD-Verzögerungsleitung nach einem der Ansprüche 1 oder 2, bei der die mittlere Ausgabeeinrichtung vom Typ mit potentialungebundenem Diffusionsgate ist.