DE2022918A1 - Festwertspeicher - Google Patents

Festwertspeicher

Info

Publication number
DE2022918A1
DE2022918A1 DE19702022918 DE2022918A DE2022918A1 DE 2022918 A1 DE2022918 A1 DE 2022918A1 DE 19702022918 DE19702022918 DE 19702022918 DE 2022918 A DE2022918 A DE 2022918A DE 2022918 A1 DE2022918 A1 DE 2022918A1
Authority
DE
Germany
Prior art keywords
memory
diodes
columns
read
storage elements
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19702022918
Other languages
English (en)
Other versions
DE2022918B2 (de
DE2022918C3 (de
Inventor
Sigurd Dipl-Ing Koch
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE2022918A priority Critical patent/DE2022918C3/de
Priority to CH551971A priority patent/CH535473A/de
Priority to AT361871A priority patent/AT314228B/de
Priority to US00138186A priority patent/US3774170A/en
Priority to NL7106231A priority patent/NL7106231A/xx
Priority to GB1366671*[A priority patent/GB1345762A/en
Priority to FR7116554A priority patent/FR2088478B1/fr
Priority to SE7106056A priority patent/SE379878B/xx
Priority to JP3088371A priority patent/JPS578555B1/ja
Priority to CA112,683A priority patent/CA958122A/en
Publication of DE2022918A1 publication Critical patent/DE2022918A1/de
Publication of DE2022918B2 publication Critical patent/DE2022918B2/de
Application granted granted Critical
Publication of DE2022918C3 publication Critical patent/DE2022918C3/de
Expired legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/06—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards using diode elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/08—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards using semiconductor devices, e.g. bipolar elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
    • H01L21/743—Making of internal connections, substrate contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/535—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including internal interconnections, e.g. cross-under constructions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H10B99/16—Subject matter not provided for in other groups of this subclass comprising memory cells having diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/926—Elongated lead extending axially through another elongated lead

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Description

SIEMENS AKTIENGESELLSCHAFT München 2, If. MaJ W7Q
Berlin und München . Witteisbacherplatz 2
VPA 70/1097
Festwertspeicher
Me Erfindung betrifft einen integrierten Pestwertspeicher aus einer Anzahl von Speicherelementen. ·
Bekannte Speicherelemente bestehen aus normalen bipolaren Halbleiterdioden mit einem pn-übergang. Dabei können für ein Speicherelement zwei in Serie und gegeneinander geschaltete Dioden vorgesehen sein. ,
Dje einzelnen Speicherelemente sind in form einer Matrix angeordnet. Bei einem integrierten Pestwertspeicher sollen alle elektrischen Verbindungen in Zeilen und Spalten auf einer Seite der gesamten Anordnung liegen. Dies führt dann dazu, daß zur Vermeidung von Kurzschlüssen die Verdrahtungen der Zeilen und Spalten in zwei parallelen Ebenen, die voneinander getrennt sind, geführt werden müssen. Zur Trennung dieser Ebenen ist zwischen diesen eine elektrisch isolierende Schicht erforderlich. Dies bedeutet aber, daß in dieser Schicht wieder die üblichen Kontaktfenster eingebracht werden müssen. Insgesamt erfordert diese bekannte Maßnahme zur Verdrahtung der Speicher- . elemente viele Verfahrensschritte. λ
Aufgabe der vorliegenden Erfindung ist ein integrierter Pestwertspeicher mit Diodenmatrix, dessen Speicherelemente bei minimalem Platzbedarf eine möglichst einfache Verdrahtung aufweisen.
Diese Aufgabe wird erfindungsgemäß dadurch gelöst, daß jedea Speicherelement aus einer Diode, insbesondere Schottky-Diode besteht, und daß als elektrische Zuführung eines Halbleiterbereiches der Dioden im Halbleiterbereich hochdotierte Kanäle vorgesehen sind.
10/0027 lot/*. 109848/1627
Durch die Erfindung wird eine sehr einfache Verdrahtung der einzelnen Speicherelemente erreicht» Die einen Kontakte der Dioden der Matrix können in der einen Richtung geführt werden; die Kanäle, die die anderen Kontakte der Dioden darstellen, beispielsweise in der dazu senkrechten Richtung.
Insbesondere ist es vorteilhaft, Sehottky-Dioden mit Hilfe der angegebenen Anordnung zu einer Speichermatrix zu verdrahten. Denn Sehottky-Dioden erfordern lediglich einen unipolaren Halbleiterkörper, in dem gleichzeitig die mit Ladungsträgem desselben Vorzeichens, aber nur stärker dotierte Kanäle vorgesehen sind.
Eine Weiterbildung der Erfindung besteht darin, daß als hoch- W dotierte Kanäle buried layers vorgesehen sind«
Buried layers können nämlich mit den bekannten Diffusionsverfahren einfach hergestellt werden» Sie erfordern keine aufwendige und umständliche Technologie«,
Schließlich sind zwischen den Spalten oder den Zeilen der Speicherelemente Isolationswände vorgesehen«, die die Kathoden einer Spalte oder Zeile elektrisch voneinander isolieren«. Sie laufen parallel zum buried layer.
Weitere Merkmale und Einzelheiten äer Erfindung ergehen sich |A aus der nachfolgenden Beschreibung eines Aueführungsbeispiels anhand der Figuren.
Es zeigen:
Pig. 1: Eine Prinzipskizze eines Festwertspeichers mit Dioden,
Pig. 2% Eine Draufsicht auf einen !Festwertspeicher9 welcher die in der Pig* 1 angegebene Schaltung realisiert»
Pig. 3ϊ Einen Schnitt IH-III des Segenstandes üer Fig® 29
.Pig. 4s Einen Schnitt IT-IY des Gegenstandes der "Figo 2.
VpA 9/110/0027 - 3 -
109848/1627
In der Figur 1 sind mit 1, 2, 3, 4 verschiedene Spalten und mit 5, b verschiedene Zeilen einer Speichermatrix bezeichnet. Die Programmierung dieser Matrix besteht darin, daß lediglich zwischen den Spalten 1, 2, 4 und der Zeile 5 und zwischen den Spalten 1, ? und der Zeile 6 Dioden vorgesehen sind, während solche zwischen der Spalte 3 und der Zeile 5 und zwischen den Spalten 2, 4 und der Zeile 6 fehlen.
In der Figur 2 sind auf einer Isolatorschicht 20 aus Siliciumdioxid Leitbahnen 11, 12, 13, 14 vorgesehen, die den Spalten 1,2, 3, 4 der Figur 1 entsprechen.
Die Leitbahn 11 ist durch Kontaktlöcher 21, 22, die in der Fig. 2 gestrichelt dargestellt sind, mit einer epitaktischen,. η-leitenden Halbleiterschicht 30 (Fig. 3) in Berührung, so daß in den Kontaktlöchern 21, 22 zwei Schottky-Dioden angeordnet sind. Ebenso sind Schottky-Dioden in dem Kontaktloch 23 zwischen der Leitbahn 12 und der Halbleiterschicht 30 (Fig. 4)» in dem Kontaktloch 24 zwischen der Leitbahn 13 und der Halbleiterschicht 30 (Fig. 3)» und in dem Kontaktloch 25 zwischen der Leitbahn 14 und der Halbleiterschicht 30 vorgesehen.
Wie in den Figuren 3 und 4 dargestellt ist, verlaufen unterhalb der Halbleiterschicht 30 hochdotierte, η-leitende buried layers 15, 16 mit einem Schichtwiderstand von 20 bis 25 -0. , die den Zeilen 5» 6 der Figur 1 entsprechen. Parallel zu diesen buried layers 15, 16 sind Isolationswände 31, 32, 33 angeordnet (Fig. 4), die p-dotiert sind, und die Halbleiterschicht 30 in einzelne, elektrisch voneinander isolierte Streifen zerlegen. Die Isolationswände 31, 32, 33 erstrecken sich von der Isolatorschicht 20 bis zu einem unter der Halbleiterschicht 30 vorgesehenen, η-leitenden Halbleitersubstrat 35. In der Fig. 1 sind die Isolationswände 31, 32, 33 und die buried layers 15» 16 gestrichelt dargestellt.
Die Programmierung des Festwertspeichers erfolgt über die Isolatorschicht 20, in die mit Hilfe der Fototechnik die gewünschten Kontaktlöcher eingeätzt werden. Für ein Speicherelement
VPA 9/110/0027 - 4 -
109848/1627
wird eine Rechteckfläche mit Seitenlängen von etwa 60 /um χ
2 '
20 /um benötigt. Damit können auf 1 mm etwa 800 Speicherelemente untergebracht werden. Diese hohe Dichte wird dadurch ermöglicht, daß alle Kathoden der für die Speicherelemente benötigten Dioden gemeinsam für eine Zeile durch einen buried layer gebildet werden. Weitere Vorteile sind die dadurch ermöglichte Einlagenverdrnhtung, denn die die Spalten der Diodenmatrix darstellenden Leitbahnen überkreuzen sich nicht. Schließlich ermöglicht die Verwendung von Sehottky-Dioden eine weitere Verminderung der für die Herstellung des Festwertspeichers erforderlichen Verfahrensschritte.
3 Patentansprüche
4 Figuren
VPA 9/110/0027 : . - 5 -
,..,., 10.5.8.48/16? 7"

Claims (3)

Patentansprüche
1. Integrierter Pestwertspeicher aus einer Anzahl von Speicherelementen, d a d ur c h ge k ennz e ic hne t , daß jedes Speicherelement axis einer Diode, insbesondere Schottky-Diode besteht, und daß als elektrische Zuführung eines Halbleiterbereiches der Dioden im Halbleiterbereich hochdotierte Kanäle vorgesehen sind.
2. Integrierter Pestwertspeicher nach Anspruch 1, dadurch gekennzeichnet, daß als hochdotierte Kanäle buried layers vorgesehen sind.
3. Integrierter Pestwertspeicher nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß zwischen den Spalten oder den Zeilen der Speicherelemente Isolationswände· vorgesehen sind.
VPA 9/110/0027
109848/1627
L e e r*s e i t e
DE2022918A 1970-05-11 1970-05-11 Integrierter Halbleiter-Festwertspeicher Expired DE2022918C3 (de)

Priority Applications (10)

Application Number Priority Date Filing Date Title
DE2022918A DE2022918C3 (de) 1970-05-11 1970-05-11 Integrierter Halbleiter-Festwertspeicher
CH551971A CH535473A (de) 1970-05-11 1971-04-16 Integrierter Festwertspeicher
AT361871A AT314228B (de) 1970-05-11 1971-04-27 Festwertspeicher
US00138186A US3774170A (en) 1970-05-11 1971-04-28 Fixed data memory utilizing schottky diodes
NL7106231A NL7106231A (de) 1970-05-11 1971-05-06
FR7116554A FR2088478B1 (de) 1970-05-11 1971-05-07
GB1366671*[A GB1345762A (en) 1970-05-11 1971-05-07 Fixed valve stores
SE7106056A SE379878B (de) 1970-05-11 1971-05-10
JP3088371A JPS578555B1 (de) 1970-05-11 1971-05-11
CA112,683A CA958122A (en) 1970-05-11 1971-05-11 Fixed value stores

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE2022918A DE2022918C3 (de) 1970-05-11 1970-05-11 Integrierter Halbleiter-Festwertspeicher

Publications (3)

Publication Number Publication Date
DE2022918A1 true DE2022918A1 (de) 1971-11-25
DE2022918B2 DE2022918B2 (de) 1978-06-22
DE2022918C3 DE2022918C3 (de) 1979-02-22

Family

ID=5770767

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2022918A Expired DE2022918C3 (de) 1970-05-11 1970-05-11 Integrierter Halbleiter-Festwertspeicher

Country Status (10)

Country Link
US (1) US3774170A (de)
JP (1) JPS578555B1 (de)
AT (1) AT314228B (de)
CA (1) CA958122A (de)
CH (1) CH535473A (de)
DE (1) DE2022918C3 (de)
FR (1) FR2088478B1 (de)
GB (1) GB1345762A (de)
NL (1) NL7106231A (de)
SE (1) SE379878B (de)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3931492A (en) * 1972-06-19 1976-01-06 Nippon Telegraph And Telephone Public Corporation Thermal print head
US4099260A (en) * 1976-09-20 1978-07-04 Bell Telephone Laboratories, Incorporated Bipolar read-only-memory unit having self-isolating bit-lines
DE2835086A1 (de) * 1977-08-16 1979-03-01 Kruschanov Halbleitermatrix eines integrierten konstantspeichers
US5032538A (en) * 1979-08-10 1991-07-16 Massachusetts Institute Of Technology Semiconductor embedded layer technology utilizing selective epitaxial growth methods
EP0196374A1 (de) * 1979-08-10 1986-10-08 Massachusetts Institute Of Technology Eingebettete Schichtentechnologie für Halbleiter
US4419741A (en) * 1980-01-28 1983-12-06 Rca Corporation Read only memory (ROM) having high density memory array with on pitch decoder circuitry
JPS61290343A (ja) * 1985-06-18 1986-12-20 Sumitomo Metal Ind Ltd 水分測定方法及び装置
JPS6212838A (ja) * 1985-07-10 1987-01-21 Kawasaki Steel Corp 粉粒体の水分連続測定装置
EP0599388B1 (de) * 1992-11-20 2000-08-02 Koninklijke Philips Electronics N.V. Halbleitervorrichtung mit einem programmierbaren Element
JP4010091B2 (ja) * 2000-03-23 2007-11-21 セイコーエプソン株式会社 メモリデバイスおよびその製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3245051A (en) * 1960-11-16 1966-04-05 John H Robb Information storage matrices
DE1266353B (de) * 1964-03-13 1968-04-18 Bbc Brown Boveri & Cie Matrixfoermige Anordnung von Oxydschichtdioden zur Verwendung als manipulierbarer Festwertspeicher oder Informationsumsetzer
US3377513A (en) * 1966-05-02 1968-04-09 North American Rockwell Integrated circuit diode matrix
US3541543A (en) * 1966-07-25 1970-11-17 Texas Instruments Inc Binary decoder
BE755039A (fr) * 1969-09-15 1971-02-01 Ibm Memoire semi-conductrice permanente
US3691627A (en) * 1970-02-03 1972-09-19 Gen Electric Method of fabricating buried metallic film devices
US3611067A (en) * 1970-04-20 1971-10-05 Fairchild Camera Instr Co Complementary npn/pnp structure for monolithic integrated circuits

Also Published As

Publication number Publication date
DE2022918B2 (de) 1978-06-22
SE379878B (de) 1975-10-20
JPS578555B1 (de) 1982-02-17
CH535473A (de) 1973-03-31
GB1345762A (en) 1974-02-06
AT314228B (de) 1974-03-25
FR2088478A1 (de) 1972-01-07
DE2022918C3 (de) 1979-02-22
US3774170A (en) 1973-11-20
CA958122A (en) 1974-11-19
NL7106231A (de) 1971-11-15
FR2088478B1 (de) 1976-05-28

Similar Documents

Publication Publication Date Title
DE1933731C3 (de) Verfahren zum Herstellen einer integrierten Halbleiterschaltung
DE2017642C3 (de) Programmierbarer Festwertspeicher
DE2826847A1 (de) Halbleiterschaltungsanordnung mit grossbereichintegration
DE69031603T2 (de) Integrierter Torschaltungs-Schaltkreis
DE2334405B2 (de) Hochintegrierte (LSI-) Halbleiterschaltung und Verfahren zur Herstellung einer Vielzahl derartiger Halbleiterschaltungen
DE3834841C2 (de) Integrierte Anordnung in einem Substrat zur Vermeidung parasitärer Substrateffekte
DE2630571A1 (de) Ein-transistor-speicherzelle mit vergrabenem speicherelement
DE2351761A1 (de) Monolithisch integrierte, in chips aufgeteilte halbleiterschaltungsanordnung
DE2502235A1 (de) Ladungskopplungs-halbleiteranordnung
DE68928193T2 (de) Halbleiterchip und Verfahren zu seiner Herstellung
DE69418057T2 (de) Verbesserte maschenförmige geometrie für mos-gesteuerte halbleiteranordnungen
DE2022918A1 (de) Festwertspeicher
DE1943302C3 (de) Integrierte, sich selbst isolierende Transistoranordnung
DE2556668B2 (de) Halbleiter-Speichervorrichtung
EP0001209A1 (de) Integrierte Halbleiterschaltung
DE1764241C3 (de) Monolithisch integrierte Halbleiterschaltung
DE2252711B2 (de) Verfahren zur herstellung eines matrixfeldes lichtemittierender halbleiterdioden
DE1614250C3 (de) Halbleiteranordnung mit Gruppen von sich kreuzenden Verbindungen
DE2263075C3 (de) Elektrische Spannungsversorgung für eine monolithisch integrierte Halbleiteranordnung
DE2137976A1 (de) Monolithische speichermatrix und verfahren zur herstellung
DE1489193C3 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE2507038C3 (de) Inverser Planartransistor und Verfahren zu seiner Herstellung
EP0000472B1 (de) Hochintegrierte Halbleiteranordnung enthaltend eine Dioden-/Widerstandskonfiguration
DE2031769A1 (de) Totspeicher Matrix aus integrierten Halbleitern
EP0220469A1 (de) Leistungsthyristor

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
8339 Ceased/non-payment of the annual fee