DE2835086A1 - Halbleitermatrix eines integrierten konstantspeichers - Google Patents

Halbleitermatrix eines integrierten konstantspeichers

Info

Publication number
DE2835086A1
DE2835086A1 DE19782835086 DE2835086A DE2835086A1 DE 2835086 A1 DE2835086 A1 DE 2835086A1 DE 19782835086 DE19782835086 DE 19782835086 DE 2835086 A DE2835086 A DE 2835086A DE 2835086 A1 DE2835086 A1 DE 2835086A1
Authority
DE
Germany
Prior art keywords
semiconductor
layer
conductivity type
elements
rails
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19782835086
Other languages
English (en)
Inventor
Jurij Vladimirovits Kruschanov
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
KRUSCHANOV
Original Assignee
KRUSCHANOV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by KRUSCHANOV filed Critical KRUSCHANOV
Publication of DE2835086A1 publication Critical patent/DE2835086A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C17/00Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/08Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards using semiconductor devices, e.g. bipolar elements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8222Bipolar technology
    • H01L21/8224Bipolar technology comprising a combination of vertical and lateral transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/102Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including bipolar components
    • H01L27/1021Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including bipolar components including diodes only
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45Ohmic electrodes
    • H01L29/456Ohmic electrodes on silicon

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Read Only Memory (AREA)
  • Non-Volatile Memory (AREA)

Description

HOFFMANN · JEITL·^ & PARTMBR
PAT E N TAN WALT 13
DR. ING. E. HOFFMANN (1930-197«) . DIPL.-I NG. W.EITLE · DR. RER. NAT. K. HOFFMANN · DIPL.-ING. W. LEHN
DIPL.-ING. K. FOCHSLE . DR. RER. NAT. B. HANSEN ARABELLASTRASSE 4 (STERNKAUS) · D-8000 MD NCH EN 81 . TELEPON (08?) 911087 . TELEX 05-29ί19 (PATHE)
31 Ο87/88
- 2
1. JURY VIADIMIROVICH KRUZHANOV, Moskau / UdSSR
2. VIKTOR PAVLOVICH DUBININ, Moskau / UdSSR
3. VIKTOR SERGEEVICH OVCHINNIKOV,, Moskau / UdSSR
4. VLADIMIR EDUARDOVICH SAFRONOV, Moskau / UdSSR
Halbleitermatrix eines integrierten Konstantspeichers
Die Erfindung betrifft allgemein Speicher des statischen Typs und bezieht sich auf eine Halbleitermatrix eines integrierten Konstantspeichers auf der Basis von ein Halbleitergebiet eines ersten Leitungstpys enthaltenden Elementen, in deren oberflächennahen Schicht bei mindestens einem Teil der Elemente ein Halbleitergebiet eines zweiten Leitungstyps liegt, wobei die Elemente an den Kreuzungsstellen von in einem Halbleitersubstrat ausgeführten Halbleiterschienen des ersten Leitungstyps mit Metallschienen gebildet sind, die auf einer die Halbleiterschienen gegen die Metallschienen isolierenden dielektrischen Schicht liegen, und über einem Teil der Elemente in der dielektrischen Schicht Öffnungen über den Halbleitergebieten des zweiten Leitungstyps zur elektrischen Kontaktierung der letzteren mit den Metallschienen ausgebildet sind.
909809/0842
Derartige Halbleiteriticitrizen bzw. integrierte Konstantspeicher werden in elektronischen Rechenmaschinen und Steuerungsrechnern,· in Informationserfassungs- und Informationsverarbeitungssystemen sowie in verschiedenen Überwachungs- und
Steuerungssystemen verwendet.
Eine Halbleitermatrix eines integrierten Konstantspeichers
dieser Art ist beispielsweise durch die US-PS 3 721 964 bekannt geworden. Diese Halbleitermatrix ist auf der Basis von ein Halbleitergebiet eines ersten Leitungstyps (p-Typ) enthaltenden Elementen ausgeführt; in ihrer oberflächennahen
Schicht liegt bei mindestens einem Teil der Elemente ein
Halbleitergebiet eines zweiten Leitungstyps (n'-Typ). Die
Elemente sind an den Kreuzungsstellen von in einem Substrat ausgeführten Halbleiterschienen des ersten Leitungstyps mit Metallschienen gebildet, die auf einer die Halbleiterschienen gegen die Metallschienen isolierenden dielektrischen Schicht liegen. Über einem Teil der Elemente sind in der dielektrischen Schicht Öffnungen über den Gebieten des zweiten Leitungstyps zur elektrischen Kontaktierung der letzteren mit den Metallschienen ausgebildet.
Zur Verringerung des Spannungsabfalls über der Halbleiterschiene des ersten Leitungstyps und zur Verminderung der die Arbeitsgeschwindigkeit des Konstantspeichers bestimmenden Zeitkonstante dieser Schiene ist in jeder Halbleiterschiene des ersten Leitfahigkeitstyps auf der ganzen Länge der letzteren nahe dem Hauptgebiet des zweiten Leitfähigkeitstyps in der oberflächennahen Schicht ein niederohmiges Zusatzgebiet des zweiten Leitungstyps (n -Typ) untergebracht, das elekt:
gebiet mittels Metallbrücken verbunden ist.
tungstyps (n -Typ) untergebracht, das elektrisch mit dem Haupt-
Das Vorhandensein solch eines Zusatzgebiets und der Metallbrücken führt zur Vergrößerung der Matrizenfläche, was den
- 4
909809/0842
Integrationsgrad verringert und der Vergrößerung der Informationskapazität des in einem Kristall ausgeführten Konstantspeichers im Wege steht.
Der Erfindung liegt die Aufgabe zugrunde, eine Halbleitermatrix eines integrierten Konstantspeichers zu schaffen, deren neue, eine Verringerung ihrer Fläche bewirkende konstruktive Ausführung es gestattet, die Informationskapazität und den Integrationsgrad des Konstantspeichers zu vergrößern.
Diese Aufgabe wird mit einer Halbleitermatrix eines integriei-ten Konstantspeichers der eingangs beschriebenen Art erfindungsgemäß dadurch erreicht, daß die Halbleiterschienen eine zwischen dem Substrat und der oberflächennahen Schicht liegende and eine mit der oberflächennahen Schicht gleichen Leitfähigkeitstyp aufweisende Zusatzschicht enthalten, wobei die Leitfähigkeit.der Zusatzschicht größer als die der oberflächennahen Schicht und durch die Löslichkeitsgrenze des Dotierungsstoffes im Material der Halbleiterschiene begrenzt ist.
Eine derartige konstruktive Ausführung der Halbleitermatrix führt zur Verringerung ihrer Fläche.
Die Erfindung ist im folgenden an Ausführungsbeispielen und anhand der Zeichnung näher erläutert. In der Zeichnung zeigen
Fig. 1 eine erfindungsgemäße Halbleitermatrix eines integrierten Konstantspeichers im Querschnitt, und
Fig. 2 die Halbleitermatrix nach Fig. 1 in Draufsicht.
Die in der Zeichnung dargestellte Halbleitermatrix eines integrierten Konstantspeichers enthält ein aus zwei Halbleiterschichten 2 und 3 zusammengesetztes Substrat 1 (Fig. 1), in
90980S/0842
welchem Halbleiterschienen 4 des ersten Leitungstyps ausgebildet sind, der dem Leitungstyp des Substrats 1 entgegengesetzt ist.
Jede"Halbleiterschiene 4 weist eine oberflächennahe Schicht 5 und eine zwischen der Schicht 2 des Substrats 1 und der oberflächennahen Schicht 5 liegende Zusatzschicht 6 mit dem gleichen Leitfähigkeitstyp wie die Schicht 5 auf.
Sich mit den Halbleiterschienen 4 kreuzende Metallschienen 7 liegen auf einer die Halbleiterschienen 4 von den Metallschienen 7 isolierenden dielektrischen Schicht 8.
Die Halbleitermatrix des integrierten Konstantspeichers ist auf der Basis von an den Kreuzungsstellen der Halbleiterschienen 4 mit den Metallschienen 7 (Fig. 2) gebildeten und ein durch die Schichten 5 und 6 (Fig. 1) der Halbleiterschiene 4 gebildetes Halbleitergebiet des ersten Leitungstyps enthaltenden Elementen ausgeführt.
In der oberflächennahen Schicht 5 des Halbleitergebiets des ersten Leitungstyps liegt bei mindestens einem Teil der Elemente ein in Fig. 1 und 2 bei sämtlichen Elementen angedeutetes Halbleitergebiet 9 des zweiten Leitungstyps.
Die Leitfähigkeit der Zusatzschictit 6 ist größer als die der oberflächennahen Schicht 5 der Halbleiterschiene 4 und durch die Löslichkeitsgrenze des Dotierungsstoffes im Material der Halbleiterschiene 4 begrenzt.
über einem Teil der Elemente - in Fig. 1 u. 2 über sämtlichen Elementen gezeigt - sind in der dielektrischen Schicht 8 öffnungen 10 über den Gebieten 9 des zweiten Leitungstyps zur Herstellung eines elektrischen Kontaktes der Gebiete 9 zu den Metallschienen 7 ausgeführt.
909809/0842 _ 6 _
In der Halbleitermatrix des erfindungsgemäßen Aufbaus dient die Zusatzschicht 6 der Halbleiterschiene 4 zur Verringerung des Widerstandes der letzteren.
Die Zusatzschicht 6 ist in der Tiefe der Matrix ausgeführt und nimmt keinen zusätzlichen Platz auf der Kristalloberfläche ein.
Dies gestattet es, unter Beibehaltung einer hohen Arbeitsgeschwindigkeit des Konstantspeichers einen gegenüber bekannten Speichern doppelt so großen Integrationsgrad zu erhalten.
Unter. Beibehaltung der der Schienenfläche des bekannten Speichers gleicher Fläche der Halbleiterschienen 4 der Matrix wird ein geringerer Widerstand der letzteren erreicht, und es wird also möglich, eine gegenüber der bekannten Lösung zweimal größere Arbeitsgeschwindigkeit des Konstantspeichers zu erhalten.
Die Ausnutzung der erfindungsgemäßen Halbleitermatrix als Speicher und/oder Dechiffrator des Konstantspeichers gestattet es, die Informationskapazität des letzteren zu vergrößern, einen Konstantspeicher übergroßer Kapazität herzustellen sowie einen Konstantspeicher im Bestand einer einkristallinen elektronischen Rechenmaschine auszuführen.
Im folgenden sind Ausführungsbeispiele der Erfindung beschrieben.
Beispiel 1
Das Substrat 1 ist aus p-leitendem, mit Bor dotierten Silizium hergestellt, v/obei die Schicht 2 bis zu einem Grad von 10 cm
16 — ^ und die Schicht 3 bis zu einem Grad von 5.10 cm dotiert ist.
909809/0842
Die Halbleiterschiene 4 ist aus η-leitendem Silizium hergestellt, V7obei die oberflächennahe Schicht 5 mit Phosphor bis
17 -3 zu einer Konzentration von 5.10 cm und die Zusatzschicht
19 -3
6 mit Antimon bis zu einer Konzentration von 10 cm dotiert
Das Gebiet 9 ist aus p-leitendem, mit Bor bis zu einer Kon-.
18 —3
zentration von 5.10 cm dotiertem Silizium gebildet.
Die dielektrische Schicht 8 stellt Siliziumdioxid dar, während die Metallschienen 7 aus Aluminium hergestellt sind.
Bei der Herstellung derartiger Halbleitermatrizen werden aufeinanderfolgend eine Ionendotierung von Silizium mit Antimon zur Ausbildung der Zusatzschicht 6 in der Schicht 2 des Substrats 1 und dann ein epitaxiales Aufwachsen der Schicht 3 des Substrats 1 durchgeführt. Ferner wird die oberflächennahe Schicht 5"durch Ionendotierung mit Phosphor, die Gebiete 9 des zweiten Leitfähigkeitstyps durch Ionendotierung mit Bor und ein Leitungsbild aus Aluminium gebildet.
Beispiel 2
Das Substrat 1 ist aus p-leitendem, mit Bor dotierten Silizium
15 -3 hergestellt, wobei die Schicht 2 bis zu einem Grad von 10 cm
und die Schicht 3 ungleichmäßig bis zu einem Grad zwischen 1.018 und 5.1016cm~3 dotiert ist.
Die Halbleiterschiene 4 ist aus η-leitendem Silizium hergestellt, wobei die 7.n.qa-t-7.schicht 6 mit Arsen bis zu einer Kon-
19 —3
zentration von 10 cm und die oberflächennahe Schicht 5 mit
17 -3
Phosphor bis zu einer Konzentration von 5.10 cm dotiert ist.
Das Gebiet 9 ist aus p-leitendem, mit Bor bis zu einer Konzentration von 10 cm dotierten Silizium gebildet.
909809/0842 "8"
Die dielektrische Schicht 8 stellt Siliziumdioxid dar, während die Metallschienen 7 aus Aluminium hergestellt sind.
Bei der Herstellung derartiger Halbleitermatrizen werden aufeinanderfolgend eine Ionendotierung von Silizium mit Arsen zur Ausbildung der Zusatzschicht 6 in der Schicht 2 des Substrats 1 und dann ein epitaxiales Aufwachsen der Schicht 3 des Substrats 1 durchgeführt, wobei eine Änderung der Konzentration von 10 cm im unteren Teil der Schicht 3 bis 5.10 cm in deren oberem Teil sichergestellt wird. Im unteren Teil ist die Konzentration zur Verhinderung einer Autodotierung des Gebiets in der Nähe der Trennfläche der Schichten 2 und 3 des Substrats 1 mit Arsen erhöht.
Im weiteren verläuft der Prozeß in Analogie zu dem im Beispiel 1 beschriebenen Prozeß.
909809/0842

Claims (4)

HOFFMANN · SITLEi <& PAHTNER PAT E N TAN WÄLTS DR-ING. E. HOFPMANN (1930-1976) ■ DIPL-I N G. W. EITLE · DR. RER. NAT. K. HOFFMAIfN ■ DIPL.-ING. W. LEH N DIPL.-ING. K. FOCHSLE · DR. RER. NAT. B. HANSEN ARABE1.LASTRASSE 4 (STERNHAUS) ■ D-8000 MD NCH EN 81 · TELEFON (089) 911087 . TELEX 05-29619 (PATHE) 31 087/88
1. JURY VLADIMIROVICH KRUZHANOV, Moskau / UdSSR
2. VIKTOR PAVLOVICH DUBININ, Moskau / UdSSR
3. VIKTOR SERGEEVICH OVCHINNIKOV, Moskau / UdSSR
4. VLADIMIR EDUARDOVICH SAFRONOV, Moskau / UdSSR
Halbleitermatrix eines integrierten Konstantspeichers
Patentanspruch:
Halbleitermatrix eines integrierten Konstantspeichers auf der Basis von ein Halbleitergebiet eines ersten Leitungstyps enthaltenden Elementen, in deren oberflächennaher Schicht bei' · mindestens einem Teil der Elemente, ein Halbleitergebiet eines zweiten Leitungstyps liegt, wobei die Elemente an den Kreuzungsstellen von in einem Halbleitersubstrat ausgeführten Halbleiterschienen des ersten Leitungstyps mit Metallschienen gebildet, sind, die.auf einer die Halbleiterschienen gegen die Metallschienen isolierenden dielektrischen Schicht liegen, und über einem Teil der Elemente in der dielektrischen Schicht öffnungen über den Halbleitergebieten des zweiten Leitungstyps zur elektrischen Kontaktierung der letzteren mit den Metallschienen ausgebildet sind, dadurch gekennzeichnet daß die Halbleiterschienen (4) eine zwischen dem Substrat (1) .und der oberflächennahen Schicht (5) liegende und eine mit der oberflächennahen Schicht (5) gleichen Leitfähigkeitstyp aufweisende Zusatzschicht (6) enthalten, wobei die Leitfähigkeit der Zusatzschicht (6) größer als die der oberflächennahen Schifcht (5) und durch die Löslichkeitsgrenze des Dotierungsstoffes im Material der Halbleiterschiene (4) begrenzt ist.
909809/0842
ORIGINAL
DE19782835086 1977-08-16 1978-08-10 Halbleitermatrix eines integrierten konstantspeichers Withdrawn DE2835086A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU2517206 1977-08-16

Publications (1)

Publication Number Publication Date
DE2835086A1 true DE2835086A1 (de) 1979-03-01

Family

ID=20721978

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19782835086 Withdrawn DE2835086A1 (de) 1977-08-16 1978-08-10 Halbleitermatrix eines integrierten konstantspeichers

Country Status (4)

Country Link
JP (1) JPS5448452A (de)
DE (1) DE2835086A1 (de)
FR (1) FR2400748A1 (de)
GB (1) GB2004687A (de)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1240476A (en) * 1967-12-01 1971-07-28 Plessey Co Ltd Improvements relating to information storage devices
US3721964A (en) * 1970-02-18 1973-03-20 Hewlett Packard Co Integrated circuit read only memory bit organized in coincident select structure
DE2022918C3 (de) * 1970-05-11 1979-02-22 Siemens Ag, 1000 Berlin Und 8000 Muenchen Integrierter Halbleiter-Festwertspeicher
FR2168213B1 (de) * 1972-01-20 1977-07-15 Garyainov Stanislav
US3979734A (en) * 1975-06-16 1976-09-07 International Business Machines Corporation Multiple element charge storage memory cell

Also Published As

Publication number Publication date
JPS5448452A (en) 1979-04-17
FR2400748A1 (fr) 1979-03-16
GB2004687A (en) 1979-04-04

Similar Documents

Publication Publication Date Title
DE2214935C2 (de) Integrierte MOS-Schaltung
DE2703957C2 (de) FET-Ein-Element-Speicherzelle und Verfahren zu ihrerHerstellung
DE1196297C2 (de) Mikrominiaturisierte, integrierte Halbleiterschaltungsanordnung und Verfahren zu ihrer Herstellung
DE1789206C3 (de) Feldeffekt-Transistor
DE3029125C2 (de) Halbleiterspeicher
DE2502235C2 (de)
DE1933731A1 (de) Verbindungselemente fuer Halbleiterschaltungselemente und integrierte Schaltungsanordnungen
DE1918222C3 (de) Isolierschicht-Feldeffekttransistor
DE1489893B1 (de) Integrierte halbleiterschaltung
DE2242026A1 (de) Mis-feldeffekttransistor
DE4037876A1 (de) Laterale dmos-fet-vorrichtung mit reduziertem betriebswiderstand
DE1260029B (de) Verfahren zum Herstellen von Halbleiterbauelementen auf einem Halbleitereinkristallgrundplaettchen
DE2852049A1 (de) Fest- oder lesespeicher
DE2554612A1 (de) Integrierte halbleiterschaltung
DE2456131A1 (de) Fotosensible vorrichtung
DE2556668A1 (de) Halbleiter-speichervorrichtung
EP0019722B1 (de) Integrierte Ladungsverschiebe-Mikroschaltung
DE1639549B1 (de) Integrierte Halbleiterschaltung
DE3010986A1 (de) Integrierte halbleiterschaltung
DE2835086A1 (de) Halbleitermatrix eines integrierten konstantspeichers
DE2737503A1 (de) Feldeffekttransistor mit interdigitalstruktur und verfahren zu seiner herstellung
DE10257682A1 (de) Halbleiterschaltungsanordnung
DE3942419C2 (de)
DE2450902A1 (de) Elektrische durchfuehrungsleiter in halbleitervorrichtungen
DE2909820A1 (de) Halbleiterspeicher mit eintransistorzellen in v-mos-technologie

Legal Events

Date Code Title Description
OAR Request for search filed
OC Search report available
OD Request for examination
8130 Withdrawal