DE69937106D1 - Verfahren zur Herstellung von Strukturen mit vergrabenen Oxidbereichen in einem Halbleitersubstrat - Google Patents

Verfahren zur Herstellung von Strukturen mit vergrabenen Oxidbereichen in einem Halbleitersubstrat

Info

Publication number
DE69937106D1
DE69937106D1 DE69937106T DE69937106T DE69937106D1 DE 69937106 D1 DE69937106 D1 DE 69937106D1 DE 69937106 T DE69937106 T DE 69937106T DE 69937106 T DE69937106 T DE 69937106T DE 69937106 D1 DE69937106 D1 DE 69937106D1
Authority
DE
Germany
Prior art keywords
semiconductor substrate
buried oxide
oxide regions
producing structures
structures
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE69937106T
Other languages
English (en)
Other versions
DE69937106T2 (de
Inventor
Flavio Villa
Gabriele Barlocchi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SRL
Original Assignee
STMicroelectronics SRL
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics SRL filed Critical STMicroelectronics SRL
Application granted granted Critical
Publication of DE69937106D1 publication Critical patent/DE69937106D1/de
Publication of DE69937106T2 publication Critical patent/DE69937106T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76205—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region
    • H01L21/76208—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region using auxiliary pillars in the recessed region, e.g. to form LOCOS over extended areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/763—Polycrystalline semiconductor regions

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Element Separation (AREA)
DE69937106T 1999-07-09 1999-07-09 Verfahren zur Herstellung von Strukturen mit vergrabenen Oxidbereichen in einem Halbleitersubstrat Expired - Lifetime DE69937106T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
EP99830442A EP1067599B1 (de) 1999-07-09 1999-07-09 Verfahren zur Herstellung von Strukturen mit vergrabenen Oxidbereichen in einem Halbleitersubstrat

Publications (2)

Publication Number Publication Date
DE69937106D1 true DE69937106D1 (de) 2007-10-25
DE69937106T2 DE69937106T2 (de) 2008-06-05

Family

ID=8243498

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69937106T Expired - Lifetime DE69937106T2 (de) 1999-07-09 1999-07-09 Verfahren zur Herstellung von Strukturen mit vergrabenen Oxidbereichen in einem Halbleitersubstrat

Country Status (4)

Country Link
US (1) US6455391B1 (de)
EP (1) EP1067599B1 (de)
JP (1) JP2001044399A (de)
DE (1) DE69937106T2 (de)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000058802A (ja) * 1998-01-13 2000-02-25 Stmicroelectronics Srl Ｓｏｉウェハの製造方法
EP1067599B1 (de) 1999-07-09 2007-09-12 STMicroelectronics S.r.l. Verfahren zur Herstellung von Strukturen mit vergrabenen Oxidbereichen in einem Halbleitersubstrat
US7294536B2 (en) 2000-07-25 2007-11-13 Stmicroelectronics S.R.L. Process for manufacturing an SOI wafer by annealing and oxidation of buried channels
DE60228856D1 (de) 2002-12-04 2008-10-23 St Microelectronics Srl Verfahren zur Herstellung von Mikrokanälen in einer integretierten Struktur
JP5757145B2 (ja) * 2011-04-19 2015-07-29 富士電機株式会社 半導体装置
JP5994939B2 (ja) 2013-06-14 2016-09-21 富士電機株式会社 半導体装置
CN110858561A (zh) * 2018-08-23 2020-03-03 合肥晶合集成电路有限公司 硅岛结构及其制作方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6028387B2 (ja) * 1979-07-12 1985-07-04 松下電器産業株式会社 半導体装置の製造方法
US4502913A (en) * 1982-06-30 1985-03-05 International Business Machines Corporation Total dielectric isolation for integrated circuits
US4604162A (en) * 1983-06-13 1986-08-05 Ncr Corporation Formation and planarization of silicon-on-insulator structures
JPS6072243A (ja) * 1983-09-28 1985-04-24 Matsushita Electric Ind Co Ltd 半導体集積回路装置
US4891092A (en) * 1986-01-13 1990-01-02 General Electric Company Method for making a silicon-on-insulator substrate
DE69826233T2 (de) * 1998-01-13 2005-10-20 Stmicroelectronics S.R.L., Agrate Brianza Verfahren zur Herstellung eines SOI-Substrates
US5907782A (en) * 1998-08-15 1999-05-25 Acer Semiconductor Manufacturing Inc. Method of forming a multiple fin-pillar capacitor for a high density dram cell
EP1067599B1 (de) 1999-07-09 2007-09-12 STMicroelectronics S.r.l. Verfahren zur Herstellung von Strukturen mit vergrabenen Oxidbereichen in einem Halbleitersubstrat

Also Published As

Publication number Publication date
DE69937106T2 (de) 2008-06-05
EP1067599A1 (de) 2001-01-10
JP2001044399A (ja) 2001-02-16
US6455391B1 (en) 2002-09-24
EP1067599B1 (de) 2007-09-12

Similar Documents

Publication Publication Date Title
DE69933777D1 (de) Verfahren zur herstellung von einem silizium wafer mit idealem sauerstoffniederschlagverhalten
DE69807054D1 (de) Ein ionen-implantierungsschritt vervendentes verfahren zur herstellung von einem-insbesondere halbleiter- dünnschicht mit einem gegen ionen geschüzte gebiet
DE60045375D1 (de) Verfahren zur ätzung einer schicht mit niedriger dielektrizitätskonstante
DE60028912D1 (de) Verfahren zur Herstellung von Hableitervorrichtungen
DE69925078D1 (de) SOI-Transistor mit einem Substrat-Kontakt und Verfahren zu dessen Herstellung
DE69818289D1 (de) Verfahren zur Herstellung einer Halbleiteranordnung und dadurch erzeugbare Halbleiteranordnung
DE69418302D1 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit ebener Oberfläche
DE60044639D1 (de) Verfahren zur herstellung einer halbleitervorrichtung
DE60033847D1 (de) Vorrichtung und verfahren zur herstellung einer kohlenstoffhaltigen schicht
DE50015090D1 (de) Halbleiterbauelement mit einer wolframoxidschicht und verfahren zu dessen herstellung
DE60116216D1 (de) Verfahren zur Reduzierung der Dielektrizitätskonstante in einer SiOC Schicht
DE69918636D1 (de) Verfahren zur herstellung einer halbleitervorrichtung
DE69909727D1 (de) Verfahren zur Herstellung von Strukturen mit einer koplanaren Oberfläche
DE69942812D1 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE69518418T2 (de) Verfahren zur herstellung einer struktur mit niedrigen konzentrationsdefekten mit einer in einem halbleitersubstrat begrabenen oxydschicht
DE69832226D1 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit Aluminium-Kontakten oder -vias
DE69934680D1 (de) Verfahren zur herstellung einer schicht
DE69924338T8 (de) Verfahren zur herstellung von halbleiterbauelementen mit einem graben-gate
DE69410137D1 (de) Verfahren zur Herstellung einer chalkopyrit-Halbleiterschicht
DE69841823D1 (de) Verfahren zur Herstellung einer Oxid-Ummantelung in einem Graben in einem Halbleitersubstrat
DE59404411D1 (de) Verfahren zur Kontaktlochauffüllung in einem Halbleiterschichtaufbau
DE69937106D1 (de) Verfahren zur Herstellung von Strukturen mit vergrabenen Oxidbereichen in einem Halbleitersubstrat
DE59808090D1 (de) Verfahren zur ausbildung einer grabenstruktur in einem siliziumsubstrat
DE69939300D1 (de) Verfahren zur Herstellung einer Halbleiterstruktur mit einer leitenden Sicherung
DE60102376D1 (de) Verfahren zur herstellung einer schicht in einem integrierten schaltkreis mit feinen und breiten strukturen

Legal Events

Date Code Title Description
8364 No opposition during term of opposition