-
Die
vorliegende Erfindung betrifft eine BPSK-Codierschaltung.
-
Die Übertragung
von binären
Daten mittels Phasensprungs einer Trägerwelle oder "BPSK"-Modulation ("Binary Phase Shift
Keying") ist eine
wohl bekannte Technik, die eine Alternative zu den Datenübertragungstechniken
durch Amplitudenmodulation oder Frequenzmodulation darstellt. Ferner
werden gewöhnlich
diese verschiedenen Techniken kombiniert, beispielsweise wird eine
phasensprungmodulierte Unterträgerwelle
als Signal zur Amplituden- oder Frequenzmodulation einer Hauptträgerwelle verwendet.
-
Wie
schematisch in 1 dargestellt ist, enthält ein BPSK-Codierer gewöhnlich eine
Codierschaltung 2, die am Eingang ein zu codierendes Signal
Sin, ein Trägersignal bzw. Trägerwellensignal
C1 sowie ein Abtastsignal C2 mit einer Frequenz zumindest gleich
der zweifachen Frequenz der Trägerwelle C1
empfängt.
Das Abtastsignal C2 wird von einer Schaltung 3 ausgegeben,
die am Eingang die Trägerwelle
C1 empfängt.
Die Codierschaltung 2 gibt ein phasensprungcodiertes Ausgangssignal
Sout aus.
-
Zur
weiteren Erläuterung
sind Beispiele von Signalen C1, Sin und
Sout in 2A, 2B, 2C dargestellt.
Das Ausgangssignal Sout ähnelt dem der Trägerwelle
C1, weist jedoch Phasensprünge 4, 5 nach jeder Änderung
des logischen Werts des zu codierenden Signals Sin auf.
Derartige Phasensprünge
erfolgen synchron und bewirken, dass das Signal Sout für eine Halbperiode
den logischen Wert behält,
den es im Laufe der vorherigen Halbperiode hatte, anstatt seinen
Wert zu ändern.
-
Obgleich
diese Codierungstechnik insbesondere aufgrund eines guten Signal-/Rauschverhältnisses
und einer einfachen Decodierung vorteilhaft ist, weisen herkömmliche
BPSK-Codierer den Nachteil auf, dass sie aufwendig herzustellen
sind. Insbesondere wird die das Abtastsignal C2 ausgebende Schaltung 3 gewöhnlich aus
einer Phasenverriegelungsschleife PLL ("Phase Locked Loop") ausgeführt, die einen gewissen Aufwand
erfordert und schwieriger auszubilden ist als eine rein logische Schaltung.
-
Eine
derartige Schaltung ist in der europäischen Patentanmeldung EP0853291A1
(SONY CORPORATION), 15.07.1998, beschrieben.
-
Eine
Aufgabe der vorliegenden Erfindung ist somit, eine BPSK-Codierschaltung vorzuschlagen, die
einfach auszuführen,
leistungsstark und kostengünstig
ist.
-
Eine
weitere Aufgabe der vorliegenden Erfindung ist, eine BPSK-Codierschaltung vorzuschlagen, die
ausschließlich
ausgehend von herkömmlichen Gates
ausgeführt
ist und leicht in eine Mikroschaltung aus Silizium zu integrieren
ist.
-
Diese
Aufgaben werden gelöst
mit einer BPSK-Codierschaltung, mit ersten Mitteln, um ausgehend
von einem Trägersignal
und einem zu codierenden Binärsignal,
die am Eingang geliefert werden, ein binäres Ausgangssignal zu erzeugen,
das synchrone Phasensprünge
aufweist, die repräsentativ sind
für eine
Wertänderung
des zu codierenden Signals, sowie mit zweiten Mitteln, um den ersten
Mitteln ein Abtastsignal zu liefern, wobei die zweiten Mittel enthalten:
Verzögerungsmittel,
um ein versetztes Trägersignal
auszugeben, das relativ zum Trägersignal
einen Versatz aufweist, der kleiner ist als die Halbperiode des
Trägersignals,
und logische Mittel, um in logischer Weise das Trägersignal
und das versetzte Trägersignal
zu kombinieren und ein binäres Abtastsignal
auszugeben, das zumindest zwei ansteigende bzw. abfallende Flanken
bei jeder Periode des Trägersignals
enthält.
-
Die
ersten Mittel enthalten gemäß einer
Ausführungsform
Mittel, um das zu codierende Signal im Takt der ansteigenden Flanken
bzw. im Takt der abfallenden Flanken des versetzten Träger signals
abzutasten und ein zu codierendes Synchronisiertes Signal auszugeben.
-
Gemäß einer
Ausführungsform
enthalten die ersten Mittel logische Mittel, um ein zusammengesetztes
Signal auszugeben, das gleich dem versetzten Trägersignal bzw. gleich dem invertierten
versetzten Trägersignal
je nach logischem Wert des zu codierenden Synchronsignals ist, sowie
Mittel zum Abtasten des zusammengesetzten Trägersignals im Takt der ansteigenden
Flanken bzw. im Takt der abfallenden Flanken des Abtastsignals und
zum Ausgeben des binären
Ausgangssignals.
-
Gemäß einer
Ausführungsform
enthalten die Verzögerungsmittel
zumindest zwei invertierende Gates in Reihe.
-
Gemäß einer
Ausführungsform
enthalten die logischen Mittel zum Erzeugen des Abtastsignals ein EXCLUSIVE-OR-Gate,
das an einem ersten Eingang das Trägersignal und an einem zweiten
Eingang das invertierte versetzte Trägersignal empfängt.
-
Gemäß einer
Ausführungsform
enthalten die Mittel zum Ausgeben eines zu codierenden Synchronsignals
ein Daten-Flip-Flop, welches das versetzte Trägersignal an seinem Zeiteingang
und das zu codierende Signal an seinem D-Eingang empfängt.
-
Gemäß einer
Ausführungsform
enthalten die logischen Mittel zum Ausgeben des zusammengesetzten
Signals ein EXCLUSIVE-OR-Gate, das an einem ersten Eingang das versetzte
Trägersignal
und an einem zweiten Eingang das zu codierende synchronisierte Signal
empfängt.
-
Gemäß einer
Ausführungsform
enthalten die Mittel zum Abtasten des zusammengesetzten Trägersignals
ein Daten-Flip-Flop, welches das Abtastsignal an seinem Zeiteingang
und das zusammengesetzte Trägersignal
an seinem D-Eingang empfängt.
-
Die
vorliegende Erfindung betrifft auch eine berührungslos arbeitende Mikroschaltung
mit einer Antennenspule und Schaltmitteln, um die Last der Antennenspule
zu modulieren, wobei die Schaltmittel über den Ausgang einer Codierschaltung
nach der Erfindung angesteuert werden.
-
Die
vorliegende Erfindung betrifft auch einen tragbaren, elektronischen
Gegenstand mit einer Mikroschaltung nach der Erfindung.
-
Diese
Merkmale und die Vorteile der vorliegenden Erfindung werden näher in der
nachfolgenden Beschreibung erläutert,
die sich nur beispielhaft versteht und eine Ausführungsform einer Codierschaltung
nach der Erfindung anhand der beigefügten Zeichnungen darstellt,
worin zeigt:
-
1,
die vorangehend beschrieben wurde, in Blockform den allgemeinen
Aufbau einer BPSK-Codierschaltung,
-
2A bis 2C, die vorangehend beschrieben wurden,
elektrische Signale, welche den Betrieb des Codierers aus 1 darstellen,
-
3 ein
logisches Schema einer erfindungsgemäßen BPSK-Codierschaltung,
-
4a bis 4H verschiedene
elektrische Signale, welche den Betrieb der erfindungsgemäßen Codierschaltung
darstellen, und
-
5 in
schematischer Weise eine Anwendung der erfindungsgemäßen Codierschaltung
bei der Datenübertragung
mittels induktiver Kopplung.
-
3 zeigt
eine erfindungsgemäße BPSK-Codierschaltung 10,
die besonders einfach im Aufbau und ausgehend von herkömmlichen
Gates und Flip-Flops ausgebildet ist.
-
Die
Schaltung 10 enthält
eine Codier-Untereinheit 20 mit einem ersten Daten-Flip-Flop 21,
einem EXCLUSIVE-OR-Gate 22 und einem zweiten Daten-Flip-Flop 23.
Die Flip-Flops 21 und 23 sind synchroner Art und
hier gewählt,
damit sie an der ansteigenden Flanke ihrer Zeiteingänge CLK
auslösen. Das
Flipflop 21 empfängt
an seinem D-Eingang ein zu codierendes Binärsignal Sin und
an seinem Zeiteingang CLK ein Binärsignal CK1, das als Träger benutzt
wird. Der Ausgang Q des Flip-Flops 21 ist an einen Eingang
des Gates 22 angelegt, dessen Ausgang an den D-Eingang
des Flip-Flops 23 angelegt ist. Der Ausgang Q des Flip-Flops 23 gibt
das Ausgangssignal Sout der Codierschaltung 10 aus.
-
Der
Codier-Untereinheit 20 ist eine Untereinheit 30 mit
drei UND-Gates 11, 12, 13 und einem EXCLUSIVE-OR-Gate 14 zugeordnet.
Die Gates 11 bis 13 sind kaskadenartig angeordnet.
Der Ausgang des Gates 12 ist auch an den zweiten Eingang
des Gates 22 der Untereinheit 20 angelegt. Das
Gate 14 empfängt
an seinem ersten Eingang das Trägersignal CK1
und sein zweiter Eingang ist an den Ausgang des Gates 13 angeschlossen.
Schließlich
ist der Ausgang des Gates 14 an den Zeiteingang CLK des Flip-Flops 23 der
Untereinheit 20 angelegt.
-
Die
die Gates 11 und 12 bildenden Transistoren, beispielsweise
MOS-Transistoren, sind so bemessen, dass die Gates 11, 12 eine
Verzögerungsleitung
bilden, die eine Schaltverzögerung
t bewirken, die deutlich geringer als die Halbperiode des Trägersignals
CK1 ist (oder eine Mehrfachverzögerung
der Periode des Trägersignals,
die einen Modulo-Versatz 2Π gleich Δt bewirkt).
Somit steht am Ausgang des Gates 12 ein um die Verzögerung Δt bezüglich des Trägersignals
CK1 versetztes Signal SCK1 an. Zur Veranschaulichung sind die Signale
CK1 und SCK1 in 4B und 4C dargestellt.
-
Am
Ausgang des dritten invertierenden Gates 13 steht ein invertiertes
versetztes Signal /SCK1 an, das in 4D dargestellt
ist. Somit gibt das Gate 14 ein Abtastsignal CK2 aus, das
in 4E dargestellt ist und auf null fällt, wenn
die beiden Signale CK1 und /SCK1 gleichzeitig den Wert 1 haben, d.
h. für
die Dauer Δt.
Das Signal CK2 weist somit eine Schwingungsfrequenz gleich der zweifachen Frequenz
des Trägersignals
CK1 auf und bietet bei jeder Periode des Trägersignals CK1 zwei ansteigende
Flanken, die mit den ansteigenden und abfallenden Flanken des versetzten
Signals SCK1 synchronisiert sind.
-
Bei
der Untereinheit 20 tastet das Flip-Flop 21 das
Eingangssignal Sin im Takt des Trägersignals CK1
ab und gibt ein synchronisiertes Signal S1 aus. 4A stellt
ein Beispiel des Signals Sin und 4F das
entsprechende synchronisierte Signal S1 dar. Es ist ersichtlich,
dass im Signal S1 Schwankungen CVa (Übergang zu 1) und CVb (Übergang
zu 0) des logischen Werts des Signals Sin in
Form von Schwankungen CVSa, CVSb vorliegen, die mit den ansteigenden
Flanken des Trägersignals
CK1 synchronisiert sind.
-
Somit
gibt das EXCLUSIVE-OR-Gate 22 ein zusammengesetztes Signal
S2 aus, das in 4G dargestellt ist, dessen Wert
von dem Signal S1 abhängt.
Genauer gesagt ist das Signal S2 gleich dem versetzten Signal SCK1,
wenn das Signal Sin 1 ist. Somit
ist in 4G ersichtlich, dass die Schwankung CVSa
des Signals S1 vorübergehend
(d. h. für
die Dauer Δt)
den Übergang
des Signals S2 auf 1 und dessen Übergang
auf 0 zu einem Zeitpunkt t1 hervorruft. Es wird deutlich, dass das
Signal S2 zu diesem Zeitpunkt t1 auf 1 übergehen würde, wenn das Signal S1 konstant
geblieben wäre.
Dieser Zeitpunkt t1 entspricht dem Zeitpunkt, wo das Flip-Flop 23 über das Signal
CK2 angesteuert das Signal S2 abtastet. Somit ist die Folge des Übergangs
des Signals S2 auf 0 zum Zeitpunkt t1, dass das in 4H dargestellte Ausgangssignal
Sout für
eine zusätzliche
Halbperiode bei 0 bleibt, anstatt seinen Wert zu ändern. Der
Zeitpunkt t1 entspricht somit einem ersten Phasensprung PSa des
Ausgangssignals Sout.
-
In ähnlicher
Weise ruft die Schwankung CVSb des Signals S1 vorübergehend
den Übergang des
Signals S2 auf 0 und dessen Übergang
auf 1 zu einem Zeitpunkt t2 hervor, wo das Signal S2 auf 0 übergehen
würde,
wenn das Signal S1 konstant geblieben wäre. Somit bleibt zum Zeitpunkt
t2 das Ausgangssignal Sout für eine zusätzliche
Halbperiode auf 1 und weist einen zweiten Phasensprung PSb auf.
-
Im
Ergebnis ermöglicht
die vorliegende Erfindung, in einfacher Weise ein codiertes BPSK-Signal ausgehend
von einem Eingangssignal Sin auszugeben,
das zuvor gar nicht mit dem Trägersignal
CK1 synchronisiert werden muss. Selbstverständlich wäre jedoch das Flip-Flop 21 nicht
erforderlich, wenn das Signal Sin mit dem
Trägersignal
CK1 synchronisiert ausgegeben würde.
-
Dem
Fachmann wird deutlich, dass die vorliegende Erfindung verschiedenste
Ausführungsvarianten
gestattet. Nachdem die Funktionsweise der erfindungsgemäßen Mittel
beschrieben wurde, ist der Fachmann ferner in der Lage, verschiedene äquivalente
Ausführungsformen
vorzusehen. Beispielsweise kann das EXCLUSIVE-OR-Gate 22 durch eine Multiplexschaltung
ersetzt werden, die an ihrem Ausgang je nach Wert des Signals S1
das über
das Gate 12 ausgegebene versetzte Signal SCK1 oder das über das
Gate 13 ausgegebene invertierte versetzte Signal /SCK1
auswählt.
Andererseits können
auch an den abfallenden Flanken auslösende Flip-Flops 21, 23 vorgesehen
sein, was für
den Fachmann eine Änderung
der Schaltung bedeutet.
-
Die
soeben beschriebene BPSK-Codierschaltung, die ausgehend von standardmäßigen Gates
und Flip-Flops ausgebildet ist, eignet sich gut für eine Integration
in einen Silizium-Chip. Eine anzustrebende Anwendung ist insbesondere
die Datenübertragung
durch induktive Kopplung und Lastmodulation zwischen einer kontaktlos
arbeitenden Mikroschaltung und einem Terminal.
-
5 zeigt
eine derartige Anwendung. In dieser Figur ist eine Mikroschaltung
IC erkennbar, die mit elektromagnetischer Induktion arbeitet. Die
Mikroschaltung IC ist beispielsweise in einer Chipkarte oder jeglichem
anderen tragbaren, elektronischen Gegenstand angeordnet, wie etwa
an einem elektronischen Etikett, einem elektronischen Schlüsselhalter,
etc. Die Mikroschaltung IC enthält
eine Antennenspule Lp, die mit einer Kapazität Cp einen induktiven Resonanzkreis
bildet. Dieser Resonanzkreis LpCp wird von einem magnetischen Wechselfeld
FLD erregt, das von der Spule Lt einer Station RD, beispielsweise
einem kontaktlosen Chipkartenleser erzeugt wird.
-
Die
Mikroschaltung IC enthält
eine Gleichrichterbrücke
Pd, um eine an den Anschlussklemmen der Spule Lp induzierte Spannung
Vac gleichzurichten und eine Versorgungsspannung Vcc auszugeben.
Die Mikroschaltung IC enthält
auch eine Zentraleinheit UC, beispielsweise einen Mikroprozessor,
einen Speicher MEM, eine Teilerschaltung DIV, um die Schwingungsfrequenz
der Spannung Vac zu teilen, eine erfindungsgemäße Codierschaltung 10 und
parallel zur Spule Lp geschaltet einen Transistor Tc in Reihe mit
einem Widerstand Rc.
-
Die
zur Station RD zu übertragenden
Daten werden über
einen seriellen Ausgang DATA des Speichers MEM ausgegeben und in
die Codierschaltung 10 eingeleitet. Die Codierschaltung
empfängt als
Trägersignal
CK1 ein von der Teilerschaltung DIV ausgegebenes Signal. Die Frequenz
des Signals CK1 ist somit ein geradzahliger Teil der Trägerfrequenz
des magnetischen Felds FLD. Das phasensprungcodierte Signal Sout wird an den Transistor Tc angelegt, der
mit dem Takt des Signals Sout abwechselnd
schließt
und öffnet.
Jedes Schließen
des Transistors Tc modifiziert die Impedanz der Spule Lp und ruft
eine Lastmodulation an der Spule Lt der Station RD hervor. Die Station
RD ist mit einem Kreis DET zum Erfassen von Lastmodulationen, beispielsweise einem
Strom-, Spannungs- oder Phasendetektor ausgestattet, der ein dem
Signal Sout entsprechendes Signal XSout ausgibt. Das Signal XSout wird
zur Demodulation an die Station RD ausgegeben, wodurch es der Station
möglich
ist, die Daten Sin zu gewinnen, die von
der Mikroschaltung IC ausgegeben wurden.
-
Somit
ist bei diesem Anwendungsbeispiel das Trägersignal CK1 (das nach Codierung
das Signal Sout wird) ein Unterträgersignal
zur Lastmodulation, extrahiert aus der Trägerwelle des Magnetfelds FLD.