DE102011101763A1

DE102011101763A1 - Phasenkopplung der Signale eines Datenträgers und eines Lesegeräts

Info

Publication number: DE102011101763A1
Application number: DE102011101763A
Authority: DE
Inventors: Michael Baldischweiler
Original assignee: Giesecke and Devrient GmbH
Current assignee: Giesecke and Devrient Mobile Security GmbH
Priority date: 2011-05-17
Filing date: 2011-05-17
Publication date: 2012-11-22

Abstract

Die Erfindung betrifft Verfahren zur Kopplung der Phasen eines Sendesignals eines aktiv lastmodulierenden Datenträgers mit einem Trägersignal eines Lesegeräts, bei dem in dem Datenträger eine Nachführung der Phase des Sendesignals des Datenträgers an die Phase des Trägersignals erfolgt. Es wird eineährend des Senders eines modulierten Sendesignals vorgenommen, indem in, durch ein Modulationsverfahren vorgegebenen, Modulationspausen (SZ) eine Anpassung der Phasen erfolgt.

Description

Die Erfindung betrifft ein Verfahren und eine Vorrichtung zur Kopplung der Phase eines Sendesignals eines aktiv lastmodulierenden Datenträgers mit einem Trägersignal eines Lesegeräts.
Ein aktiv lastmodulierender Datenträger sendet ein Signal zu einem Lesegerät derart, dass das Lesegerät das Signal des Datenträgers als Modulation durch einen herkömmlichen Datenträger auswerten kann. Anstatt eine Last- oder Rückstreuungsmodulation eines Feldes des Lesegerätes durchzuführen, sendet der Datenträger selbst ein Feld aus, welches dem Lesegerät, das mittels Modulation seines eigenen Feldes durch Datenträger mit den Datenträger kommunizieren kann, eine Modulation des Lesegerät-Feldes durch den Datenträger vortäuscht. Ein solcher Datenträger ist z. B. in der WO 2006/000446 A1 der Anmelderin beschrieben.
Derzeit verwendete Systeme aus Lesegerät und aktivem Datenträger, arbeiten derart, dass eine Lastmodulation, d. h. die Antwort des Datenträgers auf ein Kommando des Lesegerätes, synchron zum ausgesendeten Träger ausgesendet wird. Da der Datenträger ein aktives Sendesignal mit einem eigenständigen Quarz erzeugt, sind in Abhängigkeit der Toleranzen eines Quarzes eines Lesegerätes als auch vom Quarz des Datenträgers Frequenzschwebungen vorhanden. Diese Frequenzschwebungen können dazu führen, dass das Lesegerät eine Antwort des Datenträgers beispielsweise aufgrund einer Phasendrehung, aber auch aufgrund eines Nulldurchganges, nicht mehr auswerten kann. Damit das Lesegerät die Antwort eines Datenträgers auswerten kann, darf daher nur ein kleiner Phasenfehler synchron zu dem Trägersignal auftreten.
Es ist Aufgabe der vorliegenden Erfindung, ein Verfahren und eine Vorrichtung anzugeben, welche die Kommunikation zwischen einem aktiv lastmodulierenden Datenträger und einem Lesegerät fehlertoleranter macht.
Diese Aufgaben werden gelöst durch ein Verfahren gemäß dem Merkmal des Patentanspruches 1 und eine Vorrichtung gemäß den Merkmalen des Patentanspruches 10. Vorteilhafte Ausgestaltungen finden sich in den abhängigen Patentansprüchen.
Die Erfindung schafft ein Verfahren zur Kopplung der Phasen eines Sendesignals eines aktiv lastmodulierenden Datenträgers mit einem Trägersignal eines Lesegeräts, bei dem in dem Datenträger eine Nachführung der Phase des Sendesignals des Datenträgers an die Phase des Trägersignals erfolgt. Erfindungsgemäß erfolgt eine laufende Nachführung der Phase des Sendesignals während des Sendens eines modulierten Sendesignals, indem in, durch ein Modulationsverfahren vorgegebenen, Modulationspausen eine Anpassung der Phasen erfolgt.
Die Erfindung schafft weiter eine Vorrichtung zur Kopplung der Phasen eines Sendesignals eines aktiv lastmodulierenden Datenträgers, insbesondere in Gestalt einer Chipkarte, mit einem Trägersignal eines Lesegeräts, welche dazu ausgebildet ist, eine Nachführung der Phase des Sendesignals des Datenträgers an die Phase des Trägersignals vorzunehmen, bei dem eine laufende Nachführung der Phase des Sendesignals während des Sendens eines modulierten Sendesignals erfolgt, indem in, durch ein Modulationsverfahren vorgegebenen, Modulationspausen eine Anpassung der Phasen erfolgt. Die Vorrichtung ist insbesondere in einem tragbaren Datenträger, beispielsweise einer Chipkarte, verwirklicht.
Die Erfindung ermöglicht eine präzise Phasenanpassung zwischen der Phase eines Sendesignals des Datenträgers und einem Trägersignal des Lesegeräts. Hierdurch können vorteilhaft Frequenzschwebungen vermieden werden, wodurch die Kommunikation zwischen Datenträger und Lesegerät stabiler ist. Zum Phasenangleich werden durch ein Modulationsverfahren vorgegebene Modulationspausen des Sendesignals des Datenträgers, beispielsweise bei Datenträgern gemäß ISO 14443 Typ A, für die laufende Taktnachführung verwendet. Hierdurch lasst sich vorteilhaft der Phasenangleich kontinuierlich durchführen.
In einer zweckmäßigen Ausgestaltung erfolgt während des Sendens des Lesegeräts eine Messung der Frequenz des Trägersignals durch den Datenträger. Da dem Datenträger die Frequenz seines Sendesignals bekannt ist, kann eine Differenzfrequenz ermittelt werden, aus der der Phasenunterschied des Sendesignals und des Trägersignals ermittelt werden kann. Anschließend kann eine Anpassung der Frequenz des Datenträgers an die Frequenz des Sendesignals erfolgen, wodurch die Phasen angeglichen sind.
Es ist weiterhin zweckmäßig, wenn eine Taktnachführung inkrementell durchgeführt wird. Vorzugsweise wird die Taktnachführung mittels einer Vorrichtung zur Phaseninterpolation durchgeführt, welche eine Kette von Logikgattern zur Verzögerung von Signalen erfasst. Eine definierte Laufzeit wird beispielsweise durch eine Umschaltung der Stufenanzahl oder durch eine elektrische Parametervariation erzielt. Insbesondere ist es hierbei zweckmäßig, wenn für die definierte Laufzeit ein Abgleich der Laufzeit durch eine Umschaltung der Anzahl an Logikgattern oder durch eine elektrische Parametervariation durchgeführt wird. Die elektrische Parametervariation ist die übliche Technik zur Realisierung spannungsgesteuerter Ringoszillatoren, wobei der Regelkreis einer PLL (Phase Locked Loop) die automatische Anpassung der Verzögerungszeit vornimmt.
Im Gegensatz hierzu sieht die Erfindung vor, für die Taktnachführung eine DLL (Delay Locked Loop) zu verwenden, durch welche eine Gesamtlaufzeit eines Eingangssignals gesteuert werden kann. Eine DLL stellt einen Regelkreis erster Ordnung dar, während eine PLL einen Regelkreis zweiter Ordnung repräsentiert.
Es ist weiterhin zweckmäßig, wenn zur Generierung einer variablen Phasenverschiebung ein Frequenzteiler mit einem dynamisch veränderbarem Teilerverhältnis verwendet wird, dem ein Referenzsignal mit einer vielfachen Frequenz des Ausgangssignals zugeführt wird. Zweckmäßigerweise wird zur Vervielfachung der Frequenz ein Quarzoszillator oder ein Frequenzvervielfachungsverfahren eingesetzt.
Um die Modulationspausen zur Phasenkopplung vom Sendesignal des Datenträgers und Trägersignal des Lesegeräts effizient nutzen zu können, ist es erforderlich, in den Modulationspausen erforderliche Nachschwingvorgänge so gering wie möglich zu halten. Insbesondere bei Antennenschwingkreisen mit einer hohen Güte kann die Abklingzeit des Nachschwingvorgangs genauso lang wie der eigentliche Übertragungszeitraum von Datenpaketen mit aktiven Schwingungen bzw. Pulsen sein. Da mit dem Abschwingen der Takt langsamer wird, kann es hierbei zu unerwünschten Frequenzstörungen kommen. Diese rufen zum einen eine fehlerhafte Detektierung beim Lesegerät hervor. Andererseits wird hierdurch der Phasenabgleich erschwert. Es ist deshalb vorteilhaft, die Signalform des Ausgangssignals des Verstärkers des Datenträgers zu beeinflussen. Dazu wird ein moduliertes Grundsignal einer Grundfrequenz durch den HF-Verstärker verstärkt und als Treibersignal für die Anregung einer als Ausgangsschwingkreis bezeichneten Antenne verwendet. Der Ausgangsschwingkreis wird auf eine Frequenz im Bereich der Grundfrequenz abgestimmt und im Normalbetrieb mit dem Grundsignal angeregt. Zu vorgegebenen Zeitpunkten wird der Ausgangsschwingkreis mit einer von dem Grundsignal abweichenden Frequenz angesteuert, wodurch dieser verstimmt wird. Hierdurch kann der Nachschwingvorgang, auch bei hoher Güte des Antennenschwingkreises, reduziert bzw. eliminiert werden. Durch die Frequenzverstimmung wird eine Energievernichtung im Schwingkreis herbeigeführt, wodurch sich der Nachschwingvorgang stark verkürzt.
Hierdurch wird sichergestellt, dass die Phasenkopplung von Sendesignal des Datenträgers und Trägersignal des Lesegeräts in kurzer Zeit realisiert werden kann.
Die Amplitudenmodulation ist vorzugsweise eine ASK-Modulation (Amplitudenumtastung), insbesondere eine OOK-Modulation (On-Off-Keying). Die Modulationspause ist vorzugsweise eine Pause im Sendesignal während der Datenträger ein Bit, Byte oder Block (Frame) sendet.
Die Erfindung wird nachfolgend näher anhand der Figuren erläutert. Es zeigen:
1 eine schematische Darstellung eines Hilfsträgersignals mit einer Bit-Folge und darin verfügbaren Synchronisationszeiträumen,
2 eine schematische Darstellung einer Gatterverzögerung als Ringoszillator,
3 eine schematische Darstellung einer Gatterverzögerungsleitung als variabler Phasenschieber,
4 einen programmierbaren Frequenzteiler als variablen Phasenschieber,
5 ein Blockschaltbild einer Synchronisiereinheit,
6 ein Diagramm mit verschiedenen in der Synchronisiereinheit auftretenden Signalen, welche die Funktion des Phasendetektors illustrieren,
7 eine schematische Darstellung eines HF-Ausgangssignals, welches die Problematik des Nachschwingens in den in 1 gezeigter Synchronisationszeiträume illustriert,
8 ein Blockschaltbild einer Vorrichtung zur Reduktion des Nachschwingvorganges, und
9 eine alternative Ausgestaltung einer Vorrichtung zur Reduktion eines Nachschwingvorganges.
Aktiv lastmodulierende Datenträger senden ein Signal zu einem Lesegerät derart aus, dass das Lesegerät das Signal des Datenträgers als Modulation durch einen herkömmlichen Datenträger (Transponder) auswerten kann. Anstatt eine Last- oder Rückstreuungs-Modulation eines Feldes des Lesegerätes auszuführen, sendet die Transpondereinheit des Datenträgers selber ein Feld aus, welches dem Lesegerät, das mittels Modulation seines eigenen Feldes durch einen Datenträger mit den Datenträgern kommunizieren kann, eine Modulation des Lesegerät-Feldes durch den Transponder des Datenträgers vortäuscht.
Heutige Systeme aus Lesegerät und aktiv lastmodulierendem Datenträger sind derart aufgebaut, dass die Lastmodulation, d. h. die Antwort des Datenträgers auf ein Kommando des Lesegerätes, synchron zu dem von dem Lesegerät ausgesendeten Trägersignal gesendet wird. Da der Datenträger ein aktives Sendesignal mit einem eigenständigen Quarz erzeugt, sind in Abhängigkeit der Toleranzen eines Quarzes des Lesegerätes als auch vom Quarz des Datenträgers Frequenzschwebungen vorhanden. Diese Frequenzschwebungen können dazu führen, dass das Lesegerät eine Antwort des Datenträgers bspw. aufgrund einer Phasendrehung, aber auch aufgrund eines Nulldurchganges, nicht mehr auswerten kann. Damit das Lesegerät die Antwort eines Datenträgers auswerten kann, darf daher nur ein kleiner Phasenfehler synchron zu dem Trägersignal auftreten.
Um eine Synchronisation der Frequenzen des Lesegerätes und des Datenträgers zu erzielen, erfolgt eine laufende Nachführung der Phase des Sendesignals des Datenträgers an die Phase des Trägersignals. Hierbei ist vorgesehen, eine laufende Anpassung der Phasen in, durch das Modulationsverfahren vorgegebenen, Modulationspausen vorzunehmen.
Hierzu wird zunächst während des Sendens des Lesegeräts die Abweichung zwischen der Frequenz des Trägersignals (Trägerfrequenz) und der Frequenz des Datenträgers (Sendefrequenz) bestimmt. Ist diese Abweichung ermittelt, so kann der Datenträger mit der gleichen Frequenz zurücksenden, wodurch der Phasenfehler nicht auftreten kann. Für eine ungestörte Messung der Trägerfrequenz des Lesegerätes werden dabei die am Anfang einer Kommunikation zur Verfügung stehenden Intervalle von 5 ms genutzt. Nach einem solchen Intervall von 5 ms werden Kommandos von dem Lesegerät ausgesendet und damit die Trägerfrequenz moduliert. Um die Frequenz mit einer Genauigkeit von 0,46 ppm erreichen zu können, muss die Phase des Trägersignals am Anfang und am Ende des 5 ms dauernden Intervalls mit einer Genauigkeit von ±6° bestimmt werden. Die Genauigkeit von 0,46 ppm ergibt sich daraus, dass die Phasenabweichung nicht mehr als maximal 45° betragen darf. Bei einer Übertragungsfrequenz von 20 ms (256 Byte bei 108 kHz) entspricht dies einer Frequenzabweichung von 0,46 ppm:
Nach ISO 14443 ist eine Abweichung von ±7 kHz zugelassen, was ±516 ppm entspricht. Ferner ist eine Toleranz von mindestens 100 ppm für den verwendeten Quarz in dem Datenträger zu berücksichtigen. Hieraus ergibt sich die Phasendifferenz Δφ: Δφ = 0,5· 5 ms / 20 ms·±45° = ±6°.
Der Faktor von 0,5 ergibt sich aus der doppelten Unsicherheit der Differenzbildung.
Die Phasennachführung könnte mit einer programmierbaren PLL (Phase Locked Loop) realisiert werden, welche während der Sendephase einen Takt der vorher gemessenen Frequenz erzeugt. Die benötigte Genauigkeit von < 0,5 ppm lässt sich allerdings nur mit einer fraktionalen PLL erzielen, da bei einer PLL mit ganzzahligen Teilerfaktoren der Phasendetektor mit einer Frequenz von wenigen Hz arbeiten müsste und die Bandbreite zu gering wäre.
Anstatt mit einer PLL mit einem auf der Sollfrequenz betriebenen gesteuerten Quarz kann der Takt auch als Differenzfrequenz zum Quarz mit einer analogen Phaseninterpolation oder mit einer Phasenverschiebung durch programmierbare Frequenzteiler erreicht werden. Die hohe Anforderung und die relative Frequenzgenauigkeit ergeben sich jedoch weiterhin aus der maximalen Phasenabweichung über die Dauer von maximal 20 ms, die der Datenträger sendet.
Ein erfindungsgemäßer Datenträger sieht die kontinuierliche, laufende Nachführung der Phase des Sendesignals an die Phase des Trägersignals vor. Beispielsweise verwendet der Datenträger zur Datenübertragung ISO 14443 Typ A mit einer Bitrate von 106 kbit/s. Dieses Verfahren verwendet OOK (On-Off-Keying) und eine Manchester-Codierung des Hilfsträgers für die Senderichtung vom Datenträger zum Lesegerät. Bei diesem Verfahren ist für jedes Bit eine Modulationspause von einer halben Bitlänge von 64/fc = 4,7 ms vorhanden, während der die Phase des Trägersignals des Lesegerätes erfasst und die eigene Phase des Sendesignals nachgeführt werden kann. Die Modulationspause stellt damit einen Synchronisationszeitraum dar. Die Nutzung der Modulationspausen erlaubt es, den Taktgeber des Datenträgers während des gesamten Kommunikationsablaufes, beginnend mit der Einschaltung des unmodulierten Trägersignals des Lesegeräts nachzuführen. In 1 ist schematisch ein Manchester-codiertes Hilfsträgersignal von dem Datenträger zu dem Lesegerät dargestellt. Der Manchester-codierte Hilfsträger ist für die Bitfolge „1011” gezeigt, wobei das Bit „1” durch ONE und das Bit „0” durch ZERO gekennzeichnet ist. Die für jedes Bit verfügbaren Synchronsationszeiträume (Modulationspausen) sind mit SZ gekennzeichnet. HIGH und LOW kennzeichnen einen jeweiligen Bitwert. In diesem Ausführungsbeispiel ist die Modulationspause eine Bit-Modulationspause. 1 Bit wird insbesondere durch eine Modulationspause und eine Modulationsphase kodiert. Die Modulationspause und die Modulationsphase ergeben die zur Übertragung eines Bits notwendige Zeit. Im Ausführungsbeispiel gilt ti/T = 0.5, also gleicher Zeitanteil.
Im Gegensatz zum Verfahren der Frequenzmessung erfolgt eine inkrementelle Taktnachführung, d. h. Nachführung der Phase des Sendesignals an die Phase des Trägersignals. Hierdurch werden keine besonderen Anforderungen an die Kurzzeitstabilität der Taktgeneratoren des Datenträgers und des Lesegeräts gestellt. Vorteilhafterweise ist ebenfalls der digitale Logikaufwand gegenüber einer PLL erheblich reduziert. Wie bei einer PLL muss jedoch die Phase des Sendetaktes genügend feinstufig, z. B. von 22,5° oder 30°, eingestellt werden können. Dies erfordert wahlweise einen Quarz mit einer entsprechend hohen Frequenz oder eine Vorrichtung zur Phaseninterpolation in dem Datenträger.
Mögliche Schaltungen zur analogen Phaseninterpolation sind in den 2 und 3 dargestellt. Mit einer Kette von Logik-Gattern 11 bzw. 16 kann eine Verzögerung digitaler Signale erreicht werden. Je nach Technologie, Transistordimension und Betriebsspannung wird eine Verzögerung von einigen 100 ps bis zu 1 ms pro Stufe (Logik-Gatter) erreicht, Um eine definierte Laufzeit zu gewährleisten, ist ein Abgleich der Laufzeit erforderlich. Der Abgleich kann entweder durch eine Umschaltung der Stufenanzahl (mittels Schaltelementen bzw. Multiplexer 12 bzw. 17) oder durch eine elektrische Parametervariation, vorzugsweise der Betriebsspannung V_DD, erreicht werden. Letzteres ist die übliche Technik zur Realisierung spannungsgesteuerter Ringoszillatoren, wobei der Regelkreis einer PLL oder eines Frequenzvervielfachers die automatische Anpassung der Verzögerungszeit vornimmt. Ein wie in 2 dargestellter Ringoszillator kann zugleich entsprechend seiner Stufenanzahl phasenverschobene Ausgangssignale über 0 bis 180° zur Verfügung stellen.
Wenn die programmierbare Verzögerungsleitung nicht rückgekoppelt als freilaufender Oszillator betrieben wird (vgl. 3), sondern zur variablen Verzögerung eines externen Signals, entsteht eine DLL (Delay Locked Loop). Die Verzögerung kann bei einer DLL bspw. so gesteuert werden, dass die Gesamtlaufzeit eine Periode des Eingangssignals beträgt. Dann können an den einzelnen Stufen (Logik-Gattern) Varianten des Eingangssignals mit einer Phasenverschiebung von 0 bis 360° abgegriffen werden. Weiterhin ist eine zyklische Weiterschaltung der Phase über eine Periode hinaus in steigender und fallender Richtung möglich. Der Schaltzeitpunkt für den Multiplexer 17 wird so gewählt, dass unerwünschte Ausgangssignale (sog. Glitches) vermieden werden. Eine DLL stellt einen Regelkreis erster Ordnung dar. Daher ist sie wesentlich robuster gegenüber Störeinflüssen als eine PLL. Ihre Realisierung in einem ASIC ist auch ohne besondere Maßnahmen wie Versorgungsspannungsfilterung und Spannungsstabilisierung möglich.
Eine Phasenverschiebung kann bspw. durch einen programmierbaren Frequenzteiler erfolgen. Ein programmierbarer Frequenzteiler als variabler Phasenschieber ist in 4 dargestellt. Die robusteste Technik zur Generierung einer variablen Phasenverschiebung ist ein Frequenzteiler mit dynamisch veränderbarem Teilerverhältnis. Hierfür wird eine Referenz mit der vielfachen Frequenz des gewünschten Ausgangssignals benötigt. Im Ausführungsbeispiel wird durch einen Frequenzvervielfacher 21 die Quarzfrequenz (27,12 MHz) um den Faktor 8 auf 216,96 MHz vervielfacht.
Da die Taktgenerierung bestehender Datenträger auf einer Eingangsfrequenz von 27,12 MHz aufbaut, ist es zweckmäßig, wenn eine weiter unten beschriebene Synchronisiereinheit einen Takt mit dieser Mittenfrequenz liefert (Bezugszeichen 23). Gleichzeitig Wird ein Takt von 13,56 MHz (Bezugszeichen 24) zum Phasenvergleich mit dem von dem Lesegerät empfangenen Trägersignal erzeugt. Bei einem Teilerfaktor von 16 des Teilers 22 wird, bezogen auf den 13,56-MHz-Takt, ein Phasenschritt von 22,5° erzeugt, wenn sich das Teilerverhältnis einmalig um den Wert 1 erhöht oder verringert. Bezogen auf den 27,12-MHz-Ausgang 23 ist der Phasenschritt doppelt so groß. Dieser wird bei der Frequenzteilung bei der Sendesignalgenerierung jedoch wieder halbiert.
Im Beharrungszustand, wenn durch die Synchronisiereinheit keine Phasenschritte erzeugt werden, gibt der variable Generator genau die nominelle Mittenfrequenz aus. Durch eine Begrenzung der Schrittzahl pro Zeiteinheit lässt sich daher einfach und genau der maximale Nachstellbereich der Frequenz festlegen. Gleichzeitig wird die maximale Phasenverschiebung in der Reaktion auf mögliche kurzzeitige Störungen begrenzt.
Die in 5 dargestellte Synchronisiereinheit wird, vorzugsweise im ASIC-Design, zwischen dem in 4 dargestellten Quarztaktgenerator und die weitere Taktsignalaufbereitung geschaltet. Hierdurch können Probleme durch den Übergang zwischen verschiedenen Taktdomänen vermieden werden. Die nachfolgende Logik ist dazu ausgebildet, um 1/8 verkürzte Taktperioden zu verarbeiten, wodurch sich die Maximalfrequenz in einer Timing-Analyse auf 31,0 MHz erhöht.
Die Synchronisiereinheit 30 verwendet einen schnellen und einen langsamen Takt. Der schnelle Takt ist der durch den Frequenzvervielfacher 21 mit dem Faktor 8 auf 216,96 MHz vervielfachte Quarztakt und ist mit dem Bezugszeichen 43 gekennzeichnet. Der schnelle Takt wird mit einem variablen Teiler 22 auf 13,56 MHz (Bezugszeichen 24) heruntergeteilt. Zusätzlich wird die doppelte Frequenz als Ausgangstakt zur Versorgung der nachfolgenden Stufen erzeugt. Dies ist mit dem Bezugszeichen 23 gekennzeichnet. Das Teilerverhältnis des Teilers 22 beträgt üblicherweise 16. Für einzelne Zyklen kann das Teilerverhältnis um 1 erhöht oder erniedrigt werden. Damit wird die Phase des 13,56-MHz-Taktes um jeweils ±22,5° verschoben. Die Phase des 27,12-MHz-Taktes wird um ±45° verschoben. Der Taktteiler 22 wird so gesteuert, dass der 13,56-MHz-Takt dem Trägersignal des Lesegeräts nachfolgt. Dieses ist als SIGCLK13_56 am Ausgang des analogen ASIC-Blocks verfügbar. Als Phasendetektor wird ein XOR-Glied 31 verwendet, das für den Zweck der Phasennachführung günstige Eigenschaften aufweist: Ein fehlendes SIGCLK-Signal am Eingang des Phasendetektors 31 wird als korrekte Phasenlage bewertet. Dies hat zur Folge, dass keine gesonderte Sperrung der Synchronisiereinheit bei fehlendem Eingangssignal erforderlich ist. Bei veränderlichem Tastverhältnis des SIGCLK-Signals erfolgt eine Ausrichtung auf die Mitte des Trägersignals (CLK217 in 6) anstelle auf seine Flanke.
Die Funktion des Phasendetektors wird anhand 6 deutlich. Diese zeigt bei „Count” die gebildete numerische Ausgangsgröße für beispielhaft drei aufeinanderfolgende Bits, welche mit „1”, „2” und „3” gekennzeichnet sind. Im Ergebnis der XOR-Verknüpfung des 13,56-MHz-Taktes (CLK13_56) und des Leseverstärkersignals (SIG_CLK) ist das Tastverhältnis bzw. der Zeitanteil, den das Signal den Wert „1” annimmt, ein Maß für die Phasenverschiebung. Liegt das Leserverstärkersignal SIG_CLK symmetrisch zur steigenden Flanke des 13,56-MHz-Taktes (Signal CLK13_56), so beträgt das Tastverhältnis 50%. Das Tastverhältnis wird mit dem schnellen Takt ausgezählt. 50% liefern einen Count-Wert von 8.
Bei fehlenden SIG_CLK-Pulsen wird ein Count-Wert von 8 gebildet, was die nachfolgende Auswertelogik als Phasenfehler von 0 interpretiert und zur Bearbeitung der Phase des generierten Taktes führt. Zusätzlich wird während der Austastung des Empfängers die Auswertung des Phasendetektors mit Enable = 0 am Teiler 35 deaktiviert.
Das direkte Auszählen des Tastverhältnisses mit dem schnellen Takt 43 lässt sich mit verfügbaren Logikgeschwindigkeiten nur schwer realisieren. Stattdessen kann auch eine etwas aufwändigere Verarbeitung des Ausgangssignals des Phasendetektors 31 verwendet werden, das in einem Schieberegister 32 parallelisiert wird. Die Anzahl der „1”-Bits stellt das Ergebnis des Phasenvergleichs dar. Eine Anzahl von 16 wird als Überlauf auf 0 gewertet. Die Sollphase entspricht einem Count-Wert von 8. Die Ermittlung der Anzahl der Count-Werte erfolgt durch das Register 33 und den Summierer 34. Die ermittelte Bitanzahl wird anschließend kombinatorisch (Elemente 36 und 37) in einen numerischen Wert für die Phasendifferenz codiert. Die Phasendifferenz wird über jeweils 16 Taktzyklen aufsummiert und dann bewertet (Elemente 39, 40, 41, 42). Liegt die Summe ober- bzw. unterhalb des Sollwertes von 128 plus einer Schwelle d (vgl. 39) oder 128 minus einer Schwelle d (vgl. 41) erzeugt der Taktteiler einen einmaligen Phasensprung. Da 16 Schritte für eine Phasenänderung von 360° erforderlich sind, beträgt die maximale Frequenzänderung 1/256 bzw. ca. 3.900 ppm. Beim gegenwärtig realisierten Steuerschema muss dieser Wert noch mit der relativen Einschaltdauer der Synchronisierung im Sendebetrieb multipliziert werden, die im ungünstigsten Fall (Bitfolge dauernd „0” oder dauernd „1”) nur etwa 32% (3 μs von 9,4 μs Bitdauer) beträgt.
Bei einer Frequenzabweichung von 600 ppm zwischen Lesegerät und dem Quarzoszillator des Datenträgers erfolgt durchschnittlich alle 7,7 ms ein Phasenschritt von 22,5°: Δt = 22,5° / 360°· 1 / 13,56MHz·600 ppm = 7,68 μs.
Bei einer Bitfolge „01” oder „10” ist die Synchronisierung für etwa 11 ms gesperrt. Daher geht mit dem gewählten Steuerverfahren die maximale Phasenabweichung deutlich über die Schrittweite von 22,5° hinaus und erreicht etwa 32 bis 35°.
Durch den begrenzten Frequenzbereich wird ein robustes Verhalten bei Störungen erreicht. Das Einrasten ist dabei innerhalb von acht Phasenschritten, d. h. ca. 10 ms, gewährleistet.
Durch die Frequenzanpassung über eine Phasenverschiebung durch einen programmierbaren Frequenzteiler ist es möglich, eine Taktnachführung stabil auf einem Datenträger in einem Gate-Array zu erzielen. Voraussetzung hierfür ist, dass die verwendete Technologie selbst über so kurze Gatterlaufzeiten verfügt, dass Grenzfrequenzen von 500 MHz erreicht werden.
Eine Schwierigkeit bei der Kopplung der Phasen des Sendesignals des Datenträgers mit dem Trägersignal des Lesegeräts besteht darin, dass in den Modulationspausen Nachschwingvorgänge auftreten, welche die Bestimmung der Frequenz des Trägersignals erschweren können. Zum Senden der Antwort des aktiv lastmodulierenden Datenträgers auf ein Kommando des Lesegeräts wird durch den Datenträger sein Ausgangsschwingkreis mit acht Wechselfeldern beaufschlagt. In Abhängigkeit der Güte des Ausgangsschwingkreises ist der Nachschwingvorgang unterschiedlich lang und/oder intensiv.
7 zeigt einen Signalverlauf vom Senden einzelner Datenpakete DP1, DP2 sowie den Nachschwingvorgang P in der Modulationspause. Mit DP1 ist ein erstes Datenpaket gekennzeichnet, welches acht Schwingungen „1” bis „8” umfasst. Weist der Ausgangsschwingkreis eine hohe Güte auf, so ist der Nachschwingvorgang unter Umständen genau so lang wie der eigentliche Übertragungszeitraum der Datenpakete DP1 mit den acht aktiven Pulsen. Damit beim Abschwingen der Takt langsamer wird, kann es zu unerwünschten Frequenzsprüngen FS kommen. Ein solcher Frequenzsprung FS ist in dem mit T gekennzeichneten Nachschwingvorgang der Modulationspause zu erkennen. Diese Frequenzsprünge können wiederum eine fehlerhafte Detektierung beim Lesegerät hervorrufen.
Um das Nachschwingen des Ausgangsschwingkreises zu unterdrücken, wird der Ausgangsschwingkreis mit einer von der Grundfrequenz abweichenden Frequenz angesteuert, wodurch dieser verstimmt wird. Die Grundfrequenz des Ausgangsschwingkreises beträgt typischerweise 13,56 MHz. Um das Nachschwingen bei dieser Frequenz zu unterdrücken, wird eine auf dem Datenträger vorhandene Eingangsfrequenz von 27,12 MHz verwendet. Hierzu werden nach dem eigentlichen Sendevorgang von den acht Schwingungen (vgl. 7) mindestens zwei weitere Schwingungen mit der Frequenz von 27,12 MHz mit gleichem Spannungshub angelegt. In diesem Moment wird der Ausgangsschwingkreis absolut verstimmt, so dass es zu einem schlagartigen Energieabbau im Schwingkreis selbst kommt.
Ein Vorteil dieser Vorgehensweise besteht darin, dass keine Störung hinsichtlich Oberwellen beim Lesegerät entsteht. Die Lesegeräte selbst haben typischerweise Filter mit einem oberen Grenzbereich, der bei allen Lesegeräten bei < 20 MHz liegt. Dies hat zur Folge, dass Frequenzen oberhalb von 20 MHz nicht betrachtet werden.
8 zeigt ein mögliches Realisierungsbeispiel. Mit 62 ist der Ausgangsschwingkreis kennzeichnet, der eine Spule L, einen Kondensator C und einen Widerstand R umfasst. Das Bezugszeichen 61 kennzeichnet einen Verstärker. Mit 63 ist eine Ansteuerschaltung gekennzeichnet, welche eine Zähleinheit 64, umfassend zwei UND-Gatter 65 und 66, sowie zwei außerhalb der Zähleinheit 64 angeordnete UND-Gatter 67, 68 umfasst. Mit 69 ist ein Oszillator gekennzeichnet, der eine Frequenz von 27,12 MHz bereitstellt. Ausgangsseitig ist dem Oszillator 69 ein Frequenzteiler 70 nachgeschaltet, der die Ausgangsfrequenz 27,12 MHz um den Faktor 2 teilt. Das durch den Frequenzteiler 70 erzeugte 13,56-MHz-Signal wird der Zähleinheit 64 zugeführt. Die beiden UND-Gatter 65, 66 werden derart gesteuert, dass die Pulse eines Eingangssignals SIGIN durch das UND-Gatter 65 verarbeitet werden. Das Ausgangssignal des UND-Gatters 65 wird dem UND-Gatter 67 zusammen mit dem 13,56-MHz-Taktsignal zugeführt. Das Ausgangssignal bildet ein Treibersignal für den Verstärker 61. Zur Verstimmung des Ausgangsschwingkreises 62 werden die Takte 5 und 6 dem UND-Gatter 66 zugeführt. Dieses ist ausgangsseitig mit dem UND-Gatter 68 verbunden, welches als weiteres Eingangssignal das 27,12-MHz-Signal des Oszillators 69 zugeführt bekommt. Das dem Verstärker 61 zugeführte Treibersignal weist dementsprechend eine doppelte Frequenz auf, sodass der Ausgangsschwingkreis 62 schlagartig verstimmt wird. Hierdurch kann das Nachschwingen unterbunden werden.
Eine alternative Möglichkeit, das Nachschwingen zu unterdrücken, besteht darin, die aktiven Ausgangstreiber des Verstärkers 61 während der letzten Schwingung abzuschalten. Dies bedeutet, dass die Ausgangstreiber selbst hochohmig sind. Somit wird die Nachschwingung weniger stark gedämpft. Das in 7 gezeigte Datenpaket DP2 wurde mit folgenden Randbedingungen gesendet:

a Schwingung 1 bis 6 mit acht Ausgangstreibern,
b Schwingung 7 mit vier Ausgangstreibern und
c Schwingung 8 mit zwei Ausgangstreibern.

Es ist zu erkennen, dass die fehlenden Ausgangstreiber bzw. die hochohmig geschalteten Ausgangstreiber das Nachschwingen eher begünstigen. Der erste nachfolgende Takt ist von der Amplitude höher als der erste Takt im Datenpaket DP2.
Alternativ kann das Nachschwingen dadurch unterdrückt werden, dass ein Ableitetransistor in den Eingangsschwingkreis vorgesehen wird. Dies ist exemplarisch in 9 dargestellt. Der Ableitetransistor ist als Bipolartransistor 72 ausgebildet, dessen Basis mit einem Widerstand 73 verbunden ist. Über den Widerstand 71 wird die im Ausgangsschwingkreis enthaltene Restenergie gegen das Bezugspotenzial GND abgeleitet. Mit 74 ist der Kondensator des Ausgangsschwingkreises gekennzeichnet. Das Bezugszeichen 75 stellt einen Mikrocontroller dar, der das an dem Schwingkreis empfangene Signal verarbeitet. Nachteil dieser Vorgehensweise ist, dass zusätzliche, externe Komponenten benötigt werden.
ZITATE ENTHALTEN IN DER BESCHREIBUNG
Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
Zitierte Patentliteratur

WO 2006/000446 A1 [0002]

Zitierte Nicht-Patentliteratur

ISO 14443 [0008]
ISO 14443 [0030]
ISO 14443 [0034]

Claims

Verfahren zur Kopplung der Phasen eines Sendesignals eines aktiv lastmodulierenden Datenträgers mit einem Trägersignal eines Lesegeräts, bei dem in dem Datenträger eine Nachführung der Phase des Sendesignals des Datenträgers an die Phase des Trägersignals erfolgt, dadurch gekennzeichnet, dass eine laufende Nachführung der Phase des Sendesignals während des Sendens eines modulierten Sendesignals erfolgt, indem in, durch ein Modulationsverfahren vorgegebenen, Modulationspausen (SZ) eine Anpassung der Phasen erfolgt.
Verfahren nach Anspruch 1, bei dem während des Sendens des Lesegeräts eine Messung der Frequenz des Trägersignals durch den Datenträger erfolgt, wobei aus der gemessenen Frequenz des Trägersignals und der bekannten Frequenz des Sendesignals eine Abweichung der Phasen des Sendesignals und des Trägersignals bestimmt wird.
Verfahren nach einem der vorhergehenden Ansprüche, bei dem eine Taktnachführung inkrementell durchgeführt wird.
Verfahren nach einem der vorhergehenden Ansprüche, bei dem die Taktnachführung mittels einer Vorrichtung zur Phaseninterpolation durchgeführt wird, welche eine Kette von Logikgattern (11; 16) zur Verzögerung von Signalen umfasst.
Verfahren nach Anspruch 4, bei dem für eine definierte Laufzeit ein Abgleich der Laufzeit durch eine Umschaltung der Anzahl an Logikgattern (11; 16) oder durch eine elektrische Parametervariation durchgeführt wird.
Verfahren nach Anspruch 4 oder 5, bei dem für die Taktnachführung eine DLL (Delay Locked Loop) verwendet wird, durch welche eine Gesamtlaufzeit eines Eingangssignals gesteuert werden kann.
Verfahren nach einem der vorhergehenden Ansprüche, bei dem zur Generierung einer variablen Phasenverschiebung ein Frequenzteiler mit einem dynamisch veränderbarem Teilerverhältnis verwendet wird, dem ein Referenzsignal mit einer vielfachen Frequenz des Ausgangssignals zugeführt wird.
Verfahren nach Anspruch 7, bei dem zur Vervielfachung der Frequenz ein Quarzoszillator oder ein Frequenzvervielfachungsverfahren eingesetzt wird.
Verfahren nach einem der vorhergehenden Ansprüche, bei dem zur Beeinflussung der Signalform eines Ausgangssignals eines HF-Verstärkers (61) eines tragbaren, insbesondere aktiv lastmodulierenden, Datenträgers ein moduliertes Grundsignal einer Grundfrequenz verstärkt und als Treibersignal für die Anregung eines Ausgangsschwingkreises (62) verwendet wird, wobei der Ausgangsschwingkreis (62) auf eine Frequenz im Bereich der Grundfrequenz abgestimmt und im Normalbetrieb mit dem Grundsignal angeregt wird, wobei zu vorgegebenen Zeitpunkten der Ausgangsschwingkreis (62) mit einer von dem Grundsignal abweichenden Frequenz angesteuert wird, wodurch dieser verstimmt wird.
Vorrichtung zur Kopplung der Phasen eines Sendesignals eines aktiv lastmodulierenden Datenträgers mit einem Trägersignal eines Lesegeräts, welche dazu ausgebildet ist, eine Nachführung der Phase des Sendesignals des Datenträgers an die Phase des Trägersignals vorzunehmen, bei dem eine laufende Nachführung der Phase des Sendesignals während des Sendens eines modulierten Sendesignals erfolgt, indem in, durch ein Modulationsverfahren vorgegebenen, Modulationspausen (SZ) eine Anpassung der Phasen erfolgt.
Vorrichtung nach Anspruch 10, welche Mittel zur Durchführung des Verfahrens nach einem der Ansprüche 2 bis 9 umfasst.
Tragbarer Datenträger, insbesondere Chipkarte, umfassend eine Vorrichtung nach einem der Ansprüche 10 oder 11.